JP3830310B2 - データ処理方法および装置、記録媒体 - Google Patents
データ処理方法および装置、記録媒体 Download PDFInfo
- Publication number
- JP3830310B2 JP3830310B2 JP21695799A JP21695799A JP3830310B2 JP 3830310 B2 JP3830310 B2 JP 3830310B2 JP 21695799 A JP21695799 A JP 21695799A JP 21695799 A JP21695799 A JP 21695799A JP 3830310 B2 JP3830310 B2 JP 3830310B2
- Authority
- JP
- Japan
- Prior art keywords
- grid
- layer
- data
- overlapping area
- pixels
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Electron Beam Exposure (AREA)
- Preparing Plates And Mask In Photomechanical Process (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明はデータ処理方法および装置、更にはこれらをソフトウェアの機能で実現するためのプログラムを格納した記録媒体に関し、特に、ＬＳＩ製造用のレチクル・マスクデータ（露光データ、検査データ、検証データ）を設計データより生成する装置および方法に用いて好適なものである。
【０００２】
【従来の技術】
半導体装置等のＬＳＩの製造工程では、まず製造する半導体装置の回路レイアウトをシンボリックに表した設計データをＣＡＤ（Computer-Aided Design ）等により生成し、その設計データに基づいて、ウェハを作る原版となるレイアウトパターンを表したレチクル・マスクデータを生成する。そして、この生成したレチクル・マスクデータに従って感光材を露光することによってレチクル・マスクを作成し、そのレチクル・マスクを用いてウェハに焼き付けを行う。
【０００３】
図６は、設計データからレチクル・マスクデータを生成する従来のデータ処理装置を示す図である。図６において、データ処理装置２００は、回路レイアウトをシンボリックに表したＣＡＤデータ１に対してデータ処理を行うことにより、レチクル・マスクデータ２を生成する。生成されたレチクル・マスクデータ２に従って図示しない露光装置で露光を行うことにより、レチクル・マスク３が作成される。
【０００４】
上記データ処理装置２００では、まず最初に、装置グリッド情報算出部６において、入力されるレチクル精度情報４や処理パラメータ５に基づいてグリッド情報を算出する。グリッド情報とは、ＣＡＤデータ１の回路レイアウトからレチクル・マスクデータ２を生成処理する際に使用される情報であり、レチクル・マスクデータ２のレイアウトパターンの基準寸法を設定するための情報である。
【０００５】
このグリッド情報は、ＣＡＤデータ１を生成したときの最小グリッドおよびレチクル・マスク３上でのパターン寸法精度等に従って、許容される最小の実寸法で生成される。すなわち、レチクル・マスクデータ２を構成する個々の回路要素のパターンデータが、グリッド情報で設定された基準寸法により細分化されるマトリクス上で、当該マトリクスの格子点上に回路要素の全てのエッジが乗るようにグリッド情報が生成される。
【０００６】
上記レチクル精度情報４は、生成されるレチクル・マスク３によってウェハ上に焼き付けを行う際の誤差の許容範囲を示す情報である。また、上記処理パラメータ５は、以下に述べる層合成情報、サイジング情報、スケール情報などの各情報を含む。
【０００７】
層合成情報は、半導体装置を構成する個々の回路パターンの役割や特性、プロセス技術、条件等に合わせて、各回路パターンを複数の層（レイヤ）に分けて形成していく場合に、各レイヤのグループ分けに関する情報、すなわち、どの回路パターンがどのレイヤに属するかを表した情報である。
【０００８】
サイジング情報は、ＣＡＤデータ１中に含まれる各回路パターンのサイズを表す情報である。また、スケール情報は、ＣＡＤデータ１で表された半導体チップ全体の拡大率を表す情報である。すなわち、レチクル・マスクデータ２は、このスケール情報により示される拡大率に従ってＣＡＤデータ１が拡大されて生成される。なお、レチクル・マスクデータ２に基づき生成されたレチクル・マスク３を用いて焼き付けを行う際には、元のＣＡＤデータ１と同じ倍率となるように縮小して焼き付けが行われる。
【０００９】
次に、内部フォーマット変換部７において、ＣＡＤデータ１やレチクル精度情報４、処理パラメータ５、および装置グリッド情報算出部６により算出されたグリッド情報の中から必要なものを、データ処理装置２００の内部フォーマットに従ったデータ８に変換する。さらに、論理演算処理部９において、上記変換された内部フォーマットデータ８に対して論理演算を行うことにより、処理パラメータ５で示される層合成、サイジング、拡大等の処理を実行し、これによって演算処理済内部フォーマットデータ１０を生成する。
【００１０】
そして、フォーマット変換／出力部１１において、上記のように生成された演算処理済内部フォーマットデータ１０を露光用のデータにフォーマット変換して出力することにより、レチクル・マスクデータ２を生成する。このようにして生成されたレチクル・マスクデータ２は、グリッド情報の基準寸法に基づき微細化された回路パターンデータである。このパターンデータの基準寸法の相違によって、露光する際などのプロセス技術が異なってくる。
【００１１】
なお、上記データ処理装置２００で生成するレチクル・マスクデータ２は、上述のような露光データの他に、検査データや検証データを含む。検査データは、露光データに基づいて基板上に形成された回路パターンがきちんとパターニングされているかどうかを検査するためのレイアウトデータであり、露光データと同様の手順に従って生成される。また、検証データは、基板上に焼き付けを行う前の段階で、生成されたレチクル・マスクデータ２がきちんとパターニングされているかどうかをデータ上で検証するためのレイアウトデータであり、これも露光データと同様の手順に従って生成される。
【００１２】
【発明が解決しようとする課題】
近年におけるＬＳＩの開発は、ＣＡＤツールの発達により、一層大規模になるとともに、開発期間の短縮が要求されてきている。それに伴い、品質の高いＬＳＩを早くかつ大量に市場へ投入することが要求されてきている。そのため、チップを製造するための基となる高精度なレチクル・マスクを短時間で製造し、かつ、レチクル検査データや検証データの作成時間も短縮する必要が生じてきた。
【００１３】
しかしながら、従来のレチクル・マスクデータ生成手法においては、マスク設計ルールに従って、許容される最小の実寸法でグリッド情報が生成される。よって、製造しようとする半導体チップ内にグリッドの精度をそれほど必要としない回路パターンがあっても、一律に細かい精度（小さい基準寸法）でグリッド情報が生成されてしまう。
【００１４】
そのため、そのグリッド情報を用いてレチクル・マスクデータを生成する際の処理時間が長くなってしまうとともに、生成されたレチクル・マスクデータに基づいて実際に露光、焼き付け、比較検査、データ検証を行う際のプロセス処理時間も長くなってしまうという問題があった。
【００１５】
本発明は、このような問題を解決するために成されたものであり、レチクル・マスクデータの生成時間、および生成されたレチクル・マスクに基づく露光、焼き付け、比較検査、データ検証の各プロセスの処理時間を短縮できるようにすることを目的とする。
【００１６】
【課題を解決するための手段】
上記目的を達成するために、本発明においては、設計データにより示される回路パターンの各レイヤ毎に最小グリッドと回路要素の存在領域とを求めるとともに、当該存在領域どうしの重なり領域を求め、その結果から、上記重なり領域を有する各レイヤを１つの共通グリッドに従って処理するか、異なるグリッドに従って各々処理するかを選択し、各レイヤ毎にグリッドを求めるようにしている。
【００１７】
上記のように構成した本発明によれば、それぞれのレイヤに対してそのレイヤで最低限必要な精度のグリッドを割り当てることが可能となり、それほど細かい精度のグリッドが必要でない部分については必要以上に細かい精度のグリッドを使用しなくても済むようになる。
【００１８】
【発明の実施の形態】
以下、本発明の一実施形態を図面に基づいて説明する。
図１は、第１の実施形態によるデータ処理装置の構成を示すブロック図、図２は、図１中の分析・分類部による動作を説明するための図である。以下、この図１および図２を参照しながら第１の実施形態を説明する。
【００１９】
図１において、ＣＡＤデータ１は、製造する半導体装置等の回路レイアウトをシンボリックに表した設計データである。また、レチクル精度情報４は、ＣＡＤデータ１をもとに生成されるレチクル・マスクによってウェハ上に焼き付けを行う際の誤差の許容範囲を示す情報である。また、処理パラメータ５は、上述した層合成情報、サイジング情報、スケール情報などの各情報を含む。
【００２０】
本実施形態のデータ処理装置１００は、ＣＡＤデータ１、レチクル精度情報４および処理パラメータ５に基づいて、ウェハを作る原版となるレイアウトパターンを表したレチクル・マスクデータを生成する。ここで生成するレチクル・マスクデータは、露光データ、検査データ、検証データである。
【００２１】
上記データ処理装置１００内の構成において、データ入力部２１は、上述のＣＡＤデータ１、レチクル精度情報４および処理パラメータ５をデータ処理装置１００内に入力するものであり、例えばコンピュータ端末のキーボードやマウス等の入力デバイスを備える。内部フォーマット変換部２２は、入力されたＣＡＤデータ１やレチクル精度情報４、処理パラメータ５を、データ処理装置１００の内部フォーマットに従ったデータに変換する。
【００２２】
分析・分類部２３は、本実施形態の最も特徴的な部分であり、上記ＣＡＤデータ１で表される回路レイアウトや、上記レチクル精度情報４、処理パラメータ５で表されるマスク設計ルール等を分析して、最適なグリッド情報を算出する。以下に、この分析・分類部２３の構成および動作を、具体例を用いて図２を参照しながら説明する。
【００２３】
ここでは、ＣＡＤデータ１により表される半導体チップの回路パターンが、図３のようになっているものとする。図３の例では、チップ内の各回路要素は処理パラメータ５の層合成情報によって４つのレイヤＡ〜Ｄに分けられている。すなわち、２つの回路要素４１，４２はレイヤＡに属し、２つの回路要素４３，４４はレイヤＢに属し、２つの回路要素４５，４６はレイヤＣに属し、１つの回路要素４７はレイヤＤに属する。
【００２４】
図１に示す分析・分類部２３内のグリッド・パターン領域算出部２４は、本発明の第１の演算手段に相当し、ＣＡＤデータ１により示される図３のような回路パターンの各レイヤ毎に最小のグリッドを図形座標から算出するとともに、データ（回路要素）が存在する最小の矩形領域を各レイヤ毎に算出する。すなわち、ここでは、グリッド情報の基準寸法で細分化されるマトリクスの格子点上に回路要素のエッジが全て乗るためにはどれだけ細かいグリッドが必要かをレイヤ毎に算出するとともに、レイヤ内の各回路要素を含む矩形の最小領域（以下、存在領域と称する）の位置と大きさをレイヤ毎に算出する。
【００２５】
図３に示す各レイヤＡ〜Ｄの存在領域は、４８〜５１の符号を付して示してある。また、これらの各レイヤＡ〜Ｄ毎に算出された最小グリッドおよび存在領域の大きさは、図２（ａ）および（ｂ）に示してある。この例では、レイヤＡ〜Ｄの最小グリッドはその基準寸法がそれぞれ0.01μｍ、0.02μｍ、0.05μｍ、0.1 μｍ、存在領域の面積はそれぞれ６μｍ2 、１０μｍ2 、２μｍ2 、２μｍ2 との算出結果が得られている。
【００２６】
重なり領域算出部２５は、本発明の第２の演算手段に相当し、上記グリッド・パターン領域算出部２４で求められた各レイヤの存在領域の座標から、存在領域どうしの重なり領域の大きさを算出する。今の例では、図４に示すように、レイヤＡの存在領域４８とレイヤＢの存在領域４９との間に重なり領域Ｗが存在し、レイヤＢの存在領域４９とレイヤＣの存在領域５０との間に重なり領域Ｚが存在する。これらの重なり領域Ｗ，Ｚの大きさの算出結果は、図２（ｃ）に示してある。この例では、重なり領域Ｗの面積は５μｍ2 、重なり領域Ｚの面積は１μｍ2 との算出結果が得られている。
【００２７】
合成／分割最適化判断部２６は、本発明の最適化判断手段に相当し、上記重なり領域算出部２５で求められた重なり領域Ｗ，Ｚを有する各レイヤ（レイヤＡとレイヤＢ、レイヤＢとレイヤＣ）について、各レイヤを合成して１つのグリッド情報に従って処理する場合と、各レイヤを分割して異なるグリッド情報に従って各々処理する場合との何れが最適となるかをそれぞれの重なり領域毎に判断する。
【００２８】
すなわち、生成されるレチクル・マスクに従って露光を行う場合、露光装置はチップの左端から横方向への走査を上から順次下方へと繰り返していくが、露光装置の特性上、１つの行内では露光の精度（グリッド精度）を切り換えることはできない。そのため、例えば重なり領域Ｗを有する２つのレイヤＡ，Ｂを露光する際に、それらをレイヤＡ，Ｂに対して共通に適用可能なグリッド情報に従って１回で露光する方が良いのか、レイヤＡ，Ｂについて算出されるそれぞれのグリッド情報に従って２回に渡って露光する方が良いのかを判断する必要がある。
【００２９】
以下に、この合成／分割最適化判断部２６による最適化判断の手法を、図２（ｄ）〜（ｆ）を参照しながら説明する。合成／分割最適化判断部２６では、まず最初に、各レイヤＡ〜Ｄの存在領域の露光ピクセル数を算出する。これは、グリッド・パターン領域算出部２４で求められた存在領域の大きさ（図２（ｂ）参照）を、同じくグリッド・パターン領域算出部２４で求められたグリッドの基準寸法（図２（ａ）参照）で割ることによって求まる。
【００３０】
この露光ピクセル数の算出結果は、図２（ｄ）に示してある。この例では、グリッド・パターン領域算出部２４により各レイヤ毎に求められた最小グリッドだけでなく、そのレイヤに適用可能な他のグリッドについても、それを割り当てた場合の露光ピクセル数を算出している。例えば、レイヤＡについては0.01μｍのグリッドのみを適用可能であり、そのグリッドを割り当てた場合の露光ピクセル数が算出されている。また、レイヤＢについては0.01μｍのグリッドと0.02μｍのグリッドが適用可能であり、それらのグリッドを割り当てた場合の露光ピクセル数が各々算出されている。他のレイヤＣ，Ｄについても同様である。
【００３１】
次に、合成／分割最適化判断部２６は、各レイヤＡ〜Ｄを適宜２つ組み合わせた場合（重なり領域が生じた場合）に共通に適用可能な最大グリッドを算出する。この算出結果は、図２（ｅ）に示してある。この例では、レイヤＡと他のレイヤＢ〜Ｄの何れか１つとを組み合わせた場合には、共通に適用可能な最大グリッドは何れも0.01μｍ、レイヤＢとレイヤＣとを組み合わせた場合には0.01μｍ、レイヤＢとレイヤＤとを組み合わせた場合には0.02μｍ、レイヤＣとレイヤＤとを組み合わせた場合には0.05μｍとの算出結果が得られている。
【００３２】
さらに、合成／分割最適化判断部２６は、各レイヤＡ〜Ｄにおいて許容可能なグリッドを検出する。この許容可能グリッドの検出結果は、図２（ｆ）に示してある。例えば、レイヤＡについては、上記グリッド・パターン領域算出部２４で求められた最小グリッドが0.01μｍであり、これより細かいグリッドは存在しないため、許容可能なグリッドは0.01μｍのみである。また、レイヤＢについては、上記グリッド・パターン領域算出部２４で求められた最小グリッドが0.02μｍであるため、許容可能なグリッドは、当該0.02μｍとそれより細かい公約数の0.01μｍである。
【００３３】
また、レイヤＣについては、上記グリッド・パターン領域算出部２４で求められた最小グリッドが0.05μｍであるため、許容可能なグリッドは、当該0.05μｍとその公約数である0.01μｍである。また、レイヤＤについては、上記グリッド・パターン領域算出部２４で求められた最小グリッドが0.1 μｍであるため、許容可能なグリッドは0.01μｍ、0.02μｍ、0.05μｍ、0.1 μｍの全てである。
【００３４】
合成／分割最適化判断部２６は、上記図２（ｄ）〜（ｆ）に示す結果に基づいて、存在領域が重複している２つのレイヤ（レイヤＡとレイヤＢ、レイヤＢとレイヤＣ）について、それぞれを共通のグリッドで処理する場合と、個別のグリッドで処理する場合とのどちらの方が処理ピクセル数が少なくなるかを確認する。以下に、このことをレイヤＡ，Ｂの重なり領域Ｗを例にとって説明する。
【００３５】
まず、レイヤＡとレイヤＢの重なり領域Ｗについて、両者の最大公約となるグリッドを用いた場合のピクセル数を算出する。図２（ａ）に示したように、レイヤＡの最小グリッドは0.01μｍ、レイヤＢの最小グリッドは0.02μｍであるから、最大公約のグリッドは0.01μｍである。また、図２（ｃ）に示したように、重なり領域Ｗの面積は５μｍ2 であるから、この場合のピクセル数は、
５÷0.01＝５００ピクセル
である。
【００３６】
また、レイヤＡ，Ｂをそれぞれ独自のグリッドで処理する場合と、レイヤＡ，Ｂを共通のグリッドで処理することとした場合とのピクセル数の差分（グリッド変更によるピクセル数の差分）を算出する。今の例の場合、レイヤＡ，Ｂに共通のグリッドは0.01μｍであり、これはレイヤＡの最小グリッドそのものであるから、レイヤＡについてはグリッド変更がない。一方、レイヤＢの最小グリッドは0.02μｍでグリッド変更があるので、レイヤＢにおけるピクセル数の差分のみを算出することになる。
【００３７】
すなわち、レイヤＢの面積は１０μｍ2 であるから、このレイヤＢを0.01μｍの共通グリッドで処理した場合のピクセル数は、
１０÷0.01＝１０００ピクセル
である。一方、レイヤＢを0.02μｍの独自の最小グリッドで処理した場合のピクセル数は、
１０÷0.02＝５００ピクセル
である。したがって、両者の差分は５００ピクセルとなる。
【００３８】
合成／分割最適化判断部２６は、上記のように算出した共通グリッドによる重なり領域Ｗのピクセル数と、グリッド変更によるピクセル数の差分とに基づいて、以下の１）〜３）に示すような判断基準に従って各レイヤＡ，Ｂを共通のグリッドで処理するのが良いか、各レイヤＡ，Ｂをそれぞれ個別のグリッドで処理するのが良いかを判断する。
【００３９】
１）重なり領域のピクセル数＞グリッド変更によるピクセル数の差分
→レイヤＡ，Ｂを組み合わせて共通グリッドで処理
２）重なり領域のピクセル数＜グリッド変更によるピクセル数の差分
→レイヤＡ，Ｂを組み合わせず固別のグリッドで処理
３）重なり領域のピクセル数＝グリッド変更によるピクセル数の差分
→どちらでも良い
【００４０】
上述の例では、重なり領域のピクセル数、グリッド変更によるピクセル数の差分は何れも５００ピクセルであるため、上記３）の場合に該当し、各レイヤＡ，Ｂを共通のグリッドで処理してもそれぞれ個別のグリッドで処理しても良いこととなる。なお、個別のグリッドで２回に渡って露光するより共通のグリッドにより１回で露光する方が効率的なので、共通のグリッドを採用するのが好ましい。今の例では、共通のグリッドで処理することを選択する。
【００４１】
以上のような重なり領域を有する各レイヤを組み合わせるか分割するかの最適化判断を、レイヤＢ，Ｃの重なり領域Ｚについても同様に行う。この重なり領域Ｚについては、両者の最大公約となるグリッドを用いた場合のピクセル数は、
１÷0.01＝１００ピクセル
である。
【００４２】
また、グリッド変更によるピクセル数の差分を算出する場合、レイヤＢ，Ｃに共通のグリッドは0.01μｍであり、レイヤＢ，Ｃの最小グリッドはそれぞれ0.02μｍ、0.05μｍであるので、レイヤＢ，Ｃは共にグリッド変更がある。よって、この場合はレイヤＢ，Ｃにおけるピクセル数の差分を算出することになる。
【００４３】
レイヤＢについてのグリッド変更によるピクセル数の差分は、上述したのと同様に５００ピクセルとなる。また、レイヤＣの面積は２μｍ2 であるから、このレイヤＣを0.01μｍの共通グリッドで処理した場合のピクセル数は、
２÷0.01＝２００ピクセル
である。一方、レイヤＣを0.05μｍの独自の最小グリッドで処理した場合のピクセル数は、
２÷0.05＝４０ピクセル
である。したがって、両者の差分は１６０ピクセルとなる。よって、レイヤＢ，Ｃにおけるグリッド変更によるピクセル数の差分は、６６０ピクセルである。
【００４４】
この場合、重なり領域のピクセル数は１００ピクセル、グリッド変更によるピクセル数の差分は６６０ピクセルであるため、上記２）の条件に合致し、各レイヤＢ，Ｃをそれぞれ個別のグリッドで処理する方が効率的となる。よって、この場合は、レイヤＢ，Ｃを個別のグリッドで処理することを選択する。以上のような処理により、図１に示した合成／分割最適化判断部２６による重なり領域毎の最適化判断が終了する。
【００４５】
最短スループット算出部２７は、本発明の第３の演算手段に相当し、上記合成／分割最適化判断部２６による最適化判断の結果と、図２（ｆ）に示す許容可能なグリッドの検出結果とに基づいて、図２（ｇ）に示すようなレイヤ組合せ表を作り、どの組合せの場合にスループットが最短になるかを算出する。
【００４６】
すなわち、各レイヤＡ〜Ｄの重なり領域が複雑でない場合、例えば重なり領域がＷもしくはＺの１ヵ所だけのような場合は、合成／分割最適化判断部２６で決定されたグリッドがそのまま最短スループットを実現する最適なグリッドとなる。しかし、今の例のように、重なり領域がＷ，Ｚの２ヵ所にあり、レイヤＢがレイヤＡだけでなくレイヤＣとも重なっている場合、レイヤＢのグリッドを最終的にはどのようにすれば良いのかを更に検討する必要がある。
【００４７】
そこで、最短スループット算出部２７は、上記合成／分割最適化判断部２６による最適化判断の結果を生かしながら、図２（ｇ）に示すようなレイヤ組合せ表を作る。すなわち、レイヤＡとレイヤＢに関しては、両者を組み合わせて0.01μｍの共通グリッドを使用するのが良いとの最適化判断結果をそのまま生かしている（☆印）。
【００４８】
また、レイヤＢとレイヤＣに関しては、両者を組み合わせずに個別のグリッドを使用するのが良いとの最適化判断結果が得られているので、レイヤＣのグリッドに0.05μｍの最小グリッドを使用するものとしている（左半分の×印）。このとき、レイヤＣの相手であるレイヤＢがその最小グリッド（0.02μｍ）に設定されていれば良いが、今の例ではレイヤＡとの関係から0.01μｍに設定されているので、このレイヤＣに関しては念のために、他の許容可能なグリッドとして0.01μｍのグリッドも考慮に入れている（右半分の☆印）。
【００４９】
また、残りのレイヤＤに関しては、他のレイヤとの重なり領域は存在しないため、図２（ｆ）で示される許容可能なグリッドの組合せを全て考慮に入れて表を作っている。
最短スループット算出部２７は、このようにして作成したレイヤ組合せ表に基づいて、各レイヤＡ〜Ｄのピクセル数の合計をそれぞれの組合せ毎に算出する。算出された総ピクセル数は、図２（ｇ）の最下段に示してある。
【００５０】
次に、最適化処理パターン群出力部２８は、上記最短スループット算出部２７により算出された最短スループットの処理パターンの組合せ、すなわち、各レイヤＡ〜Ｄの総ピクセル数が最小となるグリッドの組合せを、最適な処理パターンとして出力する。このとき、異なるグリッドによる処理パターンは、それぞれ異なるファイルとして出力する。今の例の場合、図２（ｇ）の一番左に示したグリッドの組合せが最短スループットを実現するものなので、レイヤＡ，Ｂの共通グリッド（0.01μｍ）、レイヤＣの最小グリッド（0.05μｍ）、レイヤＤの最小グリッド（0.1 μｍ）の３つの処理パターンを最適化済内部フォーマット群２９ａ〜２９ｃとして出力する。
【００５１】
なお、これまで述べた分析・分類部２３の動作として、説明を分かりやすくするために図２（ａ）〜（ｇ）のような表を用いたが、同様の処理を内部で行っていれば、分析・分類部２３の実際のデータ処理において必ずしもこのような表自体を作成する必要はない。
【００５２】
論理演算処理部３０は、このように出力された最適化済内部フォーマット群２９ａ〜２９ｃに対して論理演算を行うことにより、処理パラメータ５で示される層合成、サイジング、拡大等の処理を実行し、これによって演算処理済内部フォーマット群３１ａ〜３１ｃを生成する。さらに、フォーマット変換／出力部３２は、上記のように生成された演算処理済内部フォーマット群３１ａ〜３１ｃを露光用、検査用あるいは検証用のデータにフォーマット変換して出力することにより、レチクル・マスクデータである最適化済出力データ群３３ａ〜３３ｃを生成する。
【００５３】
以上詳しく説明したように、本実施形態では、ＣＡＤデータ１により示される回路パターンの各レイヤ毎に最小グリッドと存在領域の重なり領域とを求め、その結果から各レイヤの総ピクセル数が最小となるように各レイヤ毎にグリッドを求めるようにしたので、細かい精度が必要でない部分については比較的粗い精度のグリッドを割り当てることができる。
【００５４】
したがって、このようにして各レイヤ毎にグリッド情報が割り当てられた内部フォーマットデータに対して論理演算を行う際に、演算の負荷を従来と比べて軽減することができ、レチクル・マスクデータ（露光データ、検査データ、検証データ）の生成時間を短縮することができる。さらに、実際に露光、焼き付け、比較検査、データ検証を行う際にも、各レイヤを一律に細かい精度のグリッドで処理していた従来例に比べて、処理負担を大幅に軽減することができ、各プロセスにかかる時間を短縮することができる。以上のことから、半導体装置等のＬＳＩ製造期間を大幅に短縮することができるようになる。
【００５５】
次に、本発明の第２の実施形態を説明する。図５は、第２の実施形態によるデータ処理装置の構成を示すブロック図であり、図１に示したブロックと同じブロックには同一の符号を付している。上記第１の実施形態では、各レイヤ毎にグリッド情報を最適化した後に層合成、サイジング、拡大等の論理演算を行っていたのに対し、第２の実施形態では、グリッド情報の最適化を行う前に論理演算を実行する。
【００５６】
すなわち、図５に示すように、データ入力部２１により入力されたＣＡＤデータ１やレチクル精度情報４、処理パラメータ５に対して、論理演算処理部６１にて論理演算を実行し、演算処理済の内部フォーマットデータ６２を生成する。分析・分類部２３は、この内部フォーマットデータ６２に対して、図２〜図４を用いて説明したのと同様の処理を行う。また、フォーマット変換／出力部３２は、分析・分類部２３により生成された最適化済内部フォーマット群２９ａ〜２９ｃを露光用、検査用あるいは検証用のデータにフォーマット変換して出力する。
【００５７】
このように構成した第２の実施形態においても、第１の実施形態と同様に細かい精度が必要でない部分については比較的粗い精度のグリッドを割り当てることができる。また、論理演算を行う際には、グリッド情報がまだ算出されていない状態であるので、ＣＡＤによるシンボリックなレイアウトレベルで論理演算を行うことができ、演算負荷を軽減してレチクル・マスクデータの生成時間を短縮することができる。
【００５８】
さらに、実際に露光、焼き付け、比較検査、データ検証を行う際にも、各レイヤを一律に細かい精度のグリッドで処理していた従来例に比べて、処理負担を大幅に軽減することができ、各プロセスにかかる時間を短縮することができる。
以上のことから、半導体装置等のＬＳＩ製造期間を大幅に短縮することができるようになる。
【００５９】
なお、以上に説明した本実施形態のデータ処理装置は、コンピュータのＣＰＵあるいはＭＰＵ、ＲＡＭ、ＲＯＭなどで構成されるものであり、ＲＡＭやＲＯＭに記憶されたプログラムが動作することによって実現できる。したがって、コンピュータが上記機能を果たすように動作させるプログラムを、例えばＣＤ−ＲＯＭのような記録媒体に記録し、コンピュータに読み込ませることによって実現できるものである。上記プログラムを記録する記録媒体としては、ＣＤ−ＲＯＭ以外に、フロッピーディスク、ハードディスク、磁気テープ、光磁気ディスク、不揮発性メモリカード等を用いることができる。
【００６０】
また、コンピュータが供給されたプログラムを実行することにより上述の実施形態の機能が実現されるだけでなく、そのプログラムがコンピュータにおいて稼働しているＯＳ（オペレーティングシステム）あるいは他のアプリケーションソフト等と共同して上述の実施形態の機能が実現される場合や、供給されたプログラムの処理の全てあるいは一部がコンピュータの機能拡張ボードや機能拡張ユニットにより行われて上述の実施形態の機能が実現される場合も、かかるプログラムは本発明の実施形態に含まれる。
【００６１】
なお、以上に説明した各実施形態によるグリッド情報の最適化判断処理は、何れも本発明を実施するにあたっての具体化の一例を示したものに過ぎず、これらによって本発明の技術的範囲が限定的に解釈されてはならないものである。すなわち、本発明はその精神、またはその主要な特徴から逸脱することなく、様々な形で実施することができる。
【００６２】
【発明の効果】
本発明は上述したように、設計データにより示される回路パターンの各レイヤ毎に最小グリッドと回路要素の存在領域とを求めるとともに、当該存在領域どうしの重なり領域を求め、その結果から、上記重なり領域を有する各レイヤを１つの共通グリッドに従って処理するか、異なるグリッドに従って各々処理するかを選択し、各レイヤ毎にグリッドを求めるようにしたので、それぞれのレイヤに対してそのレイヤで最低限必要な精度のグリッドを割り当てることが可能となり、必要以上に細かい精度のグリッド情報を使用しなくても済むようになる。すなわち、細かい精度が必要でない部分については比較的粗い精度のグリッドを割り当てることができ、レチクル・マスクデータ（露光データ、検査データ、検証データ）を生成する際の演算負荷や、実際に露光、焼き付け、比較検査、データ検証を行う際の処理負荷を大幅に軽減することができる。したがって、半導体装置等のＬＳＩ製造期間を大幅に短縮することができ、納期遵守率を向上させることもできる。
【図面の簡単な説明】
【図１】第１の実施形態によるデータ処理装置の構成を示すブロック図である。
【図２】図１中に示した分析・分類部による動作を説明するための図であり、（ａ）は最小グリッドの算出、（ｂ）は存在領域の算出、（ｃ）は重なり領域の算出、（ｄ）は露光ピクセル数の算出、（ｅ）は組合せグリッドの算出、（ｆ）は許容可能グリッドの検出、（ｇ）は最短スループットの算出をそれぞれ説明するための図である。
【図３】ＣＡＤデータによる回路レイアウトの例を示す図である。
【図４】各レイヤの存在領域および重なり領域の例を示す図である。
【図５】第２の実施形態によるデータ処理装置の構成を示すブロック図である。
【図６】従来のデータ処理装置の構成を示すブロック図である。
【符号の説明】
１ ＣＡＤデータ（設計データ）
２ レチクル・マスクデータ
３ レチクル・マスク
４ レチクル精度情報
５ 処理パラメータ
２１ データ入力部
２２ 内部フォーマット変換部
２３ 分析・分類部
２４ グリッド・パターン領域算出部（第１の演算手段）
２５ 重なり領域算出部（第２の演算手段）
２６ 合成／分割最適化判断部（最適化判断手段）
２７ 最短スループット算出部（第３の演算手段）
２８ 最適化処理パターン群出力部
２９ａ〜２９ｃ 最適化済内部フォーマット群
３０ 論理演算処理部
３１ａ〜３１ｃ 演算処理済内部フォーマット群
３２ フォーマット変換／出力部
３３ａ〜３３ｃ 最適化済出力データ群
６１ 論理演算処理部
６２ 演算処理済内部フォーマットデータ
１００ データ処理装置
【発明の属する技術分野】
本発明はデータ処理方法および装置、更にはこれらをソフトウェアの機能で実現するためのプログラムを格納した記録媒体に関し、特に、ＬＳＩ製造用のレチクル・マスクデータ（露光データ、検査データ、検証データ）を設計データより生成する装置および方法に用いて好適なものである。
【０００２】
【従来の技術】
半導体装置等のＬＳＩの製造工程では、まず製造する半導体装置の回路レイアウトをシンボリックに表した設計データをＣＡＤ（Computer-Aided Design ）等により生成し、その設計データに基づいて、ウェハを作る原版となるレイアウトパターンを表したレチクル・マスクデータを生成する。そして、この生成したレチクル・マスクデータに従って感光材を露光することによってレチクル・マスクを作成し、そのレチクル・マスクを用いてウェハに焼き付けを行う。
【０００３】
図６は、設計データからレチクル・マスクデータを生成する従来のデータ処理装置を示す図である。図６において、データ処理装置２００は、回路レイアウトをシンボリックに表したＣＡＤデータ１に対してデータ処理を行うことにより、レチクル・マスクデータ２を生成する。生成されたレチクル・マスクデータ２に従って図示しない露光装置で露光を行うことにより、レチクル・マスク３が作成される。
【０００４】
上記データ処理装置２００では、まず最初に、装置グリッド情報算出部６において、入力されるレチクル精度情報４や処理パラメータ５に基づいてグリッド情報を算出する。グリッド情報とは、ＣＡＤデータ１の回路レイアウトからレチクル・マスクデータ２を生成処理する際に使用される情報であり、レチクル・マスクデータ２のレイアウトパターンの基準寸法を設定するための情報である。
【０００５】
このグリッド情報は、ＣＡＤデータ１を生成したときの最小グリッドおよびレチクル・マスク３上でのパターン寸法精度等に従って、許容される最小の実寸法で生成される。すなわち、レチクル・マスクデータ２を構成する個々の回路要素のパターンデータが、グリッド情報で設定された基準寸法により細分化されるマトリクス上で、当該マトリクスの格子点上に回路要素の全てのエッジが乗るようにグリッド情報が生成される。
【０００６】
上記レチクル精度情報４は、生成されるレチクル・マスク３によってウェハ上に焼き付けを行う際の誤差の許容範囲を示す情報である。また、上記処理パラメータ５は、以下に述べる層合成情報、サイジング情報、スケール情報などの各情報を含む。
【０００７】
層合成情報は、半導体装置を構成する個々の回路パターンの役割や特性、プロセス技術、条件等に合わせて、各回路パターンを複数の層（レイヤ）に分けて形成していく場合に、各レイヤのグループ分けに関する情報、すなわち、どの回路パターンがどのレイヤに属するかを表した情報である。
【０００８】
サイジング情報は、ＣＡＤデータ１中に含まれる各回路パターンのサイズを表す情報である。また、スケール情報は、ＣＡＤデータ１で表された半導体チップ全体の拡大率を表す情報である。すなわち、レチクル・マスクデータ２は、このスケール情報により示される拡大率に従ってＣＡＤデータ１が拡大されて生成される。なお、レチクル・マスクデータ２に基づき生成されたレチクル・マスク３を用いて焼き付けを行う際には、元のＣＡＤデータ１と同じ倍率となるように縮小して焼き付けが行われる。
【０００９】
次に、内部フォーマット変換部７において、ＣＡＤデータ１やレチクル精度情報４、処理パラメータ５、および装置グリッド情報算出部６により算出されたグリッド情報の中から必要なものを、データ処理装置２００の内部フォーマットに従ったデータ８に変換する。さらに、論理演算処理部９において、上記変換された内部フォーマットデータ８に対して論理演算を行うことにより、処理パラメータ５で示される層合成、サイジング、拡大等の処理を実行し、これによって演算処理済内部フォーマットデータ１０を生成する。
【００１０】
そして、フォーマット変換／出力部１１において、上記のように生成された演算処理済内部フォーマットデータ１０を露光用のデータにフォーマット変換して出力することにより、レチクル・マスクデータ２を生成する。このようにして生成されたレチクル・マスクデータ２は、グリッド情報の基準寸法に基づき微細化された回路パターンデータである。このパターンデータの基準寸法の相違によって、露光する際などのプロセス技術が異なってくる。
【００１１】
なお、上記データ処理装置２００で生成するレチクル・マスクデータ２は、上述のような露光データの他に、検査データや検証データを含む。検査データは、露光データに基づいて基板上に形成された回路パターンがきちんとパターニングされているかどうかを検査するためのレイアウトデータであり、露光データと同様の手順に従って生成される。また、検証データは、基板上に焼き付けを行う前の段階で、生成されたレチクル・マスクデータ２がきちんとパターニングされているかどうかをデータ上で検証するためのレイアウトデータであり、これも露光データと同様の手順に従って生成される。
【００１２】
【発明が解決しようとする課題】
近年におけるＬＳＩの開発は、ＣＡＤツールの発達により、一層大規模になるとともに、開発期間の短縮が要求されてきている。それに伴い、品質の高いＬＳＩを早くかつ大量に市場へ投入することが要求されてきている。そのため、チップを製造するための基となる高精度なレチクル・マスクを短時間で製造し、かつ、レチクル検査データや検証データの作成時間も短縮する必要が生じてきた。
【００１３】
しかしながら、従来のレチクル・マスクデータ生成手法においては、マスク設計ルールに従って、許容される最小の実寸法でグリッド情報が生成される。よって、製造しようとする半導体チップ内にグリッドの精度をそれほど必要としない回路パターンがあっても、一律に細かい精度（小さい基準寸法）でグリッド情報が生成されてしまう。
【００１４】
そのため、そのグリッド情報を用いてレチクル・マスクデータを生成する際の処理時間が長くなってしまうとともに、生成されたレチクル・マスクデータに基づいて実際に露光、焼き付け、比較検査、データ検証を行う際のプロセス処理時間も長くなってしまうという問題があった。
【００１５】
本発明は、このような問題を解決するために成されたものであり、レチクル・マスクデータの生成時間、および生成されたレチクル・マスクに基づく露光、焼き付け、比較検査、データ検証の各プロセスの処理時間を短縮できるようにすることを目的とする。
【００１６】
【課題を解決するための手段】
上記目的を達成するために、本発明においては、設計データにより示される回路パターンの各レイヤ毎に最小グリッドと回路要素の存在領域とを求めるとともに、当該存在領域どうしの重なり領域を求め、その結果から、上記重なり領域を有する各レイヤを１つの共通グリッドに従って処理するか、異なるグリッドに従って各々処理するかを選択し、各レイヤ毎にグリッドを求めるようにしている。
【００１７】
上記のように構成した本発明によれば、それぞれのレイヤに対してそのレイヤで最低限必要な精度のグリッドを割り当てることが可能となり、それほど細かい精度のグリッドが必要でない部分については必要以上に細かい精度のグリッドを使用しなくても済むようになる。
【００１８】
【発明の実施の形態】
以下、本発明の一実施形態を図面に基づいて説明する。
図１は、第１の実施形態によるデータ処理装置の構成を示すブロック図、図２は、図１中の分析・分類部による動作を説明するための図である。以下、この図１および図２を参照しながら第１の実施形態を説明する。
【００１９】
図１において、ＣＡＤデータ１は、製造する半導体装置等の回路レイアウトをシンボリックに表した設計データである。また、レチクル精度情報４は、ＣＡＤデータ１をもとに生成されるレチクル・マスクによってウェハ上に焼き付けを行う際の誤差の許容範囲を示す情報である。また、処理パラメータ５は、上述した層合成情報、サイジング情報、スケール情報などの各情報を含む。
【００２０】
本実施形態のデータ処理装置１００は、ＣＡＤデータ１、レチクル精度情報４および処理パラメータ５に基づいて、ウェハを作る原版となるレイアウトパターンを表したレチクル・マスクデータを生成する。ここで生成するレチクル・マスクデータは、露光データ、検査データ、検証データである。
【００２１】
上記データ処理装置１００内の構成において、データ入力部２１は、上述のＣＡＤデータ１、レチクル精度情報４および処理パラメータ５をデータ処理装置１００内に入力するものであり、例えばコンピュータ端末のキーボードやマウス等の入力デバイスを備える。内部フォーマット変換部２２は、入力されたＣＡＤデータ１やレチクル精度情報４、処理パラメータ５を、データ処理装置１００の内部フォーマットに従ったデータに変換する。
【００２２】
分析・分類部２３は、本実施形態の最も特徴的な部分であり、上記ＣＡＤデータ１で表される回路レイアウトや、上記レチクル精度情報４、処理パラメータ５で表されるマスク設計ルール等を分析して、最適なグリッド情報を算出する。以下に、この分析・分類部２３の構成および動作を、具体例を用いて図２を参照しながら説明する。
【００２３】
ここでは、ＣＡＤデータ１により表される半導体チップの回路パターンが、図３のようになっているものとする。図３の例では、チップ内の各回路要素は処理パラメータ５の層合成情報によって４つのレイヤＡ〜Ｄに分けられている。すなわち、２つの回路要素４１，４２はレイヤＡに属し、２つの回路要素４３，４４はレイヤＢに属し、２つの回路要素４５，４６はレイヤＣに属し、１つの回路要素４７はレイヤＤに属する。
【００２４】
図１に示す分析・分類部２３内のグリッド・パターン領域算出部２４は、本発明の第１の演算手段に相当し、ＣＡＤデータ１により示される図３のような回路パターンの各レイヤ毎に最小のグリッドを図形座標から算出するとともに、データ（回路要素）が存在する最小の矩形領域を各レイヤ毎に算出する。すなわち、ここでは、グリッド情報の基準寸法で細分化されるマトリクスの格子点上に回路要素のエッジが全て乗るためにはどれだけ細かいグリッドが必要かをレイヤ毎に算出するとともに、レイヤ内の各回路要素を含む矩形の最小領域（以下、存在領域と称する）の位置と大きさをレイヤ毎に算出する。
【００２５】
図３に示す各レイヤＡ〜Ｄの存在領域は、４８〜５１の符号を付して示してある。また、これらの各レイヤＡ〜Ｄ毎に算出された最小グリッドおよび存在領域の大きさは、図２（ａ）および（ｂ）に示してある。この例では、レイヤＡ〜Ｄの最小グリッドはその基準寸法がそれぞれ0.01μｍ、0.02μｍ、0.05μｍ、0.1 μｍ、存在領域の面積はそれぞれ６μｍ2 、１０μｍ2 、２μｍ2 、２μｍ2 との算出結果が得られている。
【００２６】
重なり領域算出部２５は、本発明の第２の演算手段に相当し、上記グリッド・パターン領域算出部２４で求められた各レイヤの存在領域の座標から、存在領域どうしの重なり領域の大きさを算出する。今の例では、図４に示すように、レイヤＡの存在領域４８とレイヤＢの存在領域４９との間に重なり領域Ｗが存在し、レイヤＢの存在領域４９とレイヤＣの存在領域５０との間に重なり領域Ｚが存在する。これらの重なり領域Ｗ，Ｚの大きさの算出結果は、図２（ｃ）に示してある。この例では、重なり領域Ｗの面積は５μｍ2 、重なり領域Ｚの面積は１μｍ2 との算出結果が得られている。
【００２７】
合成／分割最適化判断部２６は、本発明の最適化判断手段に相当し、上記重なり領域算出部２５で求められた重なり領域Ｗ，Ｚを有する各レイヤ（レイヤＡとレイヤＢ、レイヤＢとレイヤＣ）について、各レイヤを合成して１つのグリッド情報に従って処理する場合と、各レイヤを分割して異なるグリッド情報に従って各々処理する場合との何れが最適となるかをそれぞれの重なり領域毎に判断する。
【００２８】
すなわち、生成されるレチクル・マスクに従って露光を行う場合、露光装置はチップの左端から横方向への走査を上から順次下方へと繰り返していくが、露光装置の特性上、１つの行内では露光の精度（グリッド精度）を切り換えることはできない。そのため、例えば重なり領域Ｗを有する２つのレイヤＡ，Ｂを露光する際に、それらをレイヤＡ，Ｂに対して共通に適用可能なグリッド情報に従って１回で露光する方が良いのか、レイヤＡ，Ｂについて算出されるそれぞれのグリッド情報に従って２回に渡って露光する方が良いのかを判断する必要がある。
【００２９】
以下に、この合成／分割最適化判断部２６による最適化判断の手法を、図２（ｄ）〜（ｆ）を参照しながら説明する。合成／分割最適化判断部２６では、まず最初に、各レイヤＡ〜Ｄの存在領域の露光ピクセル数を算出する。これは、グリッド・パターン領域算出部２４で求められた存在領域の大きさ（図２（ｂ）参照）を、同じくグリッド・パターン領域算出部２４で求められたグリッドの基準寸法（図２（ａ）参照）で割ることによって求まる。
【００３０】
この露光ピクセル数の算出結果は、図２（ｄ）に示してある。この例では、グリッド・パターン領域算出部２４により各レイヤ毎に求められた最小グリッドだけでなく、そのレイヤに適用可能な他のグリッドについても、それを割り当てた場合の露光ピクセル数を算出している。例えば、レイヤＡについては0.01μｍのグリッドのみを適用可能であり、そのグリッドを割り当てた場合の露光ピクセル数が算出されている。また、レイヤＢについては0.01μｍのグリッドと0.02μｍのグリッドが適用可能であり、それらのグリッドを割り当てた場合の露光ピクセル数が各々算出されている。他のレイヤＣ，Ｄについても同様である。
【００３１】
次に、合成／分割最適化判断部２６は、各レイヤＡ〜Ｄを適宜２つ組み合わせた場合（重なり領域が生じた場合）に共通に適用可能な最大グリッドを算出する。この算出結果は、図２（ｅ）に示してある。この例では、レイヤＡと他のレイヤＢ〜Ｄの何れか１つとを組み合わせた場合には、共通に適用可能な最大グリッドは何れも0.01μｍ、レイヤＢとレイヤＣとを組み合わせた場合には0.01μｍ、レイヤＢとレイヤＤとを組み合わせた場合には0.02μｍ、レイヤＣとレイヤＤとを組み合わせた場合には0.05μｍとの算出結果が得られている。
【００３２】
さらに、合成／分割最適化判断部２６は、各レイヤＡ〜Ｄにおいて許容可能なグリッドを検出する。この許容可能グリッドの検出結果は、図２（ｆ）に示してある。例えば、レイヤＡについては、上記グリッド・パターン領域算出部２４で求められた最小グリッドが0.01μｍであり、これより細かいグリッドは存在しないため、許容可能なグリッドは0.01μｍのみである。また、レイヤＢについては、上記グリッド・パターン領域算出部２４で求められた最小グリッドが0.02μｍであるため、許容可能なグリッドは、当該0.02μｍとそれより細かい公約数の0.01μｍである。
【００３３】
また、レイヤＣについては、上記グリッド・パターン領域算出部２４で求められた最小グリッドが0.05μｍであるため、許容可能なグリッドは、当該0.05μｍとその公約数である0.01μｍである。また、レイヤＤについては、上記グリッド・パターン領域算出部２４で求められた最小グリッドが0.1 μｍであるため、許容可能なグリッドは0.01μｍ、0.02μｍ、0.05μｍ、0.1 μｍの全てである。
【００３４】
合成／分割最適化判断部２６は、上記図２（ｄ）〜（ｆ）に示す結果に基づいて、存在領域が重複している２つのレイヤ（レイヤＡとレイヤＢ、レイヤＢとレイヤＣ）について、それぞれを共通のグリッドで処理する場合と、個別のグリッドで処理する場合とのどちらの方が処理ピクセル数が少なくなるかを確認する。以下に、このことをレイヤＡ，Ｂの重なり領域Ｗを例にとって説明する。
【００３５】
まず、レイヤＡとレイヤＢの重なり領域Ｗについて、両者の最大公約となるグリッドを用いた場合のピクセル数を算出する。図２（ａ）に示したように、レイヤＡの最小グリッドは0.01μｍ、レイヤＢの最小グリッドは0.02μｍであるから、最大公約のグリッドは0.01μｍである。また、図２（ｃ）に示したように、重なり領域Ｗの面積は５μｍ2 であるから、この場合のピクセル数は、
５÷0.01＝５００ピクセル
である。
【００３６】
また、レイヤＡ，Ｂをそれぞれ独自のグリッドで処理する場合と、レイヤＡ，Ｂを共通のグリッドで処理することとした場合とのピクセル数の差分（グリッド変更によるピクセル数の差分）を算出する。今の例の場合、レイヤＡ，Ｂに共通のグリッドは0.01μｍであり、これはレイヤＡの最小グリッドそのものであるから、レイヤＡについてはグリッド変更がない。一方、レイヤＢの最小グリッドは0.02μｍでグリッド変更があるので、レイヤＢにおけるピクセル数の差分のみを算出することになる。
【００３７】
すなわち、レイヤＢの面積は１０μｍ2 であるから、このレイヤＢを0.01μｍの共通グリッドで処理した場合のピクセル数は、
１０÷0.01＝１０００ピクセル
である。一方、レイヤＢを0.02μｍの独自の最小グリッドで処理した場合のピクセル数は、
１０÷0.02＝５００ピクセル
である。したがって、両者の差分は５００ピクセルとなる。
【００３８】
合成／分割最適化判断部２６は、上記のように算出した共通グリッドによる重なり領域Ｗのピクセル数と、グリッド変更によるピクセル数の差分とに基づいて、以下の１）〜３）に示すような判断基準に従って各レイヤＡ，Ｂを共通のグリッドで処理するのが良いか、各レイヤＡ，Ｂをそれぞれ個別のグリッドで処理するのが良いかを判断する。
【００３９】
１）重なり領域のピクセル数＞グリッド変更によるピクセル数の差分
→レイヤＡ，Ｂを組み合わせて共通グリッドで処理
２）重なり領域のピクセル数＜グリッド変更によるピクセル数の差分
→レイヤＡ，Ｂを組み合わせず固別のグリッドで処理
３）重なり領域のピクセル数＝グリッド変更によるピクセル数の差分
→どちらでも良い
【００４０】
上述の例では、重なり領域のピクセル数、グリッド変更によるピクセル数の差分は何れも５００ピクセルであるため、上記３）の場合に該当し、各レイヤＡ，Ｂを共通のグリッドで処理してもそれぞれ個別のグリッドで処理しても良いこととなる。なお、個別のグリッドで２回に渡って露光するより共通のグリッドにより１回で露光する方が効率的なので、共通のグリッドを採用するのが好ましい。今の例では、共通のグリッドで処理することを選択する。
【００４１】
以上のような重なり領域を有する各レイヤを組み合わせるか分割するかの最適化判断を、レイヤＢ，Ｃの重なり領域Ｚについても同様に行う。この重なり領域Ｚについては、両者の最大公約となるグリッドを用いた場合のピクセル数は、
１÷0.01＝１００ピクセル
である。
【００４２】
また、グリッド変更によるピクセル数の差分を算出する場合、レイヤＢ，Ｃに共通のグリッドは0.01μｍであり、レイヤＢ，Ｃの最小グリッドはそれぞれ0.02μｍ、0.05μｍであるので、レイヤＢ，Ｃは共にグリッド変更がある。よって、この場合はレイヤＢ，Ｃにおけるピクセル数の差分を算出することになる。
【００４３】
レイヤＢについてのグリッド変更によるピクセル数の差分は、上述したのと同様に５００ピクセルとなる。また、レイヤＣの面積は２μｍ2 であるから、このレイヤＣを0.01μｍの共通グリッドで処理した場合のピクセル数は、
２÷0.01＝２００ピクセル
である。一方、レイヤＣを0.05μｍの独自の最小グリッドで処理した場合のピクセル数は、
２÷0.05＝４０ピクセル
である。したがって、両者の差分は１６０ピクセルとなる。よって、レイヤＢ，Ｃにおけるグリッド変更によるピクセル数の差分は、６６０ピクセルである。
【００４４】
この場合、重なり領域のピクセル数は１００ピクセル、グリッド変更によるピクセル数の差分は６６０ピクセルであるため、上記２）の条件に合致し、各レイヤＢ，Ｃをそれぞれ個別のグリッドで処理する方が効率的となる。よって、この場合は、レイヤＢ，Ｃを個別のグリッドで処理することを選択する。以上のような処理により、図１に示した合成／分割最適化判断部２６による重なり領域毎の最適化判断が終了する。
【００４５】
最短スループット算出部２７は、本発明の第３の演算手段に相当し、上記合成／分割最適化判断部２６による最適化判断の結果と、図２（ｆ）に示す許容可能なグリッドの検出結果とに基づいて、図２（ｇ）に示すようなレイヤ組合せ表を作り、どの組合せの場合にスループットが最短になるかを算出する。
【００４６】
すなわち、各レイヤＡ〜Ｄの重なり領域が複雑でない場合、例えば重なり領域がＷもしくはＺの１ヵ所だけのような場合は、合成／分割最適化判断部２６で決定されたグリッドがそのまま最短スループットを実現する最適なグリッドとなる。しかし、今の例のように、重なり領域がＷ，Ｚの２ヵ所にあり、レイヤＢがレイヤＡだけでなくレイヤＣとも重なっている場合、レイヤＢのグリッドを最終的にはどのようにすれば良いのかを更に検討する必要がある。
【００４７】
そこで、最短スループット算出部２７は、上記合成／分割最適化判断部２６による最適化判断の結果を生かしながら、図２（ｇ）に示すようなレイヤ組合せ表を作る。すなわち、レイヤＡとレイヤＢに関しては、両者を組み合わせて0.01μｍの共通グリッドを使用するのが良いとの最適化判断結果をそのまま生かしている（☆印）。
【００４８】
また、レイヤＢとレイヤＣに関しては、両者を組み合わせずに個別のグリッドを使用するのが良いとの最適化判断結果が得られているので、レイヤＣのグリッドに0.05μｍの最小グリッドを使用するものとしている（左半分の×印）。このとき、レイヤＣの相手であるレイヤＢがその最小グリッド（0.02μｍ）に設定されていれば良いが、今の例ではレイヤＡとの関係から0.01μｍに設定されているので、このレイヤＣに関しては念のために、他の許容可能なグリッドとして0.01μｍのグリッドも考慮に入れている（右半分の☆印）。
【００４９】
また、残りのレイヤＤに関しては、他のレイヤとの重なり領域は存在しないため、図２（ｆ）で示される許容可能なグリッドの組合せを全て考慮に入れて表を作っている。
最短スループット算出部２７は、このようにして作成したレイヤ組合せ表に基づいて、各レイヤＡ〜Ｄのピクセル数の合計をそれぞれの組合せ毎に算出する。算出された総ピクセル数は、図２（ｇ）の最下段に示してある。
【００５０】
次に、最適化処理パターン群出力部２８は、上記最短スループット算出部２７により算出された最短スループットの処理パターンの組合せ、すなわち、各レイヤＡ〜Ｄの総ピクセル数が最小となるグリッドの組合せを、最適な処理パターンとして出力する。このとき、異なるグリッドによる処理パターンは、それぞれ異なるファイルとして出力する。今の例の場合、図２（ｇ）の一番左に示したグリッドの組合せが最短スループットを実現するものなので、レイヤＡ，Ｂの共通グリッド（0.01μｍ）、レイヤＣの最小グリッド（0.05μｍ）、レイヤＤの最小グリッド（0.1 μｍ）の３つの処理パターンを最適化済内部フォーマット群２９ａ〜２９ｃとして出力する。
【００５１】
なお、これまで述べた分析・分類部２３の動作として、説明を分かりやすくするために図２（ａ）〜（ｇ）のような表を用いたが、同様の処理を内部で行っていれば、分析・分類部２３の実際のデータ処理において必ずしもこのような表自体を作成する必要はない。
【００５２】
論理演算処理部３０は、このように出力された最適化済内部フォーマット群２９ａ〜２９ｃに対して論理演算を行うことにより、処理パラメータ５で示される層合成、サイジング、拡大等の処理を実行し、これによって演算処理済内部フォーマット群３１ａ〜３１ｃを生成する。さらに、フォーマット変換／出力部３２は、上記のように生成された演算処理済内部フォーマット群３１ａ〜３１ｃを露光用、検査用あるいは検証用のデータにフォーマット変換して出力することにより、レチクル・マスクデータである最適化済出力データ群３３ａ〜３３ｃを生成する。
【００５３】
以上詳しく説明したように、本実施形態では、ＣＡＤデータ１により示される回路パターンの各レイヤ毎に最小グリッドと存在領域の重なり領域とを求め、その結果から各レイヤの総ピクセル数が最小となるように各レイヤ毎にグリッドを求めるようにしたので、細かい精度が必要でない部分については比較的粗い精度のグリッドを割り当てることができる。
【００５４】
したがって、このようにして各レイヤ毎にグリッド情報が割り当てられた内部フォーマットデータに対して論理演算を行う際に、演算の負荷を従来と比べて軽減することができ、レチクル・マスクデータ（露光データ、検査データ、検証データ）の生成時間を短縮することができる。さらに、実際に露光、焼き付け、比較検査、データ検証を行う際にも、各レイヤを一律に細かい精度のグリッドで処理していた従来例に比べて、処理負担を大幅に軽減することができ、各プロセスにかかる時間を短縮することができる。以上のことから、半導体装置等のＬＳＩ製造期間を大幅に短縮することができるようになる。
【００５５】
次に、本発明の第２の実施形態を説明する。図５は、第２の実施形態によるデータ処理装置の構成を示すブロック図であり、図１に示したブロックと同じブロックには同一の符号を付している。上記第１の実施形態では、各レイヤ毎にグリッド情報を最適化した後に層合成、サイジング、拡大等の論理演算を行っていたのに対し、第２の実施形態では、グリッド情報の最適化を行う前に論理演算を実行する。
【００５６】
すなわち、図５に示すように、データ入力部２１により入力されたＣＡＤデータ１やレチクル精度情報４、処理パラメータ５に対して、論理演算処理部６１にて論理演算を実行し、演算処理済の内部フォーマットデータ６２を生成する。分析・分類部２３は、この内部フォーマットデータ６２に対して、図２〜図４を用いて説明したのと同様の処理を行う。また、フォーマット変換／出力部３２は、分析・分類部２３により生成された最適化済内部フォーマット群２９ａ〜２９ｃを露光用、検査用あるいは検証用のデータにフォーマット変換して出力する。
【００５７】
このように構成した第２の実施形態においても、第１の実施形態と同様に細かい精度が必要でない部分については比較的粗い精度のグリッドを割り当てることができる。また、論理演算を行う際には、グリッド情報がまだ算出されていない状態であるので、ＣＡＤによるシンボリックなレイアウトレベルで論理演算を行うことができ、演算負荷を軽減してレチクル・マスクデータの生成時間を短縮することができる。
【００５８】
さらに、実際に露光、焼き付け、比較検査、データ検証を行う際にも、各レイヤを一律に細かい精度のグリッドで処理していた従来例に比べて、処理負担を大幅に軽減することができ、各プロセスにかかる時間を短縮することができる。
以上のことから、半導体装置等のＬＳＩ製造期間を大幅に短縮することができるようになる。
【００５９】
なお、以上に説明した本実施形態のデータ処理装置は、コンピュータのＣＰＵあるいはＭＰＵ、ＲＡＭ、ＲＯＭなどで構成されるものであり、ＲＡＭやＲＯＭに記憶されたプログラムが動作することによって実現できる。したがって、コンピュータが上記機能を果たすように動作させるプログラムを、例えばＣＤ−ＲＯＭのような記録媒体に記録し、コンピュータに読み込ませることによって実現できるものである。上記プログラムを記録する記録媒体としては、ＣＤ−ＲＯＭ以外に、フロッピーディスク、ハードディスク、磁気テープ、光磁気ディスク、不揮発性メモリカード等を用いることができる。
【００６０】
また、コンピュータが供給されたプログラムを実行することにより上述の実施形態の機能が実現されるだけでなく、そのプログラムがコンピュータにおいて稼働しているＯＳ（オペレーティングシステム）あるいは他のアプリケーションソフト等と共同して上述の実施形態の機能が実現される場合や、供給されたプログラムの処理の全てあるいは一部がコンピュータの機能拡張ボードや機能拡張ユニットにより行われて上述の実施形態の機能が実現される場合も、かかるプログラムは本発明の実施形態に含まれる。
【００６１】
なお、以上に説明した各実施形態によるグリッド情報の最適化判断処理は、何れも本発明を実施するにあたっての具体化の一例を示したものに過ぎず、これらによって本発明の技術的範囲が限定的に解釈されてはならないものである。すなわち、本発明はその精神、またはその主要な特徴から逸脱することなく、様々な形で実施することができる。
【００６２】
【発明の効果】
本発明は上述したように、設計データにより示される回路パターンの各レイヤ毎に最小グリッドと回路要素の存在領域とを求めるとともに、当該存在領域どうしの重なり領域を求め、その結果から、上記重なり領域を有する各レイヤを１つの共通グリッドに従って処理するか、異なるグリッドに従って各々処理するかを選択し、各レイヤ毎にグリッドを求めるようにしたので、それぞれのレイヤに対してそのレイヤで最低限必要な精度のグリッドを割り当てることが可能となり、必要以上に細かい精度のグリッド情報を使用しなくても済むようになる。すなわち、細かい精度が必要でない部分については比較的粗い精度のグリッドを割り当てることができ、レチクル・マスクデータ（露光データ、検査データ、検証データ）を生成する際の演算負荷や、実際に露光、焼き付け、比較検査、データ検証を行う際の処理負荷を大幅に軽減することができる。したがって、半導体装置等のＬＳＩ製造期間を大幅に短縮することができ、納期遵守率を向上させることもできる。
【図面の簡単な説明】
【図１】第１の実施形態によるデータ処理装置の構成を示すブロック図である。
【図２】図１中に示した分析・分類部による動作を説明するための図であり、（ａ）は最小グリッドの算出、（ｂ）は存在領域の算出、（ｃ）は重なり領域の算出、（ｄ）は露光ピクセル数の算出、（ｅ）は組合せグリッドの算出、（ｆ）は許容可能グリッドの検出、（ｇ）は最短スループットの算出をそれぞれ説明するための図である。
【図３】ＣＡＤデータによる回路レイアウトの例を示す図である。
【図４】各レイヤの存在領域および重なり領域の例を示す図である。
【図５】第２の実施形態によるデータ処理装置の構成を示すブロック図である。
【図６】従来のデータ処理装置の構成を示すブロック図である。
【符号の説明】
１ ＣＡＤデータ（設計データ）
２ レチクル・マスクデータ
３ レチクル・マスク
４ レチクル精度情報
５ 処理パラメータ
２１ データ入力部
２２ 内部フォーマット変換部
２３ 分析・分類部
２４ グリッド・パターン領域算出部（第１の演算手段）
２５ 重なり領域算出部（第２の演算手段）
２６ 合成／分割最適化判断部（最適化判断手段）
２７ 最短スループット算出部（第３の演算手段）
２８ 最適化処理パターン群出力部
２９ａ〜２９ｃ 最適化済内部フォーマット群
３０ 論理演算処理部
３１ａ〜３１ｃ 演算処理済内部フォーマット群
３２ フォーマット変換／出力部
３３ａ〜３３ｃ 最適化済出力データ群
６１ 論理演算処理部
６２ 演算処理済内部フォーマットデータ
１００ データ処理装置
Claims (7)
- レチクル・マスクデータを設計データより生成する方法であって、
上記設計データにより示される回路パターンの各レイヤ毎に最小グリッドと回路要素の存在領域とを求めるとともに、当該存在領域どうしの重なり領域を求め、その結果から、上記重なり領域を有する各レイヤを１つの共通グリッドに従って処理するか、異なるグリッドに従って各々処理するかを選択し、各レイヤ毎にグリッドを求めるようにしたことを特徴とするデータ処理方法。 - 上記各レイヤ毎に求められたグリッドに基づき上記設計データから生成した最適化済データに対して、処理パラメータに基づく論理演算処理を行うことを特徴とする請求項１に記載のデータ処理方法。
- 上記設計データに対して処理パラメータに基づく論理演算処理を行ったデータに対して、上記最小グリッド、存在領域および重なり領域の算出処理を行うことを特徴とする請求項１に記載のデータ処理方法。
- 上記重なり領域を有する各レイヤについて求められた最小グリッドの最大公約となるグリッドを用いて上記重なり領域のピクセル数を求めるとともに、上記各レイヤをそれぞれ独自の最小グリッドで処理する場合と、上記各レイヤを上記最大公約となるグリッドで処理する場合とのピクセル数の差分を求め、上記重なり領域のピクセル数と上記ピクセル数の差分とを比較することにより、上記重なり領域を有する各レイヤを１つの共通グリッドに従って処理するか、異なるグリッドに従って各々処理するかを選択することを特徴とする請求項１に記載のデータ処理方法。
- 上記重なり領域が複数存在する場合に、それぞれの重なり領域毎に共通グリッドまたは異なるグリッドの何れを使用するかについて選択された結果と、各レイヤについて許容可能なグリッドとに基づいて、全レイヤの総ピクセル数が最小となるように各レイヤのグリッドを求めるようにしたことを特徴とする請求項１に記載のデータ処理方法。
- レチクル・マスクデータを設計データより生成するデータ処理装置であって、
上記設計データにより示される回路パターンの各レイヤ毎に最小グリッドおよび回路要素の存在領域を算出する第１の演算手段と、
上記存在領域どうしの重なり領域を算出する第２の演算手段と、
上記第２の演算手段で求められた重なり領域を有する各レイヤを１つの共通グリッドに従って処理するか、異なるグリッドに従って各々処理するかを判断基準に従って選択する最適化判断手段とを備えたことを特徴とするデータ処理装置。 - 設計データにより示される回路パターンの各レイヤ毎に最小グリッドと回路要素の存在領域とを求めるとともに、当該存在領域どうしの重なり領域を求める手順と、
上記求めた最小グリッド、存在領域および重なり領域に基づいて、上記重なり領域を有する各レイヤを１つの共通グリッドに従って処理するか、異なるグリッドに従って各々処理するかを選択する手順と、
上記選択した結果に基づいて各レイヤ毎にグリッドを求める手順とをコンピュータに実行させるためのプログラムを記録したことを特徴とするコンピュータ読み取り可能な記録媒体。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21695799A JP3830310B2 (ja) | 1999-07-30 | 1999-07-30 | データ処理方法および装置、記録媒体 |
| US09/533,663 US6507944B1 (en) | 1999-07-30 | 2000-03-23 | Data processing method and apparatus, reticle mask, exposing method and apparatus, and recording medium |
| US10/281,961 US6892375B2 (en) | 1999-07-30 | 2002-10-29 | Data processing method and apparatus, reticle mask, exposing method and apparatus, and recording medium |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21695799A JP3830310B2 (ja) | 1999-07-30 | 1999-07-30 | データ処理方法および装置、記録媒体 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001042502A JP2001042502A (ja) | 2001-02-16 |
| JP3830310B2 true JP3830310B2 (ja) | 2006-10-04 |
Family
ID=16696576
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21695799A Expired - Fee Related JP3830310B2 (ja) | 1999-07-30 | 1999-07-30 | データ処理方法および装置、記録媒体 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3830310B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5803341B2 (ja) * | 2011-06-29 | 2015-11-04 | 大日本印刷株式会社 | 描画データ作成プログラム、描画データ作成装置、描画データ作成方法 |
| CN117557072B (zh) * | 2024-01-11 | 2024-04-16 | 上海朋熙半导体有限公司 | 一种光罩排程及提前调度算法、设备及介质 |
-
1999
- 1999-07-30 JP JP21695799A patent/JP3830310B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001042502A (ja) | 2001-02-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7318214B1 (en) | System and method for reducing patterning variability in integrated circuit manufacturing through mask layout corrections | |
| TW516077B (en) | Method of creating design rule, design rule creating system, and recording medium | |
| US7401319B2 (en) | Method and system for reticle-wide hierarchy management for representational and computational reuse in integrated circuit layout design | |
| US6507944B1 (en) | Data processing method and apparatus, reticle mask, exposing method and apparatus, and recording medium | |
| TWI485509B (zh) | 圖案產生方法 | |
| US6907596B2 (en) | Mask data generating apparatus, a computer implemented method for generating mask data and a computer program for controlling the mask data generating apparatus | |
| JP2000314954A (ja) | Ｌｓｉ用パターンのレイアウト作成方法、ｌｓｉ用パターンの形成方法及びｌｓｉ用マスクデータの作成方法 | |
| US6200710B1 (en) | Methods for producing segmented reticles | |
| JP3830310B2 (ja) | データ処理方法および装置、記録媒体 | |
| JP2004163472A (ja) | フォトマスクの設計方法、フォトマスク、及び半導体装置 | |
| JP3286225B2 (ja) | パターン設計方法 | |
| JP2004004941A (ja) | Ｌｓｉ用マスクデータの作成方法及びｌｓｉ用パターンの形成方法 | |
| JP4828460B2 (ja) | 描画データ作成方法及び描画データファイルを格納した記憶媒体 | |
| JP2009141290A (ja) | 描画装置及び描画データの変換方法 | |
| US8875063B2 (en) | Mask layout formation | |
| TWI474105B (zh) | 遮罩資料產生方法 | |
| JP4153678B2 (ja) | マスクデータ生成方法、露光マスク作成方法およびパターン形成方法 | |
| JP2010271589A (ja) | パターン分割方法、パターン分割処理装置及びコンピュータプログラム | |
| JP2010156875A (ja) | パターン補正支援方法およびパターン補正支援プログラム | |
| JP2004303834A (ja) | 露光データ生成方法及び露光データ生成プログラム | |
| KR100546956B1 (ko) | 노광 데이터 작성 방법 | |
| JP5068549B2 (ja) | 描画データの作成方法及びレイアウトデータファイルの作成方法 | |
| JPH07109509B2 (ja) | レチクル作成方法 | |
| JP3592105B2 (ja) | マスクパターン作成方法および装置 | |
| JP3830311B2 (ja) | 露光方法および装置、記録媒体 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040330 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051004 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051118 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060613 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060711 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090721 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100721 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100721 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110721 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110721 Year of fee payment: 5 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110721 Year of fee payment: 5 |
|
| R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110721 Year of fee payment: 5 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120721 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120721 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130721 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |