JP2001042502A

JP2001042502A - データ処理方法および装置、レチクル・マスク、記録媒体

Info

Publication number: JP2001042502A
Application number: JP21695799A
Authority: JP
Inventors: Kenji Kikuchi; 謙治菊池; Yoshimasa Iizuka; 義正飯塚; Tomoyuki Okada; 朋之岡田; Masahiko Minemura; 雅彦峯村
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 1999-07-30
Filing date: 1999-07-30
Publication date: 2001-02-16
Anticipated expiration: 2019-07-30
Also published as: JP3830310B2

Abstract

(57)【要約】【課題】レチクル・マスクデータの生成時間およびレ
チクル・マスクに基づく露光、焼き付け、比較検査、デ
ータ検証の処理時間を短縮できるようにする。【解決手段】ＣＡＤデータ１で示される回路パターン
の各レイヤ毎に最小グリッド、回路要素の存在領域を算
出するグリッド・パターン領域算出部２４と、存在領域
どうしの重なり領域を算出する重なり領域算出部２５
と、重なり領域を有する各レイヤを１つの共通グリッド
に従って処理するか、異なるグリッドに従って各々処理
するかを判断基準に従って選択する合成／分割最適化判
断部２６とを備え、それぞれのレイヤに対してそのレイ
ヤで最低限必要な精度のグリッドを割り当てることがで
きるようにして、必要以上に細かい精度のグリッドを使
用しなくても済むようにし、レチクル・マスクデータを
生成する際の演算負荷や、実際に露光等を行う際の処理
負荷を軽減する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明はデータ処理方法およ
び装置、更にはこれらをソフトウェアの機能で実現する
ためのプログラムを格納した記録媒体、当該データ処理
方法により生成されるレチクル・マスクに関し、特に、
ＬＳＩ製造用のレチクル・マスクデータ（露光データ、
検査データ、検証データ）を設計データより生成する装
置および方法に用いて好適なものである。

【０００２】

【従来の技術】半導体装置等のＬＳＩの製造工程では、
まず製造する半導体装置の回路レイアウトをシンボリッ
クに表した設計データをＣＡＤ（Computer-Aided Desig
n ）等により生成し、その設計データに基づいて、ウェ
ハを作る原版となるレイアウトパターンを表したレチク
ル・マスクデータを生成する。そして、この生成したレ
チクル・マスクデータに従って感光材を露光することに
よってレチクル・マスクを作成し、そのレチクル・マス
クを用いてウェハに焼き付けを行う。

【０００３】図６は、設計データからレチクル・マスク
データを生成する従来のデータ処理装置を示す図であ
る。図６において、データ処理装置２００は、回路レイ
アウトをシンボリックに表したＣＡＤデータ１に対して
データ処理を行うことにより、レチクル・マスクデータ
２を生成する。生成されたレチクル・マスクデータ２に
従って図示しない露光装置で露光を行うことにより、レ
チクル・マスク３が作成される。

【０００４】上記データ処理装置２００では、まず最初
に、装置グリッド情報算出部６において、入力されるレ
チクル精度情報４や処理パラメータ５に基づいてグリッ
ド情報を算出する。グリッド情報とは、ＣＡＤデータ１
の回路レイアウトからレチクル・マスクデータ２を生成
処理する際に使用される情報であり、レチクル・マスク
データ２のレイアウトパターンの基準寸法を設定するた
めの情報である。

【０００５】このグリッド情報は、ＣＡＤデータ１を生
成したときの最小グリッドおよびレチクル・マスク３上
でのパターン寸法精度等に従って、許容される最小の実
寸法で生成される。すなわち、レチクル・マスクデータ
２を構成する個々の回路要素のパターンデータが、グリ
ッド情報で設定された基準寸法により細分化されるマト
リクス上で、当該マトリクスの格子点上に回路要素の全
てのエッジが乗るようにグリッド情報が生成される。

【０００６】上記レチクル精度情報４は、生成されるレ
チクル・マスク３によってウェハ上に焼き付けを行う際
の誤差の許容範囲を示す情報である。また、上記処理パ
ラメータ５は、以下に述べる層合成情報、サイジング情
報、スケール情報などの各情報を含む。

【０００７】層合成情報は、半導体装置を構成する個々
の回路パターンの役割や特性、プロセス技術、条件等に
合わせて、各回路パターンを複数の層（レイヤ）に分け
て形成していく場合に、各レイヤのグループ分けに関す
る情報、すなわち、どの回路パターンがどのレイヤに属
するかを表した情報である。

【０００８】サイジング情報は、ＣＡＤデータ１中に含
まれる各回路パターンのサイズを表す情報である。ま
た、スケール情報は、ＣＡＤデータ１で表された半導体
チップ全体の拡大率を表す情報である。すなわち、レチ
クル・マスクデータ２は、このスケール情報により示さ
れる拡大率に従ってＣＡＤデータ１が拡大されて生成さ
れる。なお、レチクル・マスクデータ２に基づき生成さ
れたレチクル・マスク３を用いて焼き付けを行う際に
は、元のＣＡＤデータ１と同じ倍率となるように縮小し
て焼き付けが行われる。

【０００９】次に、内部フォーマット変換部７におい
て、ＣＡＤデータ１やレチクル精度情報４、処理パラメ
ータ５、および装置グリッド情報算出部６により算出さ
れたグリッド情報の中から必要なものを、データ処理装
置２００の内部フォーマットに従ったデータ８に変換す
る。さらに、論理演算処理部９において、上記変換され
た内部フォーマットデータ８に対して論理演算を行うこ
とにより、処理パラメータ５で示される層合成、サイジ
ング、拡大等の処理を実行し、これによって演算処理済
内部フォーマットデータ１０を生成する。

【００１０】そして、フォーマット変換／出力部１１に
おいて、上記のように生成された演算処理済内部フォー
マットデータ１０を露光用のデータにフォーマット変換
して出力することにより、レチクル・マスクデータ２を
生成する。このようにして生成されたレチクル・マスク
データ２は、グリッド情報の基準寸法に基づき微細化さ
れた回路パターンデータである。このパターンデータの
基準寸法の相違によって、露光する際などのプロセス技
術が異なってくる。

【００１１】なお、上記データ処理装置２００で生成す
るレチクル・マスクデータ２は、上述のような露光デー
タの他に、検査データや検証データを含む。検査データ
は、露光データに基づいて基板上に形成された回路パタ
ーンがきちんとパターニングされているかどうかを検査
するためのレイアウトデータであり、露光データと同様
の手順に従って生成される。また、検証データは、基板
上に焼き付けを行う前の段階で、生成されたレチクル・
マスクデータ２がきちんとパターニングされているかど
うかをデータ上で検証するためのレイアウトデータであ
り、これも露光データと同様の手順に従って生成され
る。

【００１２】

【発明が解決しようとする課題】近年におけるＬＳＩの
開発は、ＣＡＤツールの発達により、一層大規模になる
とともに、開発期間の短縮が要求されてきている。それ
に伴い、品質の高いＬＳＩを早くかつ大量に市場へ投入
することが要求されてきている。そのため、チップを製
造するための基となる高精度なレチクル・マスクを短時
間で製造し、かつ、レチクル検査データや検証データの
作成時間も短縮する必要が生じてきた。

【００１３】しかしながら、従来のレチクル・マスクデ
ータ生成手法においては、マスク設計ルールに従って、
許容される最小の実寸法でグリッド情報が生成される。
よって、製造しようとする半導体チップ内にグリッドの
精度をそれほど必要としない回路パターンがあっても、
一律に細かい精度（小さい基準寸法）でグリッド情報が
生成されてしまう。

【００１４】そのため、そのグリッド情報を用いてレチ
クル・マスクデータを生成する際の処理時間が長くなっ
てしまうとともに、生成されたレチクル・マスクデータ
に基づいて実際に露光、焼き付け、比較検査、データ検
証を行う際のプロセス処理時間も長くなってしまうとい
う問題があった。

【００１５】本発明は、このような問題を解決するため
に成されたものであり、レチクル・マスクデータの生成
時間、および生成されたレチクル・マスクに基づく露
光、焼き付け、比較検査、データ検証の各プロセスの処
理時間を短縮できるようにすることを目的とする。

【００１６】

【課題を解決するための手段】上記目的を達成するため
に、本発明においては、設計データにより示される回路
パターンの各レイヤ毎に最小グリッドと回路要素の存在
領域とを求めるとともに、当該存在領域どうしの重なり
領域を求め、その結果から、上記重なり領域を有する各
レイヤを１つの共通グリッドに従って処理するか、異な
るグリッドに従って各々処理するかを選択し、各レイヤ
毎にグリッドを求めるようにしている。

【００１７】上記のように構成した本発明によれば、そ
れぞれのレイヤに対してそのレイヤで最低限必要な精度
のグリッドを割り当てることが可能となり、それほど細
かい精度のグリッドが必要でない部分については必要以
上に細かい精度のグリッドを使用しなくても済むように
なる。

【００１８】

【発明の実施の形態】以下、本発明の一実施形態を図面
に基づいて説明する。図１は、第１の実施形態によるデ
ータ処理装置の構成を示すブロック図、図２は、図１中
の分析・分類部による動作を説明するための図である。
以下、この図１および図２を参照しながら第１の実施形
態を説明する。

【００１９】図１において、ＣＡＤデータ１は、製造す
る半導体装置等の回路レイアウトをシンボリックに表し
た設計データである。また、レチクル精度情報４は、Ｃ
ＡＤデータ１をもとに生成されるレチクル・マスクによ
ってウェハ上に焼き付けを行う際の誤差の許容範囲を示
す情報である。また、処理パラメータ５は、上述した層
合成情報、サイジング情報、スケール情報などの各情報
を含む。

【００２０】本実施形態のデータ処理装置１００は、Ｃ
ＡＤデータ１、レチクル精度情報４および処理パラメー
タ５に基づいて、ウェハを作る原版となるレイアウトパ
ターンを表したレチクル・マスクデータを生成する。こ
こで生成するレチクル・マスクデータは、露光データ、
検査データ、検証データである。

【００２１】上記データ処理装置１００内の構成におい
て、データ入力部２１は、上述のＣＡＤデータ１、レチ
クル精度情報４および処理パラメータ５をデータ処理装
置１００内に入力するものであり、例えばコンピュータ
端末のキーボードやマウス等の入力デバイスを備える。
内部フォーマット変換部２２は、入力されたＣＡＤデー
タ１やレチクル精度情報４、処理パラメータ５を、デー
タ処理装置１００の内部フォーマットに従ったデータに
変換する。

【００２２】分析・分類部２３は、本実施形態の最も特
徴的な部分であり、上記ＣＡＤデータ１で表される回路
レイアウトや、上記レチクル精度情報４、処理パラメー
タ５で表されるマスク設計ルール等を分析して、最適な
グリッド情報を算出する。以下に、この分析・分類部２
３の構成および動作を、具体例を用いて図２を参照しな
がら説明する。

【００２３】ここでは、ＣＡＤデータ１により表される
半導体チップの回路パターンが、図３のようになってい
るものとする。図３の例では、チップ内の各回路要素は
処理パラメータ５の層合成情報によって４つのレイヤＡ
〜Ｄに分けられている。すなわち、２つの回路要素４
１，４２はレイヤＡに属し、２つの回路要素４３，４４
はレイヤＢに属し、２つの回路要素４５，４６はレイヤ
Ｃに属し、１つの回路要素４７はレイヤＤに属する。

【００２４】図１に示す分析・分類部２３内のグリッド
・パターン領域算出部２４は、本発明の第１の演算手段
に相当し、ＣＡＤデータ１により示される図３のような
回路パターンの各レイヤ毎に最小のグリッドを図形座標
から算出するとともに、データ（回路要素）が存在する
最小の矩形領域を各レイヤ毎に算出する。すなわち、こ
こでは、グリッド情報の基準寸法で細分化されるマトリ
クスの格子点上に回路要素のエッジが全て乗るためには
どれだけ細かいグリッドが必要かをレイヤ毎に算出する
とともに、レイヤ内の各回路要素を含む矩形の最小領域
（以下、存在領域と称する）の位置と大きさをレイヤ毎
に算出する。

【００２５】図３に示す各レイヤＡ〜Ｄの存在領域は、
４８〜５１の符号を付して示してある。また、これらの
各レイヤＡ〜Ｄ毎に算出された最小グリッドおよび存在
領域の大きさは、図２（ａ）および（ｂ）に示してあ
る。この例では、レイヤＡ〜Ｄの最小グリッドはその基
準寸法がそれぞれ0.01μｍ、0.02μｍ、0.05μｍ、0.1
μｍ、存在領域の面積はそれぞれ６μｍ²、１０μ
ｍ²、２μｍ²、２μｍ²との算出結果が得られてい
る。

【００２６】重なり領域算出部２５は、本発明の第２の
演算手段に相当し、上記グリッド・パターン領域算出部
２４で求められた各レイヤの存在領域の座標から、存在
領域どうしの重なり領域の大きさを算出する。今の例で
は、図４に示すように、レイヤＡの存在領域４８とレイ
ヤＢの存在領域４９との間に重なり領域Ｗが存在し、レ
イヤＢの存在領域４９とレイヤＣの存在領域５０との間
に重なり領域Ｚが存在する。これらの重なり領域Ｗ，Ｚ
の大きさの算出結果は、図２（ｃ）に示してある。この
例では、重なり領域Ｗの面積は５μｍ²、重なり領域Ｚ
の面積は１μｍ ²との算出結果が得られている。

【００２７】合成／分割最適化判断部２６は、本発明の
最適化判断手段に相当し、上記重なり領域算出部２５で
求められた重なり領域Ｗ，Ｚを有する各レイヤ（レイヤ
ＡとレイヤＢ、レイヤＢとレイヤＣ）について、各レイ
ヤを合成して１つのグリッド情報に従って処理する場合
と、各レイヤを分割して異なるグリッド情報に従って各
々処理する場合との何れが最適となるかをそれぞれの重
なり領域毎に判断する。

【００２８】すなわち、生成されるレチクル・マスクに
従って露光を行う場合、露光装置はチップの左端から横
方向への走査を上から順次下方へと繰り返していくが、
露光装置の特性上、１つの行内では露光の精度（グリッ
ド精度）を切り換えることはできない。そのため、例え
ば重なり領域Ｗを有する２つのレイヤＡ，Ｂを露光する
際に、それらをレイヤＡ，Ｂに対して共通に適用可能な
グリッド情報に従って１回で露光する方が良いのか、レ
イヤＡ，Ｂについて算出されるそれぞれのグリッド情報
に従って２回に渡って露光する方が良いのかを判断する
必要がある。

【００２９】以下に、この合成／分割最適化判断部２６
による最適化判断の手法を、図２（ｄ）〜（ｆ）を参照
しながら説明する。合成／分割最適化判断部２６では、
まず最初に、各レイヤＡ〜Ｄの存在領域の露光ピクセル
数を算出する。これは、グリッド・パターン領域算出部
２４で求められた存在領域の大きさ（図２（ｂ）参照）
を、同じくグリッド・パターン領域算出部２４で求めら
れたグリッドの基準寸法（図２（ａ）参照）で割ること
によって求まる。

【００３０】この露光ピクセル数の算出結果は、図２
（ｄ）に示してある。この例では、グリッド・パターン
領域算出部２４により各レイヤ毎に求められた最小グリ
ッドだけでなく、そのレイヤに適用可能な他のグリッド
についても、それを割り当てた場合の露光ピクセル数を
算出している。例えば、レイヤＡについては0.01μｍの
グリッドのみを適用可能であり、そのグリッドを割り当
てた場合の露光ピクセル数が算出されている。また、レ
イヤＢについては0.01μｍのグリッドと0.02μｍのグリ
ッドが適用可能であり、それらのグリッドを割り当てた
場合の露光ピクセル数が各々算出されている。他のレイ
ヤＣ，Ｄについても同様である。

【００３１】次に、合成／分割最適化判断部２６は、各
レイヤＡ〜Ｄを適宜２つ組み合わせた場合（重なり領域
が生じた場合）に共通に適用可能な最大グリッドを算出
する。この算出結果は、図２（ｅ）に示してある。この
例では、レイヤＡと他のレイヤＢ〜Ｄの何れか１つとを
組み合わせた場合には、共通に適用可能な最大グリッド
は何れも0.01μｍ、レイヤＢとレイヤＣとを組み合わせ
た場合には0.01μｍ、レイヤＢとレイヤＤとを組み合わ
せた場合には0.02μｍ、レイヤＣとレイヤＤとを組み合
わせた場合には0.05μｍとの算出結果が得られている。

【００３２】さらに、合成／分割最適化判断部２６は、
各レイヤＡ〜Ｄにおいて許容可能なグリッドを検出す
る。この許容可能グリッドの検出結果は、図２（ｆ）に
示してある。例えば、レイヤＡについては、上記グリッ
ド・パターン領域算出部２４で求められた最小グリッド
が0.01μｍであり、これより細かいグリッドは存在しな
いため、許容可能なグリッドは0.01μｍのみである。ま
た、レイヤＢについては、上記グリッド・パターン領域
算出部２４で求められた最小グリッドが0.02μｍである
ため、許容可能なグリッドは、当該0.02μｍとそれより
細かい公約数の0.01μｍである。

【００３３】また、レイヤＣについては、上記グリッド
・パターン領域算出部２４で求められた最小グリッドが
0.05μｍであるため、許容可能なグリッドは、当該0.05
μｍとその公約数である0.01μｍである。また、レイヤ
Ｄについては、上記グリッド・パターン領域算出部２４
で求められた最小グリッドが0.1 μｍであるため、許容
可能なグリッドは0.01μｍ、0.02μｍ、0.05μｍ、0.1
μｍの全てである。

【００３４】合成／分割最適化判断部２６は、上記図２
（ｄ）〜（ｆ）に示す結果に基づいて、存在領域が重複
している２つのレイヤ（レイヤＡとレイヤＢ、レイヤＢ
とレイヤＣ）について、それぞれを共通のグリッドで処
理する場合と、個別のグリッドで処理する場合とのどち
らの方が処理ピクセル数が少なくなるかを確認する。以
下に、このことをレイヤＡ，Ｂの重なり領域Ｗを例にと
って説明する。

【００３５】まず、レイヤＡとレイヤＢの重なり領域Ｗ
について、両者の最大公約となるグリッドを用いた場合
のピクセル数を算出する。図２（ａ）に示したように、
レイヤＡの最小グリッドは0.01μｍ、レイヤＢの最小グ
リッドは0.02μｍであるから、最大公約のグリッドは0.
01μｍである。また、図２（ｃ）に示したように、重な
り領域Ｗの面積は５μｍ²であるから、この場合のピク
セル数は、５÷0.01＝５００ピクセルである。

【００３６】また、レイヤＡ，Ｂをそれぞれ独自のグリ
ッドで処理する場合と、レイヤＡ，Ｂを共通のグリッド
で処理することとした場合とのピクセル数の差分（グリ
ッド変更によるピクセル数の差分）を算出する。今の例
の場合、レイヤＡ，Ｂに共通のグリッドは0.01μｍであ
り、これはレイヤＡの最小グリッドそのものであるか
ら、レイヤＡについてはグリッド変更がない。一方、レ
イヤＢの最小グリッドは0.02μｍでグリッド変更がある
ので、レイヤＢにおけるピクセル数の差分のみを算出す
ることになる。

【００３７】すなわち、レイヤＢの面積は１０μｍ²で
あるから、このレイヤＢを0.01μｍの共通グリッドで処
理した場合のピクセル数は、１０÷0.01＝１０００ピクセルである。一方、レイヤＢを0.02μｍの独自の最小グリッ
ドで処理した場合のピクセル数は、１０÷0.02＝５００ピクセルである。したがって、両者の差分は５００ピクセルとな
る。

【００３８】合成／分割最適化判断部２６は、上記のよ
うに算出した共通グリッドによる重なり領域Ｗのピクセ
ル数と、グリッド変更によるピクセル数の差分とに基づ
いて、以下の１）〜３）に示すような判断基準に従って
各レイヤＡ，Ｂを共通のグリッドで処理するのが良い
か、各レイヤＡ，Ｂをそれぞれ個別のグリッドで処理す
るのが良いかを判断する。

【００３９】１）重なり領域のピクセル数＞グリッド変
更によるピクセル数の差分 →レイヤＡ，Ｂを組み合わせて共通グリッドで処理２）重なり領域のピクセル数＜グリッド変更によるピク
セル数の差分 →レイヤＡ，Ｂを組み合わせず固別のグリッドで処理３）重なり領域のピクセル数＝グリッド変更によるピク
セル数の差分 →どちらでも良い

【００４０】上述の例では、重なり領域のピクセル数、
グリッド変更によるピクセル数の差分は何れも５００ピ
クセルであるため、上記３）の場合に該当し、各レイヤ
Ａ，Ｂを共通のグリッドで処理してもそれぞれ個別のグ
リッドで処理しても良いこととなる。なお、個別のグリ
ッドで２回に渡って露光するより共通のグリッドにより
１回で露光する方が効率的なので、共通のグリッドを採
用するのが好ましい。今の例では、共通のグリッドで処
理することを選択する。

【００４１】以上のような重なり領域を有する各レイヤ
を組み合わせるか分割するかの最適化判断を、レイヤ
Ｂ，Ｃの重なり領域Ｚについても同様に行う。この重な
り領域Ｚについては、両者の最大公約となるグリッドを
用いた場合のピクセル数は、１÷0.01＝１００ピクセルである。

【００４２】また、グリッド変更によるピクセル数の差
分を算出する場合、レイヤＢ，Ｃに共通のグリッドは0.
01μｍであり、レイヤＢ，Ｃの最小グリッドはそれぞれ
0.02μｍ、0.05μｍであるので、レイヤＢ，Ｃは共にグ
リッド変更がある。よって、この場合はレイヤＢ，Ｃに
おけるピクセル数の差分を算出することになる。

【００４３】レイヤＢについてのグリッド変更によるピ
クセル数の差分は、上述したのと同様に５００ピクセル
となる。また、レイヤＣの面積は２μｍ²であるから、
このレイヤＣを0.01μｍの共通グリッドで処理した場合
のピクセル数は、２÷0.01＝２００ピクセルである。一方、レイヤＣを0.05μｍの独自の最小グリッ
ドで処理した場合のピクセル数は、２÷0.05＝４０ピクセルである。したがって、両者の差分は１６０ピクセルとな
る。よって、レイヤＢ，Ｃにおけるグリッド変更による
ピクセル数の差分は、６６０ピクセルである。

【００４４】この場合、重なり領域のピクセル数は１０
０ピクセル、グリッド変更によるピクセル数の差分は６
６０ピクセルであるため、上記２）の条件に合致し、各
レイヤＢ，Ｃをそれぞれ個別のグリッドで処理する方が
効率的となる。よって、この場合は、レイヤＢ，Ｃを個
別のグリッドで処理することを選択する。以上のような
処理により、図１に示した合成／分割最適化判断部２６
による重なり領域毎の最適化判断が終了する。

【００４５】最短スループット算出部２７は、本発明の
第３の演算手段に相当し、上記合成／分割最適化判断部
２６による最適化判断の結果と、図２（ｆ）に示す許容
可能なグリッドの検出結果とに基づいて、図２（ｇ）に
示すようなレイヤ組合せ表を作り、どの組合せの場合に
スループットが最短になるかを算出する。

【００４６】すなわち、各レイヤＡ〜Ｄの重なり領域が
複雑でない場合、例えば重なり領域がＷもしくはＺの１
ヵ所だけのような場合は、合成／分割最適化判断部２６
で決定されたグリッドがそのまま最短スループットを実
現する最適なグリッドとなる。しかし、今の例のよう
に、重なり領域がＷ，Ｚの２ヵ所にあり、レイヤＢがレ
イヤＡだけでなくレイヤＣとも重なっている場合、レイ
ヤＢのグリッドを最終的にはどのようにすれば良いのか
を更に検討する必要がある。

【００４７】そこで、最短スループット算出部２７は、
上記合成／分割最適化判断部２６による最適化判断の結
果を生かしながら、図２（ｇ）に示すようなレイヤ組合
せ表を作る。すなわち、レイヤＡとレイヤＢに関して
は、両者を組み合わせて0.01μｍの共通グリッドを使用
するのが良いとの最適化判断結果をそのまま生かしてい
る（☆印）。

【００４８】また、レイヤＢとレイヤＣに関しては、両
者を組み合わせずに個別のグリッドを使用するのが良い
との最適化判断結果が得られているので、レイヤＣのグ
リッドに0.05μｍの最小グリッドを使用するものとして
いる（左半分の×印）。このとき、レイヤＣの相手であ
るレイヤＢがその最小グリッド（0.02μｍ）に設定され
ていれば良いが、今の例ではレイヤＡとの関係から0.01
μｍに設定されているので、このレイヤＣに関しては念
のために、他の許容可能なグリッドとして0.01μｍのグ
リッドも考慮に入れている（右半分の☆印）。

【００４９】また、残りのレイヤＤに関しては、他のレ
イヤとの重なり領域は存在しないため、図２（ｆ）で示
される許容可能なグリッドの組合せを全て考慮に入れて
表を作っている。最短スループット算出部２７は、この
ようにして作成したレイヤ組合せ表に基づいて、各レイ
ヤＡ〜Ｄのピクセル数の合計をそれぞれの組合せ毎に算
出する。算出された総ピクセル数は、図２（ｇ）の最下
段に示してある。

【００５０】次に、最適化処理パターン群出力部２８
は、上記最短スループット算出部２７により算出された
最短スループットの処理パターンの組合せ、すなわち、
各レイヤＡ〜Ｄの総ピクセル数が最小となるグリッドの
組合せを、最適な処理パターンとして出力する。このと
き、異なるグリッドによる処理パターンは、それぞれ異
なるファイルとして出力する。今の例の場合、図２
（ｇ）の一番左に示したグリッドの組合せが最短スルー
プットを実現するものなので、レイヤＡ，Ｂの共通グリ
ッド（0.01μｍ）、レイヤＣの最小グリッド（0.05μ
ｍ）、レイヤＤの最小グリッド（0.1 μｍ）の３つの処
理パターンを最適化済内部フォーマット群２９ａ〜２９
ｃとして出力する。

【００５１】なお、これまで述べた分析・分類部２３の
動作として、説明を分かりやすくするために図２（ａ）
〜（ｇ）のような表を用いたが、同様の処理を内部で行
っていれば、分析・分類部２３の実際のデータ処理にお
いて必ずしもこのような表自体を作成する必要はない。

【００５２】論理演算処理部３０は、このように出力さ
れた最適化済内部フォーマット群２９ａ〜２９ｃに対し
て論理演算を行うことにより、処理パラメータ５で示さ
れる層合成、サイジング、拡大等の処理を実行し、これ
によって演算処理済内部フォーマット群３１ａ〜３１ｃ
を生成する。さらに、フォーマット変換／出力部３２
は、上記のように生成された演算処理済内部フォーマッ
ト群３１ａ〜３１ｃを露光用、検査用あるいは検証用の
データにフォーマット変換して出力することにより、レ
チクル・マスクデータである最適化済出力データ群３３
ａ〜３３ｃを生成する。

【００５３】以上詳しく説明したように、本実施形態で
は、ＣＡＤデータ１により示される回路パターンの各レ
イヤ毎に最小グリッドと存在領域の重なり領域とを求
め、その結果から各レイヤの総ピクセル数が最小となる
ように各レイヤ毎にグリッドを求めるようにしたので、
細かい精度が必要でない部分については比較的粗い精度
のグリッドを割り当てることができる。

【００５４】したがって、このようにして各レイヤ毎に
グリッド情報が割り当てられた内部フォーマットデータ
に対して論理演算を行う際に、演算の負荷を従来と比べ
て軽減することができ、レチクル・マスクデータ（露光
データ、検査データ、検証データ）の生成時間を短縮す
ることができる。さらに、実際に露光、焼き付け、比較
検査、データ検証を行う際にも、各レイヤを一律に細か
い精度のグリッドで処理していた従来例に比べて、処理
負担を大幅に軽減することができ、各プロセスにかかる
時間を短縮することができる。以上のことから、半導体
装置等のＬＳＩ製造期間を大幅に短縮することができる
ようになる。

【００５５】次に、本発明の第２の実施形態を説明す
る。図５は、第２の実施形態によるデータ処理装置の構
成を示すブロック図であり、図１に示したブロックと同
じブロックには同一の符号を付している。上記第１の実
施形態では、各レイヤ毎にグリッド情報を最適化した後
に層合成、サイジング、拡大等の論理演算を行っていた
のに対し、第２の実施形態では、グリッド情報の最適化
を行う前に論理演算を実行する。

【００５６】すなわち、図５に示すように、データ入力
部２１により入力されたＣＡＤデータ１やレチクル精度
情報４、処理パラメータ５に対して、論理演算処理部６
１にて論理演算を実行し、演算処理済の内部フォーマッ
トデータ６２を生成する。分析・分類部２３は、この内
部フォーマットデータ６２に対して、図２〜図４を用い
て説明したのと同様の処理を行う。また、フォーマット
変換／出力部３２は、分析・分類部２３により生成され
た最適化済内部フォーマット群２９ａ〜２９ｃを露光
用、検査用あるいは検証用のデータにフォーマット変換
して出力する。

【００５７】このように構成した第２の実施形態におい
ても、第１の実施形態と同様に細かい精度が必要でない
部分については比較的粗い精度のグリッドを割り当てる
ことができる。また、論理演算を行う際には、グリッド
情報がまだ算出されていない状態であるので、ＣＡＤに
よるシンボリックなレイアウトレベルで論理演算を行う
ことができ、演算負荷を軽減してレチクル・マスクデー
タの生成時間を短縮することができる。

【００５８】さらに、実際に露光、焼き付け、比較検
査、データ検証を行う際にも、各レイヤを一律に細かい
精度のグリッドで処理していた従来例に比べて、処理負
担を大幅に軽減することができ、各プロセスにかかる時
間を短縮することができる。以上のことから、半導体装
置等のＬＳＩ製造期間を大幅に短縮することができるよ
うになる。

【００５９】なお、以上に説明した本実施形態のデータ
処理装置は、コンピュータのＣＰＵあるいはＭＰＵ、Ｒ
ＡＭ、ＲＯＭなどで構成されるものであり、ＲＡＭやＲ
ＯＭに記憶されたプログラムが動作することによって実
現できる。したがって、コンピュータが上記機能を果た
すように動作させるプログラムを、例えばＣＤ−ＲＯＭ
のような記録媒体に記録し、コンピュータに読み込ませ
ることによって実現できるものである。上記プログラム
を記録する記録媒体としては、ＣＤ−ＲＯＭ以外に、フ
ロッピーディスク、ハードディスク、磁気テープ、光磁
気ディスク、不揮発性メモリカード等を用いることがで
きる。

【００６０】また、コンピュータが供給されたプログラ
ムを実行することにより上述の実施形態の機能が実現さ
れるだけでなく、そのプログラムがコンピュータにおい
て稼働しているＯＳ（オペレーティングシステム）ある
いは他のアプリケーションソフト等と共同して上述の実
施形態の機能が実現される場合や、供給されたプログラ
ムの処理の全てあるいは一部がコンピュータの機能拡張
ボードや機能拡張ユニットにより行われて上述の実施形
態の機能が実現される場合も、かかるプログラムは本発
明の実施形態に含まれる。

【００６１】なお、以上に説明した各実施形態によるグ
リッド情報の最適化判断処理は、何れも本発明を実施す
るにあたっての具体化の一例を示したものに過ぎず、こ
れらによって本発明の技術的範囲が限定的に解釈されて
はならないものである。すなわち、本発明はその精神、
またはその主要な特徴から逸脱することなく、様々な形
で実施することができる。

【００６２】

【発明の効果】本発明は上述したように、設計データに
より示される回路パターンの各レイヤ毎に最小グリッド
と回路要素の存在領域とを求めるとともに、当該存在領
域どうしの重なり領域を求め、その結果から、上記重な
り領域を有する各レイヤを１つの共通グリッドに従って
処理するか、異なるグリッドに従って各々処理するかを
選択し、各レイヤ毎にグリッドを求めるようにしたの
で、それぞれのレイヤに対してそのレイヤで最低限必要
な精度のグリッドを割り当てることが可能となり、必要
以上に細かい精度のグリッド情報を使用しなくても済む
ようになる。すなわち、細かい精度が必要でない部分に
ついては比較的粗い精度のグリッドを割り当てることが
でき、レチクル・マスクデータ（露光データ、検査デー
タ、検証データ）を生成する際の演算負荷や、実際に露
光、焼き付け、比較検査、データ検証を行う際の処理負
荷を大幅に軽減することができる。したがって、半導体
装置等のＬＳＩ製造期間を大幅に短縮することができ、
納期遵守率を向上させることもできる。

【図面の簡単な説明】

【図１】第１の実施形態によるデータ処理装置の構成を
示すブロック図である。

【図２】図１中に示した分析・分類部による動作を説明
するための図であり、（ａ）は最小グリッドの算出、
（ｂ）は存在領域の算出、（ｃ）は重なり領域の算出、
（ｄ）は露光ピクセル数の算出、（ｅ）は組合せグリッ
ドの算出、（ｆ）は許容可能グリッドの検出、（ｇ）は
最短スループットの算出をそれぞれ説明するための図で
ある。

【図３】ＣＡＤデータによる回路レイアウトの例を示す
図である。

【図４】各レイヤの存在領域および重なり領域の例を示
す図である。

【図５】第２の実施形態によるデータ処理装置の構成を
示すブロック図である。

【図６】従来のデータ処理装置の構成を示すブロック図
である。

【符号の説明】

１ＣＡＤデータ（設計データ）２レチクル・マスクデータ３レチクル・マスク４レチクル精度情報５処理パラメータ２１データ入力部２２内部フォーマット変換部２３分析・分類部２４グリッド・パターン領域算出部（第１の演算手
段）２５重なり領域算出部（第２の演算手段）２６合成／分割最適化判断部（最適化判断手段）２７最短スループット算出部（第３の演算手段）２８最適化処理パターン群出力部２９ａ〜２９ｃ最適化済内部フォーマット群３０論理演算処理部３１ａ〜３１ｃ演算処理済内部フォーマット群３２フォーマット変換／出力部３３ａ〜３３ｃ最適化済出力データ群６１論理演算処理部６２演算処理済内部フォーマットデータ１００データ処理装置

───────────────────────────────────────────────────── フロントページの続き (72)発明者岡田朋之神奈川県川崎市中原区上小田中４丁目１番１号富士通株式会社内 (72)発明者峯村雅彦神奈川県川崎市中原区上小田中４丁目１番１号富士通株式会社内Ｆターム(参考） 2H095 BA02 BB02 5B046 AA08 BA10 DA02 FA07 HA07 JA02

Claims

【特許請求の範囲】

【請求項１】レチクル・マスクデータを設計データよ
り生成する方法であって、上記設計データにより示される回路パターンの各レイヤ
毎に最小グリッドと回路要素の存在領域とを求めるとと
もに、当該存在領域どうしの重なり領域を求め、その結
果から、上記重なり領域を有する各レイヤを１つの共通
グリッドに従って処理するか、異なるグリッドに従って
各々処理するかを選択し、各レイヤ毎にグリッドを求め
るようにしたことを特徴とするデータ処理方法。
【請求項２】上記各レイヤ毎に求められたグリッドに
基づき上記設計データから生成した最適化済データに対
して、処理パラメータに基づく論理演算処理を行うこと
を特徴とする請求項１に記載のデータ処理方法。
【請求項３】上記設計データに対して処理パラメータ
に基づく論理演算処理を行ったデータに対して、上記最
小グリッド、存在領域および重なり領域の算出処理を行
うことを特徴とする請求項１に記載のデータ処理方法。
【請求項４】上記重なり領域を有する各レイヤについ
て求められた最小グリッドの最大公約となるグリッドを
用いて上記重なり領域のピクセル数を求めるとともに、
上記各レイヤをそれぞれ独自の最小グリッドで処理する
場合と、上記各レイヤを上記最大公約となるグリッドで
処理する場合とのピクセル数の差分を求め、上記重なり
領域のピクセル数と上記ピクセル数の差分とを比較する
ことにより、上記重なり領域を有する各レイヤを１つの
共通グリッドに従って処理するか、異なるグリッドに従
って各々処理するかを選択することを特徴とする請求項
１に記載のデータ処理方法。
【請求項５】上記重なり領域が複数存在する場合に、
それぞれの重なり領域毎に共通グリッドまたは異なるグ
リッドの何れを使用するかについて選択された結果と、
各レイヤについて許容可能なグリッドとに基づいて、全
レイヤの総ピクセル数が最小となるように各レイヤのグ
リッドを求めるようにしたことを特徴とする請求項１に
記載のデータ処理方法。
【請求項６】レチクル・マスクデータを設計データよ
り生成するデータ処理装置であって、上記設計データにより示される回路パターンの各レイヤ
毎に最小グリッドおよび回路要素の存在領域を算出する
第１の演算手段と、上記存在領域どうしの重なり領域を算出する第２の演算
手段と、上記第２の演算手段で求められた重なり領域を有する各
レイヤを１つの共通グリッドに従って処理するか、異な
るグリッドに従って各々処理するかを判断基準に従って
選択する最適化判断手段とを備えたことを特徴とするデ
ータ処理装置。
【請求項７】設計データにより示される回路パターン
の各レイヤ毎に最小グリッドと回路要素の存在領域とを
求めるとともに、当該存在領域どうしの重なり領域を求
め、その結果から、上記重なり領域を有する各レイヤを
１つの共通グリッドに従って処理するか、異なるグリッ
ドに従って各々処理するかを選択し、各レイヤ毎にグリ
ッドを求めてレチクル・マスクデータを生成し、当該レ
チクル・マスクデータを用いて作成したことを特徴とす
るレチクル・マスク。
【請求項８】設計データにより示される回路パターン
の各レイヤ毎に最小グリッドと回路要素の存在領域とを
求めるとともに、当該存在領域どうしの重なり領域を求
める手順と、上記求めた最小グリッド、存在領域および重なり領域に
基づいて、上記重なり領域を有する各レイヤを１つの共
通グリッドに従って処理するか、異なるグリッドに従っ
て各々処理するかを選択する手順と、上記選択した結果に基づいて各レイヤ毎にグリッドを求
める手順とをコンピュータに実行させるためのプログラ
ムを記録したことを特徴とするコンピュータ読み取り可
能な記録媒体。