TWI250651B - Magnetic tunnel junction and memory device including the same - Google Patents

Magnetic tunnel junction and memory device including the same Download PDF

Info

Publication number
TWI250651B
TWI250651B TW093123500A TW93123500A TWI250651B TW I250651 B TWI250651 B TW I250651B TW 093123500 A TW093123500 A TW 093123500A TW 93123500 A TW93123500 A TW 93123500A TW I250651 B TWI250651 B TW I250651B
Authority
TW
Taiwan
Prior art keywords
layer
thickness
ferromagnetic
cofe
layers
Prior art date
Application number
TW093123500A
Other languages
English (en)
Other versions
TW200520223A (en
Inventor
Young-Ki Ha
Jang-Eun Lee
Se-Chung Oh
Jun-Soo Bae
Hyun-Jo Kim
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020030055895A external-priority patent/KR100548997B1/ko
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of TW200520223A publication Critical patent/TW200520223A/zh
Application granted granted Critical
Publication of TWI250651B publication Critical patent/TWI250651B/zh

Links

Classifications

    • BPERFORMING OPERATIONS; TRANSPORTING
    • B82NANOTECHNOLOGY
    • B82YSPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y25/00Nanomagnetism, e.g. magnetoimpedance, anisotropic magnetoresistance, giant magnetoresistance or tunneling magnetoresistance
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/14Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements
    • G11C11/15Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements using multiple magnetic layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01FMAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00Thin magnetic films, e.g. of one-domain structure
    • H01F10/32Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • H01F10/324Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer
    • H01F10/3254Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer the spacer being semiconducting or insulating, e.g. for spin tunnel junction [STJ]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01FMAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00Thin magnetic films, e.g. of one-domain structure
    • H01F10/32Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • H01F10/324Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer
    • H01F10/3268Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer the exchange coupling being asymmetric, e.g. by use of additional pinning, by using antiferromagnetic or ferromagnetic coupling interface, i.e. so-called spin-valve [SV] structure, e.g. NiFe/Cu/NiFe/FeMn
    • H01F10/3272Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer the exchange coupling being asymmetric, e.g. by use of additional pinning, by using antiferromagnetic or ferromagnetic coupling interface, i.e. so-called spin-valve [SV] structure, e.g. NiFe/Cu/NiFe/FeMn by use of anti-parallel coupled [APC] ferromagnetic layers, e.g. artificial ferrimagnets [AFI], artificial [AAF] or synthetic [SAF] anti-ferromagnets
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01FMAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00Thin magnetic films, e.g. of one-domain structure
    • H01F10/32Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • H01F10/324Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer
    • H01F10/3295Spin-exchange coupled multilayers wherein the magnetic pinned or free layers are laminated without anti-parallel coupling within the pinned and free layers
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00Galvanomagnetic devices
    • H10N50/10Magnetoresistive devices
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01FMAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F10/00Thin magnetic films, e.g. of one-domain structure
    • H01F10/32Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
    • H01F10/3204Exchange coupling of amorphous multilayers

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Power Engineering (AREA)
  • Nanotechnology (AREA)
  • Computer Hardware Design (AREA)
  • Hall/Mr Elements (AREA)
  • Mram Or Spin Memory Techniques (AREA)

Description

1250651 九、發明說明: 【發明所屬之技術領域】 本發明通常係關於磁性隨機存取記憶體(mram)裝置,且 具體言之’本發明係關於具有多層狀自由磁層之败AM裝 置,及用以製造具有多層狀自由磁層2MRam裝置之方法7 【先前技術】 / 一種磁性隨機存取記憶體(MRAM)裝置為一非揮發性記 憶體,其中藉由程式化一磁性隧道接合面(MTJ)來儲存資 料。該MTJ能夠在兩個磁定向之間進行選擇性地轉變。該 等兩個定向之不同阻抗值用來區別記憶體單元之邏輯值。 圖1為MTJ在低阻抗邏輯磁性狀態與高阻抗邏輯” 1 ”磁 性狀態中之每一狀態下的簡化示意圖。在該圖中,參考號 ιοί表示由一種鐵磁材料製成之自由磁層,參考號表示 隧道卩早壁層,參考號1〇3表示由一種鐵磁材料製成之固定 (pinned)磁層,且參考號1〇4表示由一種反鐵磁材料製成之 梢連接(pinning)層。 如圖1之箭頭所描繪,鐵磁固定層103之磁定向為固定 的。此狀態可在製造期間藉由將反鐵磁梢連接層104與固定 層1〇3接觸並實施熱處理(在大約200°C至300°C下)來達成。 在熱處理期間藉由應用梢連接層104之磁場,固定層103之
磁自》疋變得固定且在後來一曝露於一外部磁場下便不會旋 轉。因而,·| I 如圖1中所示,固定層103之磁距在某一方向(圖 1中至古大、炎 乃)马固定的。相反地,由於隧道障壁層1〇2被夾於 固疋磁層103與自由磁層101之間,所以自由磁層101之磁定 95030.doc 1250651 :保持未被固疋。因而,自由磁層⑻之磁自旋在後來一曝 各於外σ卩磁场下便能自由旋轉。在-MRAM之MTJ中, 可將自由磁層1〇1穩定地定向於兩個方向中之一方向中,意 即個方向為其力矩平行於固定磁層1〇3之力矩,且另一 個方向為其力矩反向於固定磁層1〇3之力矩。 女圖1中所示,當固定層103與自由磁層101之力矩相互平 r寺,MTJ展現出可指定為邏輯”〇"狀態之低阻抗。相反, 當力矩在相反方向上延伸時,簡具有可減為邏輯M ”狀 態之高阻抗。 圖2為省知MTJ之較詳細的視圖。在此橫截面圖中,參考 號1表示梢連接層,參考號8表示固定磁層,參考號9表示隧 道障壁層,且參考號Μ表示自由磁層。 上文所k及,梢連接層丨由一種反鐵磁材料形成。實例 包括 PtMn、IrMn及 FeMn。 固疋磁層8由二個層組成,意即,下鐵磁層3、金屬層$ 及上鐵磁層7。上鐵磁層與下鐵磁層3與7之一實例為c〇Fe, 且金屬層5之一實例為Ru。 隧道障壁層9為一絕緣物,且其一實例為Al2〇3。 自由磁層14為一由薄下鐵磁層u與厚上鐵磁層13組成之 兩層結構。該薄下鐵磁層丨丨之一實例為c〇Fe,且該厚上鐵 磁層之一實例為NiFe。 . 圖3(A)與圖3(B)說明了一習知MRAM記憶體單元,其中 圖3(B)為一沿圖3(A)之M’線的橫截面圖。 首先參看圖3(B),該記憶體單元包括MTJ 36,諸如圖2 95030.doc 1250651 中所示之MTJ,其夾於上電極與下電極3 7與27之間。該MTJ 36包括一接觸下電極27之梢連接層29、固定磁層31、隧道 障壁層33及接觸上電極3 7之自由磁層35。MTJ 36、上電極 37與下電極27共同界定了一可程式化之磁阻元件MR。 上電極37接觸一相對於MTJ 36之磁定向正交延伸之位元 線BL。在此實例中,位元線BL延伸進入並離開圖3(B)之平 面0 數位線DL與底部電極27之底部隔開,其中層間介電質25 插入於其間。數位線DL平行於MTJ 36之磁定向而延伸,且 在此實例中,數位線DL在圖3(B)之圖中自左至右延伸。 數位線DL可形成於層間介電質23上,該層間介電質23又 可形成於基板21上。 圖3(A)為一展示出位元線BL與數位線DL之組態以及磁 阻元件MR之外圍輪廓的頂視圖。如所示,磁阻元件MR之 頂部輪廊大體上為矩形,其長度L超過寬度W。位元線BL 攜帶有位元線電流IBL,並沿磁阻元件MR之寬度W縱向延 伸。另外,位元線BL足夠寬使得大體上可重疊磁阻元件MR 之長度L。數位線DL沿磁阻元件MR之長度L而正交地延伸 至位元線BL。另外,數位線DL足夠寬使得大體上可重疊磁 阻元件MR之寬度W。 如圖3(A)中所示,硬磁軸Hhard在較短的寬度W之方向上 延伸,而松磁軸Heasy則在較長的長度L之方向上延伸。 圖4說明了習知MRAM陣列,其包括複數個交叉位元線 BL 卜 BL2、.......、BLn及數位線 DL 卜 DL2、..........、DLn。 95030.doc 1250651 將寫入電流ID施加至每一數位線,且將寫入電流IB施加至 每一位元線。磁阻元件MR12、MR22、.........、MRn2沿該 等位元線而被設置於與該等數位線的交叉處。 圖5(A)為一 MRAM單元之橫截面示意圖,該MRAM單元 包括一用於讀取該單元之邏輯狀態的電晶體,且圖5(B)為 該MRAM單元之電路表示圖。將磁阻元件MR1組態成如圖 3(B)中所示,且其包括上電極77、下電極55及一夾於上電 極77與下電極55之間的MTJ 75。MTJ 75包括梢連接層57、 固定磁層64、絕緣障壁層65及自由磁層73。 參考號53a、53b、53c與111表示層間介電層(ILD)。位元 線BL連接至磁阻元件MR1之上電極73且其設置於ILD 111 之頂表面上。數位線DL正交地延伸至位於ILD 53b之上表面 上的位元線B L及磁阻元件M R1下方。 電晶體ΤΑ藉由字元線(閘極)WL、源極S與汲極D而得以界 定。源極S與汲極D形成於基板51中。源極S經由接觸插塞 1 01 S而連接至源極墊片103 S。汲極D經由上汲極墊片與下 汲極墊片107、103d及接觸插塞109、105與101d而連接至下 電極5 5。 當字元線WL上之訊號足以致使電晶體TA處於導電狀態 時,執行一讀取操作。接著電流自位元線BL流過磁阻元件 MR1。當磁阻元件MR1被程式化為一低阻抗狀態(邏輯 時,相對較大量之電流將流過電晶體TA。當磁阻元件MR1 被程式化為一高阻抗狀態(邏輯π 1”)時,一相對較小量之電 流將流過電晶體ΤΑ。因此,電流量可用來判定磁阻元件之 95030.doc 1250651 程式化狀態。 磁阻元件之感測容限藉由磁阻元件MR1之高阻抗狀態 Rmax與低阻抗狀態Rmin之間的差值或比率而得以界定。然 而,不幸的是,MTJ之自由磁層的磁缺陷可對感測容限產 生不利影響。 圖6(A)描繪了 一具有施加至其之外部磁場η的自由磁層 14 °母一所環繞之區域表示自由磁層14之鳴。一施加有外 部磁場Η,每一疇之磁化方向便應平行於磁場η。然而,如 可見於圖6(A)中,某些磁化方向並未平行於磁場η,尤其在 疇壁(domain boundaries)處。此減少了感測容限。因此,為 了在疇壁處克服非平行力距,有必要藉由增加施加至位元 線與數位線之電流來加強磁場Η。結果為功率消耗增加。 如圖6(B)之右側所示,使自由磁層理想地形成均勻排列 的晶粒。然而,如由圖6(Β)之左側的放大圖所示,厚鐵磁 層展現出大的且不規則的晶粒。結果為產生了許多可使磁 化均勻性降級的疇壁。 圖7為一用於解釋MTJ中之磁缺陷效應的磁滞迴路。實線 部分為理想MTJ之磁滯迴路,且右邊之虛線展示了習知 MRAM之回線特性。 如所示,在理想之MTJ的情形中,當磁通量為 + Hl(〇e)時,自由磁層之磁距完全在某一方向上旋轉且 MTJ阻抗RW(Q )自Rmax變化。另一方面,當磁通量 Heasy變為-H1 (〇e)時,磁距在另—方向上旋轉且=
Rw(D )自RmauRmin變化。同樣地,只要磁通量心㈣大 95030.doc -10- 1250651 於一HI並小於+ H1,則MTJ之阻抗Rw便無變化。 然而,習知MR AM並未理想地操作,且相反地,當磁通 量變為+ H1時,MTJ阻抗Rw僅在f’k”處開始增加。自由磁層 之磁距的旋轉為漸進式旋轉,且因此,MTJ阻抗Rw隨著磁 通量Heasy之增加而逐漸增加。為達成Rmax,需要增加之 + ΗΓ的磁通量,其意味著必須消耗額外功率。 偶然地,如先前所提及,習知之自由磁層由一下層CoFe 與一上層NiFe組成。提供CoFe層以增加感測容限,意即, 圖7中Rmax與Rmin之間的差值。另一方面,NiFe層意欲降 低圖7之磁滯迴路的寬度Q,其將意味著較少的功率消耗。 圖8(A)展示了 一理想MTJ關於應用磁通量Heasy與磁通 量Hhard之轉換特性。當磁通量Heasy為HME(Oe)時,或當 磁通量Hhai*d為HMH(Oe)時,可達成一寫入。另外,每一象 限中之曲線BDL表示用以寫入MTJ(意即,用以轉換MTJ之 自由磁層的力矩方向)之Heasy與Hhard的最小組合。因此, 將寫入區域WR設置於曲線BDL外部,且將讀取區域RR設置 於曲線BDL内。理想MTJ可在點P1處被可靠地寫入,此處 磁通量Heasy為20 Oe且磁通量Hhard為20 Oe。 為與理想MTJ進行比較,圖8(B)展示了習知MTJ之轉換特 性。如所示,理想寫入通量P2(Heasy=Hhard=20 Oe)在大多 數情況下將不改變習知MTJ之自由磁層的磁距。相反地, 需要其中Heasy與Hhard均約為40 Oe之磁通量以可靠地寫 入 MTJ。 另外,如圖8(B)中所示,習知MTJ之特徵為寬的寫入變化 95030.doc - 11 - 1250651 1 W。可將此核擬成如圖9中所 r所不之兩個理想的MTJ,其中内 部MTJ1對應於寫入變化丨% ^ I透界,而外部MTJ2則對 應於寫入變化1W之外部邊界。為貪 马了罪地寫入外部MTJ2,需 要諸如點P3處所示之寫入通量。缺 、 里 …、而’此寫入通量完全超 過了内部電晶體MTJ1之HME,盥,l /、HMH。此可導致產生關於 内。卩電晶體MTJ1之寫入錯誤。 ,而言之,習知磁性隨道接合面中的磁缺陷既可導致功 率消耗增加又可導致操作產生故障。 【發明内容】 根據本發明之第一態樣,提供了一磁性隧道接合面裝 其包括一磁可程式化之自由磁層,其中該自由磁層包 括具有至少兩個鐵磁層與插人於該等至少兩個鐵磁層之間 的至)一個中間層之疊層。 康本毛月之另-悲樣,提供了—磁性随道接合面裝 置,其包括-反鐵磁梢連接層、一隨道層、一設置於該反 鐵磁梢連接層與該隧道層之間的鐵磁固定層及—自由磁 層。該自由磁層包括具有至少兩個鐵磁層與插入於該等至 少兩個鐵磁層之間的至少_個中間層之疊層。 —據本七明又-怨樣,提供了 一記憶體裝置,其包括: 弟-導電線,其在第—方向上縱向延伸並設置於—基板 上;及第二導電線,其在橫穿該第一方向之第二方向上縱 向w 4第—導電線重疊該第_導電線以界定其間之— 重疊區域。該記憶體裝置進一步包括一設置於第—導電線 與第二導電線之間的重疊區域中之磁性隨道接合面裝置。 95030.doc 1250651 該磁性隧道技人& # 要。面放置具有一設置於第一電極與第二電極 之間的磁可裝4 式化自由磁層,且該自由磁層包括具有至少 兩個鐵磁;a _ 曰”插入於該等至少兩個鐵磁層之間的至少一個 中間芦之晶思 ^ "® θ。該記憶體裝置亦包括一電晶體,該電晶體 匕括閘電極及第-與第二源極/汲極區域,其中該第一源 極/沒極區域電連接至磁性隧道接合面裝置之第一電極。 根據本發明之另一態樣,提供了 一磁性隧道接合面裝 八包括一磁可程式化之自由磁層,其中該自由磁層包 括具有至少三個材料層之一疊層。 【實施方式】
下面將參考若干較佳但非限制性實施例來詳細描述本發 明。 X 、本赉明之特徵至少部分地在於一包含多層狀自由磁層之 磁性隧道接合面(MTJ)。注意圖10(A)與10(B),其展示了習 自由兹層與本發明之一實施例之多層狀自由磁層之間的 比較。 如圖10(A)中所示,習知自由磁層包含堆疊於一層 上的一層NiFe。此等層相對較厚。舉例而言,CoFe層之厚 度約為10 A,且NiFe層之厚度約為30 A,從而導致總自由 磁層厚度約為40 A。如先前所解釋,MTj之此等厚層(尤其 是NiFe層)包含可形成許多疇壁之大的且不規則的晶粒,該 等噚壁可使磁化均勻性降級。 相反,如圖10(B)中所示,所說明之實施例的多層狀自由 磁層包含多個且交替的薄層CoFe與NiFe。最底部的⑸以層 95030.doc -13 - 1250651 之具有約5 A之厚庚 M.F尿 又’且剩餘C〇Fe層具有約1 A之,疮— 一 NiFe層均具有 之;度。母 自由磁層m _之厚度。此處,4以的總厚度與習知 X目同。該實施例之層狀結構在對 進盯低功率濺鍍 “贫4 4層 尺寸使每1切止❹生長。所得之小晶粒 •。由:二:::最小化,或 到了改良,如將在二目::。自—性特性得 =為-包含根據本發明之—實施例之多 之磁性隧道接人;^^ 之穿置勺括 示意橫截面圖。如所示,此實例 包括—設置於層間介電質053上之磁阻元件 腦及基板5卜該磁阻元件包括一夾於上電極⑽下電極 55之間的磁性隧道接合面乃。 該磁性隨道接合面75為—多層結構,其包括設置於下電 極55上之梢連接層57、設置於梢連接層57上之固定層64、 設置於固定層64上之随道障壁層65、設置於絕緣層6上且 位於上電極77下之自由磁層73。 梢連接層57由-反鐵磁層形成。實例包括ptMn、Η·及 FeMn 〇 固定磁層64由二個層組成,意即,下鐵磁層59、金屬層 61與上鐵磁層63。上鐵磁層與下鐵磁層59與63之一實例為 CoFe,且金屬層61之一實例為ru。 隧道障壁層65為一絕緣層,且其之一實例為Al2〇3。 以與上文關於圖10(B)所描述之方式相同的方式對自由 磁層73進行組態。意即,參看圖u,自由磁層73包括具有 95030.doc -14- 1250651 約5人之厚度之位於最底部的CoFe層67a。多個NiFe與CoFe 層67與71分別堆疊於層67a上方。每一 NiFe層67具有約5 Λ 之厚度,且每一 CoFe層具有約1 Α之厚度。在此實施例中, 自由磁層之總厚度約為40 A。 圖12為根據本發明之一實施例之MRAM單元的示意橫截 面圖。此實施例之MRAM單元結構上除了以本發明之實施 例的多層狀自由磁層73 A來替代圖5(A)之MTJ 75以外均與 關於圖5(A)之先前描述相同。舉例而言,多層狀自由磁層 可與圖10(B)中所展示之自由磁層相同。圖12之所有其它元 件均與圖5 (A)之編號相同的元件相同,且在此省略了其詳 細描述以避免重複。 圖13說明了習知MTJ結構(樣本尺寸為1〇〇 ea)之一樣本與 本發明之一實施例之MTJ結構(樣本尺寸為1〇〇 ea)i一樣本 的平均磁滯迴路的量測結果。在兩個樣本組内,使用相同 的梢連接層組態(CoFe 30人、Ru 8 A、CoFe 34 A)與隨道障 壁層組態(Ah〇3 12 A)。同樣,每一樣本之水平橫截面相同 (0.8 /xm*0.4 /xm)。 所測試的習知MTJ結構之自由磁層由一層c〇Fe( 10 A)與 一層NiFe(30 A)組成,其中總厚度為40 A。參看圖10(A)。 本實施例結構之所測試的MTJ之自由磁層為一多層狀結 構’其由第一層CoFe(5人)及接著交替層NiFe(5 A)與CoFe(l A)組成,其中總厚度為4〇 A。參看圖ι〇(Β)。 在無硬磁場情況下執行量測。實線103展示本實施例之 MTJ的平均測試結果,且虛線ι〇1展示習知MTJ之測試結 95030.doc -15- 1250651 果。MTJ阻抗在圖13中被標準化至1()。 如可自圖13明白,當與習知MTj之測試結果比較時,與 本貫施例有關之測試結果展現出良好的對稱性。同樣,需 要較少磁通量(且因此需要較低功率)以達成最大與最小阻 抗值。 圖14⑷展示了相對於習知MTJ之磁通量Heasy變化之阻 抗變化率(dR/dH)。黑線咖展* 了其μ存在硬磁通量 Hhani(意即,細㈣〇e)之情形。灰線贿展示了盆中存 在3〇 〇e之硬磁通量的情形。如可自圖i4(A)明自,存在大 的重疊區域⑽’其中在不存在磁通量HU之情況下,可 藉由磁通量取辦來旋轉自由磁層之磁自旋。結果為寫入錯 誤發生率增加。 圖14⑻展* 了相對於本發日月之實施例之的磁通量 Heasy變化之阻抗變化率(_)。黑線⑺讣展示了其中不 存在硬磁通量Hhard(意即,Hhard=()〇e)之情形。灰線娜 展不了其中存在30 0e之硬磁通量之情形。如可自圖“⑻ 明白’僅存在最小的重疊區域〇R2,其中在不存在磁通量 版獻情形下,可藉由磁通量Heasy來旋轉自由磁層之磁 “疋目而’與習知MTJ相比較’可大體上減少寫入錯 的發生率。 、 在違等圖式與說明書中’已存在所揭示之本發明的典型 較佳實施例’且雖然闡明了特定實例,但是其僅用於:般 及描述意義而並非用於限制目的。舉例而言,在 例中,第一C〇Fe層具有約5 A之厚度,剩餘c〇Fe層具有只約: 95030.doc -16- 1250651 A之厚度,N!Fe層具有約5 A之厚度,且自由 為約40 A。本發明並不受 予度 又/R芏此寻/子度,本發明亦不受限 至此等材料。另外,本發明並不受限制至先前實施_所描 述的層數目。然而,為最小化疇壁,較佳地(但非必需),自 由磁層疊層中之每-層具有小於1〇 Α的厚度。同樣,注意 圖15 ’其說明了本發明之自由磁層15〇1至⑽之若干替代 實施例。 如所示,自由磁層1501由交替之鐵磁層丨與2組成。僅作 為實例,鐵磁層1為CoFktNiFe中之一,且鐵磁層2為另一 NiFe ’其中鐵磁層!為最下層。 如所示’自由磁層15〇2由交替之鐵磁層丨與非晶系鐵磁層 3組成。僅作為實例,鐵磁層1為〇〇]^或沁]^中之一,且非 晶系鐵磁層3為CoFeB,其中鐵磁層!為最下層。 自由磁層1503除非晶系鐵磁層3為最下層之外類似於自 由磁層1502。 如所示,自由層1504由交替之鐵磁層i與非鐵磁層4組 成。僅作為實例,鐵磁層iaCoFe或NiFe中之一,且非鐵磁 層4為Ta,其中鐵磁層!為最下層。 本文之實施例(包括圖1 5之彼等實施例)僅為實例,且因 此應瞭解,本發明之範疇由附加之申請專利範圍來解釋, 而非由該等例示性實施例來解釋。 【圖式簡單說明】 圖1為磁性隧道接合面(MTJ)在低阻抗邏輯”〇”磁性狀態 與高阻抗邏輯” 1 ”磁性狀態中之每一狀態下的簡化示意圖; 95030.doc -17- 1250651 圖2為習知MTJ之較詳細視圖; 圖3(A)與圖3(B)說明了 一習知MRAM記憶體單元,其中 圖3(B)為一沿圖3(A)之Ι-Γ線的橫截面圖; 圖4說明了 一習知MRAM陣列; 圖5(A)為一 MRAM單元之橫截面示意圖,該MRAM單元 包括一用於讀取該單元之邏輯狀態的電晶體,且圖5(B)為 該MRAM單元之電路表示圖; 圖6(A)與6(B)為用以解釋MTJ之自由磁層中的疇壁之效 應的示意圖; 圖7為一用於說明一理想MTJ與習知之MTJ的特性的磁滯 回線; 圖8(A)展示了 一理想MTJ之轉換特性,且圖8(B)展示了一 習知MTJ之轉換特性; 圖9展示了已被模擬(model)為兩個理想MTJ之習知MTJ 的轉換特性; 圖10(A)為一 MTJ之習知自由磁層的示意橫截面圖; 圖1 0(B)為根據本發明之一實施例之自由磁層的示意橫 截面圖, 圖11為根據本發明之一實施例之MTJ的示意橫截面圖; 圖12為根據本發明之一實施例之MRAM單元的示意橫截 面圖; 圖1 3展示了 一習知MTJ之磁滯迴路特性與根據本發明之 一實施例之MTJ的磁滯迴路的特性之間的比較; 圖14(A)與14(B)為分別展示了習知MTJ之磁滯迴路特性 95030.doc 18 1250651 與根據本發明之一實施例之MTJ之磁滯迴路特性的傾斜度 之圖;及 自由層的示意 圖15說明了根據本發明之替代實施例之石兹 橫截面圖。 【主要元件符號說明】 1 , 29 , 57 , 104 梢連接層 3,59 下鐵磁層 5,61 金屬層 7,63 上鐵磁層 8 , 31 , 64 , 103 固定磁層 9 , 33 , 65 , 102 隧道障壁層 11 薄下鐵磁層 13 厚上鐵磁層 14 , 35 , 73 , 101 自由磁層 21,51 基板 23 , 25 , 53 層間介電質 27,55 下電極 36,75 MTJ 37,77 上電極 53a , 53b , 53c , 111 層間介電層 67a 最下層 67b 最上層 71 多層 105 , 109 , lOld , 101s 接觸插塞 -19- 95030.doc 1250651
103d , 107 103s BL DL MRI 下汲極墊片 源極墊片 位元線 數位線 磁阻元件 95030.doc -20-

Claims (1)

1250651 、申請專利範圍: 一種具有一磁可程式化之自 £,^ ^ ^ ^ 由磁層的磁性隧道接合面裝 成自由磁層包括一且右s w、- ^ 中該一 ^ 乂二個材料層之疊層,其 VA V三個材料層包含具有至少 堆疊層。 百至夕兩種不同材料之交替 2· 3. 4. 5. 如請求項1之裝置,豆中 材料… 上亥4兩種不同材料中之-為鐵磁 Μ專兩種不同材料之另一為非鐵磁材料。 非置,其中該鐵磁材料一 汝明求項3之裝置,其中該丁層 層之層的厚度。 日之厂予度小於該卿e或CoFe 如晴求項1之裝置,直中 料。 ϋ 兩種不同材料均為鐵磁材 6. 如请求項5之裝置,其中一 磁層為一CoFe層。 下鐵磁層為一 NiFe層且一上鐵
如睛求項6之裝置,其中該犯以層之厚度大於該 厚度。 、^ CoFe層之 8. 如石月求項7之裝置,其中該账層之厚度小於約心且該 CoFe層之厚度小於約5 a。 9. 如請求項6之裝置,其進一步包含一與最下面之腿層接 觸的初始CoFe層。 ίο.如請求項9之事、置,纟中該初始c〇Fe層之厚度與該最下面 之NiFe層的厚度相同。 11.如請求項1〇之裝置,其中該等鐵磁材料中之一為一非晶 95030.doc 1250651 糸鐵磁層。 I2·如請求項11之裝置,其中該非晶系鐵磁層為CoFeB。 13. —種具有一磁可程式化之自由磁層的磁性隧道接合面裝 置,該自由磁層包含·· 一設置於一半導體基板上之初始c〇Fe層; 一没置於該初始c〇Fe層上之交替的见卜與層之堆 宜,其中該堆疊之一最下面的州以層設置於該初始 層上且其中該堆疊包括五個NiFe層與五個c〇Fe層;及 。又置於忒堆疊之一最上面的c〇Fe層上之最終犯以 層。 14· 士明求項13之裝置,其中該初始CoFe之厚度與該最終 NlFe之厚度為約5 A,該堆疊之每— NiFe層之厚度約為5 A 且该堆S之每一 c〇Fe層之厚度約為丄人。 15· 一種磁性隧道接合面裝置,其包含: 位於一半導體基板上之梢連接層; 一位於該梢連接層上之固定層; 一位於該固定層上之隧道障壁層;及 ^ 具有至少三個材料層之疊層的自由層,其中 该至少三個材料層包含具有位於該隧道障壁層上之至少 兩種不同材料的交替堆疊層。 16· 1明求項15之裝置,其中該等至少兩個不同材料層包含 载兹層與一非鐵磁層,且該隨道障壁層與該鐵磁層接 觸。 、、員16之凌置’其中該鐵磁層為一 NiFe層或一 CoFe 95030.doc 1250651 層,該非鐵磁層為一 Ta層。 18. 19. 20. 21. 22. 23. 24. 25. 26. 27. 28. 如請求項17之裝置,其中該犯卜層或該c〇Fe層之厚度大 於該Ta層之厚度。 士明求項15之裝置,其中該等至少兩個不同材料層包含 一上鐵磁層與一下鐵磁層。 如清求項19之裝置,其中該下鐵磁層為一NiFe層且該上 鐵磁層為一CoFe層。 如請求項20之裝置,其中該NlFe層之厚度小於約ι〇 A且 該CoFe層之厚度小於約5人。 如請求項20之裝置,其進一步包含一位於一最下面之 NiFe層與该隨道障壁層之間的初始c〇Fe層。 如請求項19之裝置,其中該等鐵磁層中之一為一非晶系 鐵磁層。 X 士明求項23之裝置,其中該非晶系鐵磁層為一 CoFeB層。 如請求項15之裝置,其中該梢連接層包含一反鐵磁層。 如請求項15之裝置,其中該固定層包含一鐵磁層。 如請求項15之裝置,其中該隧道障壁層包含一金屬氧化 物。 一種磁性隧道接合面裝置,其包含: 一位於一半導體基板上之梢連接層; 一位於該梢連接層上之固定層; 一位於該固定層上之隧道障壁層;及 一自由層,其包含:一設置於一半導體基板上之初始 C〇Fe層;設置於該初始CoFe層上之交替的沁卜與⑺以層 95030.doc 1250651 之一堆疊;及一設置於該堆疊之一最上面的coFe層上之 最終NiFe層,其中該堆疊之一最下面的NiFe層設置於該 初始CoFe層上,且其中該堆疊包括五個州卜層與五個 CoFe 層0 29·如凊求項28之裝置,其中該初始c〇Fe之厚度與該最終 NiFe之厚度約為5人,該堆疊之每一 NiFe層的厚度約為5 a 且該堆疊之每一 CoFe層的厚度約為1 A。 30. —種磁性隨機存取記憶體(MRam)單元,其包含: 一存取電晶體,其具有一源極區域、一汲極區域與一 字兀線,該字元線在一位於該源極區域與該汲極區域之 間的通道上跨越延伸; 一與該汲極區域電連接之下電極; 一 5又置於该下電極上之上電極; 一平行於該字元線之數位線;及 -磁性隨道接合面裝置’其設置於該下電極與該上, 極之間且與該數位線絕緣,其中該磁性随道接合面裝屬 包含-磁可程式化之自由磁層,豸自由磁層包含 至少三個材料層之疊層,1 八 - r巧至少二個材料層包含肩 有至少兩種不同材料之交替堆疊的層。 〃 3 1·如請求項30之MRAM單元,盆中兮笼雨链丁 、 » * w U "Ί'Τ Τ 為鐵磁材料且該等兩種不同材料之另_為非鐵磁 /、Y ”亥等兩種不同材料中 -一為7错成士士斗止口士七拉 f 一 料 3 2.如請求項3 1之MRAM單元 其中該鐵磁物質為CoFe或 95030.doc 1250651 NiFe,且該非鐵磁物質為Ta。 33.如請求項32之MR AM單元,其中該Ta層之厚度小於 或CoFe層之層的厚度。 34·如請求項30之MR AM單元,其中該等兩種不同材料均為 鐵磁材料。 35.如請求項34之MRAM單元,其中一下鐵磁層為一犯^層 且一上鐵磁層為一 CoFe層。 36·如請求項35之MRAM單元,其中該NiFe層之厚度大於今 CoFe層之厚度。 37·如請求項35之MRAM單元,其中該NiFe層之厚度小於約 10 A且該CoFe層之厚度小於約5 A。 3 8 ·如睛求項3 5之MRAM單元,其進'一步包含一盘一爭 /、 下面 之NiFe層接觸的初始CoFe層。 39·如請求項38之MRAM單元,其中該初始c〇Fe層之厚度與 該最下面之NiFe層的厚度相同。 40·如請求項39之MRAM單元,其中該等鐵磁物質中之一為 一非晶系鐵磁層。 … 41. 如請求項40之MRAM單元,其中該非晶系鐵磁層為— C 〇 F e B。 42. —種磁性隨機存取記憶體(MrA]V[)單元,其包含: 二存取電晶體,其具有-源極區域、—汲極區域與— 子兀線’該字元線在一位於該源極區域與該汲極區域之 間的通道上跨越延伸; 一與該汲極區域電連接之下電極; 95030.doc 1250651 一 $又置於该下電極上之上電極,· 一位元線,其與該上電極電連接且設置於該字元線上,· 一平行於該字元線之數位線;及 一磁性隧道接合面裝置,其設置於該下電極與該上電 極之間且與該數位線絕緣,其中該磁性隧道接合面裝置 包含一梢連接層、一固定層、一隧道障壁層及一自由層; 其中該自由層包含:一設置於該下電極上之初始c〇Fe 層、一 5又置於该初始CoFe層上之交替的NiFe與CoFe層之 堆疊及一設置於該堆疊之一最上面的c〇Fe層上之最終 NiFe層,其中該堆疊之一最下面的%以層設置於該初始 CoFe層上,且其中該堆疊包括五個NiFe層與五個以卜層。 43.如請求項42之MRAM單元,其中該初始c〇Fe之厚度與該 最終NiFe之厚度約為5A,該堆疊之每一 NiFe層之厚度約 為5人且該堆疊之每一 CoFe層之厚度約為!人。 44·如請求項42之MRAM單元,其中該梢連接層包含一反鐵 磁層。 45.如請求項42之MRAM單元,其中該固定層包含一鐵磁層。 46·如請求項42之MRAM單元,其中該隧道障壁層包含一金 屬氧化物。 95030.doc
TW093123500A 2003-08-12 2004-08-05 Magnetic tunnel junction and memory device including the same TWI250651B (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020030055895A KR100548997B1 (ko) 2003-08-12 2003-08-12 다층박막구조의 자유층을 갖는 자기터널 접합 구조체들 및이를 채택하는 자기 램 셀들
US10/851,387 US7378698B2 (en) 2003-08-12 2004-05-24 Magnetic tunnel junction and memory device including the same

Publications (2)

Publication Number Publication Date
TW200520223A TW200520223A (en) 2005-06-16
TWI250651B true TWI250651B (en) 2006-03-01

Family

ID=34622286

Family Applications (1)

Application Number Title Priority Date Filing Date
TW093123500A TWI250651B (en) 2003-08-12 2004-08-05 Magnetic tunnel junction and memory device including the same

Country Status (3)

Country Link
CN (1) CN1591673B (zh)
DE (1) DE102004039978B4 (zh)
TW (1) TWI250651B (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101950867B1 (ko) * 2012-08-27 2019-04-26 삼성전자주식회사 반도체 장치 및 그 제조 방법
US8908428B2 (en) * 2013-01-29 2014-12-09 Samsung Electronics Co., Ltd. Voltage assisted STT-MRAM writing scheme
KR20170037707A (ko) * 2015-09-25 2017-04-05 삼성전자주식회사 자기 기억 소자 및 이의 제조 방법
CN106025063B (zh) * 2016-05-19 2019-11-19 华为技术有限公司 磁隧道结以及磁存储器
US11121174B2 (en) 2019-11-21 2021-09-14 International Business Machines Corporation MRAM integration into the MOL for fast 1T1M cells
US11087811B1 (en) 2020-05-28 2021-08-10 International Business Machines Corporation NVM synaptic element with gradual reset capability
CN113725353B (zh) * 2021-09-03 2024-05-03 广东省大湾区集成电路与系统应用研究院 Mtj器件及其制作方法以及mram

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1041132A (ja) * 1996-07-18 1998-02-13 Sanyo Electric Co Ltd 磁気抵抗効果膜
DE60025146T2 (de) * 1999-06-18 2006-08-24 Koninklijke Philips Electronics N.V. Herstellungsverfahren für eine magnetische fühleranordnung
WO2001067460A1 (en) * 2000-03-09 2001-09-13 Koninklijke Philips Electronics N.V. Magnetic device with a coupling layer and method of manufacturing and operation of such device
US6767655B2 (en) * 2000-08-21 2004-07-27 Matsushita Electric Industrial Co., Ltd. Magneto-resistive element
JP3618654B2 (ja) * 2000-09-11 2005-02-09 株式会社東芝 磁気抵抗効果素子、磁気ヘッド及び磁気記録再生装置
JP2002150512A (ja) * 2000-11-08 2002-05-24 Sony Corp 磁気抵抗効果素子および磁気抵抗効果型磁気ヘッド
JP3807254B2 (ja) * 2001-05-30 2006-08-09 ソニー株式会社 磁気抵抗効果素子、磁気抵抗効果型磁気センサ、および磁気抵抗効果型磁気ヘッド
JP3565268B2 (ja) * 2001-06-22 2004-09-15 株式会社東芝 磁気抵抗効果素子、磁気ヘッド及び磁気再生装置
JP3590006B2 (ja) * 2001-06-22 2004-11-17 株式会社東芝 磁気抵抗効果素子、磁気ヘッド及び磁気再生装置
JP2003152239A (ja) * 2001-11-12 2003-05-23 Fujitsu Ltd 磁気抵抗効果素子、及び、それを有する読み取りヘッド並びにドライブ
JP2003243631A (ja) * 2002-02-18 2003-08-29 Mitsubishi Electric Corp 薄膜磁性体記憶装置ならびにそれを用いた無線チップ、流通管理システムおよび製造工程管理システム

Also Published As

Publication number Publication date
DE102004039978A1 (de) 2005-06-23
TW200520223A (en) 2005-06-16
CN1591673B (zh) 2011-06-22
CN1591673A (zh) 2005-03-09
DE102004039978B4 (de) 2009-08-20

Similar Documents

Publication Publication Date Title
US7378698B2 (en) Magnetic tunnel junction and memory device including the same
TWI222230B (en) Magnetic memory
KR101496064B1 (ko) 스핀 토크 전달 메모리 셀 구조체 및 방법
JP5451977B2 (ja) 磁気トンネル接合素子およびその形成方法、磁気ランダムアクセスメモリ
JP5623507B2 (ja) スピントルクの切換を補助する層を有する、スピントルクの切換を持つ磁気積層体
JP5460606B2 (ja) 分離cppアシスト書込を行うスピン注入mramデバイス
JP6029020B2 (ja) 磁気メモリ素子および磁気メモリ
EP1248265A2 (en) Magnetic memory cell
EP1248273A2 (en) Cladded read conductor for a tunnel junction memory cell
JP2004266252A (ja) 磁気トンネル接合構造体及びその製造方法
JP5447596B2 (ja) 磁気ランダムアクセスメモリ及びその動作方法
KR101154468B1 (ko) 고체 메모리 장치와 고체 메모리 셀의 배열 방법
US8729648B2 (en) Magnetic body device and manufacturing method thereof
JP2004128015A (ja) 磁気抵抗効果素子および磁気メモリ装置
JP2007518216A (ja) 磁気トンネル接合用の分離書込みおよび読出しアクセスアーキテクチャ
US8625327B2 (en) Magnetic random access memory and initializing method for the same
WO2016182085A1 (ja) 磁気抵抗効果素子及び磁気メモリ装置
JP2007317895A (ja) 磁気抵抗メモリ装置
TW201143179A (en) Magnetic memory element and magnetic memory device
TW202147314A (zh) 磁阻裝置及其所用的方法
TW202147315A (zh) 磁阻裝置及其所用的方法
JP2003332535A (ja) 半導体記憶装置
JP2010219104A (ja) 磁気メモリ素子、磁気メモリ、及びその製造方法
TWI250651B (en) Magnetic tunnel junction and memory device including the same
JP5504847B2 (ja) スピン注入型磁気ランダムアクセスメモリ