TWI249801B - Method for identifying defective substrate - Google Patents

Method for identifying defective substrate Download PDF

Info

Publication number
TWI249801B
TWI249801B TW092137575A TW92137575A TWI249801B TW I249801 B TWI249801 B TW I249801B TW 092137575 A TW092137575 A TW 092137575A TW 92137575 A TW92137575 A TW 92137575A TW I249801 B TWI249801 B TW I249801B
Authority
TW
Taiwan
Prior art keywords
substrate
mark
identifying
laser
damaged
Prior art date
Application number
TW092137575A
Other languages
English (en)
Other versions
TW200522243A (en
Inventor
En-Li Lin
Chun-Ter Su
Shih-Yao Liu
Chin-Fa Chen
Kun-Ming Huang
Original Assignee
Siliconware Precision Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siliconware Precision Industries Co Ltd filed Critical Siliconware Precision Industries Co Ltd
Priority to TW092137575A priority Critical patent/TWI249801B/zh
Publication of TW200522243A publication Critical patent/TW200522243A/zh
Application granted granted Critical
Publication of TWI249801B publication Critical patent/TWI249801B/zh

Links

Description

1249801 五、發明說明(1) 【發明所屬之技術領域】: 本發明係關於一種在半導體製程中,辨識損壞基板單 元(Substrate Unit)之方法,尤指一種在半導體封裝穿j 程中’無須人工重複標記(M a r k i n g)便可辨識出損壞基 板單元,以免損壞基板單元流入後續製程之辨識劣品基板 之方法。 【先前技術】: 基板製作完成以後,一般會將大片基板(Substrate P a n e 1)切割成多片基板片(s u b s t r a t e S t r i p)並經開閉 路(Open/Short)之電性測試,以供後續之封裝作業。每 一片基板片包含有數個基板單元(Uni t),經過上片 (Die Bonding)、銲線(Wire Bonding)、模壓 (Molding)及切單(Singulation)等製程,使各個基板 單元上植妥晶片及其他電子元件後,即製作成一半導體封 裝件。 然而,當基板廠於製作中發現基板不良品時,通常會 配合封裝廠要求,以人工方式在損壞的基板單元上塗佈油 墨(Ink)標記(Marking),以免晶片黏接至損壞基板單 元上形成不良品。 傳統的標記方法,如第7圖所示,係先利用光學檢測 或外觀檢查等方式在該基板片3上逐一檢視基板單元3 1, 當發現基板片3上出現損壞基板單元3 1 ’時,於該損壞基板 單元31’封裝線(Packaging Line)外之邊條簡單地註記 上不良品記號3 8 ;然後,將該含有損壞基板單元3 1,之基
]7608石夕品.ptd 第9頁 1249801 五、發明說明(2) 板片置入一油墨標記機(未圖示),俾藉由網版印刷技術 (Screen Print ing)在該損壞基板單元31’上刷上油墨34 (Ink) ’再進行烘烤(Curing)及清洗作業(Cleaning ),使得形成於損壞基板單元3 1,置晶區外側之基準點3 5 (Fiducial Mark)可為該油墨34所遮覆。 惟,此種油墨塗佈作業會增加封裝的製程及成本,易 使標記油墨在烘烤(Cur i ng)期間因為油墨溶劑之蒸發產 生揮發氣體釋散(即釋氣現象(Outgasing))而污染至 其他正常基板單元。而且,當進行模壓製程(Molding) 時,基板片夾置於上下模具之間,模具產生之高溫亦容易 造成油墨軟化而導致標記處之油墨沾染到模具表面,使得 模壓完成後,原標註在損壞基板單元之標記處不易判讀, 而需要再次以人工重複標記而增加成本。 故,美國專利第6, 4 6 8, 8 1 3號案” METHOD 0F AUTOMATI- CALLY IDENTIFYING AND SKIPPING DEFECTIVE WORK PIECES FOR WIRE-BONDING OPERATION,,、第 6, 021,5 6 3號案 ’’MARKING BAD PRINTED CIRCUIT BOARDS FOR SEMICONDUCTOR PACKAGES’,及第 6, 3 9 2, 2 8 9號案 INTEGRATED CIRCUIT SUBSTRATE HAVING THROUGH HOLE MARKINGS TO INDICATE DEFECT I VE/ΝΟΝ- DEFECTIVE STATUS OF SAME”於是提出多種用於辨識損壞基板單元之 方法。 美國專利第6,468,81 3號案揭示之方法,如第8圖所 示,係在基板片3的損壞基板單元3 1 ’上以白色墨水劃上記
]7608矽品.ptd 第10頁 1249801 五、發明說明(3) 號3 2,使該損壞基板單元3 1 ’能與其他正常基板單元隔 開,以利上片與銲線機台(未圖示)辨識;然後,於該損 壞基板單元3 1 ’預設之晶片接置區3 1 2上塗覆一環氧樹脂作 為不規則標記(I r r e g u 1 a r M a r k) 3 3,使上片機台與銲線 機台(Wire Bonder)(未圖示)内建的識別系統可以藉 由該不規則標記3 3辨認出損壞基板單元3 1 ’的所在位置, 而不會產生誤植晶片造成浪費之情事。 惟此種方法雖然是在晶片接置區3 1 2上以不規則形狀 之環氧樹脂作為標記,但本質上仍需使用油墨標記而無法 克服上述問題。 又,美國專利公告號第6,0 2 1,5 6 3號案及第6,3 9 2,2 8 9 號案則提出一種於基板片上打孔或鑽孔(Dr i 1 1 i ng)之方 式來辨識損壞基板單元。第6,0 2 1,5 6 3號案揭示的方法, 如第9圖所示,係在進行上片作業前先在每一基板單元3 1 外開設一開孔3 1 3,該開孔3 1 3内覆有如光阻等不透光物質 (未圖示)·,然後,根據基板單元3 1是正常或是損壞之判 斷結果,選擇性地移除掉開孔3 1 3内的不透光物質,使得 各基板單元3 1放入上片機台(未圖示)以後,機台只須以 雷射光源偵測開孔3 1 3中有無不透光物質,即能判斷出基 板單元3 1是否損壞。 第6,3 9 2,2 8 9號美國專利案揭示之方法,則如第1 0圖 所示,在基板片3的每一基板單元31(包含正常基板單元 及損壞基板單元)上預先定義出一晶片接置區3 1 2 ( D i e Μ o un t i n g R e g i〇η)、一位於該晶片接置區3 1 2外之封膠模
17608石夕品.ptd 第11頁 1249801 五、發明說明(4) 壓區 314( Resin Seal Molding Region)及一定義在該封 膠模壓區31 4外之切割線315( Cuttmg L! ne)所圍成=區 域,接著’在損壞的基板單元内介於該封膠模壓區3丨4與 該切割線3 1 5區域間開設至少一不良品指示孔^ ” (Degradation-indicating Hole),以藉由該不良品指 示孔3 9檢知出該損壞基板單元3 1,。 然基板片上的基板單元是否正常,雖然能夠透過基板 單元開孔的透光性來區辨,但在各基板單元外側形成開孔 需使用額外的打孔(Punch Hole)或鑽孔(Dri 1 1 ing)技 術以及清洗製程,步驟極為繁複;而且,在邊條開設開孔 之技術對於呈短陣排列之薄小型球柵陣列(T h i n & F i n e Ball Grid Array, TFBGA)封裝件亦無法適用。 故’開發一種能有效避免油墨污染正常基板單元及模 具’且可適用於短陣排列之薄小型球柵陣列半導體封裝件 之基板劣品辨識方法,已成為當務之急。 【發明内容】: 本發明之主要目的在提供一種無須使用打孔方式而可 自動檢出不良基板單元之辨識劣品基板之方法。 ⑨本發明之另一目的在提供一種無須使用墨水或環氧樹 脂標έ己’以免模具表面或基板單元被油墨污染之辨識劣品 基板之方法。 本發明之再一目的在提供一種能適用於呈短陣排列之 薄小型球拇陣列式半導體封裝件所用基板之辨識劣品基板 之方法。
17608石夕品.ptd 1249801 五、發明說明(5) 本發明之又一目的在提供一種無須變更現有製程設 備’以簡化製程步驟及成本支出之辨識劣品基板之方法。 本發明之仍一目的在提供一種免除人員重複標記浪費 工時,並有效排除因為人員誤標記所導致的良率損失(例 如誤上片或誤銲線等)之辨識劣品基板之方法。 基於上述及其他目的,本發明辨識劣品基板之方法係 包括以下步驟:提供一由多數基板單元構成之基板片 (Substrate Strip),該基板片内具有至少一損壞基板 單元,且各基板單元表面上分別形成有至少一可供製程機 台辨識之第一標記(例如基準點(Fiducial Mark)); 以及’以雷射燒除該損壞基板單元表面之第一標記,並同 時於該損壞基板單元之封裝線外之基板片上燒製至少一第 二標記(例如雷射標記(Laser Mark)),使標記完成之 基板片得送入機台進行後續製程。 基板製作完成後若於基板片(Substrate Strip)上 發現損壞基板單元時,以本發明之辨識方法在該基板片表 面標記可以提供以下優點: 第一,基板片上以雷射燒除第一標記,以及於封裝線 外之拒鋅劑(Sο 1 d e r Mas k)層或基板背面之球塾區域 (B a 1 1 P a d R e g i ο η)上燒製第二標記,均無須使用油墨 標記或打孔,故可適用於呈短陣排列之薄小型球栅陣列式 (TFBGA)半導體封裝件。 其次,本發明以雷射燒除/標記方式取代油墨或環氧 樹脂在損壞基板單元上標記,能有效杜絕墨潰沾污模具表
17608矽品.ptd 第13頁 1249801 五、發明說明(6) 面或釋氣現象(Outgasing)。 而且,本發明之辨識方法在基板完成以後可直接標記 並自動打上損壞標記,因此基板進入封裝階段後,無須再 以人員重複標記浪費工時,俾有效排除人員誤記而造成的 良率損失。 【實施方式】: 以下係藉由特定的具體實施例說明本發明之實施方 式,熟習此技藝之人士可由本說明書所揭示之内容輕易地 瞭解本發明之其他優點與功效。本發明亦可藉由其他不同 的具體實施例加以施行或應用,本說明書中的各項細節亦 可基於不同觀點與應用,在不悖離本發明之精神下進行各 種修飾與變更。 第1圖至第6圖係顯示本發明辨識劣品基板之方法的整 體流程示意圖。當基板製作完成以後,一般會將整塊大片 基板(Substrate Panel)切割成多片基板片(Substrate S t r i p),並且檢視該基板片各部功能是否正常。本發明 之辨識劣品基板方法係發現基板片上出現損壞基板單元 時,於基板片投入封裝作業前實施之,以便於封裝作業中 辨識出損壞基板單元的所在位置,使上片及銲線作業能跳 過該損壞基板單元而不會浪費晶片。以下即以實施例配合 所附圖式詳細說明本發明辨識劣品基板方法的各項實施步 驟。 第一實施例: 如第1圖所示,預備一基板片1,該基板片1上以封裝
17608 矽品.ptd 第14頁 1249801 五、發明說明(7) 線10 ( Package Line)劃分出複數個 基板單元m至少包含有—或多個損壞基:以且该寻 圈有虛線之基板單元所示)。本杂γ彳5丨在、;】1 (如 基板單元之基板片為例,每—ί二=例,二1排分設有7個 面110及一相對之下表面兀1分別具有-上表 一曰>1接詈區1 1 9日β曰 该上表面η 0在中央定義有 設i至。;供ΓΛ:曰片接置區112靠近角端位置附近 v ’、 σ與鲜線機台(未圖示)定位$ % 之機台光學辨識基準點12( Fiducial Mark)。)疋位辨。线 如第2圖所示,鈇德,脸攻^丄 面110上之至少一機#台、光學辨j = 壞基板f元V’上表 或UV雷射燒除。本實施例係\ 土旦點12以一 ^化碳雷射 N你u旎Ϊ較弱之二氧化碳雷射當 ::匕源,在損壞基板單元u,上以雷射燒除技術去除掉晶 妾置區1 1 2右上角之機台光學辨識基準點】2,該基板燒 =區域13必須涵蓋該機台光學辨識基準點12。由於上片機 =(未圖不)黏接晶片以前必須先以機台之影像檢視系統 來檢視該機台光學辨識基準點12來決定晶片上片位置,因 此將知壞基板單元1 Γ的基準點1 2燒除,上片機台(未圖 不)在辨識時會跳過而不會將半導體晶片(未圖示)誤植 入損壞基板單元1 1,上。 一如第3圖所示,在該機台光學辨識基準點1 2以雷射燒 除同時’以例如二氧化碳雷射或uv,射在該損壞基板單元 1 1封裝線1 0外側之基板表面上打上一雷射標記1 4 ( L a S e Mark)。本實施例之雷射標記丨4係以二氧化碳雷射打入構 成基板表面之拒銲劑層(S ο 1 d e r M a s k)(如第4圖1 5所示
1249801 五、發明說明(8) )所形成,且該雷射標記1 4之深度以不超過該拒銲劑層厚 度(約3 5微米),尤其以小於2 0微米者較佳。 第4圖係本發明基板劣品辨識方法之連續動作示意 圖。如第4圖所示,當基板片1上偵測到功能異常的基板單 元後,測試機台(未圖示)會將具有損壞基板單元1 Γ之 基板片1以雷射同時進行燒除以及標記兩步驟。由於本發 明之雷射燒除及雷射標記步驟皆僅在基板表面作處理,雷 射能量不須太高,且該基板片1送入機台(未圖示)進行 上片及銲線等製程時,機台只須設定跳躍模式(Sk i p)將 機台之影像檢視系統未檢視到基準點的損壞基板單元跳 過,而無須變更設備及現有製程。 如第5圖所示,完成雷射燒除及標記之基板片1,經過 上片、銲線及封膠等封裝程序後,成型於基板表面之封裝 膠體1 7雖已將損壞基板單元1 1 ’上表面之雷射燒除區域1 3 完全覆蓋,但因為該雷射標記1 4係同時燒製於該封裝線1 0 外側,因此該雷射標記1 4不會受到封裝膠體1 7遮蓋而損及 標示清晰度,亦不需要重複標記。 本發明在基板片上燒除基準點及於封裝線外側之拒銲 劑(Sο 1 d e r Ma s k)層形成雷射標記,均僅在基板表面加 工,因此相較於基板開孔等先前技術,本發明不需使用複 雜的打孔製程。再者,本發明以雷射燒除/標記方式取代 油墨或環氧樹脂在損壞基板單元上標記,亦能有效杜絕墨 潰污染模具表面或釋氣現象(Outgasing),避免油墨污 染到其他正常基板單元,使基板完成以後直接標記並自動
17608石夕品.ptd 第16頁 1249801 五、發明說明(9) 打上損壞標記,以減少人員標記錯誤造成之損失。 第二實施例: 本發明之辨識基板劣品方法除適用於一般球柵陣列式 半導體封裝件外,其另一優於習知技術之處在於該方法亦 適用於呈短陣排列之薄小型球柵陣列式(TFBGA)半導體 封裝件。此適用於TFBGA基板之辨識基板劣品方法之第二 實施例,共包含燒除基準點及雷射標記球墊區域兩部分。 如第6圖所示,該燒除基準點之方法,如同前述實施例所 述,係先在一至少包含有一個以上損壞基板單元2 1 ’之基 板片2上,以二氧化碳雷射或UV雷射燒除掉該損壞基板單 元21’表面之機台光學辨識基準點22,其中,該基板表面 形成之燒除區域2 3必須完全涵蓋該機台光學辨識基準點 2 2,但卻不超過封裝線2 0範圍為限。 惟本實施例之特點,係在燒除基準點2 2同時,以二氧 化碳雷射或UV雷射在該損壞基板單元2 1 ’下表面2 1 1之球墊 區域27( Ball Pad Region)上打入一雷射標記24,使該 損壞基板單元2 1 ’能用雷射同步完成燒除基準點及雷射標 記兩步驟。於基板下表面之球墊區域上形成雷射標記,可 以解決短陣排列之T F B G A基板中相鄰基板單元之間無法標 記的問題,而得檢出TFBGA半導體封裝件之不良品。 上述實施例僅為例示性說明本發明之原理及其功效, 而非用於限制本發明。任何熟習此技藝之人士均可在不違 背本發明之精神及範疇下,對上述實施例進行修飾與變 化。因此,本發明之權利保護範圍,應如後述之申請專利
]7608石夕品.ptd 第17頁 1249801
]7608石夕品.ptd 第18頁 1249801 圖式簡單說明 【圖式fe〗早說明】: 第1圖係本發明辨識劣品基板之方法未雷射處理前之 基板片上視示意圖; 第2圖係本發明辨識劣品基板之方法進行雷射燒除後 之基板片上視示意圖; 第3圖係本發明辨識劣品基板之方法進行雷射標記後 之基板片上視示意圖; 第4圖係本發明辨識劣品基板之方法之連續動作示意 圖; 第5圖係本發明辨識劣品基板之方法封裝完成後之基 板片上視不意圖, 第6圖係本發明辨識劣品基板方法之第二實施例之動 作示意圖; 第7圖係習知以油墨標記損壞基板單元之上視示意 圖; 第8圖係美國專利第6,4 6 8,8 1 3號案之習知基板片之上 視不意圖, 第9圖係美國專利第6,0 2 1,5 6 3號案之習知基板片之立 體不意圖;以及 第1 0圖係美國專利第6,3 9 2,2 8 9號案之習知基板片之 上視示意圖。 1,2,3 基板片 10,20 封裝線
17608石夕品.ptd 第19頁 1249801
圖式簡單說明 11,31 基板單元 1Γ , 21’ , 31 ’損壞基板單元 110 上表面 111,211 下表面 112,312 晶片接置區 12, 22, 35 機台光學辨識基準點 13,23 基板燒除區域 14, 24 雷射標記 15 拒銲劑層 17 封裝膠體 27 球墊區域 313 開孔 314 封膠模壓區 315 切割線 32 記號 33 不規則標記 34 油墨 38 不良品記號 39 不良品指示孑L
17608石夕品.ptd 第20頁

Claims (1)

1249801 六、申請專利範圍 1. 一種辨識劣品基板之方法,係包括: 提供一由多數基板單元構成之基板片5該基板片 包含有至少一損壞基板單元,且各基板單元内分別形 成有至少一供製程機台辨識之第一標記;以及 去除該損壞基板單元上之第一標記,並於該損壞 基板單元之封裝線外之基板片上以雷射形成至少一第 二標記。 2. 如申請專利範圍第1項之辨識劣品基板之方法,其中, 該辨識方法係在上片作業實施前為之。 3. 如申請專利範圍第1項之辨識劣品基板之方法,其中, 該第一標記係形成於該損壞基板單元之上表面。 4. 如申請專利範圍第3項之辨識劣品基板之方法,其中, 該第一標記係形成於該基板單元上表面上預設之晶片 接置區之角端位置。 5. 如申請專利範圍第1項之辨識劣品基板之方法,其中, 該第一標記係為一機台光學辨識基準點(F i d u c i a 1 Mark) 〇 6 .如申請專利範圍第1項之辨識劣品基板之方法,其中, 該第一標記之去除方法係為一雷射燒除方法。 7. 如申請專利範圍第6項之辨識劣品基板之方法,其中, 該雷射燒除方法所用之能量來源為二氧化碳雷射。 8. 如申請專利範圍第1項之辨識劣品基板之方法,其中, 該第二標記係以二氧化碳雷射打入基板表面所形成。 9. 如申請專利範圍第1項之辨識劣品基板之方法,其中,
17608石夕品.ptd 第21頁 1249801 六、申請專利範圍 該第二標記之深度小於構成基板表面之拒銲劑層厚 度。 1 0 .如申請專利範圍第1項之辨識劣品基板之方法,其中, 該第二標記之深度係在2 0微米以下。 1 1. 一種辨識劣品基板之方法,係包括: 提供一由多數基板單元構成之基板片,該基板片 包含有至少一損壞基板單元,且各基板單元内分別形 成有至少一供製程機台辨識之第一標記及位於該第一 標記反側之球墊區域;以及 去除該損壞基板單元上之第一標記,並於該球墊 區域上以雷射方式形成至少一第二標記。 1 2 .如申請專利範圍第1 1項之辨識劣品基板之方法,其 中,該辨識方法係在上片作業實施前為之。 1 3 .如申請專利範圍第1 1項之辨識劣品基板之方法,其 中,該第一標記係形成於該損壞基板單元之上表面。 1 4 .如申請專利範圍第1 3項之辨識劣品基板之方法,其 中,該第一標記係形成於該基板單元上表面上預設之 晶片接置區之角端位置。 1 5 .如申請專利範圍弟1 1項之辨識劣品基板之方法’其 中,該第一標記係為一機台光學辨識基準點(F i d u c i a 1 Mark) 〇 1 6 .如申請專利範圍第1 1項之辨識劣品基板之方法,其 中,該第一標記之去除方法係為一雷射燒除方法。 1 7 .如申請專利範圍第1 1項之辨識劣品基板之方法,其
17608石夕品.ptd 第22頁 1249801 六、申請專利範圍 中,該球墊區域係形成於該損壞基板單元之下表面。 1 8 .如申請專利範圍第1 6項之辨識劣品基板之方法,其 中,該雷射燒除方法所用之能量來源為二氧化碳雷 射。 1 9 .如申請專利範圍第1 1項之辨識劣品基板之方法,其 中,該第二標記係以二氧化碳雷射打入基板表面而形 成者。
17608攻品.ptd 第23頁
TW092137575A 2003-12-31 2003-12-31 Method for identifying defective substrate TWI249801B (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW092137575A TWI249801B (en) 2003-12-31 2003-12-31 Method for identifying defective substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW092137575A TWI249801B (en) 2003-12-31 2003-12-31 Method for identifying defective substrate

Publications (2)

Publication Number Publication Date
TW200522243A TW200522243A (en) 2005-07-01
TWI249801B true TWI249801B (en) 2006-02-21

Family

ID=37430209

Family Applications (1)

Application Number Title Priority Date Filing Date
TW092137575A TWI249801B (en) 2003-12-31 2003-12-31 Method for identifying defective substrate

Country Status (1)

Country Link
TW (1) TWI249801B (zh)

Also Published As

Publication number Publication date
TW200522243A (en) 2005-07-01

Similar Documents

Publication Publication Date Title
JP4341343B2 (ja) 表面保護フィルム及びその製造方法
JP3386126B2 (ja) 回路ダイスをウエーハから分離するための方法および装置
US6787929B2 (en) Semiconductor device having a flat protective adhesive sheet
US6946366B2 (en) Method and device for protecting micro electromechanical systems structures during dicing of a wafer
KR101785817B1 (ko) 익스팬드 방법, 반도체 장치의 제조방법, 및 반도체 장치
US7446022B2 (en) Wafer laser processing method
JP2002134660A (ja) 半導体装置およびその製造方法
JP2006222142A (ja) 半導体素子の製造方法
DE102016101452B4 (de) Inspektion elektronischer Chips durch Rückseitenbeleuchtung
TWI249801B (en) Method for identifying defective substrate
JP5811587B2 (ja) 半導体装置の製造方法
JP3610887B2 (ja) ウエハレベル半導体装置の製造方法及び半導体装置
US6572944B1 (en) Structure for fabricating a special-purpose die using a polymerizable tape
JP6791580B2 (ja) 分割方法
TWI310582B (en) Method for laser marking on a wafer
JP2005294636A (ja) ウエハの個片化方法、チップ、レーザマーキング方法およびレーザマーキング装置
JP2604556B2 (ja) 半導体ウエハおよびその識別方法
JP2006339211A (ja) 半導体装置ダイの選別方法及び半導体基板
KR100732571B1 (ko) 반도체 웨이퍼의 마킹방법
JP2003516630A (ja) 超小型回路ダイをウェハから分離する方法
KR19990021386A (ko) 레이저를 이용한 불량다이 표시방법
TWI306305B (en) Method for identifying defective substrate
JP4632659B2 (ja) 半導体装置の製造方法
JP2009272474A (ja) 半導体装置の製造方法
JP3350304B2 (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
MK4A Expiration of patent term of an invention patent