TWI246709B - Semiconductor device and method of fabricating the same - Google Patents

Semiconductor device and method of fabricating the same Download PDF

Info

Publication number
TWI246709B
TWI246709B TW093104947A TW93104947A TWI246709B TW I246709 B TWI246709 B TW I246709B TW 093104947 A TW093104947 A TW 093104947A TW 93104947 A TW93104947 A TW 93104947A TW I246709 B TWI246709 B TW I246709B
Authority
TW
Taiwan
Prior art keywords
gate electrode
film
semiconductor
lower gate
semiconductor device
Prior art date
Application number
TW093104947A
Other languages
English (en)
Other versions
TW200423207A (en
Inventor
Akito Hara
Original Assignee
Sharp Kk
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Kk filed Critical Sharp Kk
Publication of TW200423207A publication Critical patent/TW200423207A/zh
Application granted granted Critical
Publication of TWI246709B publication Critical patent/TWI246709B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H01L29/78648—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate arranged on opposing sides of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Recrystallisation Techniques (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

1246709 玖、發明說明： 【發明所屬_^技術領诚3 相關申請案之交互參照 本申請案係基植於並主張2003年3月20日提申之曰本 5 專利申請案第2003-077435號和2003年5月23日提申之曰本 專利申請案第2003-146238號的優先權，其完整的内容在此 以參照方式納入本說明書。 發明領域 本發明係有關於半導體元件及其製造方法，特別是設 10 置於非晶矽透明基板上之薄膜電晶體(TFT)。 I：先前技術】 相關技藝之説明 近年來，高晝質顯示器已透過在一無驗玻璃基板上形 成多晶矽半導體TFT(特別是複晶矽TFT(p-Si TFT))的方式 15 被實現。在製造P-Si薄膜以做為ρ-SiTIT之操作半導體薄模 的最普及技術中’一非晶碎(a_Si)薄膜首先被形成’然後該 薄膜由一紫外線短脈衝準分子雷射光照射。這可使該a-Si 薄膜熔化旅結晶’且不會對玻璃基板產生負面影響，進而 構成該p-Si薄膜。 20 [專利文獻1] 美國專利申請案公告第2002/0031876A1號 [專利文獻2] 曰本專利申請案早期公開第10-173192號 [專利文獻3] 1246709 曰本專利申請案早期公開第2002-33481號 [非專利文獻1] 2001 AM-LCD 第 243 頁 一供廣域照射使用之高功率、線性光束準分子雷射光 5 被使用以根據上述技術形成該p-Si薄膜，且一使用依此方式 結晶之該p-Si薄膜的頂閘式薄膜電晶體亦被開發。在準分子 雷射結晶過程中，晶粒等向地從隨機產生之核心生長，以 獲致小至低於1微米之晶粒尺寸。這會使管道區域内之小尺 寸晶粒大量分佈，並使該TFT之遷移率小至150 cm2/ Vs左 10 右。此一數值可能比a-Si MOSFET之遷移率大上大概100 倍，但約為單晶矽MOSFET (Si-MOSFET)之遷移率的四分 之一。在具有較大晶粒尺寸及較小之沿該管道長度方向延 伸的晶粒邊際之管道部份中，遷移率將變大，而在具有較 小晶粒尺寸及較大之沿該管道長度方向延伸的晶粒邊際之 15 管道部份中，遷移率將變小。晶粒邊際具有許多缺點，且 存在於該管道部份中之邊際將壓抑其特性使其無法完全施 展開來。因此，為了實現高gm(大的開啟電流)和複晶矽半 導體薄膜，有必要增加晶粒尺寸，或採用一些可以達成高 gm之TFT結構的新設計。 20 【發明内容】 發明概要 本發明係在考量上述問題之後構思成的，其目的之一 在於提供一可以展現高gm(大的開啟電流）並且在其相對簡 單之組態限制下具有媲美Si_M0SFET之特性的TFT，以及 1246709 製造該TFT之方法。 經過廣泛的調查後，本發明之發明人做成本發明之下 列實施例。 本發明之半導體元件包括一#晶矽透明基板；一形成 5於該非晶矽透明基板上之操作半導體薄模；以及由相同金 屬材料做成之上閘電極和下閘電極，該等電極被設置於該 非晶石夕透明基板上並在設置一絕緣薄膜於其中間之時形成 於該操作半導體薄膜之上側和下側；其中該上閘電極和該 下閘電極之薄膜厚度不同。 10 本發明之半導體元件的另一態樣包括一非晶石夕透明基 板；一形成於該非晶矽透明基板上之操作半導體薄模；以 及一上閘電極和一下閘電極，該等電極被設置於該非晶矽 透明基板上並在設置一絕緣薄膜於其中間之時形成於該操 作半導體薄膜之上側和下側；其中該上閘電極包括一金屬 15層和一堆疊其上並具有高於該金屬層之光線透射率的高透 射率材料層；且該上閘電極和該下閘電極之該金屬層係由 相同金屬材料做成但具有不同的薄膜厚度。 本發明之半導體元件製造方法包括下列步驟：將一金 屬材料沉積於一非晶石夕透明基板上，以及對該金屬材料進 2〇 行加工以形成一下闊電極；將一半導體薄膜沉積於該下閘 電極上並在其中間設置一絕緣薄膜，以及對該半導體薄膜 加工以形成一操作半導體薄膜；以及以小於該下閘電極之 厚度將相同金屬材料沉積於該操作半導體薄膜上並在其中 間設置一絕緣薄膜，以及藉由從該非晶石夕透明基板之後側 1246709 使該金屬材料在該下閘電極之光罩下曝光的方式對該金屬 材料加工，以形成一與該下閘電極對準之上閘電極。 本發明之半導體元件製造方法的另一態樣包括下列步 驟：將一金屬材料沉積於一非晶矽透明基板上，以及對該 5 金屬材料進行加工以形成一下閘電極；將一半導體薄膜沉 積於該下閘電極上並在其中間設置一絕緣薄膜，以及對該 半導體薄膜加工以形成一操作半導體薄膜；以及以小於該 下閘電極之厚度依序地沉積相同材料和一高於該金屬材料 之光線透射率的高透射率材料，並在其中間設置一絕緣薄 10 膜，以及藉由從該非晶矽透明基板之後側使該金屬材料和 該高透射率材料在該下閘電極之光罩下曝光的方式對該等 材料加工，以形成一與該下閘電極對準之上閘電極。 本發明藉由在一透明非晶矽基板上結合可以提供高遷 移率之半導體薄膜以及運用金屬閘之雙閘結構，成功地實 15 現一種具有媲美Si-MOSFET之特性的TFT。 圖式簡單說明 第1A至1D圖為概略斷面圖，依序地顯示根據本發明之 第一實施例的TFT製造方法之各個步驟； 第2A至2D圖為概略斷面圖，依序地顯示根據本發明之 20 第一實施例的TFT製造方法之接續第1D圖的各個步驟； 第3A至3D圖為概略斷面圖，依序地顯示根據本發明之 第一實施例的TFT製造方法之接續第2D圖的各個步驟； 第4圖為一微型圖，顯示在連續波雷射之掃描照射下透 過結晶所獲得的流程圖案； 1246709 第5圖為一概略平面圖，顯示一操作半導體薄膜被圖案 化成一島峻形狀； 第6A至6D圖為概略斷面圖，依序地顯示根據本發明之 第二實施例的TFT製造方法之各個步驟； 5 第7A至7D圖為概略斷面圖，依序地顯示根據本發明之 第二實施例的TFT製造方法之接續第6D圖的各個步驟； 第8A至8D圖為概略斷面圖，依序地顯示根據本發明之 第二實施例的TFT製造方法之接續第7D圖的各個步驟； 第9A至9D圖為概略斷面圖，依序地顯示根據本發明之 10 第三實施例的TFT製造方法之各個步驟； 第10A至10D圖為概略斷面圖，依序地顯示根據本發明 之第三實施例的TFT製造方法之接續第9D圖的各個步驟； 第11A至11D圖為概略斷面圖，依序地顯示根據本發明 之第三實施例的TFT製造方法之接續第10D圖的各個步驟； 15 第12A至12D圖為概略斷面圖，依序地顯示根據本發明 之第四實施例的TFT製造方法之各個步驟； 第13A至13D圖為概略斷面圖，依序地顯示根據本發明 之第四實施例的TFT製造方法之接續第12D圖的各個步驟； 第14A至14D圖為概略斷面圖，依序地顯示根據本發明 20 之第四實施例的TFT製造方法之接續第13D圖的各個步驟； 第15圖為一微型圖，顯示一以本發明之技術實際製成 的TFT ;以及 第16圖為以本發明之技術實際製成的該TFT之特性 1246709 【實施方纟i 較佳貫施例之詳細說明 -本發明之基本特徵一 為了追求實現媲美Si-MOSFET之高遷移率TFT，本發 5明之發明人考慮使用一複晶矽半導體薄膜以做為一操作半 導體薄膜’以及採用一雙閘結構，其中閘電極被設置於該 操作半導體薄膜之上、下側且一絕緣薄膜被設置於其中間。 一般咸認，雙閘結構無法以使用Si基板之Si-MOSFET 實現’因為上、下閘電極非常難以對準。為實現依此方式 10結構之TFT，可採用以使用透明非晶矽基板如玻璃基板為基 礎之TFT製程。換言之，可能的製程為從基板側在該下閘電 極（背閘電極)之光罩下執行背部曝光，以便以自我對準方式 形成該上閘電極(頂閘電極）。
Asano等人以此一技術實際製造一 TFT(詳見非專利文 15獻1 : 2001 AM-LCD第243頁）。低阻力複晶矽閘被用於其 實驗中。然而，此一製程並不適用於玻璃基板，因為低阻 力複晶矽薄膜之形成需要高溫退火。石英玻璃為其選擇。 揭露之另一技術為在該背閘電極之光罩下以自我對準 方式形成該頂閘電極，這是透過使用不同的材料來組成該 20背閘電極和該頂閘電極之方式達成的（詳見專利文獻：美國 專利申請案公告第2002/0031876A1號）。 然而’在此^ ^案例中曝光光線必須能夠行經該基板， 能夠在該背閘電極之邊部分被搁截，而且能夠行經一在沒 有該背閘電極之部份中組成該頂閘電極的導電薄膜。為達 10 1246709 成這些需求，可以一金屬材料形成該兩閘電極，其中用以 形成該頂閘電極之金屬層被做成薄至足以允許該曝光光線 穿過，而用以形成該背閘電極之金屬層則被做成厚至足以 攔截該曝光光線。使用同一金屬材料以做為該背閘電極和 5 該頂閘電極之做法在此案例中成功地加速並確保兩者的内 連，加速臨界電壓之控制，並改進其特性。這可使gm(遷移 率）放大成一般單閘TFT的兩倍。使用金屬材料做為該兩閘 電極之材料亦可使兩者可以輕易地連接於一預設位置上。 為了有效且精準地執行背面曝光，宜盡可能地讓用以 10 形成該頂閘電極之導電薄膜薄化。另一方面，該頂閘電極 在該導電薄膜變薄後將具有不受歡迎之較大阻力。為在背 面曝光和阻力降低之需求之間取得最佳平衡且不致犧牲任 一者，本發明之發明人思及將該頂閘電極組態成具有一堆 疊結構，其中一由和組成該背閘電極相同之金屬材料做成 15 的金屬層與一具有高於該金屬層之光線透射率的高透射率 層被堆疊。換言之，背面曝光之需求係由（盡可能地）薄於該 背閘電極之該金屬層滿足，而阻力降低之需求則係由以透 明導電材料層為代表之該南透射率材料層滿足。 此外，在用以形成該操作半導體薄膜之該複晶矽半導 20 體薄膜的結晶形成過程中，具有大晶粒尺寸之複晶矽可以 透過照射一具有因時而異之連續性的能量光束形成。最終 的結晶晶粒尺寸將達數微米之厚。此^一結晶晶粒尺寸為現 存準分子雷射結晶法所能取得之結晶晶粒尺寸的10到100 倍。此外，遷移率高達300 cm2/Vs至400 cm2/Vs，此為準 12467〇9 刀子=射結日日法所能取得之遷移率的2到3倍。 因此’具有地美Si-MOSFET之特性的TFT可以藉由使 可=貫現高遷移率之操作半導體薄臈和雙閘結構結合之方 5 10 15 式完成i本發明最勒於形成於非㈣透明基板上且預期 使用於而速操作之電路。 、本發明之特定實施例_ 以下&落將詳述本發明之特定實施例。 下文所述之示範製程採用結晶法並使用一二極體泵浦 口 ^(Dpss)ir射μ做為cw(連續波）雷射。該雷射具有川 奈米之波長以及10 w之輸出。該能量光束在噪音下的輸出 不穩定度為0.1 rms %，而該輸出之因時而異的不穩定度為 i： %/hour或更少。該雷射之波長並不受限於上述數值，任 何其他可以使該非晶矽半導體薄膜結晶之波長皆可使用。 此處所使用之該非晶矽透明基板通常為NA35玻璃，但 基板材料並不受其限制，其他可使用的範例包括無鹼玻
螭、石英玻璃以及塑膠。 (第一實施例） 第1A至3D圖為概略斷面圖，依序地顯示根據本發明之 第一實施例的TFT製造方法之各個步驟。 首先，如第1A圖所示，在一玻璃基板1上，一在後續階 段將成為一緩衝餍之氧化矽薄膜2被形成具有400奈米左右 之厚度，然後一比方說負光阻被塗佈其上，再以光独刻技 術加工以形成一光阻圖案3，該光阻圖案3具有一與該背閘 電極之幾何相符的溝槽圖案3a。 12 1246709 其次，如第1B圖所示，該氧切薄膜2之表面部分在該 光阻圖案3之光罩下以RIE蝕刻，以形成一深達ι〇〇奈米左右 之與該氧化石夕薄膜2中之該溝槽圖案％相符的溝槽*。 接下來，如第1C圖所示，一金屬材料，此處為論薄膜 5 5 ’以典型的雜法被沉積以填充該溝槽枝―足以搁截該 曝光光線（此處為g線)之厚度，比方說3⑼奈米左右。 、接下來，如第1D圖所示，該Mo薄膜5以典型的化學機 械研磨法(CMP)被研磨，並同時使用該氧化石夕薄膜2做為一 制動器，以將該Mo薄膜5限制於該溝槽4中俾形成一背閘電 10 極 6 〇 接下來，如第2A圖所示，一氧化矽薄膜以典型的 PECVD製程在該背閘電極6上形成具有6〇奈米左右之厚 度，以進而形成一背閘絕緣薄膜7,並在其上進一步形成一 具有60奈米左右之厚度的非晶矽(a-Si)薄膜8。 15 接下來，如第2B圖所示，該心si薄膜8被退火以驅離其 中所含的氫，並以一具有因時而異之連續性的能量光束， 使用一連續波雷射以掃描方式照射，俾進而形成一具有大 晶粒尺寸之複㈣薄膜9。詳言之，如第所示，該複晶 矽薄膜9被形成具有一以大流線型結晶晶粒為特徵之流程 20圖案化結晶，其中該結晶晶粒之形成使得其結晶邊際從另 一耵置結晶晶粒起算並與後側之其他結晶晶粒熔合，以使 該結晶邊際與雷射掃描方向賴近平行，並使該結晶晶粒 之長軸與連接下述源極和汲極之方向幾近平行。本範例中 之結晶晶粒尺寸為數微米左右，而這是相當大的尺寸。此 13 1246709 法所能取得之結晶 一結晶晶粒尺寸為現存準分子雷射釺 晶粒尺寸的10到100倍。 镬下來 戈口罘儿圖和第5圖所亍，
Au '、 ^P-Si薄膜9被圖案 化以形成一島嶼形狀之操作半導 ’、 节北、幻#馭〇。其次，形成於 该月閘電極6上之該背閘絕緣薄膜 一 物7的-部份(圖巾未示)以 蝕刻方式被移除，以為該背閘電極6 提供内連。 心6和下奴頂閘電極之間 接下來如第2D圖所不’—氧化石夕薄膜以製程 被形成，以覆蓋該操作半導體薄膜1〇至—6〇奈米左右之厚 10度^卑進而形成-頂閘絕緣薄_。如上所述，該背閑： 緣薄膜和觸閘絕緣薄膜宜以同_絕緣材料做成。 接下來，為了使该背閘電極6和下述之頂閘電極内連， 該頂閘絕緣薄膜U之與該背閘絕緣薄膜7之業已移除部分 位於同一位置上的那一部份（圖中未示）以姓刻方式被移 15除，而如第3A圖所示，-與組成該背閘電極6之材料相同的 金屬材料，此處為Mo薄膜12，以沉積方式被形成於該頂閘 絕緣薄膜11，並具有薄至足以允許該曝光光線（此處為心線) 穿過之尽度，比方說50奈米左右。在此一製程中，該背閘 電極6和該Mo薄膜12透過上述之該背閘絕緣薄膜7和該頂 20閘絕緣薄膜11被部分移除的部分被連接。 接下來’如第3B圖所示，一比方說正光阻被塗佈於該 Mo薄膜12上，並從該玻璃基板丨那一側在該背閘電極6之光 罩下接受背部曝光。由於該曝光光線被該背閘電極6攔截但 仍可穿過該Mo薄膜12，故可形成一具有相同幾何並與該背 14 131246709 閘電極6對準之光阻圖案13。 "接下來’如第3C圖所示，該M〇薄膜12在該光阻圖案 之光罩下被刻，以形成—以自我對準方式具有與 圖案13相符之幾何的頂閘電極14。 阻 5 10 之後該光阻圖案13以灑灰等方式被移除，而如第 所示，該頂閘絕緣薄膜11在該頂閘電極Μ之光罩下被= 刻。其次’該操作半導體薄卿在該·電極14之光罩 被攙以雜質，通常為_子。紐該操作半導體薄mi(J 2分子雷射被照射以活㈣，俾形成源極和祕i5。、宜^ 思的疋，雜質之活化並不限於準奸雷射活化，其亦可 熱活化或燈泡退火方式執行。 乂
之後一 SiN被沉積至一300奈米左右之厚度以覆蓋整個 表面，俾進而形成一内層絕緣薄膜（圖中未示），接下來=進 行接觸孔、以及通常被連接至源極和汲極之金屬電極（圖中 15未示）等的形成工作。至此，該TFT便告完成。 退火溫度在該TFT的製造過程中最好設定在6〇〇它，因 為咼於600 C之溫度會導致該玻璃基板1變形。
如上所述，此一實施例在其相對簡單之組態限制下成 功地提供一種可以展現高gm(大的開啟電流）而且具有媲美 20 Si-MOSFET之特性的TFT。 (第二實施例） 第6A至8D圖為概略圖，依序地顯示根據本發明之第二 實施例的TFT製造方法之各個步驟，其中第6八至61)、第7C 以及第8A至8D圖為概略斷面圖，而第7A、7B和7D圖則為 15 1246709 概略平面圖。 比首先、如第6A圖所示，在一玻璃基板21上，一在後續 “又將成為-緩衝層之氧切薄膜22被形成具有奈米 、、旱度d後一金屬材料，此處為Mo薄膜，以沉積方 …形成厚至足以攔截該曝光光線（此處為8線)之厚度，比 兒〇示米左右，且該Mo薄膜被圖案化以進而形成一背 閘電極23。 接下來，如第6B圖所示，一氧化矽薄膜24以典型的 ecvdilm形成’以覆蓋該背閘電極”至—⑼奈米左右 之厚度。 接下來，如第6C圖所示，一非晶石夕(a_Si)薄膜25在該氧 化矽薄膜24上形成60奈米左右之厚度。 接下來’如第6D和7A圖所示，該a_si薄膜25被退火以 驅離其中所含的氫，並以_具有因時而異之連續性的能量 光束，使用一連續波雷射以掃描方式照射。 洋吕之，如第7B和7C圖所示，該a_si薄膜25在該背閘 電極23上具有一與其幾何相符之隆起部分25a，且第4圖所 不之流程圖案化結晶在該隆起部分25a形成。該流程圖案化 結晶之晶粒被形成於該背閘電極23上，而未將熔化之薄膜 韌除，即使在該隆起部分25a之階面的邊緣亦是如此。這促 成具有大複晶矽結晶晶粒之複晶矽(p_Si)薄膜26的形成。 接下來，如第7D圖所示，該p_Si薄膜26被圖案化以形 成一島嶼形狀之操作半導體薄膜27。其次，形成於該背閘 電極23上之該氧化矽薄膜24的一部份（圖中未示）以蝕刻方 16 1246709 式被移除， 内連。 以為該背閘電極23和下述之頂閘電極之間提供 按卜來’如第8a圖所示，一片 奈米左右之厚度，m Ϊ 夕薄膜被形成具有60 5 10 15 又皁進而形成一絕緣薄膜28。 了使該背閘電極23和 下末為 了負閘弘極内連，該閘絕緣薄膜 那 魏㈣膜24之業已移除部分位於同-位置上的 那一部份（圖中未示 置上的 糊方式破移除，而—與組成該背閘 電極23之材料相同的金屬材料，此處為M。薄卿，以沉積 方式被形成於該閘絕緣薄職，並具有薄至足以允許該曝 光光線(此處為g線）穿過之厚度，比方說％奈米左右。在此 製輊中’該背閘電極23和該M〇薄膜Μ透過上述之該氧化 石夕薄膜24和卿絕緣薄膜28被部分移除的部分被連接。 接下來，如第8B圖所示，一比方說正光阻被塗佈於該 Mo薄膜29上，並從該玻璃基板21那一側在該背閘電極u之 光罩下接党背部曝光。由於該曝光光線被該背閘電極23攔 截但仍可穿過該!^0薄膜29，故可形成一具有相同幾何並與 該背閘電極23對準之光阻圖案3〇。 接下來’如第8C圖所示，該Mo薄膜29在該光阻圖案30 之光罩下被蝕刻，以形成一以自我對準方式具有與該光阻 20圖案30相符之幾何的頂閘電極31。 之後該光阻圖案30以灑灰等方式被移除，而如第8〇圖 所示’該閘絕緣薄膜28在該頂閘電極31之光罩下被蝕刻。 其次’該操作半導體薄膜27在該頂閘電極31之光罩下被攙 以雜質’通常為磷離子。然後該操作半導體薄膜27以準分 17 1246709 子雷射被照射以活化填，俾在該頂閘電極31之兩側形成源 極和汲極32。宜注意的是，雜質之活化並不限於準=子= 射活化，其亦可以熱活化或燈泡退火方式執行。 田 之後-SiN被沉積至一 _奈米左右之厚度以覆蓋整個 表面，俾進而形成一内層絕緣薄膜（圖中未示），接下來則、 行接觸孔、以及通常被連接至源極和汲極之金屬電極（图中 未示）等的形成工作。至此，該TFT便告完成。 如上所述，此一實施例在其相對簡單之組態限制下成 10 功地提供一種可以展現高gm(大的開啟電流）而且具有媲美 Si-MOSFET之特性的 TFT。 、 在第一和第二貫施例中，頂閘電極可形成期望厚度， 其中複數個Mo薄膜透過執行數次下列步驟至之方式 被堆疊。 15 在步驟（1)中，一位於該操作半導體薄膜27上且由同一 金屬材料形成小於該背閘電極23之厚度的“0薄膜，在該氧 化矽薄膜24被設置於其中間之時，以沉積方式被形成。 在步驟(2)中，一比方說正光阻被塗佈於該^^薄膜上， 並從該玻璃基板21那一側在該背閘電極23之光罩下接受背 20 邛曝光，進而形成一具有相同幾何並與該背閘電極23對準 之光阻圖案。 在步驟（3)中，該Mo薄膜在該光阻圖案之光罩下被蝕 刻。 (第三實施例） 第9A至11D圖為概略斷面圖，依序地顯示根據本發明 18 1246709 之第三實施例的TFT製造方 便，與出現於第-實施例者個步驟。凊、/主意，為求方 參照數字。 目呼應之構件將具有相同的 首先，如第9A圖所示， 段將成為-緩衝層之氧彳w玻板1上，—在後續階 •然後-比心::::：r4。。奈… 被主佈其上，再以先姓刻枯 術加工以形成-光阻圖案3,該光阻圖案
電極之幾何相符的溝槽圖案^ W 10 15 其如第糊所示，該氧切咖之表面部分在該 光阻圖案3之先罩下峨_，以形成—深達⑽奈米左右 之與該氧化㈣膜2中之該溝槽_3a相符的溝槽4。 接下來，如弟9C圖所示，—金屬材料，此處為Mo薄膜 5，以典型的魏法被沉積以填充該溝槽4至1以攔截該 曝光光線（此處為g線)之厚度，比方說_奈米左右。 接下來’如第9D_^，該Mg薄膜⑽典型的化學機 械研磨法(CMP)被研磨，並同時使用該氧切薄膜2做為- 制動器’以將該Mo薄膜5限制於該溝槽4中俾形成一背閉電 極6 〇 接下來，如第10A圖所示，一氧化石夕薄膜以典型的 PECVD製程在該背閘電極6上形成具有6〇奈米左右之厚 度，以進而形成一背閘絕緣薄膜7，並在其上進一步形成一 具有60奈米左右之厚度的非晶矽(心义）薄膜8。 接下來，如第1〇Β圖所示，該心Si薄膜8被退火以驅離 -、中所έ的氫，並以一具有因時而異之連續性的能量光 19 1246709 束，使用一連續波雷射以掃描方式照射，俾進而形成一具 有大晶粒尺寸之複晶石夕薄膜9。詳言之，如第4圖所八 ， 晶 複晶矽薄膜9被形成具有一以大流線型結晶晶粒為特徵之 流程圖案化結晶，其中該結晶晶粒之形成使得其結晶邊際 從另-前置結晶晶粒起算並與後側之其他結晶晶粒炼合: 以使δ亥結晶邊際與雷射掃描方向μ幾近平行，並使7社 晶粒之長軸與連接下述源極和汲極之方向幾近平行::松 例中之結晶晶粒尺寸為數微米左右，而這是相^大的2 10 寸。此-結晶晶粒尺寸為現存準分子雷射結晶法=能取得 之結晶晶粒尺寸的10到100倍。 接下來，如第10C圖和第5圖所示，兮n Q•一 口吓不忒p-Si溥獏9被圖案 化以形成一島嶼形狀之操作半導體薄膜1〇。^ 人，形成於 該背閘電極6上之該背閘絕緣薄膜7的_部份（圖中未示）以 ㈣方式被移除，以為該背閘電極6和下述之頂閑電極之間 15 提供内連。 接下來，如第圖所示，-氧切薄膜以血型的 PECVD製程被形成於該背問絕緣薄膜7上，以覆㈣操 導體薄膜K)至-60奈米左右之厚度，俾進而形成一頂問奶 緣薄膜U。該背閘絕緣薄膜和該頂間絕緣薄膜宜以同 20 料做成。 接下來’為了使該㈣電極6和下述之頂閘 該頂閘絕緣薄膜11之與該背閑絕緣薄 位於同-位置上的那-部份(圖中未示㈣:方：移： 接下來，一多層頂閘電極被形成，其中—金屬層與一 20 Ϊ246709 具有高於該金屬層之光線透射率的高透射率層被堆疊。 詳言之，首先，如第11A圖所示，一與組成該背閘電極 6之材料相同的金屬材料，此處為；^〇薄膜41，以沉積方式 被形成於該頂閘絕緣薄膜11，並具有薄至足以允許該曝光 光線（此處為g線）穿過之厚度，比方說5〇奈米左右。在此一 製程中，該背閘電極6和該Mo薄膜41透過上述之該背閘絕 緣薄膜7和該頂閘絕緣薄膜u被部分移除的部分被連接。此 外，在該Mo薄賴上，一高透射率材料，通常為對該曝光 光線來說為透明之ITO薄膜42，以沉積方式被形成具有綱 奈米左右之厚度。 15 接下來，如第11B圖所示’ 一比方說正光阻被塗佈於該 I τ Ο薄膜4 2上’並攸该玻璃基板J那一側在該背閘電極6之光 罩下接受背部曝光。由於該曝光光線被該背閘電極6攔截但 仍可穿過該Mo薄膜41和該IT〇薄膜42，故可形成一具有相 同幾何並與該背閘電極6對準之光阻圖案丨3。 士接下來，如第llc圖所示，該M〇薄膜41和該ιτ〇薄膜Μ 在5亥光阻圖案13之光罩下被钮刻，以形成一以自我對準方 式具有與該光阻圖案13相符之幾何的雙層·電極… 之後該光阻圖案13以灑灰等方式被移除，而如第 '^頂閘絕緣薄膜11在該頂閘電極43(該Mo薄膜41 專膜42)之光罩下被触刻。其次，該操作半導體薄 子该頂閉電極43之光罩下被攙以雜質’通常為碟離 =後該操作铸㈣㈣辑分子雷射被照射以活化 夕牛形成源極和沒極1S。宜注意的是，雜質之活化並不 21 1246709 限於準分子雷射活化，其亦可以熱活化或燈泡退火方式執 行。 之後一 SiN被沉積至一300奈米左右之厚度以覆蓋整個 表面，俾進而形成一内層絕緣薄膜（圖中未示），接下來則進 5 行接觸孔、以及通常被連接至源極和沒極之金屬電極（圖中 未示）等的形成工作。至此，該TFT便告完成。 退火溫度在該TFT的製造過程中最好設定在6〇〇°c，因 為高於600°C之溫度會導致該玻璃基板1變形。 如上所述，此一實施例在其相對簡單之組態限制下成 10功地提供一種可以展現高gm (大的開啟電流）而且具有嫂美 Si-MOSFET之特性的 TFT。 (第四實施例） 弟12A至14D圖為概略圖，依序地顯示根據本發明之第 四實施例的TFT製造方法之各個步驟，其中第12八至121)、 15第13C以及第14A至14D圖為概略斷面圖，而第13A、13B和 13D圖則為概略平面圖。請注意，為求方便，與出現於第二 實施例者互相呼應之構件將具有相同的參照數字。 首先，如第12A圖所示，在一玻璃基板21上，一在後續 階段將成為一緩衝層之氧化矽薄膜22被形成具有4〇〇奈米 左右之厚度，然後一金屬材料，此處為“〇薄膜，以沉積方 、'皮开v成尽至足以攔截该曝光光線（此處為㊁線)之厚度，比 方說200奈米左右，且該Mo薄膜被圖案化以進而形成一背 間電極23。 接下來，如第12B圖所示，一氧化矽薄膜24以典型的 22 1246709 PECVD製程被形成，以覆蓋該背閘電極23至一6〇奈米左右 之厚度。 接下來，如第12C圖所示，一非晶矽（a_Si)薄膜25在該 氧化矽薄膜24上形成60奈米左右之厚度。 5 接下來，如第12]0和13A圖所示，該a-Si薄膜25被退火 以驅離其中所含的氫，並以一具有因時而異之連續性的能 量光束，使用一連續波雷射以掃描方式照射。 詳言之，如第13B和13C圖所示，該a-Si薄膜25在該背 閘電極23上具有一與其幾何相符之隆起部分25a，且第4圖 1〇所示之流程圖案化結晶在該隆起部分25a形成。該流程圖案 化結晶之晶粒被形成於該背閘電極23上，而未將熔化之薄 膜剝除，即使在該隆起部分25a之階面的邊緣亦是如此。這 促成具有大複晶矽結晶晶粒之複晶矽(p _ s丨）薄膜2 6的形成。 接下來，如第13D圖所示，該p_Si薄膜26被圖案化以形 15成一島嶼形狀之操作半導體薄膜27。其次，形成於該背閘 電極23上之該氧化矽薄膜24的一部份（圖中未示）以蝕刻方 式被移除，以為該背閘電極23和下述之頂閘電極之間提供 内連。 接下來，如第14A圖所示，一氧化矽薄膜被形成具有6〇 2〇不米左右之厚度，俾進而形成一絕緣薄膜28。接下來，為 了使該背問電極23和下述之頂閘電極内連，該閘絕緣薄膜 28之與該氧化矽薄膜24之業已移除部分位於同一位置上的 那一部份（圖中未示）以蝕刻方式被移除。 接下來，一多層頂閘電極被形成，其中一金屬層與一 23 1246709 具有高於該金屬層之光線透射率的高透射率層被堆疊。 洋。之’與組成該背間電極η之材料相同的金屬材 ， 料，此處為M〇薄膜44，以沉積方式被形成於該閉絕緣相 . 28 ’並具有薄至;^以允許該曝光光線(此處知線)穿過之厚 5度’比方說50奈米左右。在此一製程中，該背閑電極办 該Mo薄膜44透過上述之該氧化石夕薄膜24和該問絕緣薄膜 28被部分移除的部分被連接。此外，在該Μ。薄膜44上，— 南透射率材料，通常為對該曝光光線來說為透明之ιτ〇薄膜 45，以沉積方式被形成具有2〇〇奈米左右之厚度。 1〇 接下來’如第14Β圖所示’—比方說正光阻被塗佈於該 ΙΤΟ薄膜45上，並從該玻璃基板21那一側在該背閘電極u 之光罩下接受背部曝光。由於該曝光光線被該f閘電極23 攔截但仍可穿過該Mo薄膜44和該ΓΓΟ薄膜45，故可形成一 具有相同幾何並與該背閘電極23對準之光阻圖案3〇。 15 接下來，如第14C圖所示，該Mo薄膜44和該ΓΤΟ薄膜45 在该光阻圖案30之光罩下被蝕刻，以形成一以自我對準方 式具有與该光阻圖案30相符之幾何的雙層頂閘電極46。 之後該光阻圖案30以灑灰等方式被移除，而如第14D 圖所示，該閘絕緣薄膜28在該頂閘電極46(該Mo薄膜44和該 — 20 IT〇薄膜45)之光罩下被蝕刻。其次，該操作半導體薄膜27 · 在該頂閘電極46之光罩下被攙以雜質，通常為磷離子。然 後該操作半導體薄膜27以準分子雷射被照射以活化碟，俾 在该頂閘電極46之兩側形成源極和；:及極32。宜注意的是， 雜質之活化並不限於準分子雷射活化，其亦可以熱活化或 24 1246709 燈泡退火方式執行。 之後一 SiN被沉積至一 3 00奈米左右之厚度以覆蓋整個 表面，俾進而形成一内層絕緣薄膜（圖中未示），接下來則進 行接觸孔、以及通常被連接至源極和沒極之金屬電極（圖中 5 未示）等的形成工作。至此，該TFT便告完成。
第15和16圖分別顯示以上述方法實際製成之TFT的微 型圖和特性圖。在第16圖中，橫座標代表閘電壓(v)、 左縱座標代表汲極電流IdA、而右縱座標則代表依據^瓜決 定之頂閘式TFT的遷移率（cm2 / Vs)。吾人發現，本發明所 10做成之TFT十分優良，其遷移率高達800 cm2 / vs而其s值則 小至 100 mV / dec 〇 如上所述，此一實施例在其相對簡單之組態限制下成 功地提供一種可以展現高gm (大的開啟電流）而且具有媲美 Si-MOSFET之特性的 TFT。 ' 15 【圖式簡單說明】
第1A至1D圖為概略斷面圖，依序地顯示根據本發明之 第一實施例的TFT製造方法之各個步驟； 第2A至2D圖為概略斷面圖，依序地顯示根據本發明之 第一實施例的TFT製造方法之接續第1£>圖的各個步驟； 20 第3A至3D圖為概略斷面圖，依序地顯示根據本發明之 第一實施例的TFT製造方法之接續第2£)圖的各個步驟； 第4圖為一微型圖，顯示在連續波雷射之掃描照射下透 過結晶所獲得的流程圖案； 第5圖為一概略平面圖，顯示一操作半導體薄膜被圖案 25 1246709 化成一島嶼形狀； 第6A至6D圖為概略斷面圖，依序地顯示根據本發明之 第二實施例的TFT製造方法之各個步驟； 第7A至7D圖為概略斷面圖，依序地顯示根據本發明之 5 第二實施例的TFT製造方法之接續第6D圖的各個步驟； 第8A至8D圖為概略斷面圖，依序地顯示根據本發明之 第二實施例的TFT製造方法之接續第7D圖的各個步驟； 第9A至9D圖為概略斷面圖，依序地顯示根據本發明之 第三實施例的TFT製造方法之各個步驟； 10 第10A至10D圖為概略斷面圖，依序地顯示根據本發明 之第三實施例的TFT製造方法之接續第9D圖的各個步驟； 第11A至11D圖為概略斷面圖，依序地顯示根據本發明 之第三實施例的TFT製造方法之接續第10D圖的各個步驟； 第12A至12D圖為概略斷面圖，依序地顯示根據本發明 15 之第四實施例的TFT製造方法之各個步驟； 第13A至13D圖為概略斷面圖，依序地顯示根據本發明 之第四實施例的TFT製造方法之接續第12D圖的各個步驟； 第14A至14D圖為概略斷面圖，依序地顯示根據本發明 之第四實施例的TFT製造方法之接續第13D圖的各個步驟； 20 第15圖為一微型圖，顯示一以本發明之技術實際製成 的TFT ;以及 第16圖為以本發明之技術實際製成的該TFT之特性 圖。 26 1246709 【圖式之主要元件代表符號表】 1，21…玻璃基板 2, 22, 24···氧化矽薄膜 3, 13,30···光阻圖案 3a…溝槽圖案 4…溝槽 5, 12, 29, 41，44…Mo薄膜 6, 23…背閘電極 7···背閘絕緣薄膜 8,25〜非晶矽(&-3〇薄膜 9, 26…複晶矽薄膜 10, 27···操作半導體薄膜 11…頂閘絕緣薄膜 14,31···頂閘電極 15, 32···源極和没極 25a···隆起部分 28…絕緣薄膜 42,45—1丁0薄膜 43, 46···雙層頂閘電極 Μ…雷射掃描方向
27

Claims (1)

1246709 拾、申請專利範圍： 1· 一種半導體元件，包括： 一非晶矽透明基板； 一形成於該非晶石夕透明基板上之操作半導體薄 5 模；以及 由相同金屬材料做成之上閘電極和下閘電極，該等 電極被設置於該非晶石夕透明基板上並在設置一絕緣薄膜 於其中間之時形成於該操作半導體薄膜之上側和下側； 其中該上閘電極和該下閘電極之薄膜厚度不同。 10 2·如申請專利範圍第1項之半導體元件，其中該上閘電極 之薄膜厚度小於該下閘電極之薄膜厚度。 3· —種半導體元件，包括： 一非晶矽透明基板； 一形成於該非晶矽透明基板上之操作半導體薄 15 模；以及 一上閘電極和一下閘電極，該等電極被設置於該非 晶石夕透明基板上並在設置一絕緣薄膜於其中間之時形 成於該操作半導體薄膜之上側和下側； 其中該上閘電極包括一金屬層和一堆疊其上並具 2 0 / 有高於該金屬層之光線透射率的高透射率材料層；且 該上閘電極和該下閘電極之該金屬層係由相同金 屬材料做成但具有不同的薄膜厚度。 4·如申請專利範圍第3項之半導體元件，其中該上閘電極 之該高透射率材料層係以透明導電材料做成。 28 1246709 5. 如申請專利範圍第3項之半導體元件，其中該上閘電極 之該金屬層被形成具有比該下閘電極為薄的薄膜厚度。 6. 如申請專利範圍第5項之半導體元件，其中該上閘電極 和該下閘電極被形成具有相同的閘長度並互相對準。 5 7.如申請專利範圍第1項之半導體元件，其中該下閘電極 被掩埋於一絕緣材料中，且該操作半導體薄膜被形成平 坦狀。 8. 如申請專利範圍第1項之半導體元件，其中該操作半導 體薄膜被做成，其源極/沒極之水平低於其管道部分之 10 水平。 9. 如申請專利範圍第1項之半導體元件，其中該操作半導 體薄膜係以複晶矽做成。 10. 如申請專利範圍第9項之半導體元件，其中： 該操作半導體薄膜被形成具有一以大流線型結晶 15 晶粒為特徵之流程圖案化結晶，以及 該結晶晶粒之形成使得其結晶邊際從另一前置結 晶晶粒起鼻並與後側之其他結晶晶粒溶合’以使該結晶 邊際與雷射掃描方向幾近平行。 11. 如申請專利範圍第1項之半導體元件，其中該操作半導 20 體薄膜具有100奈米或更小的厚度。 12. —種半導體元件製造方法，包括下列步驟： 將一金屬材料沉積於一非晶矽透明基板上，以及對 該金屬材料進行加工以形成一下閘電極； 將一半導體薄膜沉積於該下閘電極上並在其中間 29 1246709 設置一絕緣薄膜，以及對該半導體薄膜加工以形成一操 作半導體薄膜；以及 以小於該下閘電極之厚度將相同金屬材料沉積於 該操作半導體薄膜上並在其中間設置一絕緣薄膜，以及 5 藉由從該非晶矽透明基板之後側使該金屬材料在該下 閘電極之光罩下曝光的方式對該金屬材料加工，以形成 一與該下閘電極對準之上閘電極。 13.—種半導體元件製造方法，包括下列步驟： 將一金屬材料沉積於一非晶矽透明基板上，以及對 10 該金屬材料進行加工以形成一下閘電極； 將一半導體薄膜沉積於該下閘電極上並在其中間 設置一絕緣薄膜，以及對該半導體薄膜加工以形成一操 作半導體薄膜；以及 以小於該下閘電極之厚度依序地沉積相同金屬材 15 料和一高於該金屬材料之光線透射率的高透射率材 料，並在其中間設置一絕緣薄膜，以及藉由從該非晶矽 透明基板之後側使該金屬材料和該高透射率材料在該 下閘電極之光罩下曝光的方式對該等材料加工，以形成 一與該下閘電極對準之上閘電極。 20 14.如申請專利範圍第13項之半導體元件製造方法，其中構 成該上閘電極之該高透射率材料層係由一透明導電材 料做成。 15.如申請專利範圍第12項之半導體元件製造方法，其中呈 非晶矽狀態之該半導體薄膜透過照射一可以產生一具 30 1246709 有因時而異之連續性的能量輸出之能量光束被結晶化。 16. 如申請專利範圍第15項之半導體元件製造方法，其中該 能量光束具有土1%或更小的輸出不穩定度。 17. 如申請專利範圍第15項之半導體元件製造方法，其中代 5 表該能量光束之因時而異的不穩定度之噪音為0.1 rms %或更小。 18. 如申請專利範圍第15項之半導體元件製造方法，其中該 能量光束係藉由半導體泵浦法以固態雷射產生。
19. 如申請專利範圍第12項之半導體元件製造方法，其中該 10 下閘電極被掩埋於一絕緣材料中，且該操作半導體薄膜 被形成平坦狀。 20. 如申請專利範圍第19項之半導體元件製造方法，其中該 下閘電極以化學機械研磨法被掩埋。 21. 如申請專利範圍第12項之半導體元件製造方法，其中該 15 操作半導體薄膜被做成，其源極/汲極之水平低於其與
該下閘電極之幾何相符的管道部分之水平。 22. 如申請專利範圍第12項之半導體元件製造方法，其中各 別製程步驟中之製程溫度被設定在600°C或更低。 23. 如申請專利範圍第12項之半導體元件製造方法，其中該 20 上閘電極以重複執行下列步驟被形成期望厚度··以小於 該下閘電極之厚度將同一金屬材料沉積於操作半導體 薄膜上並在其中間設置一絕緣薄膜，以及藉由從該非晶 矽透明基板之後側使該金屬材料在該下閘電極之光罩 下曝光的方式對該金屬材料加工。 31
TW093104947A 2003-03-20 2004-02-26 Semiconductor device and method of fabricating the same TWI246709B (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2003077435 2003-03-20
JP2003146238A JP2004343018A (ja) 2003-03-20 2003-05-23 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
TW200423207A TW200423207A (en) 2004-11-01
TWI246709B true TWI246709B (en) 2006-01-01

Family

ID=32993000

Family Applications (1)

Application Number Title Priority Date Filing Date
TW093104947A TWI246709B (en) 2003-03-20 2004-02-26 Semiconductor device and method of fabricating the same

Country Status (4)

Country Link
US (1) US6909118B2 (zh)
JP (1) JP2004343018A (zh)
KR (1) KR100769775B1 (zh)
TW (1) TWI246709B (zh)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4433405B2 (ja) 2005-01-21 2010-03-17 セイコーエプソン株式会社 半導体装置の製造方法
TWI326790B (en) * 2005-02-16 2010-07-01 Au Optronics Corp Method of fabricating a thin film transistor of a thin film transistor liquid crystal display and method of fabricating a transistor liquid crystal display
KR101209041B1 (ko) 2005-11-25 2012-12-06 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
KR100785019B1 (ko) * 2006-06-09 2007-12-11 삼성전자주식회사 하부 게이트 박막 트랜지스터 및 그 제조방법
TWI305682B (en) * 2006-08-14 2009-01-21 Au Optronics Corp Bottom substrate for liquid crystal display device and the method of making the same
JP5322408B2 (ja) * 2007-07-17 2013-10-23 株式会社半導体エネルギー研究所 半導体装置及びその作製方法
JP5264197B2 (ja) 2008-01-23 2013-08-14 キヤノン株式会社 薄膜トランジスタ
EP2086014B1 (en) * 2008-02-01 2012-12-26 Ricoh Company, Ltd. Method for producing conductive oxide-deposited substrate and MIS laminated structure
TWI529914B (zh) * 2009-08-07 2016-04-11 半導體能源研究所股份有限公司 半導體裝置和其製造方法
JP5532803B2 (ja) * 2009-09-30 2014-06-25 ソニー株式会社 半導体デバイスおよび表示装置
CN102130009B (zh) * 2010-12-01 2012-12-05 北京大学深圳研究生院 一种晶体管的制造方法
CN102122620A (zh) * 2011-01-18 2011-07-13 北京大学深圳研究生院 一种自对准薄膜晶体管的制作方法
JP2013004572A (ja) * 2011-06-13 2013-01-07 Mitsubishi Electric Corp 半導体装置の製造方法
CN103560110B (zh) * 2013-11-22 2016-02-17 京东方科技集团股份有限公司 一种阵列基板及其制备方法、显示装置
EP2887398B1 (en) * 2013-12-18 2017-09-13 Imec A bilayer graphene tunneling field effect transistor
US9455350B2 (en) * 2014-03-25 2016-09-27 National Applied Research Laboratories Transistor device structure that includes polycrystalline semiconductor thin film that has large grain size
CN104795400B (zh) * 2015-02-12 2018-10-30 合肥鑫晟光电科技有限公司 阵列基板制造方法、阵列基板和显示装置
CN106371253A (zh) * 2016-08-26 2017-02-01 武汉华星光电技术有限公司 阵列基板、液晶显示面板以及制造方法
CN107359206B (zh) * 2017-08-11 2020-11-17 东台市超品光电材料有限公司 柔性透明氧化物双栅薄膜晶体管的制备方法
WO2020154983A1 (zh) * 2019-01-30 2020-08-06 深圳市柔宇科技有限公司 薄膜晶体管及其制作方法、显示面板及显示装置
GB2587793B (en) * 2019-08-21 2023-03-22 Pragmatic Printing Ltd Electronic circuit comprising transistor and resistor

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR950026032A (ko) * 1994-02-25 1995-09-18 김광호 다결정실리콘 박막트랜지스터의 제조방법
JP3253808B2 (ja) * 1994-07-07 2002-02-04 株式会社半導体エネルギー研究所 半導体装置およびその作製方法
JPH10173192A (ja) 1996-12-09 1998-06-26 Sharp Corp 薄膜トランジスタおよびその製造方法
JP2002033481A (ja) 2000-07-14 2002-01-31 Sony Corp 薄膜半導体装置
US6737672B2 (en) 2000-08-25 2004-05-18 Fujitsu Limited Semiconductor device, manufacturing method thereof, and semiconductor manufacturing apparatus

Also Published As

Publication number Publication date
KR20040083353A (ko) 2004-10-01
JP2004343018A (ja) 2004-12-02
US20040183130A1 (en) 2004-09-23
TW200423207A (en) 2004-11-01
US6909118B2 (en) 2005-06-21
KR100769775B1 (ko) 2007-10-23

Similar Documents

Publication Publication Date Title
TWI246709B (en) Semiconductor device and method of fabricating the same
TWI248677B (en) Method of fabricating an ultra-narrow channel semiconductor device
TW517260B (en) Semiconductor device and method for its fabrication
TWI328877B (en) Array substrate
TWI344215B (en) Method of fabricating system for displaying images
TW201021158A (en) Method of transferring a laminate and method of manufacturing a semiconductor device
TW200905885A (en) Semiconductor device and manufacturing method thereof
TW201003924A (en) Thin film transistor array arrangement, organic light emitting display device having the same, and manufacturing method
TW200807125A (en) Electronic device, display device and system for displaying images and fabrication method thereof
JP2005303299A (ja) 電子素子及びその製造方法
TW200427095A (en) Thin film transistor and method for fabricating thereof
US10840380B2 (en) Active device substrate and manufacturing method thereof
TW200826293A (en) Read-only memory and method for manufacturing the same
JP2005142567A (ja) ポリシリコン膜の形成方法、その方法で形成されたポリシリコン膜を備える薄膜トランジスタおよびその製造方法
TWI244357B (en) Transistor substrate, display device, and method for manufature
TW200529163A (en) Method of crystallizing amorphous silicon with regions of different polysilicon grain size, liquid crystal display device and fabrication method thereof
TW594884B (en) Laser re-crystallization method of low temperature polysilicon thin film transistor
TWI227362B (en) Liquid crystal display manufacturing process and polysilicon layer forming process
TWI277216B (en) Pixel structure and thin film transistor and fabrication methods thereof
US7259103B2 (en) Fabrication method of polycrystalline silicon TFT
TWI326790B (en) Method of fabricating a thin film transistor of a thin film transistor liquid crystal display and method of fabricating a transistor liquid crystal display
TW589704B (en) Semiconductor device and manufacturing method for the same
JP2002175028A5 (zh)
TW200910590A (en) Method for manufacturing pixel structure
TWI306667B (en) Method of fabricating planarized poly-silicon thin film transistors

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees