TWI242401B - Electronic part producing method and electronic part - Google Patents

Electronic part producing method and electronic part Download PDF

Info

Publication number
TWI242401B
TWI242401B TW092133886A TW92133886A TWI242401B TW I242401 B TWI242401 B TW I242401B TW 092133886 A TW092133886 A TW 092133886A TW 92133886 A TW92133886 A TW 92133886A TW I242401 B TWI242401 B TW I242401B
Authority
TW
Taiwan
Prior art keywords
conductor portion
conductor
electronic component
sheet
manufacturing
Prior art date
Application number
TW092133886A
Other languages
English (en)
Other versions
TW200415977A (en
Inventor
Masashi Gotoh
Kaoru Kawasaki
Hiroshi Yamamoto
Mutsuko Nakano
Original Assignee
Tdk Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tdk Corp filed Critical Tdk Corp
Publication of TW200415977A publication Critical patent/TW200415977A/zh
Application granted granted Critical
Publication of TWI242401B publication Critical patent/TWI242401B/zh

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4611Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4614Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
    • H05K3/4617Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination characterized by laminating only or mainly similar single-sided circuit boards
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0703Plating
    • H05K2203/0733Method for plating stud vias, i.e. massive vias formed by plating the bottom of a hole without plating on the walls
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/11Treatments characterised by their effect, e.g. heating, cooling, roughening
    • H05K2203/1152Replicating the surface structure of a sacrificial layer, e.g. for roughening
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/11Treatments characterised by their effect, e.g. heating, cooling, roughening
    • H05K2203/1189Pressing leads, bumps or a die through an insulating layer
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/10Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/20Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Description

1242401 (1) 玖、發明說明 【發明所屬之技術領域】 本發明是關於一種多層構造的電子零件的製造方法及 電子零件,特別是關於一種確實地進行每一層的厚度設定 的電子零件的製造方法及電子零件。 【先前技術】 以往眾知有將配線圖案形成在絕緣層上,同時將此些 配線圖案朝厚度方向層積而作成多層構造的電子零件及印 刷配線基板。 又,形成該同構造所用的製造方法有各種提案與揭示 。第3A圖及第3B圖是表示電子零件的先前的每一各層 的製造方法的工程說明圖。 在第3 A圖中,在絕緣層1表面照射雷射而進行開孔 。又,藉由雷射加工形成孔2之後,在該孔2塡充膏,或 是藉由電鍍而在上述孔2內側形成膜或柱狀導體部者, 在第3B圖中,在事先形成的絕緣層3的表面藉由電 鍍或蝕蝕形成導體部4。藉由此些工程形成上述導體部4 之後,在該導體部4表面藉由旋塗法塗布絕緣樹脂5 (參 照專利文獻1 :日本特開平1 〇 · 2 2 6 3 6號公報)。 在其他方法中,眾知有在基板配線上,形成依導電膏 的凸塊之後,配置層間連接絕緣材與金屬層,藉由壓機將 凸塊貫通至成膜樹脂內,而將上述凸塊與金屬層導通連接 者(參照專利文獻2 :日本特開2002-137328號公報)。 1242401 (2) 又,開示藉由二氧化碳雷射等形成貫通孔,而該貫通 孔內藉由塡充含有金、銀、銅、銘等低電阻金屬粉末的膏 ,形成引洞導體者(參照專利文獻3:日本特開2002-134881號公報)。 然而在具備多層構造的電子零件,爲了達成更高密度 化及高功能化的目的,也檢討在上述電子零件內部組裝元 件等情形。在此欲在重疊於層積方向的配線圖案之間形成 受動元件等元件’則上述配線圖案間的距離成爲決定上述 元件的特性的重要要素。所以爲了穩定元件特性的目的, 期盼有確實地可控制上述配線圖案間的距離,亦即上述電 子零件各層的厚度的電子零件的製造方法。 但是在上述的第3 A圖的製造方法中,在絕緣層1利 用雷射加工進行開孔,而在孔2內側僅形成導體部,並不 是管理整體層的厚度者。 又在第3B圖的製造方法中,藉由旋塗法塗布指脂而 覆蓋導體部地覆蓋以形成絕緣樹脂,惟藉由有無導體部4 在上述絕緣樹脂層表面也產生凹凸。很難均勻地設定層整 體的厚度。 又在基板配線上形成依導電膏的凸塊之後,藉由壓機 將凸塊貫通成膜樹脂內的方法中,也未揭示控制層整體的 厚度的方法。又在日本特開2002-134881號公報中,藉由 墳充膏也僅形成引洞導體,而並不是控制層整體的厚度者 -6 - (3) 1242401 【發明內容】 本發明是著重在上述先前的缺點問題,其目的是於提 供一種在於可確實地控制層厚度的電子零件的製造方法, 及使用同製造方法所製造的電子零件。 本發明是依據在支持構件表面形成導體部之後,將該 導體部作爲止動件從該導體部推壓絕緣構件,則上述絕緣 構件的厚度是對應於導體部的高度之故,因而可形成凹凸 被抑制成最小限的具有均勻厚度的層的知識。 亦即,本發明的電子零件的製造方法,作成在支持構 件的表面上形成導體部。由該導體部上方密接絕緣片並將 上述導體部作爲止動件而加壓上述絕緣片一直到上述導體 部的高度,將上述絕緣片效仿上述導體部的高度而形成一 定厚度所構成的層的順序。 或作成在支持構件的表面上形成導體部。由該導體部 上方密接絕緣片並將上述導體部作爲止動構件而加壓上述 絕緣片一直到上述導體部的高度,將上述絕緣片效仿上述 導體部的高度之後,從上述表面上分離上述導體部與上述 絕緣片而形成一定厚度所構成的層的順序。 又更詳細地,作成在支持構件的表面上形成供電膜, 藉由將該供電膜作爲電極的電鍍施工法以形成導體部,由 該導體部上方密接絕緣片並將上述導體部作爲止動件而加 壓上述絕緣片一直到上述導體部的高度,將上述絕緣片效 仿上述導體部的高度之後,從上述表面上分離上述導體部 與上述絕緣片之同時除去上述供電膜,而形成一定厚度所 1242401 (5) 上述導體部抵接的時候就停止加壓,可將上述絕緣片的厚 度效仿於上述導體的高度。又保持該狀態下硬化上述絕緣 片’則絕緣片成爲絕緣層,成爲可設定不會受到有無導體 部的均勻的層厚。 【實施方式】 以下對於本發明的電子零件的製造方法,參照圖式詳 述適用的具體實施形態。 第1A圖至第1C圖及第2A圖至第2C圖是表示說明 本發明的電子零件的製造方法所用的槪略工程說明圖。 適用本實施形態的製造方法欲形成電子零件,首先如 第1 A圖所示地準備與該電子零件可分離的支持構件1 〇, 設置成使得形成上述電子零件所用的表面1 2朝上方。如 此地設置支持構件1 0之後,如第1 B圖所示地在上述表面 12形成導體部14。又表面12,及形成於該表面12上的 零件本體的底面互相地密接的關係之故,因而當然導體部 1 4從上述表面1 2上所豎立的形態,是亦即與零件本體的 底面12從上述導體部14豎立的形態同意義。上述支持構 件10是藉由形成在上述支持構件10的表面上的電子零件 的形態,其特性被選擇。亦即,在從上述支持構件ί〇分 離下述的電子零件時,例如使用耐蝕性優異的不銹鋼板等 ,又,從上述支持構件分離上述電子零件時,換言之支持 構件作爲基體,而在該表面形成電子零件時,則在支持構 件使用絕緣構件較理想。又在表面1 2上層,形成有進行 -9· (6) 1242401 下述的電鍍作業所用的供電膜1 3。 又,導體部丨4是不僅不被限定在從表面12所豎立的 柱形狀,例如適用圖中所示地厚度不相同的配線部,及從 該配線部所豎立的柱狀導體所構成等各種形態也可以。 對於導體部1 4,例如首先在上述表面1 2形成光阻膜 (未圖示),之後藉由光蝕刻將相當於上述導體部1 4的 孔形成於光阻膜。又在光阻膜形成孔之後,在該孔進行電 鍍處理,將上述供電膜13作爲電極而藉由電解電鍍來析 出導體的金屬就可以。使用此種順序,從表面1 2大約垂 直地豎立之同時可形成其內部緊急的導體部1 4。又以上 述的配線部與柱狀導體形成有導體部1 4之際,對於此些 配線部與柱狀導體個別地進行光蝕刻就可以。 如第1 C圖所示地,在支持構件1 〇的表面1 2形成導 體部1 4之後,從導體部1 4的上方將成爲熱可塑性絕緣片 或B級狀態的熱硬化性絕緣片的成爲具有樹脂1 6的銅箔 18沿著圖中的箭號20的方向下降。又,上述樹脂16是 使用熱可塑性樹脂的聚烯氟系樹脂、液晶聚合物、聚醚酮 、聚苯撐硫化物,或是使用熱硬化性樹脂的不飽和聚酯樹 月旨、聚醯亞胺樹脂、環氧系樹脂、雙馬來酸醯亞胺三嗪樹 脂、苯醛樹脂、聚苯撐氧化物、聚乙烯苯醚等化合物較理 想。又,作爲B級片是指在中間階段停止熱硬化性樹脂的 硬化停止者之故,因而再加熱時會一度熔融,一直到完全 地硬化者。又,施加加熱時的溫度,作爲樹脂的熔融點或 軟化點以上更理想。又,在銅箔1 8中形成有樹脂1 6的相 -10- (7) 1242401 反側雖未予圖示,惟設有用以推壓具有樹脂脂6的銅箔 1 8的加壓手段,又在減壓環境下對於支持構件1 0 一面加 熱具有樹脂1 6的銅箔1 8,一面可施以推壓(所謂進行真 空下的熱壓機)。 又,朝箭號20的方向下降具有樹脂1 6的銅箔1 8, 則具有樹脂1 6的銅箔開始接觸於導體部1 4,若再進行下 降則被導體部1 4推壓的樹脂1 6朝箭號22方向移動,同 時使得上述導體部1 4進入至樹脂1 6的內部。將該狀態表 示於第2A圖。又,將上述導體部14進入至樹脂16的內 部之後,再下降具有樹脂1 6的樹脂1 8,則導體部1 4更 具進入樹脂16的內部,如第2B圖所示地上述導體部14 接觸於銅箔1 8。 如此地導體部1 4的頂點接觸於銅箔1 8,則上述導體 部1 4發揮止動件的作用而接住來自加壓手段的推壓力, 停止該加壓手段的下降。在此加壓手段是停止下降,則檢 測該狀態而判斷銅箔1 8接觸於導體部1 4者而終了下降動 作,一直到樹脂1 6硬化爲止使得導體部1 4的頂點與銅箔 1 8仍保持接觸的狀態。又使樹脂1 6硬化,該樹脂1 6成 爲圍繞導體部14的周面的絕緣層24之後,朝上方躲避.加 壓手段。然後,藉由絕緣層24除去銅箔1 8之同時切掉導 體部1 4周圍的過剩部分,又從支持構件1 〇的表面1 2分 離導體部1 4及絕緣層24,如第2C圖所示地,可將絕緣 層24的高度效力於導體部14,成爲可均勻電子零件26 的層2 8的厚度。 -11 - (8) 1242401
如上所述地,依照本發明,在支持構件的表面上形成 支持構件,由該導體部上方密接絕緣片,並將上述導體部 作爲止動件而加壓上述絕緣片一直到上述導體部的高度’ 則將上述絕緣片效力於上述導體部的高度以形成一定厚度 所構成的層,或是具備至少從零件本體的底面垂直地S上 ,同時其內部緊密地形成的導體部,及覆蓋上述導體部周 面之同時效力於上述導體部的高度的絕緣層;以上述導體 部與上述絕緣層形成一定厚度所構成的層之故,因而可抑 制凹凸而可確實地控制電子零件的層厚之同時,成爲可提 高導體部的低電阻率化及散熱效果。 【圖式簡單說明】 第1A圖、第1B圖及第1C圖是表示用以說明本實施 形態的電子零件的製造方法的槪略工程說明圖。
第2A圖、第2B圖及第2C圖是表示用以說明本實施 形態的電子零件的製造方法的槪略工程說明圖。 第3A圖及第3B圖是表示電子零件的習知的每一各 層的製造方法的工程說明圖。 【主要元件對照表】 1、3、2 4 絕緣層 2 孔 4 導電部 5 絕緣樹脂 -12- 1242401 (9) 10 支持構件 12 表面 13 供電膜 14 導體部 16 樹脂 18 銅箱 26 電子零件 28 層 -13-

Claims (1)

  1. 气峨猶你1日 修正本 一____ 拾、申請專利範圍 第9 2 1 3 ?对b號專利申請案 中文申請專利範圍修正本 民國94年3月16日修正 ^請委員明示 W年0>月[^日所堤之 修iE本有無變更容?是否准予修办Ρ 1 · 一種電子零件的製造方法,其特徵爲:在支持構件 的表面上形成導體部,由該導體部上方密接絕緣片並將上 述導體部作爲止動件而加壓上述絕緣片一直到上述導體部 的高度’將上述絕緣片效仿上述導體部的高度而形成一定 厚度所構成的層。 2 .如申請專利範圍第1項所述的電子零件的製造方法 ,其中’從上述表面上分離上述導體部與上述絕緣片而形 成一定厚度所構成的層。 3 . —種電子零件的製造方法,其特徵爲:在支持構件 的表面上形成供電膜,藉由將該供電膜作爲電極的電鍍施 工法以形成導體部,由該導體部上方密接絕緣片並將上述 導體部作爲止動件而加壓上述絕緣片一直到上述導體部的 高度,將上述絕緣片效仿上述導體部的高度之後,從上述 表面上分離上述導體部與上述絕緣片之同時除去上述供電 膜’而形成一定厚度所構成的層。 4 ·如申請專利範圍第1項至第3項中任一項所述的電 子零件的製造方法,其中,在上述絕緣片使用B級片。 5 .如申請專利範圍第1項至第3項中任一項所述的電 子零件的製造方法,其中,在上述絕緣片使用熱可塑性絕 (2) 1242401 緣片。 6 .如申請專利範_第】填至第3項中任一項所述的電 子零件的製造方法,其中,除了上述加壓之外也進行加熱 〇 7 · —種電子零件,其特徵爲具備:至少從支持構件的 表面或底面垂直地豎立,同時其內部緊密地形成的導體部 ,及覆蓋上述導體部周面之同時效仿於上述導體部的高度 的絕緣層;以上述導體部與上述絕緣層形成一定厚度所構 成的層。 8 .如申請專利範圍第7項所述的電子零件,其中,上 述導體部是藉由電鍍施工法所形成。
TW092133886A 2002-12-02 2003-12-02 Electronic part producing method and electronic part TWI242401B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002349838A JP2004186307A (ja) 2002-12-02 2002-12-02 電子部品の製造方法および、電子部品

Publications (2)

Publication Number Publication Date
TW200415977A TW200415977A (en) 2004-08-16
TWI242401B true TWI242401B (en) 2005-10-21

Family

ID=32463050

Family Applications (1)

Application Number Title Priority Date Filing Date
TW092133886A TWI242401B (en) 2002-12-02 2003-12-02 Electronic part producing method and electronic part

Country Status (4)

Country Link
US (1) US7651940B2 (zh)
JP (1) JP2004186307A (zh)
TW (1) TWI242401B (zh)
WO (1) WO2004052063A1 (zh)

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0639155B2 (ja) * 1986-02-21 1994-05-25 名幸電子工業株式会社 銅張積層板の製造方法
JP3402372B2 (ja) 1992-04-23 2003-05-06 日立化成工業株式会社 配線板の製造法
US5480048A (en) * 1992-09-04 1996-01-02 Hitachi, Ltd. Multilayer wiring board fabricating method
CA2109687A1 (en) * 1993-01-26 1995-05-23 Walter Schmidt Method for the through plating of conductor foils
US5600103A (en) * 1993-04-16 1997-02-04 Kabushiki Kaisha Toshiba Circuit devices and fabrication method of the same
JP3167840B2 (ja) 1993-04-16 2001-05-21 株式会社東芝 印刷配線板および印刷配線板の製造方法
JPH08125334A (ja) 1994-10-25 1996-05-17 Oki Electric Ind Co Ltd 多層プリント配線基板及びその製造方法
JPH08195560A (ja) 1995-01-12 1996-07-30 Oki Purintetsudo Circuit Kk プリント回路基板の製造方法
JPH1022636A (ja) 1996-07-04 1998-01-23 Oki Electric Ind Co Ltd ビルドアップ型多層プリント配線板の製造方法
US5919329A (en) * 1997-10-14 1999-07-06 Gore Enterprise Holdings, Inc. Method for assembling an integrated circuit chip package having at least one semiconductor device
JP2000013028A (ja) 1998-06-19 2000-01-14 Toshiba Corp 多層配線板の製造方法
JP3592129B2 (ja) 1999-04-15 2004-11-24 新光電気工業株式会社 多層配線基板の製造方法
JP2001028477A (ja) 1999-07-13 2001-01-30 Murata Mfg Co Ltd 金属配線の形成方法および金属配線
JP3183653B2 (ja) * 1999-08-26 2001-07-09 ソニーケミカル株式会社 フレキシブル基板
JP2001326459A (ja) 2000-05-16 2001-11-22 North:Kk 配線回路基板とその製造方法
JP2001177237A (ja) * 1999-12-14 2001-06-29 Hitachi Chem Co Ltd 層間接続に導電性突起を用いたプリント配線板の製造方法、それを用いた多層プリント配線板及びそれにより得られたプリント配線板、多層プリント配線板
JP2001284801A (ja) 2000-04-04 2001-10-12 Hitachi Chem Co Ltd 多層プリント基板の製造方法
JP4691763B2 (ja) 2000-08-25 2011-06-01 イビデン株式会社 プリント配線板の製造方法
JP4174174B2 (ja) * 2000-09-19 2008-10-29 株式会社ルネサステクノロジ 半導体装置およびその製造方法並びに半導体装置実装構造体
JP3844954B2 (ja) 2000-10-27 2006-11-15 積水化学工業株式会社 金属箔付フィルムの製造方法
JP4863032B2 (ja) 2000-11-02 2012-01-25 日立化成工業株式会社 薄板状物品の加工方法とその加工方法を用いた接続基板の製造方法と接続基板と多層配線板の製造方法と多層配線板と半導体パッケージ用基板の製造方法と半導体パッケージ用基板と半導体パッケージの製造方法と半導体パッケージ
JP2002319761A (ja) * 2001-04-23 2002-10-31 Nitto Denko Corp 配線基板の製造方法

Also Published As

Publication number Publication date
JP2004186307A (ja) 2004-07-02
WO2004052063A1 (ja) 2004-06-17
US20060057819A1 (en) 2006-03-16
TW200415977A (en) 2004-08-16
US7651940B2 (en) 2010-01-26

Similar Documents

Publication Publication Date Title
US7936061B2 (en) Semiconductor device and method of manufacturing the same
TWI466610B (zh) 封裝結構及其製作方法
TW201513761A (zh) 電路基板、電路基板的製造方法及電子機器
US20120175162A1 (en) Printed circuit board
JP2004140018A (ja) 多層基板の製造方法、多層基板、及びそれを用いたモバイル機器
JPWO2010103695A1 (ja) 部品内蔵モジュールの製造方法及び部品内蔵モジュール
EP1675445B1 (en) Method for producing semiconductor substrate
JPH08139450A (ja) 印刷配線板の製造方法
JP5047906B2 (ja) 配線基板の製造方法
JP2004079773A (ja) 多層プリント配線板及びその製造方法
KR101068466B1 (ko) 적층용 단위 기판의 제조방법과, 단위 기판을 이용한 다층 기판 및 그 제조방법
JP2015133342A (ja) 配線基板の製造方法
TWI242401B (en) Electronic part producing method and electronic part
KR100699237B1 (ko) 임베디드 인쇄회로기판 제조방법
JP2019192896A (ja) プリント回路基板の製造方法
JP3705370B2 (ja) 多層プリント配線板の製造方法
TWI376178B (en) Method for manufacturing printed circuit board
US20160338193A1 (en) Multilayer board and method of manufacturing multilayer board
TWI324788B (zh)
JP4720767B2 (ja) フレキシブル基板およびその製造方法
JP2002076577A (ja) プリント配線板及びその製造方法
JP2003209355A (ja) 配線基板の製造方法および配線基板
JP5920716B2 (ja) 部品内蔵基板の製造方法
JP2004207522A (ja) 配線基板の製造方法
JP2001345539A (ja) 埋設型配線基板の製造方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees