TWI241659B - Semiconductor device and method for manufacturing the same - Google Patents

Description

1241659 玖、發明說明： 【發明所屬之技術領域】 本發明係關於半導體裝置及其製造方法。 【先前技術】 近年來’以半導體積體# 电路構成之半導體裝置，高積 體化有很大之推虽 ς 、 寸別是 MIS(Metal Insulated

Semiconductor)型之半導體 齡、# — +日- 干夺版衣置，為了因應高積體化，不 断進仃電晶體等元件之妈&儿 _ ,, At 匕、鬲性能化，謀求更微細化 、尚性能化的成長。 ^ ’此種半導體裝置之配線形成製程中，以電w 人電水钱刻為代表之電爿I制 於半導rt 利用亦在增加中。此係由 ,,.,^ 成衣耘中，就雜質之擴散與金屬配 線材料之耐熱性而t A赦考^田曰 ° ”、、处理1上有其限制，使用電漿製 私可縮小熱處理量之故。 又’近年來，為了、台、七 、 ”、、t求尚性能化，而導入銅（Cu)配線 ’由於形成銅配線（C u^ )係使用金屬鑲嵌法，因此電漿製程 之利用更加地擴大。 旦士月J所述$聚製程不只在姓刻時，在成膜時亦被大 因此電毁製程之利用有年年增加之傾向。然而，

Ik者电漿製程利用之 θ加，因為電漿製程所導致之元件損 知亦越明顯。這部分 刀主要％為「電漿充電損害，近年來 受到非常大的注目。 千木 受到此種電漿充徒》^口中 … 乂充书扣告之半導體裝置，由於元件特性 4化’因此成為不.良口 此外，電漿充電損害問題中，特 6 1241659 別是閉極I㈣可靠性之劣化係-重大之問題。 此處’使用圖11及圖12說明電漿充電損害。圖11係 顯不習知半導體裝置之構成的構成部分截面圖，圖U⑷係 沿著構成半導體裝置之半導體基板之法線方向切斷的截面 圖’圖11(b)為沿著圖u⑷中顯示之切斷線c_c，切斷之 截面圖。 如圖11(a)所示，先前技術之半導體裝置，具備有n型 石夕基板21。在石夕基板21上，使用stI(淺溝槽隔離sha„ow

Trench Is — )法，依一定間隔，形成複數個露出在矽基 板21上的分離元件22。 在石夕基板21上之分離元件22之間，藉由形成於石夕基 板21内部之p井（p well)23、閘極絕緣膜（膜厚2·2_26、 以η+多晶矽形成之閘極電極27、及設置在矽基板2ι表層 部分之源極（η+)區域24a與汲極（24 + )區域2仆，來形成η 通道MOS電晶體。 閘極絕緣膜26與閘極電極27，係形成為相互整合， 在該等之兩側面，形成有覆蓋兩側面之側壁（Side WaU)28 。另外，35為n+區域，係具有作為其他電晶體之源極區 域或汲極區域之功能的活性區域。 此外，在矽基板21上，依序積層有用來實現多層配線 之底層間絕緣膜30與層間絕緣膜32。底層間絕緣膜3〇中 ’形成有配線3 1 a〜3 1 c。配線3 1 a〜3 1 c，係以金屬鑲嵌法 形成之銅配線（厚度5OOnm)，埋入在底層間絕緣膜％。 配線31a，係透過W(鎢）插塞29b連接於閘極電極27 1241659 之閘極電極連接用配線。此外 29a連接於n+區域25之源極 與配線3 1 c，如圖1 1 (b)所示， ，配線3 1 c，為透過w插塞 •沒極連接用配線。配線31a 形成為短栅狀。 W插塞29a與29b，係在形成於底層間絕緣膜3〇之接 觸窗中填充鎢所形成。另外’ w插塞29a係形成為連接於 區域25, W插塞携則形成為連接於閘極電極27。 係用來確保以金屬鑲嵌法實施之 配線 3 1 b CMP(chemical mechanical p〇lishing)製程中之平坦性的虛 擬配線’與配線31a相鄰形成。配、線31b，如圖n(b)所示 ，係以複數個構成，形成為正方形狀。又，配線3 U，其 全周圍被底層間絕緣膜30與層間絕緣膜32絕緣，成為電 氣浮接狀態。 < 圖12’係顯示si u所示之習知半導體裝置之層間絕 緣膜形成製程的截面圖，概念性的顯示電漿充電損害之產 生0 首先，在設有分離元件22與p井23之矽基板21上， 形成閘極絕緣膜26。其次，在閘極絕緣膜％上形成閘極 電極27，並在閘極絕緣膜26及閘極電極27之兩側面，形 成側壁28。接著，注入離子，形成n+區域乃、源極（n+) 區域24a及汲極（n+)區域24b，以形成底層間絕緣膜3〇。 接著，在底層間絕緣膜30上形成w插塞29a及 後’使用金屬鑲嵌法同時形成配線3 1 a〜3 1 c。具體來說， 在底層間絕緣膜30之待配置配線31a〜3 lb之位置形成槽 ，以埋/又此槽之方式形成銅層後，使用CMp法將多餘之 1241659 厚度研磨除去。 +接著，如圖12所示，使用電漿cVD裝置（未圖示）產 包水3 3，進行層間絕緣膜3 2之成膜。此時，配線3 i b ’ ^厨所述為電氣浮接狀態，又，由於I線3le係直接連 :方、矽基々反21 ’因此來自電漿33之充電電流即流至閘極 电極27及閘極絕緣膜26。故閘極絕緣膜％被破壞使得元 件特性劣化。 马解決此問題，”……職视平 揭不了-種在半導體基板上設置與問電極連接之保護二極 體的半導體裝置。牲见 %開千1〇一 173157號公報所揭示之半 ν體t置’產生電滎充電損害之充電電流係透過保護二極 體而釋放至設定電位。因而，施加到閘極絕緣膜之充電電 流會被抑制，而避免閘極絕緣膜之破壞。 ’、、、而由於半導體裝置之高積體化’閘極絕緣膜越來 化’其結果’閘極絕緣膜之絕緣耐壓，日漸小於保 4二極體之接合耐麼。因此，隨著閘極絕緣膜之薄膜化，、 不流到保護二極體Μ漏至閉極電極之充電電流變大。 “其結果，保護二極體之電浆充電損害之抑制效 者間極絕緣膜之薄膜化而變小，儘管設置了保護 - 亦會因電漿充電損害造成元件特性劣化。 -， 糾此外，在开/成有保護二極體之半導體基板上實施電將 製程時’有時也會產生下述問題。以下，使用_ 13 : 爾前技術之半導體裝置之製造方法，一邊說明此問= 1241659 有其限制。 【發明内容】 “本毛明之帛丨目#，係提供一種解決上述問題，能在 電浆製程中抑制電漿充電損害之半導體裝置及其製造方法 〇 為達成上述第1目的，本發明之第丨半導體裝置，具 有半‘體基板，設在該半導體基板上之閘極絕緣膜，設在 ^閘極絕緣膜上之閘極電極，覆蓋㈣極絕緣膜與該間極 电極之絶緣層，以及設在該絕緣層之配線，其特徵在於： 該配線，包含電氣連接於該閘極電極之閘極電極用配線、 與虛擬配線；該虛擬配線，係電氣連接於形成在該半導體 基板上之活性區域。 ^根據上述本發明之第1半導體裝置，虛擬配線與形成 與矽基板上之活性區域電氣性連接。因此，電漿之充電電 飢，不會流到閘極電極用配線，而流到虛擬配線。此外， 虛擬配線所連接之活性區域，並非構成上述特開平⑺一 173157號公報所揭示之保護二極體構成。因此，根據本發 明之半導體裝置，即使閘極絕緣膜更進一步地薄膜化，： T以抑制充電電流戌漏至閘極電極用配線。 /、人為達成上述弟1目的之本發明第1半導體裝置 之製造方法，其特徵在於，包含：（幻在半導體基板上，至 少形成閘極絕緣膜及閘極電極之積層體、與活性區域的製 私，（b)在该半導體基板上，形成覆蓋該積層體與該活性區 域之第1絕緣膜的製程；（c)在該帛"邑緣層，同時設與該 13 1241659 閘極電極電氣連接之閘極電極專用配線，及與該活性區域 電氣連接之虛擬配線的製程；（d)在該第丨絕緣層上，藉i 電漿製程，形成第2絕緣膜的製程。 根據上述本發明之第丨半導體裝置之製造方法，係在 將虛擬配線電氣連接於石夕基板上所形成之活性區域的狀能 下，進行第2絕緣膜之成膜。因此，因電浆而在第2轉 膜之成膜時所產生之充電電流，不會流到問極電極用配線 ，而流到虛擬配線。此外，虛擬配線，並非連接於上述特 開平ιο-mm號公報中所揭示之保護二極體不同，而 ::電氣連接於另一活性區域。因此，根據本發明之半導體 褒置之製造方法’即使閘極絕緣膜更進—步地薄膜化，^ 可以抑制充電電流洩漏至閘極電極用配線。 ’、 又’本發明之第2目的’係提供一種解決上述問題， 不叉電漿製程時之電場施加方向所影響，而能抑制電漿 電損害之半導體裝置與其製造方法。 7 為達成上述本發明之H 9 Η Μ 丄 弟2目的，本發明之第2半 衣置，具有半導體基板，設在該半導 、" μ 千V月豆基板上之閘極絕緣 …在該閘極絕緣膜上之閘極電極，覆蓋該 與該間極電極之絕緣層，及設在該絕緣層之配線，4= ::在該半導體基板上，形成有具二極體功能之二= :。:線1^包含有虛擬配線、及與該閘極電極咬: ’區域電氣連接之非虛擬配線；該虛擬配線之配置，係不 與將該活性區域沿該半導體基板、 層上所得到之區域重疊。 以方向投衫至該絕緣 14 Ϊ241659 若使用上述第 2丰暮驴壯取 ^月且衣置，由於與先前技術中所示 之圖13之例相較，可以御 、 θ力17射入具有二極體功能之活性 區域之紫外線區域的光量， 、 里 囚此可U大幅破壞二極體之整 流特性而增加活性區域中 ^ Χ Τ止方向之洩漏電流。因此，即使 電浆之電場施加方向為反方向，亦可以透過二極體將來自 電漿之充電電流釋放至設定電位，而能減輕電梁製程中間 極絕緣膜所受到之電應力。 “此外，為達成上述本發明之第2目的，本發明之第3 半導體裝置’具有半導體基板，設在該半導體基板上之閘 極、、巴、、彖膜，设在該閘極絕緣膜上之閘極電極，及複數個絕 、、彖層’其特徵在於：在該半導體基板上，形成有具二極體 力月b之活性區域，該複數個絕緣層中，最下層之絕緣層係 形成為覆蓋該閘極絕緣膜及該閘極電極，於該最下層之絕 緣層，設有第丨虛擬配線、及與該閘極電極或該活性區域 電氣連接之第1配線；在位於該最下層絕緣層之上層的絕 、、彖層中，配置有第2虛擬配線、及與該第丨配線電氣連接 之第2配線；該第2虛擬配線之配置，係不與將該活性區 域沿該半導體基板之法線方向投影至該第2虛擬配線所配 置之絕緣層上所得之區域重疊。 使用上述第3半導體裝置，亦與上述第2半導體裝置 门樣的 由於與先前技術所示之圖13之例相較，可增加 射入具有二極體功能之活性區域之紫外線區域的光量，因 此可大幅破壞二極體之整流特性而增加活性區域中正方向 之线漏電流。因此，上述第3半導體裝置中，亦可以減輕 15 1241659 在電漿製程中閘極絕緣膜所受到之電應力。 2半！=為ΐ成上述本發明之第2目的，本發明之第 2手¥體裝置之製造方 形成閘極絕緣膜及閘才、3 ’ *體基板上至少 家膜及㈣電極之制體、與 之活性區域的萝葙WK、+ _ ^姐刀月b 〇衣耘，（b)在該半導體基板上， ，形成覆蓋該積層《乃兮丰以r丄 电水表％ …性區域之第1絕緣膜的製程； C、Λ 絕緣層中，同時設置虛擬配線、及與該閘極電 極或該活性區域兩洛、击4 -包乳連接之非虛擬配線的製程 1絕緣層上，藉由恭將制加 y 乐 曰由电水衣私，形成第2絕緣膜的製程；農 特徵在於··在該(C)製程中，係以該虛擬配線，不與將該： f生區域亥半導體基板之法線方向投影至該絕緣層上所得 之區:㈣的方式，來形成該虛擬配線與該非虛擬配線。 …右使用上述第2半導體裝置之製造方法，在以電漿製 成第2、、邑、、彖膜日^"，與先前技術所示之目1 3之例相較 ’可增力曰口射入具有二極體功能之活性區域中之紫外線區域 的光線量。因此，# ^ ^ p 月b大巾曰破壞二極體之整流特性使而使活 ϋ區域中正方向之线漏電流增大。是以，即使因電 :之電場施加方向為反方向，亦可以透過二極體將來自電 之充宅包/爪釋放至設定電位，而能減輕在電漿製程中閘 極絕緣膜所受到之電應力來製造半導體裝置。 其次，為達成上述本發明之第2目的，本發明之第3 半導體裝置之製造方法，具有：⑷在半導體基板上至少形 成閘極絕緣膜及閘極電極之積層體、與具有二極體功能之 活性區域的製程；⑻在該半導體基板上，藉由電漿製程， 16 1241659 形成覆蓋該積層體及該活性區域之底層絕緣層的製程；⑷ 在該底層絕緣層中，同時設置第！虛擬配線、以及與該閉 ，極或該活性區域電氣連接之第〗配線的製程；⑷使用 電漿製程，在該底層絕緣層之上層形成絕緣層的製程；（e) 在以該⑷製程所得之絕緣層上，同時形成第2虛擬配線及 與該第1配線電氣連接之帛2配線的製程；其特徵在於： 在該⑷製程中’係以該第2虛擬配線，不與將該活性區域 沿該半導體基板之法線方向投影至該第2虛擬配線所配置 ，絕，層上所得之區域重疊的方式，形成該第2虛擬配線 與该第2配線。 。若使用上述第3半導體裝置之製造方法，在上述⑷製 ,中所得之絕緣層上’以電榮製程進—步形成絕緣膜時， 與先前技術中所示之圖13之例㈣，可增加射人且有二 極體功能之活性區域中之紫外線區域的光線量。因此，上 ί第3半導體裝置之製造方法’亦能大幅破壞二極體之整 々丨L特性而增加活性區域中 將制 次中正方向之洩漏電流，能在減輕電 ai ^巴，彖艇所文到之電應力的同時，製作半導體 裝置。 ，f肢 【實施方式】 上述本發明之第1半導體裝置，上述虛擬配線所連接 ^生區域’最好是不具有源極區域及汲極區域之任 能的活性區域。此時， 刀 亥半¥體基板，最好是形成有具 源極區域或；:及極區域 $之功肊的活性區域，上述配線，進— ^具有與上述具有源極區域或汲極區域之功能的活性區域 17 1241659 電氣性連接之配線。. 又，上述本發明之第1半導體裝置中，上述配線進一 步包含第2虛擬配線，上述第2虛擬配線，最好是形成在 與上述虛擬配線相鄰之位置，上述第2虛擬配線之全周圍 被上述絕緣層所絕緣。此時，上述虛擬配線係配置在與上 述間極電極用配線相鄰之位置，上述帛2虛擬配線由複數 個配線所構成，構成上述第2虛擬配線之複數個配線，係 配置成在上述虛擬配線不與上述閘極電極用配線相鄰之一 側’包圍上述虛擬配線。 又，上述本發明之第1半導體裝置中，上述配線，係 以金屬鑲嵌法形成，其被埋入上述絕緣層中，上述虛擬配 線所連接之活性區域，最好是能隔著分離元件，設置在設 有上述閘極絕緣膜之上述半導體基板區域相鄰之位置。 又’上述閘極電極用配線、上述虛擬配線、及上述第 2虛擬配線，最好是能以相同之金屬材料形成，上述金屬 材料，例如為包含銅之金屬材料。 上述本發明之第1半導體裝置之製造方法，在上述（d) 衣私中，最好是能將因該電漿製程所產生之來自電漿之充 包包流，一邊由上述虛擬配線排出，一邊形成上述第2絕 緣層。此外，上述（c)製程中，最好是使用金屬鑲嵌法來形 成上述閘極電極用配線與上述虛擬配線。 又’上述本發明之第1半導體裝置之製造方法，係在 上述（a)製程中，形成具有源極區域或汲極區域之功能的活 欧區域、與既不具有源極區域亦不具有汲極區域之功能的 18 1241659 活性區域，而在上述（C)製程中，係將上述虛擬配線連接至 上述不具有源極區域及汲極區域任一者之功能的活性區域 。再者’上述第1絕緣層最好是為了形成多層配線用之底 層間絕緣膜，而上述第2絕緣層是為了形成多層配線用之 層間絕緣膜。 又，上述本發明之第丨半導體裝置之製造方法，係在 上述（c)製私中，在與上述虛擬配線相鄰之位置，同時形成 第2虛擬配線與上述閘極電極用配線，該第2虛擬配線係 藉由上述第1絕緣層而與上述閘電極及上述活性區域絕緣 。此外’ Ji述第1絕緣層及上述第2絕緣層，最好是石夕氧 化膜或是矽氮化膜。 ^、丄处乐z牛等體裝置中，上述虛擬配線與非虛擬配線 係：立屬鑲嵌法同時形成’ i為埋入絕緣層内之狀態。此 狀恶中，上述虛擬配線與非虛擬配線最好是由同—金屬材 料形成肖別疋，上述金屬材料宜為包含銅之金屬材料。 上述第3半導體裝置中，上述第i虛擬配線與上 =係以金屬鎮嵌法同時形成，且埋入上述最下層之絕 上二’Λ一步的，設於同-絕緣層中之上述…線與 …虛擬配線，最好是能以金屬鑲嵌法同時形成，且 為埋入设置此等配線之 上m . 这、、、巴緣層内的狀態。此狀態中， 虛擬配線、上述第1配線、上述第2产擬㈣ 以及上述帛2配線，宜由H 22虛擬配線、 金屬材料以&人2 yv P 成，特別是上述 蜀刊以包含銅之金屬材料較佳。 述弟2半¥體1置之製造方法的上述⑷製程中，上 19 1241659 述虛擬配線與上述非虛擬配線係以金屬鑲嵌法形成。再者 ，上述第1絕緣層與上述第2絕緣層，宜為矽氧化膜或是 石夕氮化膜。 上述第3半導體裝置之製造方法的上述（c)製程中，上 述第1虛擬配線與上述第丨配線係以金屬鑲嵌法形成，上 述⑷製程中’上述第2虛擬配線與上述第2配線係以金屬 鑲彼法形成。特別是，上述底層絕緣層與位於上述底層絕 緣層之上層的絕緣層，宜為矽氧化膜或是矽氮化膜。 《第1實施形態》 以下’參照圖1與圖2，說明本發明第i實施形態之 半導體裝置以及半導體裝置之製造方法^先，使用圖1 說明本第1實施形態之半導體裝置之構成。 一如圖1所不’本第1實施形態中之半導體裝置，盥先 前技術之圖U所示之半導體裝置同樣的，具有η型碎基 :1 ’在矽基板1上有複數個分離元件2依一定之間隔， 露出於矽基板1。 Η ^ ’在石夕基板1上之分離元件2之間，與先前技術之 圖11所示之半導體裝置同樣

氡由形成灰11型矽基板J 1 口丨之p井（p well)3、閘極 巴緣月果6、以n+多晶矽形成之 閑極電極7、設在石夕基板1 販1之表層部分之源極（n+) 、與汲極（n + )區域4b，形成n、g、、，a ^ ❿欣11通迢MOS電晶體。 閘極絕緣膜6盘閘極雷士 之主、“ ，、閘極“史7，與先前技術之圖u所示 之+導體裝置同樣的，係來忐& 吓不 y成為彼此整合。在該等之兩側 面’形成有側壁（Side Well) 8，吵 ’將此兩側面包覆。另外，5 20 1241659 為n+區域，係具有另〜带 、 笔晶體之源極區域或汲極區域之功 能的活性區域。 又，在矽基板1上 工’與先前技術之圖1 1所示之半導體 裝置同樣的，依序積居古 曰有用來貫現多層配線之底層間絕緣 膜10與層間絕緣膜U ^ ^ 。底層間絕緣膜1 〇中，形成有配線 11a〜11c。另外，底 &居纟巴緣層10與層間絕緣層12為矽氧 化膜或是矽氮化膜。 配線 1 1 a〜1 1 c，乂么 知、以金屬鑲嵌法形成之銅配線（厚度 500腿），埋在底層間絕緣膜1〇。配線iu，係透過爾） 插基9c與閘極電;7連接之間極電極連接用配線。配線 11 c，係透過W插宾〇 土 9a與n+區域5連接之源極、汲極連 接用配線。又，本第1實施形態中，如圖1(b)所示，配線 11a與配線11c，亦形成為短柵狀。 配線1 ib，係以金屬鑲嵌法實施之CMp製程中為確保 平坦性之虛擬配線，為對半導體裝置之功能沒有貢獻之配 線此外如圖1 (b)所示，配線i lb係由複數個構成，形 成為正方形。 如前所述，本第1實施形態之半導體裝置，具與先前 技術之圖11所示之半導體裝置相同之構成，但是如以下 說明般’亦具有與先前技術之半導體相異之處。 本貫施形態中，與先前技術之圖丨丨所示之半導體裝置 不同的’不具有源極區域及汲極區域之任一功能的活性區 域區域）13，係隔著分離元件2，設置在設有閘極絕緣 膜6之矽基板1區域的相鄰位置。 21 1241659 又，虛擬配線之配線1 1 b，並非電氣浮接之狀態，而 係透過W插塞9連接於此活性區域1 3。 又，本說明書中所謂的「不具有源極區域及汲極區域 任一者之功能的活性區域」，指的是雖與源極區域及汲極 區域同樣地形成，但由於與此相鄰之閘極區域不存在，因 此稱為不具有源極區域及;:及極區域任一者之功能的區域。 又’本實施形態1中，W插塞9a〜9c，與先前技術之 圖1 1所示之W插塞29a及29c同樣的，係將鎢填充於形 成在底層間絕緣膜1 〇之接觸窗所形成。又，本實施形態1 中，於層間絕緣膜1 2，形成有作為多層配線用之配線及插 塞（皆未圖示），在層間絕緣膜丨2上亦可形成其他的複數個 層間絕緣膜。 ”人，使用圖2，說明本實施形態1之半導體裝置之 製造方法及虛擬配線之作用。又，圖2係顯示構成圖i所 不半導體裝置之層間絕緣膜的形成製程。目2巾，亦以概 念方式顯示藉由本帛i實施形態來抑制電毁充電損害的狀 態0 首先，在設有分離元件2與p井3之矽基板i上，形 成閘極絕緣膜6。；&荽，+ 0日k , 、，豕膜6接者，在閘極絕緣膜6上，形成問電極 7 ’並在閘極絕緣膜6及閘極 ^ %乜/之兩側形成側壁。 接著，例如注入As、p離子， . 丁 水形成11+區域5、源極 (η + )區域4a以及汲極（11+)區域 η々％ $ 4b，亚進—步形成活性區域 13。之後，使用電漿cVD裝置 .^ . Pa „ ^ 衣未圖不）來產生電漿，以形 成底層間纟巴緣膜1〇。此時， 方、連接於閘電極7之配線 22 1241659 又’本實施形態中’所形成之虛擬配線可以不全部連 接於活性區域13，而僅有一部份虛擬配線連接於活性區域 13。本第1實施形態中，所形成之虛擬配線與活性區域13 之連接比例，可以根據開極絕緣膜6之厚度等所謂之掣程 條件來適當地設定。 《第2實施形態》 接著，參照圖3及圖4，說明本發明第2實施形態之 半導體裝置及半導體製造方法。首先，使用圖3說明：第 2貫施形態之半導體裝置之構成。又，圖3及圖4中，與 圖1所示之符號有相同符號之部分，為與圖丨相同之物。 如圖3所示，本第2實施形態中，與第丨實施形態不 同的，配置有作為第2虛擬配線之配線丨丨d。配線丨丨d亦 係使用至屬鑲肷法，與配線1 1 a及配線1 1 b同時形成，但 配線1 1 d之全周圍，係被底層間絕緣膜丨〇與層間絕緣膜 12所絕緣，因此配線丨ld係電氣浮接之狀態。 接著，使用圖4，說明本第2實施形態之半導體裝置 之製造方法及虛擬配線之作用。圖4係本發明第2實施形 態之半導體裝置之製造方法的截面圖。又，圖4，係顯示 構成圖2之半^體裝置之層間絕緣膜的形成製程。圖4中 乂概心方式顯示本帛2貫施形態之抑制電漿充電損害之 產生的狀態。 百先，與第1實施形態同樣的，在設有分離元件2與 P井3之矽基板1上，形成閘極絕緣膜6，接著，形成閘 極電極7及側壁8。 24 1241659 藉由注入離子，形成 並進一步形成活性區 示）產生電漿，形成底 接著，與第1實施形態同樣的， 源極（n + )區域4a及汲極（n+)區域4b， 域。之後，使用電漿CVD裝置（未圖 層間絕緣膜1〇。之後，與第！實施形態同樣的，在底層間 絕緣10上形成W插塞9b及9c後，使用金屬鎮礙法㈣ 形成配線11a，1 lb以及1 Id。 接著，如圖4所示，使用 生電漿14 ’以成層間保護膜 亦與第1實施形態所示之圖2 來成膜時之充電電流，不會流 1 1 a，而會流到配線1 1 b。 電裝CVD裝置（未圖示）來產 12。此時，本第2實施形態 之情形同樣的，使用電漿i 4 向連接於閘極電極7之配線 然而，本第2實施形態與第i實施形態不同地，配線 lid係與連接於活性區域13之配線相鄰設置。因此，配線 "b’比g 1實施形態所示之情形更具有容易聚集電荷之 特性。 也就是說，根據本第2實施形態，藉由將電氣浮接狀 態之配線lid配置在與配線llb相鄰之處，而能選擇性地 使來自電焚14之充電電流流入配線i lb，其結果，流至配 線lib之充電電流多於第】實施形態所示之情形。因此， 根據本第2實施形態，能較帛1實施形態更為提高元件特 性劣化之抑制效果。 又，本第2實施形態中，如圖3(b)所示，作為第2虛 擬配線之配線nd，係由複數個配線所構成。再者，複數 個配線1 id，與連接到活性區域13之配線（虛擬配線川^ 25 1241659 相鄰形成，在配線Π b不與配線11 a(閘極電極用配線）相鄰 之一側，則配置成圍住配線丨lb。因此，可以有效率地集 中往配線lib之充電電流。 本第2實施形態中，第2虛擬配線之配線1丨d之佈局 ，並不限於圖3(b)中所示之佈局。配線nd之佈局，可以 根據CMP製程中之製程特性與虛擬配線原則等來適當地 設定。 此處，使用圖5說明上述第丨實施形態與第2實施形 態之半導體裝置及半導體裝置之製造方法的效果。圖5， 係顯示第1實施形態與第2實施形態之半導體裝置壽命的 圖。 圖5中，橫軸係表示作為可靠性壽命指標之定電壓依 時電介質崩潰測試（TDDB、Tlme Dependent

Breakdown)時之半導體裝置的壽命，縱軸係表示假定了韋 伯分布（Weibull distributlon)之累積不良率。此外，圖5中 之「先前技術之半導體裝置」，係圖丨丨中顯示之半導體 裝置。先刖技術之半導體裝置及第丨實施形態與第2實施 形悲之半導體裝置’如論任何者，其閘極絕緣膜之厚度皆 為 2.2nm 〇 由圖5可知，累積不良率相同時，先前技術之半導體 裝置(圖中「〇」）到被破壞之時間，與帛丨實施形態之半 導體裝置(圖中「□」）及第2實施形態之半導體裝置(圖中 「·」）到被破壞之時間相較，皆較短。此點，即顯示本發 明第i實施形態之半導體裳置（圖中「□」）及第2實施形 26 1241659 接著’參照圖6〜圖"兒明本發明 導體裝置及半導體製造方法。首先 H + 一 便用圖6說明本第3 貫施形態之半導體裝置之構成。 如圖6⑷所示’本實施形態3之半導體裝置，

技術中圖丨3所示之半導體裝置同樣 二J οι，在石夕基板1〇1上以既定間隔露出複數個分離元件1〇2 〇 中二1上之分離元件102之間，與先前技術 中圖13所示之半導體裝置同樣的，藉由形成於石夕基板101 内部之η井（n Well)103、閘極絕緣膜1〇6、卩p+多晶石夕护 成之間極電極1G7、設切基板1Q1之表層部分之源極 (P + )區域1〇4a與汲極（p+)區域1〇4b，形成p通道m〇s帝 晶體。 ^ _閑極絕緣膜丨06與閘極電極1G7，與先前技術中圖13 所不之半導體裝置同樣的，係形成為彼此整合，於該等之 兩側面，形成有側壁（Side We„)1〇8，將該兩側面包覆:又 在石夕基板1G1上，形成具有保護二極體功能之活性區域 (P+)l〇5 。 又，在矽基板1 〇 1上，與先前技術之圖丨3所示之半導 體裝置同樣的，形成有帛i層間絕緣膜11〇，在第j層間 絕緣膜110上，形成有帛2層間絕緣模ln。此外，在第 1層間絕緣膜110上，形成有配線112a、配線12b、以及 配線113。此外’帛i層間絕緣膜11〇及第2層間絕緣膜 111為;ε夕氧化膜或是;^夕氮化膜。 28 1241659 ⑴。因此，在使用電漿製程形成帛2層間絕緣層⑴時 ’與先前技術所示圖"之例相較’射入活性區域内 之紫外線區域之光線量變多。關於此點，將在以下說明。 使用圖7,說明本第3實施形態中半導體I置之製造 方法與虛擬配線之作用。又，圖7係顯示構成圖6所示半 導體裝置之第2層間絕緣膜j i】的形成製程。 首先’在設有分離元件1〇2盥 /、η开103之矽基板ι〇1 上，形成間極絕緣膜106。接著，在間極絕緣膜⑽上形 成閘極電極1〇7’並在閘極絕緣膜1〇6與閘極電極107之 兩側面，形成側壁108。接著 … 按者例如注入棚（Β)離子，來形 成活性區域105、源極（ρ + )區域1 A 104a及汲極（ρ+)區域1〇仙 〇 之後’使用電漿CVD裝詈（去岡一、七女 衣置（未Η不）來產生電漿，以形 成弟1層間絕緣膜11 〇。并眭 m , t 此化，因為與閘極電極107連接 之配線尚未形成’因此不會產生電漿所造成之充電電流。 、/妾者，、在作為底層間絕緣膜之第1層間絕緣110,形 成活性區域1 〇 5之一部汾兩山> 之一知路出於底面之接觸窗、活性區域 1 0 5之其他部分露出於底面& 一 艾接觸®，以及閘極電極丨 露出於底面之接觸窗。接著， 者將此寺接觸窗之内部填充鴒 來形成W插塞i09a〜 109c。 竭 之後，使用金屬鑲嵌法同卑 J吟形成配線112a、配線112h 以及配線1 1 3。具體來說，在 仕得形成底層間絕緣膜 線處形成槽。但是，構成作A _ 為虛擬配線之配線1 1 3之样， 必須佈局成不與投影區域5 " 更$ 接者，以埋沒形成於第 30 1241659 】層間絕緣膜11 〇之槽的方式 ^ $成銅層後，#用Γλπ、+ β 去多餘之厚度。 便用CMP法磨 接著，如圖7所示，使用電 電漿114，形成第2尸門4 ’ 衣置（未圖示）產生 电水丨Μ形成弟2層間絕緣膜 形態中，由於投影區域U5(來昭…：日”本… ^ /“、、θ 6)不存在虛擬配線，因 此與先别技術中所示圖13之 μ λ w n , 相較有較多之紫外線區 4之九線射入活性區域丨〇 5。 妯山、、主如、 、 因此’二極體整流特性大幅 朋/貝，在活性區域1〇5與n井 電流增大。 彳⑻之間往正方向之浅漏 Μ其結果’本第3實施形態中’即使電場施加方向為反 向’來自電黎m之充電電流亦會如圖7之箭頭所示透 過保護二極體釋放至設定電位。此外，在二極體之整流特 性大幅崩潰、電場之施加方向為正方向時，充電電流亦會 耄無問題地透過保護二極體釋放至設定電位。 >如前所述’本第3實施形態中，無論電渡製程時電場 之施加方向為何，皆能使充電電流流至保護二極體。因此 ，與先前技術相較，可以減輕閘極絕緣膜受到之電應力， 而能抑制元件特性之劣化。 接著，使用圖8及圖9說明本第3實施形態中半導體 I置以及半導體裝置之製造方法之效果。又，圖8所示之 電曰日體7L件係上述之p通道M〇s電晶體。圖8及圖9中 才κ軸表示閘極電壓、縱軸表示汲極電流。汲極電壓設定 為 1 ·2[ν] 〇 又’圖8及圖9所示之習知半導體裝置為圖1 3所示之 31 1241659 半導體裝置，在圖8芬闽 你口 《及圖9中亦顯示構成圖13所示之p 通道MOS電晶體之特性曲線。 ，由圖8及圖9可知，構成第3實施形態之半導體裝置 之电日日體7C件’與構成習知半導體裝置之電晶體元件相較 驅動此力提汁5。/。以上（第3實施形態：138ιιΑΑ^，先前 技術· 134uA/um)。此顯示，根據第3實施形態，與先前 技術相車乂 ％ 4求抑制間極絕緣膜之電聚充電損害，而提 昇元件特性。 又，本弟3實施形態中，半導體裝置亦可以有多層配 線構造。此外，例如，如先前技術之目13所示，若預測 配線層為兩層、只有在帛1層間絕緣膜成膜時電場之施加 方向為反方向0^ ’形成於第2層間絕緣膜之虛擬配線亦可 以配置在與投影區域重疊之位置。 《第4實施形態》 接著’參知、圖1 〇說明本發明第4實施形態之半導體裝 置以及半導體裝置之製造方法。又，目1〇中，與圖6所 不之相同符號之部分，係與圖6所示之物相同。 如圖10(a)及（b)所示，本實施形態4之半導體裝置中 在第1層間、、、巴緣膜Π 〇上，亦以金屬鑲嵌法設有配線 121 124及129。配線124與129，係與第3實施形態之 圖6所示配線113才目同之虛擬配線，形成為正方形。又， 配線121、配、線122及配線123，係與第3實施形態之圖6 所示配線112&及112b相同之非虛擬配線，具有與第3實 施形態相同之短栅形狀。 32 1241659 成膜時往活性區域1G5 4紫外線區域之光線被吸收的情形 。因此，與先前技術所示圖13之例相較，在第3層間絕 緣膜m成膜時射入活性輯1〇5之紫外線區域之光線量 較多’閘極絕緣膜106受到之電應力變小。 “由此，第4實施形態中，在第2層間絕緣膜⑴之成 肤時與第3層間絕緣膜128之成膜時的兩情況中，即使電 場之，加方向為反方向，在半導體裝置完成前開極絕緣膜 〇6又到之電應力之總合，小於先前技術所示圖1 3之例， 也可以說元件特性之劣化亦較小。

又’預測位於上層配繞之卜：^ A、A ^ 上形成之層間絕緣膜之形成 Τ的充電指傷，而使位於兮两Φ ^ ^ ^ % 亥配線下層之虛擬配線不與投影 。°或重豐’為形成配線需要更多非必 規定檢查，在垮峯卜曰尤杜aa 早貝〇又彳 丰… 革疋不佳的。因此，本第4實施形態之 半¥體衣置及半導體裝置制 …… 方法，特別是只有在第3 可能性高時，才有效率 $“加方向反方向或是其 此外’第3與第4實施形態，並不限定於圖6〜圖1〇 所不之例。圖6〜圖1〇所示之例中，雖 絕緣膜為2;之产日就故置配線之層間 於此一署 “乍了 §兄明’但本第4實施形態並不限 、此4配線m㈣亦可以為3層 只要將預測會產生充電 ^ 線，m ^貝切之廣間、L正下方之虛擬配 、 心成為不與投影區域重疊即可。 及為第4實施形態中，為提高⑽製程之效果，以 ，，不規則化，而將虛擬配線之形狀作成為矩形。然 34 1241659 而，本發明中，虛擬配線之形狀並沒有特別限定。 此外在貝轭形悲1〜4中，虛擬配線與活性區域之連 接、以及閘極電極連接用配線與閘極電極之連接等，係使 用W插塞。然而9本發明並不限定此例，本發明亦可以使 用Cu插塞。再者，本發明中， x ^ τ 更Γ以取代插塞而採用雙 金屬鑲嵌構造。 又’第！實施形態〜第4實施形態中，配線雖為cu 配線，但本發明並不限定於 疋乃、此本發明中，配線只要是金 屬材料所形成即可，如A1郿妗+ π 如A1配線亦可。若為Α1配線時，配 線可使用蝕刻方式形成。又， 此场合之虛擬配線，可以是 在貫施钱刻前所實施之料旦，、土士 吓貝她之U衫法中為確認位置之對準用配線 〇 置之示二據本發明之半導體裳置以及半導體裝 q : 曰由將配置在配線周圍之虛擬配線之構造 取佳化，即能抑制在以電 損傷。11 衣私衣作層間絕緣膜時的充電 谓彳努/、、"口果，可以提供宾可土 Η 方法。 ^ D 了罪性之半導體裝置及其製造 此外’根據本發明之半導w壯 造方法，亦处Τ 衣置以及半導體裝置之製 / 亦此不叉電漿製程時 制電漿充電損害。 …靶加方向之影響，而抑 【圖式簡單說明】 (一）圖式部分 第】圖，係顯示本發明竽^ — 部分構成的截面圓，圓】⑷二:：施形態之半導體裝置之 為〜者構成半導體裝置之半導 35 1241659 體基板之法線方向切斷的載面圖 示之㈣線切斷的“圖。（⑷口者圖叫所 弟2圖，係顯示本發明Μ …〜 製造方法的截面圖。 m態之半導體裝置之 第3圖，係顯示本發明笛0 一…▲ 部分構成的截面圖 ' m態之半導體裝置之 體基板之法唆# +回(a)為沿著構成半導體裝置之半導 體土扳法線方 示之::斷線B—B，切斷的截面圖。）為&者圖3⑷所 第4圖，係顯示本發明第 製造方法的截面圖。 2 一恶之半導體裝置之 弟5圖’係顯示第1實施形態與第2實施形能之丰導 體裝置壽命的圖。 灵她办恶之+導 弟6圖’係顯示太一 部分構成的截面圖，圖；二:：峨之半導體裳置之 體基板之法線方向切鼢二门 且衣直《牛導

Mb W圖’圖6(b)為沿著圖 示之切斷線D—D，切斷的截面圖。 第7圖’係顯示本發明第3實施形態之半導體裝置 製造方法的截面圖。 ^ < 第8圖，係顯示構成本發明第3實施形態之半導體裝 置之電晶體元件特性曲線的圖。 第9圖，係擴大顯示第8圖所示特性曲線之飽和區域 的圖。 第1 0圖，係顯不本發明第4實施形態之半導體裝置之 部分構成的截面圖，圖1〇⑷為沿著構成半導體裝置之半導 36 1241659 體基板之法線方向 刀畊的截面圖，圖10(b)為沿著 所示之切斷線Ε〜Ε，切辦者圖10(a) 第 11圖， 係顯示習知半導體裝置之部 ， 圖1 1⑷為:¾ 「著構成半導體裝置之半導體 切 斷的 截面圖 ，圖U(b)為沿著圖11(約所 C， 切斷 的截面1 圖。 第 12圖， 係顯示圖11所示之習知半 絕 緣膜 之形成 製程的截面圖，以概念方式: 害 之產 生。 第 13圖， 係顯示習知半導體裝置之層 製 程的 截面圖 ’圖i3(a)為沿著半導體基板 的 截面 圖，圖 1 3(b)為沿著圖13(a)所示之 斷 的截 面圖。 ( 二）元件代表符號 1 n型矽基板 2 分離元件 3 P井 4a 源極（11 + )區域 4b >及極（n + )區域 5 11+區域 6, 106 閘極絕緣膜 Ί, 107 閘極電極 8, 108 側壁 9a' 〜9c W插塞 U切斷的截面圖 圖 37 1241659 ίο 底層間絕緣膜 11 a 配線（閘極電極連接用配線） lib 配線（虛擬配線） 11c 配線（源極、汲極連接用配線） 1 Id 配線（第2虛擬配線） 12 層間絕緣膜 13 活性區域（n+區域）

101 p型矽基板 102 分離元件 103 η 井 1 04a 源極（p + )區域 104b 汲極化+ )區域 105 活性區域（p + ) 109a〜109c, 127a，127b W 插塞 110 第1層間保護膜

111 第2層間保護膜 112a，112b，121 〜123，125，126 配線（非虛擬配線） 1 13, 124, 129, 130 配線（虛擬配線） 114 電漿 115 投影區域 128 第3層間絕緣膜 38

Claims (1)

1241659 拾、申請專利範圍： 1.一種半導體裝置，具有：半導體基板，設在該半導 體基，上之閘極絕緣膜，設在該閉極絕緣膜上之閘極電極 ’覆盍該閘極絕緣膜與該閘極電極之絕緣層，以及設在該 絕緣層之配線，其特徵在於： Λ /配線&含電氣連接於該間極電極之間極電極用配 線、與虛擬配線； 4虛擬配線’係電氣連接於形成在該半導體基板上之 活性區域。 2 ·如申請專利範圍第丨項之半導體裝置，其中，該虛 擬配線所連接之活性區$，係不具有源極區域及汲極區域 功能之活性區域。 3 ·如申請專利範圍第丨項之半導體裝置，其中，該配 線進步具有第2虛擬配線，該第2虛擬配線係形成在與 該虛擬配線相鄰位置，該第2虛擬配線之全周圍係被該絕 緣層所絕緣。 4 ·如申請專利範圍第3項之半導體裝置，其中，該虛 擬配線係配置在與該閘極電極用配線相鄰位置； 5亥第2虛擬配線係由複數個配線所構成，構成該第2 虛擬配線之複數個配線，在該虛擬配線不與該閘極電極用 配線相鄰側，係配置成包圍該虛擬配線。 5 ·如申請專利範圍第1到4項之半導體裝置，其中， 該配線係以金屬鑲嵌法形成，並埋入該絕緣層中； 該虛擬配線所連接之活性區域，係隔著分離元件，設 39 1241659 在忒半導體基板上，形成有具二極體功能之活性區域 该配線，至少包含有虛擬配線、及與該閘極電極或法 性區域電氣連接之非虛擬配線； 虛擬配線之配置，係不與將該活性區域沿該半導體 基板之法線方向投影至該絕緣層上所得到之區域重疊。 17·如申請專利範圍第16項之半導體裝置，盆中，兮 虛擬配線與非虛擬配線，係使用金屬鑲嵌法同時形成: 埋入該絕緣層内。 '' 其t，言亥 18.如申請專利範圍第17項之半導體裝置 虛擬配線與非虛擬配線，係同—金屬材料形成。 其令，言亥 19 ·如申請專利範圍第18項之半導體裝置 金屬材料為包含銅之金屬材料。 一 20 · —種半導體裝置，具有·· 導I*其始μ V基板，設在該半 =體基板上之閘極絕緣膜，設在該閘極絕緣膜上之問 極，及複數個絕緣層，其特徵在於·· 在該半導體基板上，形成有具 ； 奴功旎之活性區域 該複數個絕緣層中，最下層之絕緣層俜一 閑極絕緣膜及該閘極電極，於該最下 /成為復盍該 1虛擬配線、及與該閘極電極或： 層，設有第 1配線； 域電氣連接之第 在位於該最下層絕緣層之上層的絕緣， 2虛擬配線、及與該帛i配線電氣曰 配置有第 礼連接之第2配線； 42 1241659 將該活性區域沿該半導體基板之法線方向投影至該絕緣層 上所得之區域重疊的方式，來形成該虛擬配線與該非虛擬 配線。 25 ·如申請專利範圍第24項之半導體裝置之製造方法 ’其中，該⑷製程中’係以金屬鑲嵌法形成該虛擬配線與 該非虛擬配線。 26·如申請專利範圍第24項之半導體裝置之製造方法 ’其中，該第i絕緣層與該帛2絕緣層，係石夕氧化膜或石夕 氮化膜。 27 •—種半導體裝置之製造方法，具有： (a) 在半導體基板上至少形成閘極絕緣膜及問極電極之 積層體、與具有二極體功能之活性區域的製程； (b) 在該半導體基板上，藉由電漿製程，形成覆蓋該積 層體及该活性區域之底層絕緣層的製程； ⑷在該底層絕緣層中，同時設置第}虛擬配線、以及 與該閘極電極或該活性區域電氣連接之第丨配線的製程； ⑷使用私桌製私’在該底層絕緣層之上層形成絕緣層 的製程； ⑷在以該（d)製程所得之絕緣層上，同時形成第2虛擬 配線及與該第1配線電氣連接之第2配線的製程； 其特徵在於：在該⑷製程中，係以該第2虛擬配線， 不與將該活性區域沿該半導體基板之法線方向投影至該第 2虛擬配線所配置之絕緣層上所得之區域重疊的方式，形 成該第2虛擬配線與該第2配線。 44 1241659 28 ·如申請專利範圍第27項之半導體裝置之製造方法 ，其中，該（c)製程中，係以金屬鑲嵌法形成該第1虛擬配 線與該第1配線； 在該（e)製程中，係以金屬鑲嵌法形成該第2虛擬配線 與該第2配線。 29 ·如申請專利範圍第27項之半導體裝置之製造方法 ，其中，該底層絕緣層與位於該底層絕緣層之上層的絕緣 層，係碎氧化膜或碎氮化膜。 拾壹、圖式： 如次頁

45