TWI238302B - A method and apparatus for reducing power consumption through dynamic control of supply voltage and body bias - Google Patents

A method and apparatus for reducing power consumption through dynamic control of supply voltage and body bias Download PDF

Info

Publication number
TWI238302B
TWI238302B TW092135076A TW92135076A TWI238302B TW I238302 B TWI238302 B TW I238302B TW 092135076 A TW092135076 A TW 092135076A TW 92135076 A TW92135076 A TW 92135076A TW I238302 B TWI238302 B TW I238302B
Authority
TW
Taiwan
Prior art keywords
supply voltage
body bias
item
activity factor
scope
Prior art date
Application number
TW092135076A
Other languages
English (en)
Other versions
TW200413877A (en
Inventor
James Tschanz
Yibin Ye
Liqiong Wei
Vivek De
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of TW200413877A publication Critical patent/TW200413877A/zh
Application granted granted Critical
Publication of TWI238302B publication Critical patent/TWI238302B/zh

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3296—Power saving characterised by the action undertaken by lowering the supply or operating voltage
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
    • H03K2217/0018—Special modifications or use of the back gate voltage of a FET
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Power Sources (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Continuous-Control Power Sources That Use Transistors (AREA)
  • Logic Circuits (AREA)
  • Microcomputers (AREA)

Description

1238302 玖、發明說明： L 明所屬技領域】 本發明之一實施例係有關於積體電路之領域，特別是 有關於用於降低積體電路功率消耗量的做法。 發明背景 積體電路，尤其是如微處理器的複雜積體電路功率消 耗量正變成重大的關切，此就洩漏功率消耗量為總功率消 耗量的重大百分比之目前及未來技術年代特別是真切的。 1〇 就某些習知做法而言，為應付此課題，處理器之頻率 與供應電塵依據該處理器之活動位準被變化，以降低功率 而又維持相當固定可查覺之產出。然而此做法典型上在需 要改變作業系統以預測何時需要高頻率作業。同時，持續 地改變時鐘頻率會對其設計添增複雜性。 具 15 【^^明内】 一種做法用於一積體電路裝置之功率降低。在回應於 檢測與一積體電路裝置相關之活動因子由一第一活動因子 至一第二活動因子之變化下，與該積體電路裝置相關之一 供應電壓與-本體偏壓根據該第二活動因子被調整以降低 2〇功率消耗量。就一層面而言，該供應電壓與本體偏壓被調 整以為該積體電路裝置維持一實質固定的作業頻率。 圖式簡單說明 本發明以舉例且在附圖中不為限制之方式被說明，其 中類似的元件編號表示類似的元件，且其中： 1238302 第1圖為使用供應電壓與本體偏壓之動態控制的積體 電路裝置功率降低之實施例方法的流程圖。 第2圖為一實施例之功率降低做法可有利地被施作的 一釋例性系統的方塊圖。 5 第3圖為可用於第2圖顯示之功率降低做法的釋例性檢 查表組織之呈現。 第4圖為供應電壓與本體偏壓之動態控制做法實施例 可被施作之另一實施例的釋例性系統之方塊圖。 第5圖顯示使用供應電壓與本體偏壓之動態控制做法 10 實施例的流程圖。 C實施方式3 較佳實施例之詳細說明 一種透過供應電壓與本體偏壓之動態控制用於降低功 率消耗量的方法與裝置被描述。在下列描述中，積體電路 15 裝置、電路與系統之特殊型或與/或組配就說明之目的被 描述。然而其將被了解，其他實施例可應用於積體電路裝 置、電路與系統之特殊型或與/或組配。 如此處所描述者，積體電路裝置或晶片之總功率消耗 量為活動因子之函數，其例如與在某一時間有源地實施計 20 算的晶片上單元數目或該晶片活動位準之其他指標有關。 當積體電路裝置之活動因子相當低時，較大百分比之總功 率消耗量歸因於洩漏功率，而當積體電路裝置之活動因子 相當高時，較大百分比之總功率消耗量為因電路電容之充 電與放電的交換功率消耗量。交換功率受到所論及之積體 1238302 電路的供應電壓之強烈影響，而洩漏功率受到所論及之積 體電路的電晶體之門檻電壓的強烈影響。 因而參照第1圖，就一實施例而言，在回應於方塊105 檢測在積體電路裝置相關的活動因子變化下，與該積體電 5 路裝置相關的供應電壓與本體偏壓在方塊110根據新的活 動因子動態地被調整。供應電壓與電晶體門彳監電壓（經由本 體偏壓）二者動態地被調整為新值以降低該積體電路的總 功率消耗量，而以對使用者與作業系統為有效透明的方式 維持效能（如作業頻率）。此與其他實施例之細節在下列的描 10 述中被提供。 第2圖為一描述系統200的方塊圖，其可使用依照一實 施例之供應電壓與本體偏壓的動態控制來施作功率降低。 該釋例性系統200包括一處理器205、一動態供應電壓與本 體偏壓控制器210、一電壓調節點模組(VRM)215、及一電 15 流監測器220。 就該釋例性系統200而言，處理器205可經由一個以上 的滙流排230被耦合至例如記憶體控制器、輸入輸出控制 器、一個以上之大量儲存裝置、輸入與/或輸出裝置、圖 形相關裝置與記憶體等之其他裝置。 20 一電池235亦可被包括於系統200中（第2圖中未畫出連 接）以為一些實施例提供替選的電源，特別是在系統200為 如膝上、筆記型、手持式之行動系統或其他行動或攜帶式 電腦糸統。 VRM215具有一輸出被耦合以提供供應電壓Vcc至處 1238302 理器205，其可如下面更詳細描述地依處理器205之活動因 子而定。就一實施例而言，VRM215可為能提供在所欲範圍 内具有如下面更詳細描述地所欲解析度與電流的各種供應 電壓之任何可用的電壓調節器模組。被VRM215提供之供應 5 電壓可在對匯流排217上一個以上的輸入接收控制資訊反 應下或以其他方式被變化。 一實施例之電流監測器220具有一輸入被耦合至 VRM215之一輸出以規律地監測被處理器205抽動之電流， 及具有一輸出被耦合以提供供應電壓Vcc至處理器205。電 10 流監測器220可用提供下面描述之能力的任何可用的電流 監測器被施作，包括以所欲的解析度與所欲的抽樣頻率檢 測電流中之變異。雖然電流監測器220被顯示為獨立裝置， 在某些實施例中該電流監測器220在其他實施例可被整合 至例如電壓調節器215、動態供應電壓與本體偏壓控制器 15 210、或處理器205之一内。 1、應笔壓與本體偏壓控制器21 〇如顯示地被耦合至由 電流監測器220、VRM215與處理器205。一實施例之供應電 壓與本體偏壓控制器210包括一控制單元24〇、一電壓檢查 表(LUT)245與一個以上的本體偏壓(Vb)產生器乃〇。 20 一實施例之控制單元24〇可被施作為例如一狀態機 器，其以下面描述之方式操作。一個以上的活動因子資料 儲存的255與一比較裔260可被包括作為部分之控制單元 24贼被輕合至控制單元施。就其他實施例而言，其將被 了解其他型式之單元可被包括於控制器，與/或一個 1238302 以上的單儿240，245，250，255與/或260可被提供作為部 分之不同單元(如VRM215)，與/或一不同的積體電路裝置 可為獨立的積體電路裝置。 LUT245可使用提供所描述之能力的任何型式之可程 5式記憶體被施作。例如就一實施例而言，LUT 245使用以熔 線而為可程式的唯讀記憶體結構被施作。用於提供LUT245 之其他型式的記憶體與程式做法為在各種實施例的領域 内。 本體偏壓產生器250具有一輸出被耦合以提供本體偏 10壓乂1)至處理器2〇5且能依處理器2〇5之活動因子改變Vb。就 一貝施例中’單一 Vb產生器250被提供以改變准一的N型或 P型電晶體之本體偏壓。在處理器2〇5是在互補金屬氧化物 半導體(CMOS)或包括n型與p型電晶體之處理器上被組配 之情形中’特徵化處理可被實施以決定是否要改變η型或ρ 15型電晶體之本體偏壓。就此例而言，使用此處所描述的動 態供應電壓與門檻電壓變化做法來產生最大功率節約被選 擇。 就另一實施例而言，Ν與Ρ本體偏壓產生器二者均被提 供作為Vb產生器250，使得Ν型與Ρ型電晶體二者之門檻電 2〇壓如下面描述地在處理器205上動態地被調整。就此類實施 例而言，N本體偏壓產生器提供一輸出電壓vbN，而ρ本體 偏壓產生器提供一輸出電壓VbP。在下面的描述中，就使用 η與ρ本體偏壓產生器二者之實施例而言，該等本體偏壓產 生器以實質類似的方式被了解類以的技術可被使用以控制 10 1238302 及操作多重Vb產生器。 就一實施例而言，Vb產生器250可依照提供在所欲範圍 内本體偏壓與電流位準且具有與VRM215之解析度相同或 不同之所欲解析度的任何電流已知之Vb產生器被組配及作 5 業。就一實施例而言，本體偏壓Vb例如可在回應於匯流排 252上由控制單元240所接受的控制資料下被改變。依特定 實施適合一個以上的實施例之本體偏壓產生器的例子可在 例如參照一個以上的美國專利第6，100,751，6,300,819， 6,366，156,6,411,156與6,429,726號中被描述。其他型式之 10 本體偏壓產生器可就各種實施例被使用。 繼續參照第2圖，就一實施例而言，處理器205為以在 某一時鐘頻率作業為目標之一微處理器。處理器205就大多 數的電晶體具有特定的名義供應電壓〃(^與相關的門檻電 壓Vth(或就p型電晶體為Vthip及就η型電晶體為Vthin，其中p 15 或η型電晶體被使用），其中供應電壓VcCi與門檻電壓Vthi 典型上例如用與處理器205相關之最大功率限制被決定。供 應電壓Vcq以充分的小於被用於製造處理器205之處理所 用的最大供應電壓，使得Vcc位準如下面描述地被調整而不 致超過為該處理所定的最大供應電壓。該處理之最大供應 20 電壓典型上以一般熟習本技藝者所相當習知的方式根據各 種品質與可靠度因素被決定。 雖然以例子為目的被描述之處理器205為一微處理 器，就其他實施例而言，該處理器205可為如數位信號處理 器、微控制器、埋入式處理器、圖型處理器等之不同型式 11 1238302 的處理器。其將被了解就其他實施例而言，類似的做法4 被使用為其他型式之積體電路降低功率。 其將進-步被了解其他型式之系統與/或以不同方式 被組配系統可就其他實施例被使用。 5 $見在麥照第2與5圖，處理器2G5(或其他實施例之所論 及的其他積體電路)活動因子在作業中被監測（方塊5〇5)。活 動口子如此處所用之阔係指所論及的積體電路裝置之活動 位準，其可使用任一各種做法被決定。如活動位準、活動 指標等之其他用詞可替選地被使用。 1〇 就一實施例而言，被處理器205抽動之電流被用作為處 理器205之活動因子的指標，且被電流監測器，以規律的 抽樣間隔被監測，以例如為處理器2〇5找出在活動因子之任 何、交化。被電流監測器220就每一抽樣期間被檢測之電流可 與在活動因子資料儲存器255中所儲存的先前活動因子被 15比較器260比較，以決定由最後抽樣期間起活動因子是否有 變化（方塊510)。例如若新的活動因子以預設的量與先前活 動因子有差異，一變化可被檢測。此預設的量可為使用者 與/或设计者所決定或視電流監測器220與/或比較器26〇 之解析度而定。 2〇 若活動因子中之變化被檢測，控制器210致使供應電壓 (Vcc)與電晶體門植電壓（經由本體偏壓(Vb))鑑於使功率消 耗量最佳化動態地被調整而維持效能。Vcc與vb被調整之 方式視活動因子已被提高或減少而定（方塊515)。 此處所使用的「本體偏壓」乙詞一般係指η型或p型電 12 1238302 晶體本體之偏壓。就n型電晶體而言，本體偏壓被定義為本 體電壓VbN(p基體或p井之電壓與低供應電壓（如接地）間之 差。就P型電晶體而言，本體偏壓被定義為本體電壓vbp(n 基體或η井之電麼)與正供應電慶(Vcc)間之差。所以，提高 5本體偏壓會致使任一型電晶體變得更多向前偏壓或較少逆 向偏壓而降低門榧電壓Vth，而使本體偏壓降低會致使_ 與P型電晶體之門檻電壓提高。 般而吕，就低的活動因子而言，大部分的處理器2〇5 為閒置的。在此狀悲中，實施例大部分的處理器2〇5之總功 1〇率’肖耗里是因洩漏功率所致。洩漏功率與組成處理器205之 電晶體的門檻電壓成指數相關。 因而就一實施例而言，洩漏功率在較低的活動因子可 藉由施用逆向本體偏壓提高處理器2〇5之門檻電壓而顯著 地被降低。為在實質固定的位準維持處理器2〇5之效能及確 15保處理為205在實質相同時鐘頻率（即該處理器要作業之目 標頻率）正確地作業，處理器之供應電壓Vcc亦被提高以作 為門檻電壓之效應的反作用。在此方式下，就較低活動因 子考慮處理器205功率消耗量之最大百》比浪漏功率被降 低，而該交換功率被提高。 20 對知、之下，就較咼的活動因子而言，重大部分之處理 器205有源的，使得大百比的處理器2〇5電路正在交換。就 此狀態而言，處理器205之功率消耗量被交換功率所支配。 交換門檻與供應電壓Vcc具有二次方之相關，且因而可用降 低Vcc被降低。類似地，為了在實質固定位準維持處理器 13 1238302 MLmom晶體的門播電堡藉由降低逆向本 體偏壓或藉由於用向前本體偏壓亦被降低。在此方式下， 交換功率被降低，而就較高活動因子為總功率消耗量之小 百分比的洩漏功率被提高。 由於供應電壓Vcc與本體偏壓Vb就可被定出之每一活 動因子以此方式被❹以在交換功率m力率間取捨， 其有Vce與Vb之組合會錢功率消耗量料—頻率或效能 10 15 水準實質地被最小化。此「實質地被最小化」一詞意即就 Vb產生器25〇與電壓調節器模組(VRM)215所提供之特定解 析度而言，可用的V_Vb組合广特定的1與％(或… 與比起由其他可能的Vcc與％組合所能得到的功率消 耗量位準可為處理器2〇5產生較低的功率消耗量位準。 就一實施例而言，控制器21〇藉由存取儲存在檢查表 (LUT)245中之貝料決定將被施用至Μ與％的調整。為了 決^將被儲存於LUT245之Vcc與爾，一特徵化作業可用 被貝施。此特徵化作業就—代表性的處理器可㈣實施一 次’然後該特徵化結果可被使用為所有類似的處理器規割 檢查表。該特徵化例如可就一處理器被製造的每一製造批 號的處理器在_牯宁考饰L t 特疋處理上被貫施。用於定出一代表性處 理器的其他做法可就其他實施例被使用。 徵化作業例如可涉及變化與％(或I與 ^里相關的效此以出所有可能的Vcc與Vb組合，其能符 :所从的放月匕目標（即在該所欲的頻率提供處理器挪之適 畜的作業。）然後每—類似的處、之檢查表245可被規劃 20 12383〇2 以儲存所決定Vcc與Vb值。 就貝^例而a，Vcc與Vb值（或致使VRM21S與vb產 生器250提供所欲的Vee與Vb值之碼)被I位準以上升的順 $序被儲存。可就LUT245使用之釋例性檢查表組織之舉例之 目的被顯示於第3圖。雖然僅有—行就Vb被顯示，其將被了 解就VbN#VbP二者均動態地被調整實施例而言，一額外的 仃可被提供。組織LUT245之其他做法可就各種實施例被使 用。 ι 就任一被使用之做法而言，LUT245之登入值個數依各 1〇種因子而定，包括可用的儲存空間、Vb產生器與/或VRm 之解析度、與/或其他因子。 繼續參照第2與5圖，若活動因子之降低被檢測，供應 黾壓與門棰電壓應被提高以節省功率（方塊520)。假設為了 舉例之目的，LUT245之登入值以Vcc之上升值被排序，控 15制單元240僅須嘗試在表中目前位置後的Vcc/Vb組合（即 Vcc大於目前vcc之處）。 就此例而言，處理器205之供應電壓vcc首先被 VRM215改變為LUT245所指示之值以提高處理器205之供 應電壓。一旦此改變已穩定，處理器205之本體偏壓如 20 LUT245所指示地被提高。藉由以此方式改變電壓，效能惡 化實質地被避免。 就一實施例而言，一預設期間就供應電壓（或就下面情 形為本體偏壓）之穩定化被提供。就其他實施例而言，穩定 的電壓位準使用任一各種不同相當習知之做法被檢測。 15 1238302 然後比較起先前的設定其被決定新的VCC與本體偏壓 設定是否形成較低的功率消耗量之結果方塊525。就一實施 例而言，功率消耗量是否已被降低係依據如電流產生器22〇 所檢測的被處理器Vcc抽動之電流被決定。若新的設定比先 5前的設定與Vb(或VbN與VbP)形成較低的功率消耗量之 結果，LUT245中下一個組合被施用。此過程被重複至下一 個設定導致較高的功率消耗量水準為止，先前的登入值在 此點被提供作為提供相同效能水準之可用設定的最低功率 消耗S(方塊530)。然後這些新的設定為處理器 10 提供新的作業點。 對…、之下，在方塊515若活動因子之增加被檢測，該供 應電壓與本體偏壓必須被降低以減少洩漏。再次，假設 LUT245以Vcc之上升值被排序，控制單元24〇在表245中選 擇緊鄰於该目前位置前的Vcc/Vb組合（方塊535)。在供應電 15壓與本體偏壓被降低中，本體偏壓首先被降低以降低處理 為205上之電晶體的Η檻電壓。—旦本體偏壓已穩定，該供 應電壓被改變，然後該過程如上述地進行至該組合比起被 LUT235指丨之其他可能組合可提供最低的功率為止（方塊 540與530)。 20 f尤另一實施例而t，LUT245可包括一額外的欄位以提 供-電流或活動因子值’ Vcc與外值為此就某一效目標提 供低的功率消耗量。然後在回應於檢測活動因子之變化 下，與被檢測之電流/活動因子或接近該被檢測之電流/ 活動因子的電流/活動因子相關之Vee與vb值被使用以選 16 1238302 擇將被VRM215與Vb產生器250提供之電壓。 就其他貫施例而s，上面被討論之一個以上的單元可 被正a至功率將被管理的處理器或其他型式之積體電路 上。例如參照第4圖，基本上類似於上述處理器2〇5處理器 5 405了包括一控制單元420、一檢查表LUT445與一本體偏壓 (Vb)產生為、250 ’其每一個在組配與作業類似於上面討論之 對應的單元。 就第4圖顯示之實施例而言，一電流監測器可不被提 供。代之的是，整合的控制單元42〇可由處理器4〇5上之其 1〇他電路(未晝出）接收一活動位準指示信號422。該活動位準 指示信號422例如可表示目前有源的（如被賦能）處理器4〇5 上功能單元之數目與/或處理器4〇5上的那些功能單元目 刖為有源的。就一實施例而言，活動位準指示信號422可根 據或用例如為時鐘閘之其他目的所使用的信號被提供。 15 就第4圖顯示之實施例而言，該活動位準指示信號可被 用以表示處理器4〇5之活動因子。在回應於處理器4〇5中如 該活動位準指示信號422所指示的變化之檢測下，控制^ 410致使軸理器4G5供應電壓與本體偏壓之動態調整^ 上述地降低功率。 2〇 就第4圖顯示之實施例而言，值可以類似於就第2圖中 就LUT245所描述之方式被儲存於⑶丁秘中。*而言之， 為維持貫質固定效能水準就特定活動因子被制之特定
Vcc/Vb組合亦可以類似於第2圖顯示之實施例的方式被決 定。 、 17 1238302 使用一個以上的做法，其比起習知的功率降低做法降 低整體功率消耗量，而不須改變作業系統也不致有使用者 可辨別的效能衝擊。 在前面的說明書中，本發明已參照其特定的釋例性實 5 施例被描述。然而其將被了解各種修改與變化可對其進行 而不致偏離本發明如所附之如申請專利範圍設立的較寬廣 之精神與領域。例如，雖然特定的電路模組、檢查表配置 與系統實作已被顯示，但對其他實施例而言，不同的電路 模組、檢查表配置與系統實作可被使用。因之，該說明書 10 與附圖將被視為說明性而非限制性的意義。 【圖式簡單說明3 第1圖為使用供應電壓與本體偏壓之動態控制的積體 電路裝置功率降低之實施例方法的流程圖。 第2圖為一實施例之功率降低做法可有利地被施作的 15 一釋例性系統的方塊圖。 第3圖為可用於第2圖顯示之功率降低做法的釋例性檢 查表組織之呈現。 第4圖為供應電壓與本體偏壓之動態控制做法實施例 可被施作之另一實施例的釋例性系統之方塊圖。 20 第5圖顯示使用供應電壓與本體偏壓之動態控制做法 實施例的流程圖。 18 1238302 【圖式之主要元件代表符號表】 105···方塊 260…比較器 110···方塊 405…處理器 410···控制器 415---VRM 420···控制單元 422···活動位準指示信號 445···檢查表 450—Vb產生器 505···方塊 510…方塊 515…方塊 520…方塊 525···方塊 530…方塊 535···方塊 540···方塊 200…系統 205···處理器 210···動態供應電壓與本體偏 壓控制器 215···電壓調節器模組 217···匯流排 220···電流監測器 225···其他裝置 230···匯流排 235···電池 240···控制單元 245…電壓檢查表(LUT) 250…本體偏壓產生器 252···匯流排 255···資料儲存器 19

Claims (1)

1238302
拾、申請專利範圍： 第92135076號申請案申請專利範圍修正本 94.06.01. 1· 一種用以降低功率消耗量之方法，包含： 檢測與一積體電路裝置有關之活動因子由一第一 顯示至一第二活動因子之變化；以及 根據該第二活動因子將與該積體電路裝置有關之 -供應電壓與-本體偏壓由第—供應電壓與本體偏壓 動態地調整至第二'不同的供應電壓與本體偏壓。 2.如申請專利範圍第1項所述之方法，其中： 檢測該活動因子之變化包括監測與該積體電路裝 置有關之電流。
3·如申巧專利範圍弟2項所述之方法，其中·μ測6亥$流包括監測由—供應電壓被該積體電路 抽動之電流。 15 20 4.如申請專利範圍第1項所述之方法，其中： 檢測該活動因子之變化包括監測被賦能之積體電 路裝置上的數個單元。 5·如申請專利範圍第丨項所述之方法，其中： 調整該供應電壓與本體偏壓包括維持-實質上固 定的作業頻率。
如申請專利範圍第5項所述之方法，其中·· 调整該供應電壓與本體偏壓包括存取一檢查^ _該第二活動因子來設定㈣二供應電壓與# 壓 20 1238302 7. 如申請專利範圍第6項所述之方法，其中： 若該第二活動因子高於該第一活動因子，調整該供 應電壓與本體偏壓包括降低該供應電壓與本體偏壓。 8. 如申請專利範圍第6項所述之方法，其中： 5 若該第二活動因子高於該第一活動因子，且該檢查 表以相關的供應電壓值的順序被排序，存取該檢查表包 括在該檢查表存取於該檢查表中與該第二登入值相鄰 之一第一登入值以儲存與該等第一供應電壓與本體偏 壓有關的值，該第一登入值表示比該第二登入值低之供 10 應電壓。 9. 如申請專利範圍第8項所述之方法，進一步包含： 決定被該第一登入值表示之該等供應電壓與本體 偏壓是否會降低該積體電路之功率消耗量。 10. 如申請專利範圍第6項所述之方法，其中： 15 若該第二活動因子高於該第一活動因子，調整該供 應電壓與本體偏壓包括降低該供應電壓與本體偏壓。 11. 如申請專利範圍第6項所述之方法，其中： 若該第二活動因子高於該第一活動因子，且該檢查 表以相關的供應電壓值的順序被排序，存取該檢查表包 20 括在該檢查表存取於該檢查表中與該第二登入值相鄰 之一第一登入值以儲存與該等第一供應電壓與本體偏 壓有關的值，該第一登入值表示比該第二登入值高之供 應電壓。 12. —種用以降低功率消耗量之方法，包含： 1238302 :狐 1 ’.:.Ί 檢測與以一第一頻率作業之積體電路裝置有關的 一活動因子之變化； 根據在活動因子所檢測之變化將該積體電路之一 供應電壓與一本體偏塵由一第一供應電壓與本體偏壓 動態地調整為-第二供應電壓與本體偏愚，該第二供應 電壓與本體偏壓致使該積體電路裝置繼續以該第一頻 率作業。 人 八 I3·如申請專利範圍第12項所述之方法，其中：
動態地調整該本體偏壓包括動態地調整該積體電 路裝置上之η型與ρ型電晶體二者的本體偏壓。 κ如申請專利範圍第12項所述之方法，其中： 動態地調整該本體偏塵包括動態地調整該積體電 路裝置上之ρ型與η型電晶體之一的本體偏塵。 15. 如申請專利範圍第丨2項顯示方法，進—步包含： 決定施用該第二供應電麼與本體偏墨比起該第一 供應電壓與本體偏壓是否會降低該積體電路裝置之功
率消耗量。 16. 如申請專利範圍第15項顯示方法，進一步包含： 繼續動態地調整該供應電麼與本體偏壓至一供應 電堡與本體組合被定出，其致使_體電料h 功率消耗量比起其他可用的供應電應與本體偏壓組合 被降低。 、 17·如申請專利範圍第16項所述之方法，其中： 動態地調整包含存取一檢查表。 22 1238302 94 6· 0 i 18. —種用以降低功率消耗量之裝置，包含： 一檢查表；以及 一供應電壓與本體偏壓控制單元，其用以根據與該 積體電路裝置有關的一活動因子來控制一積體電路裝 5 置之一供應電壓與本體偏壓的動態調整，該供應電壓與 本體偏壓控制早元存取該檢查表以決定對該供應電壓 與本體偏壓之調整而為該積體電路裝置維持實質上固 定的作業頻率。 19. 如申請專利範圍第18項所述之裝置，其中： 10 該供應電壓與本體偏壓控制單元包括輸入以接收 表不該積體電路之活動因子的信號。 20. 如申請專利範圍第19項所述之裝置，其中： 該供應電壓與本體偏壓控制單元包括一第一輸出 以提供一控制信號至一本體偏壓產生器與一第二輸出 15 以提供一控制信號至一電壓調節器模組。 21. 如申請專利範圍第18項所述之裝置，其中： 至少一檢查表及該供應電壓與本體偏壓控制單元 在該積體電路裝置上被提供。 22. —種用以實現功率降低效果之系統，包含： 20 一用以提供替選電源之電池； 一用以在一第一頻率作業之處理器； 一用以提供一供應電壓至該處理器之電壓調節器 模組； 一第一本體偏壓產生器，其用以提供一本體偏壓至 23 12383歴 以及 5亥處理為上之一第一組電晶體 一動態供應電壓與本體偏壓控制單元，其用以在回 應於檢測與該處理器有關之活動因子的變化下動態地 將該供應電塵與該本體偏麼由-第-供應電塵與本體 5 *定調整為致使該電I繼續以該第-頻率作業之 第二供應電壓與本體偏壓設定。 23·如申明專利範圍第22項所述之系統，進一步包含··
一電流監測器，其用以根據由該電麼調節器模組被 該電遷抽動之電流來指示與該處理器有關之活動因子。 1〇 从如申請專利範圍第22項所述之系統，其中·· 該供應電壓與本體偏廢控制單元包括輸入以接收 表示該積體電路之活動因子的信號。 25·如申請專利範圍第24項所述之系統，其中·· 該動態供應電壓與本體偏壓控制單元為要根據來 5 自該處理器之一信號來檢測與該處理器有關之活動因 子的變化。
26.如申請專利範圍第22項所述之系統，進一步包含·· -第二本體偏壓產生中該第_本體偏壓產生 器為要控制該處理器上P型與n型電晶體之一的本體偏 壓，及該第二本體偏壓產生器為要控制該處理器上P型 與η型電晶體之另一的本體偏壓，該等第一與第二本體 偏壓產生器二者均被該動態供應電壓與本體偏壓控制 單元控制。 27·如申請專利範圍第26項所述之系統，其中： 24
I2383P；： Φ jrr 該動態供應電壓與本體偏壓控制單元包括一檢查 表以儲存與促成該處理器以該第一頻率作業之供應電 壓與本體偏壓組合有關的值，該動態供應電壓與本體偏 壓控制單元為要在該檢查表中為該處理器選擇會有降 5 低功率消耗量結果之一登入值。 28.如申請專利範圍第22項所述之系統，其中：
該動態供應電壓與本體偏壓控制單元包括一檢查 表以儲存與促成該處理器以該第一頻率作業之供應電 壓與本體偏壓組合有關的值，該動態供應電壓與本體偏 10 壓控制單元為要在該檢查表中為該處理器選擇會有降 低功率消耗量結果之一登入值。
25
TW092135076A 2002-12-23 2003-12-11 A method and apparatus for reducing power consumption through dynamic control of supply voltage and body bias TWI238302B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US10/328,573 US7120804B2 (en) 2002-12-23 2002-12-23 Method and apparatus for reducing power consumption through dynamic control of supply voltage and body bias including maintaining a substantially constant operating frequency

Publications (2)

Publication Number Publication Date
TW200413877A TW200413877A (en) 2004-08-01
TWI238302B true TWI238302B (en) 2005-08-21

Family

ID=32594517

Family Applications (1)

Application Number Title Priority Date Filing Date
TW092135076A TWI238302B (en) 2002-12-23 2003-12-11 A method and apparatus for reducing power consumption through dynamic control of supply voltage and body bias

Country Status (6)

Country Link
US (1) US7120804B2 (zh)
JP (1) JP2006510121A (zh)
KR (1) KR20050085866A (zh)
AU (1) AU2003297792A1 (zh)
TW (1) TWI238302B (zh)
WO (1) WO2004061633A2 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI484315B (zh) * 2007-06-15 2015-05-11 Conversant Intellectual Property Man Inc 用於對準具有一參考相位之一參考信號與具有一回授相位之一回授信號的裝置

Families Citing this family (79)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7180322B1 (en) 2002-04-16 2007-02-20 Transmeta Corporation Closed loop feedback control of integrated circuits
US7941675B2 (en) 2002-12-31 2011-05-10 Burr James B Adaptive power control
US7886164B1 (en) 2002-11-14 2011-02-08 Nvidia Corporation Processor temperature adjustment system and method
US7882369B1 (en) 2002-11-14 2011-02-01 Nvidia Corporation Processor performance adjustment system and method
US7849332B1 (en) 2002-11-14 2010-12-07 Nvidia Corporation Processor voltage adjustment system and method
US7444524B2 (en) * 2002-12-30 2008-10-28 Intel Corporation Dynamic voltage transitions
US7228242B2 (en) 2002-12-31 2007-06-05 Transmeta Corporation Adaptive power control based on pre package characterization of integrated circuits
US7953990B2 (en) 2002-12-31 2011-05-31 Stewart Thomas E Adaptive power control based on post package characterization of integrated circuits
US7334198B2 (en) * 2002-12-31 2008-02-19 Transmeta Corporation Software controlled transistor body bias
US7205758B1 (en) * 2004-02-02 2007-04-17 Transmeta Corporation Systems and methods for adjusting threshold voltage
US7949864B1 (en) * 2002-12-31 2011-05-24 Vjekoslav Svilan Balanced adaptive body bias control
US7692477B1 (en) 2003-12-23 2010-04-06 Tien-Min Chen Precise control component for a substrate potential regulation circuit
US7129771B1 (en) 2003-12-23 2006-10-31 Transmeta Corporation Servo loop for well bias voltage source
US7649402B1 (en) 2003-12-23 2010-01-19 Tien-Min Chen Feedback-controlled body-bias voltage source
US7012461B1 (en) 2003-12-23 2006-03-14 Transmeta Corporation Stabilization component for a substrate potential regulation circuit
US7859062B1 (en) 2004-02-02 2010-12-28 Koniaris Kleanthes G Systems and methods for integrated circuits comprising multiple body biasing domains
US7816742B1 (en) 2004-09-30 2010-10-19 Koniaris Kleanthes G Systems and methods for integrated circuits comprising multiple body biasing domains
US7388260B1 (en) 2004-03-31 2008-06-17 Transmeta Corporation Structure for spanning gap in body-bias voltage routing structure
US7437580B2 (en) * 2004-05-05 2008-10-14 Qualcomm Incorporated Dynamic voltage scaling system
US7348827B2 (en) * 2004-05-19 2008-03-25 Altera Corporation Apparatus and methods for adjusting performance of programmable logic devices
US7129745B2 (en) * 2004-05-19 2006-10-31 Altera Corporation Apparatus and methods for adjusting performance of integrated circuits
JP4617721B2 (ja) * 2004-05-26 2011-01-26 ソニー株式会社 半導体装置および半導体回路の供給電圧制御方法
US7774625B1 (en) 2004-06-22 2010-08-10 Eric Chien-Li Sheng Adaptive voltage control by accessing information stored within and specific to a microprocessor
US7562233B1 (en) * 2004-06-22 2009-07-14 Transmeta Corporation Adaptive control of operating and body bias voltages
US7509504B1 (en) * 2004-09-30 2009-03-24 Transmeta Corporation Systems and methods for control of integrated circuits comprising body biasing systems
US20060119382A1 (en) * 2004-12-07 2006-06-08 Shumarayev Sergey Y Apparatus and methods for adjusting performance characteristics of programmable logic devices
US20060132218A1 (en) * 2004-12-20 2006-06-22 Tschanz James W Body biasing methods and circuits
US7739531B1 (en) 2005-03-04 2010-06-15 Nvidia Corporation Dynamic voltage scaling
US20060226863A1 (en) * 2005-03-31 2006-10-12 Narendra Siva G Method and apparatus to adjust die frequency
US7613935B2 (en) * 2005-07-29 2009-11-03 Hewlett-Packard Development Company, L.P. Power monitoring for processor module
JP2007079848A (ja) * 2005-09-13 2007-03-29 Sony Computer Entertainment Inc 電源装置およびそれを用いた電子機器
WO2007096913A1 (en) * 2006-02-24 2007-08-30 Stmicroelectronics S.R.L. Method for designing a complex integrated electronic circuit architecture
US7355437B2 (en) 2006-03-06 2008-04-08 Altera Corporation Latch-up prevention circuitry for integrated circuits with transistor body biasing
US7330049B2 (en) * 2006-03-06 2008-02-12 Altera Corporation Adjustable transistor body bias generation circuitry with latch-up prevention
US7495471B2 (en) * 2006-03-06 2009-02-24 Altera Corporation Adjustable transistor body bias circuitry
US7734941B2 (en) * 2006-08-31 2010-06-08 Ati Technologies Ulc Power management scheme employing an indicator of a current device operating configuration that requires a minimum processing power
KR100817058B1 (ko) * 2006-09-05 2008-03-27 삼성전자주식회사 룩업 테이블을 이용한 바디 바이어싱 제어회로 및 이의바디 바이어싱 제어방법
US8006164B2 (en) 2006-09-29 2011-08-23 Intel Corporation Memory cell supply voltage control based on error detection
US7812631B2 (en) * 2006-12-12 2010-10-12 Intel Corporation Sleep transistor array apparatus and method with leakage control circuitry
US20080150614A1 (en) * 2006-12-20 2008-06-26 Peter Vancorenland Method and system for dynamic supply voltage biasing of integrated circuit blocks
US7802118B1 (en) 2006-12-21 2010-09-21 Nvidia Corporation Functional block level clock-gating within a graphics processor
US7958483B1 (en) * 2006-12-21 2011-06-07 Nvidia Corporation Clock throttling based on activity-level signals
US7797561B1 (en) 2006-12-21 2010-09-14 Nvidia Corporation Automatic functional block level clock-gating
KR100862113B1 (ko) 2007-01-22 2008-10-09 삼성전자주식회사 공정 변화에 대한 정보를 이용하여 공급전압/공급주파수를제어할 수 있는 장치와 방법
JP2008187774A (ja) * 2007-01-26 2008-08-14 Fujitsu Ltd 電源装置および通信機器
JP2008187775A (ja) * 2007-01-26 2008-08-14 Fujitsu Ltd 電源装置および通信機器
JP2008187773A (ja) * 2007-01-26 2008-08-14 Fujitsu Ltd 電源装置および通信機器
JP4935379B2 (ja) * 2007-01-26 2012-05-23 富士通株式会社 電源装置および通信機器
KR100852188B1 (ko) * 2007-02-27 2008-08-13 삼성전자주식회사 동적 전압 스케일링 시스템 및 방법
US8010317B1 (en) 2007-03-01 2011-08-30 National Semiconductor Corporation System and method for providing hardware performance monitors for adaptive voltage scaling with a plurality of VT logic libraries
US7900069B2 (en) * 2007-03-29 2011-03-01 Intel Corporation Dynamic power reduction
US9134782B2 (en) 2007-05-07 2015-09-15 Nvidia Corporation Maintaining optimum voltage supply to match performance of an integrated circuit
US20090046519A1 (en) * 2007-08-15 2009-02-19 Texas Instruments Incorporated Method, device and system for configuring a static random access memory cell for improved performance
JP2009069921A (ja) * 2007-09-11 2009-04-02 Hitachi Ltd マルチプロセッサシステム
US7921312B1 (en) 2007-09-14 2011-04-05 National Semiconductor Corporation System and method for providing adaptive voltage scaling with multiple clock domains inside a single voltage domain
KR20100047315A (ko) * 2007-09-19 2010-05-07 후지쯔 가부시끼가이샤 전원 장치 및 전자 기기
US8370663B2 (en) 2008-02-11 2013-02-05 Nvidia Corporation Power management with dynamic frequency adjustments
KR100936765B1 (ko) 2008-06-02 2010-01-15 엘지전자 주식회사 동적 전력관리 프로세서의 소음저감장치 및 방법
JP5289575B2 (ja) * 2008-10-07 2013-09-11 ヒューレット−パッカード デベロップメント カンパニー エル．ピー． プロセッサ及びプロセッサに電源電圧を与える電圧変換器を有するシステムにおける電力管理
US7961034B2 (en) * 2009-02-20 2011-06-14 Oracle America, Inc. Microprocessor performance improvement by dynamic NBTI compensation through transistor forward biasing
CN102334083B (zh) * 2009-02-27 2014-09-24 惠普开发有限公司 向处理器报告电流的方法和系统
EP2409519B1 (en) 2009-03-16 2019-12-18 Nokia Solutions and Networks Oy Mobile network optimization
JP2011090577A (ja) * 2009-10-23 2011-05-06 Fujitsu Ltd 記憶装置、記憶システムおよび記憶装置起動方法
US8250395B2 (en) * 2009-11-12 2012-08-21 International Business Machines Corporation Dynamic voltage and frequency scaling (DVFS) control for simultaneous multi-threading (SMT) processors
US9256265B2 (en) 2009-12-30 2016-02-09 Nvidia Corporation Method and system for artificially and dynamically limiting the framerate of a graphics processing unit
US9830889B2 (en) 2009-12-31 2017-11-28 Nvidia Corporation Methods and system for artifically and dynamically limiting the display resolution of an application
JP5507332B2 (ja) * 2010-05-10 2014-05-28 ルネサスエレクトロニクス株式会社 半導体集積回路及びそれを備えた電圧制御装置
US8839006B2 (en) 2010-05-28 2014-09-16 Nvidia Corporation Power consumption reduction systems and methods
KR101557596B1 (ko) * 2011-07-15 2015-10-05 고쿠리쯔 다이가쿠 호징 츠쿠바 다이가쿠 과부하를 회피하는 초저소비 전력화 데이터 구동 네트워킹 처리장치
US9436250B1 (en) * 2011-12-19 2016-09-06 Altera Corporation Apparatus for improving power consumption of communication circuitry and associated methods
CN104204825B (zh) * 2012-03-30 2017-06-27 英特尔公司 动态测量处理器中的功耗
US9213381B2 (en) * 2012-05-24 2015-12-15 Ati Technologies Ulc Voltage regulator dynamically determining whether requested power transition can be supported
US20140082385A1 (en) * 2012-09-14 2014-03-20 Curtis G. Reule On demand power management for solid-state memory
US9552447B2 (en) 2015-04-24 2017-01-24 Globalfoundries Inc. Systems and methods for controlling integrated circuit chip temperature using timing closure-based adaptive frequency scaling
US10659063B2 (en) 2016-11-01 2020-05-19 Nvidia Corporation Adaptive voltage frequency scaling for optimal power efficiency
US11169841B2 (en) * 2020-03-17 2021-11-09 Internationl Business Machines Corporation Tunable power save loop for processor chips
KR20220030487A (ko) 2020-09-02 2022-03-11 삼성전자주식회사 메모리 장치 및 그것의 동작 방법
US11803201B1 (en) * 2022-05-11 2023-10-31 Stmicroelectronics S.R.L. Dynamic current scaling of a regulator
TWI811147B (zh) * 2022-11-04 2023-08-01 精英電腦股份有限公司 電腦組件的電壓配置調整方法及電腦設備

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2687710B2 (ja) * 1990-10-24 1997-12-08 日本電気株式会社 電源制御回路
JP3110262B2 (ja) * 1993-11-15 2000-11-20 松下電器産業株式会社 半導体装置及び半導体装置のオペレーティング方法
KR0169157B1 (ko) * 1993-11-29 1999-02-01 기다오까 다까시 반도체 회로 및 mos-dram
US5640573A (en) 1994-02-02 1997-06-17 Advanced Micro Devices, Inc. Power management message bus for integrated processor
US5751603A (en) * 1995-12-12 1998-05-12 Intel Corporation Asymmetrical power supply
US5953237A (en) * 1996-11-25 1999-09-14 Hewlett-Packard Company Power balancing to reduce step load
US6100751A (en) * 1997-06-20 2000-08-08 Intel Corporation Forward body biased field effect transistor providing decoupling capacitance
US6300819B1 (en) * 1997-06-20 2001-10-09 Intel Corporation Circuit including forward body bias from supply voltage and ground nodes
US6411156B1 (en) * 1997-06-20 2002-06-25 Intel Corporation Employing transistor body bias in controlling chip parameters
JP3814385B2 (ja) * 1997-10-14 2006-08-30 株式会社ルネサステクノロジ 半導体集積回路装置
US6097243A (en) * 1998-07-21 2000-08-01 International Business Machines Corporation Device and method to reduce power consumption in integrated semiconductor devices using a low power groggy mode
US6415388B1 (en) * 1998-10-30 2002-07-02 Intel Corporation Method and apparatus for power throttling in a microprocessor using a closed loop feedback system
US6484265B2 (en) * 1998-12-30 2002-11-19 Intel Corporation Software control of transistor body bias in controlling chip parameters
US6425086B1 (en) * 1999-04-30 2002-07-23 Intel Corporation Method and apparatus for dynamic power control of a low power processor
WO2000077785A1 (fr) * 1999-06-15 2000-12-21 Hitachi, Ltd. Systeme de reproduction et circuit integre
US6366156B1 (en) * 1999-11-30 2002-04-02 Intel Corporation Forward body bias voltage generation systems
US6448840B2 (en) * 1999-11-30 2002-09-10 Intel Corporation Adaptive body biasing circuit and method
US6564328B1 (en) 1999-12-23 2003-05-13 Intel Corporation Microprocessor with digital power throttle
ATE366958T1 (de) 2000-01-14 2007-08-15 Texas Instruments France Mikroprozessor mit ermässigtem stromverbrauch
JP3475237B2 (ja) * 2000-07-24 2003-12-08 東京大学長 電力制御装置及び方法並びに電力制御プログラムを記録した記録媒体
US7107471B2 (en) * 2001-03-21 2006-09-12 Apple Computer, Inc. Method and apparatus for saving power in pipelined processors
US20020138778A1 (en) * 2001-03-22 2002-09-26 Cole James R. Controlling CPU core voltage to reduce power consumption
US6429726B1 (en) * 2001-03-27 2002-08-06 Intel Corporation Robust forward body bias generation circuit with digital trimming for DC power supply variation
US6836849B2 (en) * 2001-04-05 2004-12-28 International Business Machines Corporation Method and apparatus for controlling power and performance in a multiprocessing system according to customer level operational requirements
US6967522B2 (en) * 2001-04-17 2005-11-22 Massachusetts Institute Of Technology Adaptive power supply and substrate control for ultra low power digital processors using triple well control
JP4090231B2 (ja) * 2001-11-01 2008-05-28 株式会社ルネサステクノロジ 半導体集積回路装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI484315B (zh) * 2007-06-15 2015-05-11 Conversant Intellectual Property Man Inc 用於對準具有一參考相位之一參考信號與具有一回授相位之一回授信號的裝置

Also Published As

Publication number Publication date
JP2006510121A (ja) 2006-03-23
US7120804B2 (en) 2006-10-10
US20040123170A1 (en) 2004-06-24
WO2004061633A2 (en) 2004-07-22
WO2004061633A3 (en) 2005-04-14
TW200413877A (en) 2004-08-01
AU2003297792A1 (en) 2004-07-29
KR20050085866A (ko) 2005-08-29

Similar Documents

Publication Publication Date Title
TWI238302B (en) A method and apparatus for reducing power consumption through dynamic control of supply voltage and body bias
US7049797B2 (en) Semiconductor integrated circuit device
US9841805B2 (en) Power management circuit and electronic device employing the same
US7550948B2 (en) Modulation charging circuitry for battery charging using a power source providing different levels of current
US7917772B1 (en) Dynamic chip control
US8458496B2 (en) Systems and methods for control of integrated circuits comprising body biasing systems
US7437580B2 (en) Dynamic voltage scaling system
US9471140B2 (en) Valid context status retention in processor power mode management
EP3139244B1 (en) Power-control devices
JP2008545120A (ja) 最小作動電圧を判定するための自己試験回路
US20070192643A1 (en) Power saving system and method for devices based on universal serial bus
KR20090087021A (ko) 동적 및 적합한 전력 제어를 위한 스피드 비닝
KR20140060137A (ko) 반도체 집적 회로 및 그것의 동작 방법, 반도체 집적 회로의 타이밍 검증 방법 및 테스트 방법
JP2022175280A (ja) 情報処理装置および情報処理装置の制御方法
JP2010033553A (ja) 電力低減装置および方法
TWI331335B (en) Semiconductor device and the related semiconductor memory module and signal adjustment method
JP2006319316A (ja) 複数の機能を制御するための単一ピン
CN113031752A (zh) 芯片电压调节方法、性能测试方法、装置及电子设备
CN111722975B (zh) 电子设备和电子设备的信息记录方法
JP2016503930A (ja) 適応型電圧スケーリング（ａｖｓ）を行うための方法およびａｖｓを行うように構成された集積回路
JP2004095149A (ja) レディー／ビジーピンを利用して内部電圧レベルを知らせる半導体メモリ装置
US6229751B1 (en) Electronic devices and low-voltage detection method
JP6812399B2 (ja) 電子機器、制御方法、及びプログラム
TWI477958B (zh) 用於管理計算系統中的功率之計算系統、設備、處理器及方法
US12079051B2 (en) Battery heat balancing apparatus and method during peak mode

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees