KR100936765B1 - 동적 전력관리 프로세서의 소음저감장치 및 방법 - Google Patents

동적 전력관리 프로세서의 소음저감장치 및 방법 Download PDF

Info

Publication number
KR100936765B1
KR100936765B1 KR1020080057060A KR20080057060A KR100936765B1 KR 100936765 B1 KR100936765 B1 KR 100936765B1 KR 1020080057060 A KR1020080057060 A KR 1020080057060A KR 20080057060 A KR20080057060 A KR 20080057060A KR 100936765 B1 KR100936765 B1 KR 100936765B1
Authority
KR
South Korea
Prior art keywords
mode
voltage
time
set time
scaling
Prior art date
Application number
KR1020080057060A
Other languages
English (en)
Other versions
KR20090125674A (ko
Inventor
이정환
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Publication of KR20090125674A publication Critical patent/KR20090125674A/ko
Application granted granted Critical
Publication of KR100936765B1 publication Critical patent/KR100936765B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3296—Power saving characterised by the action undertaken by lowering the supply or operating voltage
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Power Sources (AREA)

Abstract

본 발명은 소음저감장치 및 방법에 관한 것으로서, 더욱 상세하게는 컴퓨터 시스템에서 동적 전압 스케일링 동작시 소음을 저감하기 위한 장치 및 방법에 관한 것이다. 본 발명은 동적 전압 스케일링에 따른 전압 변동의 폭이 감소하도록 전압레벨을 설정하는 전압제어모듈(10)과, 동적 전압 스케일링에 따른 전압 변동의 평균주파수가 감소하도록 상기 전압제어모듈(10)에 시간정보를 제공하는 타이머(20)를 포함하여 구성된다. 이와 같은 본 발명에 의하면 동적 전압 스케일링 동작에 따른 전압 변동의 평균주파수가 큰 경우 또는 전압 변동의 폭이 큰 경우에 출력 캡(cap)에 의해 소음이 발생하는 것을 방지할 수 있는 장점이 있다.
동적 전압 스케일링, 소음저감, 프로세서, 전압제어

Description

동적 전력관리 프로세서의 소음저감장치 및 방법 {Apparatus and metod for noise mitigation of dynamic power management processor}
본 발명은 소음저감장치 및 방법에 관한 것으로서, 더욱 상세하게는 컴퓨터 시스템에서 동적 전압 스케일링 동작시 소음을 저감하기 위한 장치 및 방법에 관한 것이다.
일반적으로 소비전력은 인가되는 전원전압의 제곱에 비례하므로 소비전력을 줄이기 위해 상기 전원전압을 강하시키는 것이 효과적인 방법이 될 수 있다. 따라서 컴퓨터 시스템에서 CPU의 전원전압을 동적으로 감소시키기 위해 동적 전압 스케일링(DVS: Dynamic Voltage Scaling) 기술이 개발되었다.
상기 동적 전압 스케일링 기술은 CPU에서 소모되는 전력을 줄이기 위해 적절한 순간에 적절한 전압값으로 전원전압을 전환하기 위한 것으로, 이러한 작업을 응용 프로그램이 스스로 수행하는 것을 인트라 태스크 DVS 방법이라 한다.
한편, 최근의 모바일 PC 환경에서, 운영체제의 전원관리는 예컨대 ACPI(Advanced Configuration and Power Interface) 전원관리 규격에 따라 수행된다. 상기 전원관리 규격에 따르면, 컴퓨터 시스템의 프로세서에 대해 C4 스테이트 와 같은 저전력모드를 지원함으로써 소비전력을 절감한다. 이때, IRQ0 또는 IRQ8과 같은 종료 이벤트가 정기적으로 발생하거나, 또는 USB의 UHCI와 같은 인터럽트가 발생함으로써 상기 프로세서는 C4 스테이트와 같은 저전력모드로부터 정상모드로 진입한다.
그러나 상기한 바와 같은 종래기술에서는 다음과 같은 문제점이 있었다.
즉, 동적 전압 스케일링 동작에 따른 전압 변동의 평균주파수가 큰 경우에 출력 캡(cap)에 의해 소음이 발생하는 문제점이 있었다.
그리고 종래기술에서는 동적 전압 스케일링 동작에 따른 전압 변동의 폭이 큰 경우에 출력 캡에 의해 소음이 발생하는 문제점이 있었다.
따라서 본 발명은 상기와 같은 종래의 문제점을 해결하기 위하여 안출된 것으로, 본 발명의 목적은 동적 전압 스케일링 동작에 따른 전압 변동의 평균주파수가 큰 경우, 전압의 하강을 제한함으로써 전압 변동의 평균주파수를 감소시켜 출력 캡(cap)에 의해 소음이 발생하는 것을 방지할 수 있는 동적 전압 스케일링 동작시 소음저감장치 및 방법을 제공하는 것이다.
본 발명의 다른 목적은, 동적 전압 스케일링 동작에 따른 전압 변동의 폭이 큰 경우, 출력 캡에 의해 소음이 발생하는 것을 방지하기 위해 전압이 상승하거나 또는 강하할 때의 전압레벨을 변화시킴으로써 전압 변동의 폭을 감소시킬 수 있는 동적 전압 스케일링 동작시 소음저감장치 및 방법을 제공하는 것이다.
상기한 바와 같은 목적을 달성하기 위한 본 발명의 특징에 따르면, 본 발명은 프로세서의 사용상태를 검출하여 동작모드를 설정하는 모드설정부와, 상기 모드설정부에 의한 복수 개의 동작모드에 대응하는 전압을 제공하는 전원공급부, 그리고 상기 모드설정부에 의해 설정된 동작모드로의 변환에 따른 전압 변동의 평균주파수를 감소시키기 위한 설정시간을 제공하는 타이머부를 포함하여 구성되고, 상기 복수 개의 동작모드는, 상기 프로세서가 특정 전압에서 동작하는 제 1 모드와, 상기 제 1 모드보다 낮은 전압에서 동작하는 제 2 모드를 포함하며, 상기 전원공급부는, 상기 설정시간 동안 상기 제 1 모드로부터 상기 제 2 모드로의 전압강하가 발 생하지 않도록 전압레벨을 설정한다.
이때, 상기 타이머부는 상기 모드설정부에 의해 설정된 동작모드로의 변환에 따른 전압 변동 시점으로부터 상기 설정시간을 산출할 수 있다.
그리고 상기 설정시간은 상기 모드설정부에 의해 설정된 동작모드로의 변환에 따른 전압 변동의 폭에 따라 산출된 실험값일 수 있다.
또한, 상기 복수 개의 동작모드는 상기 제 1 모드보다 낮고 상기 제 2 모드보다 높은 전압에서 동작하는 제 3 모드를 더 포함하며, 상기 전원공급부는, 상기 설정시간 동안 상기 모드설정부에 의해 상기 제 1 모드로부터 상기 제 2 모드로의 동작모드 변환이 설정된 경우, 상기 제 1 모드로부터 상기 제 3 모드로 변환되도록 전압레벨을 설정하고, 상기 설정시간 동안 상기 모드설정부에 의해 상기 제 2 모드로부터 상기 제 1 모드로의 동작모드 변환이 설정된 경우, 상기 제 2 모드로부터 상기 제 3 모드로 변환되도록 전압레벨을 설정할 수 있다.
이때, 상기 전원공급부는, 상기 제 2 모드에서 주기적인 이탈(Exit) 이벤트가 발생하는 경우, 상기 설정시간 동안 상기 이벤트 발생 신호에 대응하여 주기적으로 상기 제 2 모드 및 제 3 모드로 변환되도록 전압레벨을 설정할 수 있다.
한편, 본 발명은 프로세서의 사용상태를 검출하여 동작모드를 설정하는 시스템에 있어서, 상기 동작모드 변환에 따른 전압 변동의 폭이 감소하도록 전압레벨을 설정하는 전압제어모듈과, 상기 전압제어모듈에 의한 전압 변동의 평균주파수를 감소시키기 위한 설정시간을 제공하는 타이머를 포함하여 구성된다.
이때, 상기 전압제어모듈은 상기 타이머에 의한 설정시간 동안 상기 동작모 드 변환에 따른 전압강하가 발생하지 않도록 전압레벨을 설정한다.
그리고 상기 타이머는 상기 동작모드 변환에 따른 전압 변동 시점으로부터 상기 설정시간을 산출할 수 있다.
또한, 상기 설정시간은 상기 동작모드 변환에 따른 전압 변동의 폭에 따라 산출된 실험값일 수 있다.
이때, 상기 전압제어모듈은, 상기 설정시간 동안 전압강하시의 전압레벨을 상기 프로세서의 사용상태에 따른 동작모드의 전압레벨보다 더 높게 설정하고, 상기 설정시간 동안 전압상승시의 전압레벨을 상기 프로세서의 사용상태에 따른 동작모드의 전압레벨보다 더 낮게 설정함으로써 전압 변동의 폭을 감소시킬 수 있다.
한편, 본 발명은 프로세서의 사용상태를 검출하여 동작모드를 설정하는 시스템에 있어서, 상기 동작모드는, 상기 프로세서가 특정 전압에서 동작하는 제 1 모드와, 상기 제 1 모드보다 낮은 전압에서 동작하는 제 2 모드를 포함하며, 전압 변동의 평균주파수를 감소시키기 위한 설정시간 동안 상기 제 1 모드로부터 상기 제 2 모드로의 전압강하가 발생하지 않도록 전압레벨을 설정할 수 있다.
한편, 본 발명은 프로세서의 사용상태를 검출하여 동작모드를 설정하는 시스템에 있어서, 설정시간 동안 상기 동작모드 변환에 따른 전압강하가 발생하지 않도록 전압레벨을 설정함으로써 전압 변동의 평균주파수를 감소시킨다.
한편, 본 발명은 프로세서의 사용상태를 검출하여 동작모드를 설정하는 시스템에 있어서, 설정시간 동안 상기 동작모드 변환에 따른 전압 변동의 폭을 감소시키도록 전압레벨을 설정한다.
이때, 상기 설정시간은 상기 동작모드의 변환에 따른 전압 변동 시점으로부터 산출될 수 있다.
그리고 상기 설정시간은 상기 동작모드의 변환에 따른 전압 변동의 폭에 따라 산출된 실험값일 수 있다.
또한, 상기 동작모드는 상기 제 1 모드보다 낮고 상기 제 2 모드보다 높은 전압에서 동작하는 제 3 모드를 더 포함하며, 상기 설정시간 동안 상기 제 1 모드로부터 제 2 모드로의 동작모드 변환이 설정된 경우, 상기 제 1 모드로부터 상기 제 3 모드로 변환되도록 전압레벨을 설정하고, 상기 설정시간 동안 상기 제 2 모드로부터 제 1 모드로의 동작모드 변환이 설정된 경우, 상기 제 2 모드로부터 상기 제 3 모드로 변환되도록 전압레벨을 설정할 수 있다.
이때, 상기 제 2 모드에서 주기적인 이탈(Exit) 이벤트가 발생하는 경우, 상기 설정시간 동안 상기 이벤트 발생 신호에 대응하여 주기적으로 상기 제 2 모드 및 제 3 모드로 변환되도록 전압레벨을 설정할 수 있다.
그리고 상기 설정시간 동안 전압강하시의 전압레벨을 상기 프로세서의 사용상태에 따른 동작모드의 전압레벨보다 더 높게 설정하고, 상기 설정시간 동안 전압상승시의 전압레벨을 상기 프로세서의 사용상태에 따른 동작모드의 전압레벨보다 더 낮게 설정함으로써 전압 변동의 폭을 감소시킬 수 있다.
이상에서 상세히 설명한 바와 같이 본 발명에 의한 동적 전압 스케일링 동작시 소음저감장치 및 방법에 의하면 다음과 같은 효과를 기대할 수 있다.
즉, 동적 전압 스케일링 동작에 따른 전압 변동의 평균주파수가 큰 경우, 전압의 하강을 제한함으로써 전압 변동의 평균주파수를 감소시켜 출력 캡(cap)에 의해 소음이 발생하는 것을 방지할 수 있는 장점이 있다.
그리고 본 발명에 의하면, 동적 전압 스케일링 동작에 따른 전압 변동의 폭이 큰 경우, 전압상승 또는 강하시 전압레벨을 변화시킴으로써 전압 변동의 폭을 감소시켜 출력 캡에 의한 소음의 발생을 방지할 수 있는 장점이 있다.
이하에서는 상기한 바와 같은 본 발명에 의한 동적 전압 스케일링 동작시 소음저감장치의 바람직한 실시예를 첨부한 도면을 참고하여 상세하게 설명한다.
도 1은 본 발명의 구체적인 실시예를 구성하는 동적 전압 스케일링 동작시 소음저감장치를 나타내는 블럭도이다.
도 1에 도시된 바와 같이, 본 발명의 구체적인 실시예에 따른 동적 전압 스케일링 동작시 소음저감장치는 전압제어모듈(10)을 포함하여 구성된다.
상기 전압제어모듈(10)은 동적 전압 스케일링에 따른 전압 변동의 폭이 감소하도록 전압레벨을 설정한다. 즉, 상기 전압제어모듈(10)은 동적 전압 스케일링이 적용되는 프로세서에 공급되는 전압의 전압레벨을 제어함으로써 동적 전압 스케일링 동작시 소음을 줄이는 것이다.
이때, 상기 전압제어모듈(10)은 동적 전압 스케일링에 따른 전압 변동에 비하여 전압 변동의 폭이 감소하도록 전압레벨을 설정한다. 이는 동적 전압 스케일링 동작시에 발생하는 소음은 전압 변동 폭의 크기에 비례하기 때문에 상기 전압 변동 의 폭을 감소시킴으로써 동적 전압 스케일링 동작시에 발생하는 소음을 줄이기 위함이다.
보다 구체적으로 살펴보면, 상기 전압제어모듈(10)은 동적 전압 스케일링에 따른 전압강하시 전압레벨을 동적 전압 스케일링에 따른 최저 전압레벨보다 높게 설정하거나 또는 동적 전압 스케일링에 따른 전압상승시 전압레벨을 동적 전압 스케일링에 따른 최고 전압레벨보다 낮게 설정함으로써 전압 변동의 폭을 감소시킬 수 있다.
여기서, 동적 전압 스케일링에 따른 전압상승시의 전압레벨은 CPU가 동작 가능한 최소 전압으로 설정함으로써 저전력모드로부터 정상모드로 진입하여 컴퓨터 시스템이 정상적인 동작을 수행하는데 장애가 발생하지 않도록 할 수 있다.
한편, 본 발명의 구체적인 실시예에 따른 동적 전압 스케일링 동작시 소음저감장치는 타이머(20)를 포함하여 구성된다.
이때, 상기 타이머(20)는 상기 전압제어모듈(20)의 구동시간을 제어한다. 즉, 상기 타이머(20)는 동적 전압 스케일링에 따른 전압 변동의 평균주파수가 감소하도록 상기 전압제어모듈(10)에 시간정보를 제공한다.
보다 구체적으로, 상기 타이머(20)는 동적 전압 스케일링에 따른 전압강하 시점으로부터 설정시간을 산출하거나 또는 동적 전압 스케일링에 따른 전압상승 시점으로부터 설정시간을 산출하여 상기 전압제어모듈(10)에 설정시간에 대한 정보를 전달한다.
여기서, 상기 설정시간은 동적 전압 스케일링에 따른 전압 변동의 폭에 따라 산출된 실험값이다.
즉, 상기 설정시간은 동적 전압 스케일링에 따른 전압 변동에 의해 소음이 발생하는 것을 방지하기 위해 전압 변동의 평균주파수를 감소시키기 위한 실험을 수행함으로써 결정된다. 이때, 상기 설정시간은 동적 전압 스케일링에 따른 최고전압과 최저전압의 변동 폭을 참조하여 산출된다. 그리고 상기 설정시간 동안 전압강하가 발생하는 것을 방지함으로써 전압 변동의 평균주파수를 감소시켜 소음이 일정값 이상 발생하지 않도록 하는 것이다.
이때, 상기 전압제어모듈(10)은 상기 설정시간 동안 동적 전압 스케일링에 따른 전압강하가 발생하지 않도록 전압레벨을 설정한다. 이는 상기 설정시간 동안 전압강하가 발생하지 않음으로써 전압 변동의 평균주파수가 감소하고, 평균주파수가 감소함으로써 동적 전압 스케일링 동작시에 발생하는 소음을 줄이기 위함이다.
도 2는 본 발명의 다른 실시예에 따른 소음저감장치를 나타내는 블럭도이다.
도 2에 도시된 바와 같이, 본 발명의 다른 실시예에 따른 소음저감장치는 프로세서(100)을 포함하여 구성된다.
상기 프로세서(100)는 후술할 전원공급부(120)로부터 전원을 공급받으며, 후술할 클럭발생부(130)로부터 클럭(CLK) 신호를 제공받는다. 상기 프로세서(100)는 노스브릿지(미도시)를 통해 그래픽컨트롤러(미도시), 주메모리(미도시), 사우스브릿지(미도시)와 통신한다.
한편, 상기 사우스브릿지(미도시)는 주변장치(미도시), 저장장치(미도시), 오디오장치(미도시), 비디오장치(미도시) 등을 상기 노스브릿지(미도시)에 결합한 다.
그리고 상기 프로세서(100)는 후술할 클럭발생부(130)로부터 하나 이상의 클럭 신호를 수신한다. 이때, 상기 클럭 신호는 주파수를 변조시키는 PLL(Phase Locked Loop)을 통해 제공된다.
한편, 본 발명의 다른 실시예에 의한 소음저감장치는 모드설정부(110)를 포함하여 구성된다. 도 2에는 상기 모드설정부(110)가 상기 프로세서(100)에 포함되어 구성되는 것으로 도시하였으나, 이는 반드시 이에 한정하는 것이 아니다. 즉, 상기 모드설정부(110)는 상기 프로세서(100)와 별개의 구성요소로 구비될 수도 있다.
상기 모드설정부(110)는 상기 프로세서(100)의 사용상태를 검출하여 상기 프로세서(100)의 동작모드를 설정한다.
이때, 상기 동작모드는 상기 프로세서(100)가 특정 전압에서 동작하는 제 1 모드와 상기 제 1 모드보다 낮은 전압에서 동작하는 제 2 모드를 포함한다. 그리고 상기 동작모드는 상기 제 1 모드보다 낮고, 상기 제 2 모드보다 높은 전압에서 동작하는 제 3 모드를 포함한다.
예컨대, 상기 프로세서(100)의 동작모드는 ACPI(Advanced Configuration and Power Interface) 규약에 따른 C0 내지 C6, C7 전원상태를 포함할 수 있다.
한편, 본 발명의 다른 실시예에 의한 소음저감장치는 전원공급부(120)를 포함하여 구성된다.
상기 전원공급부(120)는 상기 모드설정부(110)에 의한 복수 개의 동작모드에 대응하는 전압을 제공한다. 상기 전원공급부(120)는 상기 프로세서(100)의 VID 신호에 따라 코어전압의 레벨을 달리하여 각 동작모드에 대응하는 레벨의 전압을 공급한다.
상기 전원공급부(120)는 후술할 타이머부(140)에 의한 설정시간 동안 상기 제 1 모드로부터 상기 제 2 모드로의 전압강하가 발생하지 않도록 전압레벨을 설정한다.
이는 상기 설정시간 동안 전압강하가 발생하는 것을 방지함으로써 전압 변동의 평균주파수를 감소시켜 소음이 일정값 이상 발생하지 않도록 하기 위함이다.
한편, 상기 전원공급부(120)는 상기 설정시간 동안 상기 모드설정부(110)에 의해 상기 제 1 모드로부터 상기 제 2 모드로의 동작모드 변환이 설정된 경우, 상기 제 1 모드로부터 상기 제 3 모드로 변환되도록 전압레벨을 설정한다.
그리고 상기 전원공급부(120)는 상기 설정시간 동안 상기 모드설정부(110)에 의해 상기 제 2모드로부터 상기 제 1 모드로의 동작모드 변환이 설정된 경우, 상기 제 2 모드로부터 상기 제 3 모드로 변환되도록 전압레벨을 설정한다.
이는 상기 설정시간 동안 동작모드의 변환에 따른 전압 변동의 폭을 감소시킴으로써 소음을 저감시키기 위함이다.
이때, 상기 제 3 모드는 상기 제 1 모드보다 낮고, 상기 제 2 모드보다 높은 전압의 동작모드이다.
상기 제 3 모드는 PLL로부터 클럭신호를 제공받음으로써 상기 프로세서(100)의 동작 전압 및 클럭주파수가 상기 C0 전원상태보다 낮게 설정되거나 또는 버스 신호를 가상화함으로써 상기 프로세서의 동작 전압 및 클럭주파수가 상기 C0 전원상태보다 낮게 설정될 수 있다.
한편, 본 발명의 다른 실시예에 의한 소음저감장치는 클럭발생부(130)를 포함하여 구성된다.
상기 클럭발생부(130)는 클럭신호를 발생시키고, 상기 프로세서(100)는 외부의 Reference Clock을 받아 내부 PLL을 통하여 동작주파수를 변경한다.
한편, 본 발명의 다른 실시예에 의한 소음저감장치는 타이머부(140)를 포함하여 구성된다.
상기 타이머부(140)는 상기 모드설정부(110)에 의해 설정된 동작모드로의 변환에 따른 전압 변동의 평균주파수를 감소시키기 위한 설정시간을 제공한다.
여기서, 상기 설정시간은 상기 모드설정부(110)에 의해 설정된 동작모드로의 변환에 따른 전압강하 또는 전압상승 시점으로부터 산출된다.
즉, 상기 타이머부(140)는 더 낮은 전압에서 동작하는 동작모드로의 변환에 따라 전압강하가 발생하는 경우 상기 전압강하 시점으로부터 상기 설정시간을 산출하거나 또는 더 높은 전압에서 동작하는 동작모드로의 변환에 따라 전압상승이 발생하는 경우 상기 전압상승 시점으로부터 상기 설정시간을 산출할 수 있다.
또한, 상기 설정시간은 상기 모드설정부(110)에 의해 설정된 동작모드로의 변환에 따른 전압 변동의 폭에 따라 산출된 실험값이다.
즉, 상기 설정시간은 상기 동작모드 변환에 따른 전압 변동에 의해 소음이 발생하는 것을 방지하기 위해 전압 변동의 평균주파수를 감소시키기 위한 실험을 수행함으로써 결정된다. 이때, 상기 설정시간은 동적 전압 스케일링에 따른 최고전압과 최저전압의 변동 폭을 참조하여 산출된다. 그리고 상기 설정시간 동안 전압강하가 발생하는 것을 방지함으로써 전압 변동의 평균주파수를 감소시켜 소음을 저감시키는 것이다.
이하에서는 본 발명의 각 실시예에 따른 시간-전압 변동의 예를 첨부한 도면을 참고하여 상세하게 설명한다.
도 3은 본 발명의 각 실시예에 따른 전압 변동의 예를 설명하기 위한 종래의 동적 전압 스케일링에 따른 시간-전압 그래프이다.
도 3에 도시된 바와 같이, 종래의 동적 전압 스케일링에 따르면, 설정시간(Δt) 동안 전압상승과 전압강하가 수회 반복됨으로써 출력 캡(cap)에 의해 소음이 발생하였다.
도 4는 본 발명의 제 1 실시예를 구성하는 동적 전압 스케일링 동작시 소음저감장치에 따른 시간-전압 변동 그래프이다.
도 4에 도시된 바와 같이, 본 발명의 제 1 실시예에 따른 동적 전압 스케일링 동작시 소음저감장치에서는 상기 타이머(20)에 의한 설정시간(Δt) 동안 전압강하가 발생하는 것을 방지함으로써 전압 변동의 평균주파수를 감소시킨다.
즉, 동적 전압 스케일링에 따른 전압강하 시점으로부터 상기 설정시간(Δt)을 산출하고, 상기 설정시간(Δt) 동안에는 CPU가 정상모드로부터 저전력모드에 진입하여 동적 전압 스케일링에 따른 전압강하가 발생할 조건이 되더라도 전압레벨을 일정하게 유지함으로써 전압 변동의 평균주파수를 감소시키는 것이다.
한편, 도 4에 도시된 그래프는 동적 전압 스케일링에 따른 전압강하 시점으로부터 상기 설정시간(Δt)을 산출하였으나, 동적 전압 스케일링에 따른 전압상승 시점으로부터 설정시간을 산출하는 경우에도 마찬가지의 효과를 기대할 수 있다.
도 5는 본 발명의 제 2 실시예를 구성하는 동적 전압 스케일링 동작시 소음저감장치에 따른 시간-전압 변동 그래프이다.
도 5에 도시된 바와 같이, 본 발명의 제 2 실시예에 따른 동적 전압 스케일링 동작시 소음저감장치에서는 상기 타이머(20)에 의한 임계시간(ΔX) 동안 전압강하시의 전압레벨을 동적 전압 스케일링에 따른 전압레벨보다 높게 설정함으로써 전압 변동의 폭을 감소시킨다. 또한, 본 발명의 제 1 실시예에 따른 동적 전압 스케일링 동작시 소음저감장치에 비해 비교적 전력소모를 줄일 수 있다.
즉, 동적 전압 스케일링에 따른 전압강하 시점으로부터 상기 임계시간(ΔX)을 산출하고, 상기 임계시간(ΔX) 동안에는 CPU가 정상모드로부터 저전력모드에 진입하여 동적 전압 스케일링에 따른 전압강하가 발생할 조건이 되더라도 전압레벨을 동적 전압 스케일링에 따른 전압레벨보다 높게 설정함으로써 전압 변동의 폭을 감소시키는 것이다.
여기서, 상기 임계시간(ΔX)은 동적 전압 스케일링에 따른 전압 변동의 폭에 따라 산출된 실험값이다. 즉, 상기 임계시간(ΔX)은 동적 전압 스케일링에 따른 전압 변동에 의해 소음이 발생하는 것을 방지하기 위해 실험의 수행에 의해 결정된다. 이때, 본 발명의 제 2 실시예에 적용된 상기 임계시간(ΔX)은 본 발명의 제 1 실시예에 적용된 설정시간(Δt)과 동일하게 결정될 수도 있다.
한편, 도 5에 도시된 그래프는 동적 전압 스케일링에 따른 전압강하 시점으로부터 상기 임계시간(ΔX)을 산출하였으나, 동적 전압 스케일링에 따른 전압상승 시점으로부터 상기 임계시간(ΔX)을 산출하는 경우에도 마찬가지의 효과를 기대할 수 있음은 전술한 바와 같다.
도 6은 본 발명의 제 3 실시예를 구성하는 동적 전압 스케일링 동작시 소음저감장치에 따른 시간-전압 변동 그래프이다.
도 6에 도시된 바와 같이, 본 발명의 제 3 실시예에 따른 동적 전압 스케일링 동작시 소음저감장치에서는 상기 타이머(20)에 의한 임계시간(ΔX)(ΔY) 동안 전압상승시의 전압레벨을 동적 전압 스케일링에 따른 전압레벨보다 낮게 설정함으로써 전압 변동의 폭을 감소시킨다. 또한, 본 발명의 제 1 실시예에 따른 동적 전압 스케일링 동작시 소음저감장치에 비해 비교적 전력소모를 줄일 수 있다.
즉, 동적 전압 스케일링에 따른 전압강하 시점으로부터 상기 기준시간(ΔY)을 산출하고, 상기 기준시간(ΔY) 동안에는 CPU가 저전력모드로부터 정상모드에 진입하여 동적 전압 스케일링에 따른 전압상승이 발생할 조건이 되더라도 전압레벨을 동적 전압 스케일링에 따른 전압레벨보다 낮게 설정함으로써 전압 변동의 폭을 감소시키는 것이다.
여기서, 상기 기준시간(ΔY)은 동적 전압 스케일링에 따른 전압 변동의 폭에 따라 산출된 실험값이다. 즉, 상기 기준시간(ΔY)은 동적 전압 스케일링에 따른 전압 변동에 의해 소음이 발생하는 것을 방지하기 위해 실험의 수행에 의해 결정된다. 이때, 본 발명의 제 3 실시예에 적용된 상기 기준시간(ΔY)은 본 발명의 제 1 실시예에 적용된 상기 설정시간(Δt)과 동일하게 설정될 수 있다.
한편, 도 6에 도시된 그래프는 동적 전압 스케일링에 따른 전압강하 시점으로부터 상기 기준시간(ΔY)을 산출하였으나, 동적 전압 스케일링에 따른 전압상승 시점으로부터 상기 기준시간(ΔY)을 산출하는 경우에도 마찬가지의 효과를 기대할 수 있음은 전술한 바와 같다.
한편, 도 4 내지 도 6에 도시된 본 발명의 제 1 실시예 내지 제 3 실시예에 따르면, 상기 타이머(20)에 의한 설정시간(Δt) 동안 전압강하를 방지하거나 또는 임계시간(ΔX) 및 기준시간(ΔY) 동안 전압 변동의 폭을 감소시키는 방법에 의하였으나, 반드시 이에 한정되는 것은 아니며 상기 설정시간(Δt) 동안 전압강하를 방지하고, 상기 설정시간(Δt) 이외에는 전압 변동의 폭을 감소시키는 방법 등에 의할 수도 있다. 즉, 본 발명의 제 1 실시예 내지 제 3 실시예에 나타난 기술적 특징을 서로 조합함으로써 본 발명에서 기대되는 효과를 얻을 수 있다.
이하에서는 상기한 바와 같은 본 발명의 구체적인 실시예에 의한 동적 전압 스케일링 동작시 소음저감방법의 바람직한 실시예를 첨부한 도면을 참고하여 상세하게 설명한다.
도 7은 본 발명의 제 1 실시예에 의한 동적 전압 스케일링 동작시 소음저감 방법을 상세히 도시한 흐름도이다.
도 7에 도시된 바와 같이, 본 발명의 제 1 실시예에 의한 동적 전압 스케일링 동작시 소음저감방법은 동적 전압 스케일링에 따른 전압이 공급되는 단계로부터 시작된다(S100).
상기 동적 전압 스케일링 기술은 적절한 순간에 적절한 전압값으로 전원전압을 전환함으로써 CPU에서 소모되는 전력을 줄이는 기술이다. 즉, 정상모드로부터 저전력모드에 진입하는 경우에는 전압레벨을 낮추고, 반대로 저전력모드로부터 정상모드에 진입하는 경우에는 전압레벨을 높이는 방법으로 전압을 동적으로 관리하는 기술이다.
다음으로, 전압 변동의 평균주파수를 감소시키기 위한 설정시간이 제공된다(S110).
이때, 상기 설정시간은 타이머에 의해 산출되어 제공되는데, 상기 타이머는 동적 전압 스케일링에 따른 전압강하 시점으로부터 설정시간을 산출하거나 또는 동적 전압 스케일링에 따른 전압상승 시점으로부터 설정시간을 산출하여 전압 변동의 평균주파수가 감소하도록 시간정보를 제공한다.
이어서, 동적 전압 스케일링에 따른 전압강하가 발생하지 않도록 전압레벨을 설정한다(S120).
즉, 동적 전압 스케일링에 따른 전압강하 시점으로부터 상기 설정시간을 산출하고, 상기 설정시간 동안에는 CPU가 정상모드로부터 저전력모드에 진입하여 동적 전압 스케일링에 따른 전압강하가 발생할 조건이 되더라도 전압레벨을 일정하게 유지함으로써 전압 변동의 평균주파수를 감소시키는 것이다.
한편, 본 발명의 제 1 실시예에서는 동적 전압 스케일링에 따른 전압강하 시점으로부터 상기 설정시간을 산출하는 것으로 설명하였으나, 동적 전압 스케일링에 따른 전압상승 시점으로부터 설정시간을 산출하는 경우에도 마찬가지의 효과를 기 대할 수 있다.
도 8은 본 발명의 제 2 실시예에 의한 동적 전압 스케일링 동작시 소음저감 방법을 상세히 도시한 흐름도이다.
도 8에 도시된 바와 같이, 본 발명의 제 2 실시예에 의한 동적 전압 스케일링 동작시 소음저감방법은 동적 전압 스케일링에 따른 전압이 공급되는 단계로부터 시작된다(S200).
다음으로, 전압 변동의 폭을 감소시키기 위한 임계시간(ΔX)이 제공된다(S210).
이때, 상기 임계시간(ΔX)은 타이머에 의해 산출되어 제공되는데, 상기 타이머는 동적 전압 스케일링에 따른 전압강하 시점으로부터 임계시간(ΔX)을 산출하거나 또는 동적 전압 스케일링에 따른 전압상승 시점으로부터 임계시간(ΔX)을 산출하여 전압 변동의 평균주파수가 감소하도록 시간정보를 제공한다.
이어서, 동적 전압 스케일링에 따른 전압강하시 전압레벨을 동적 전압 스케일링에 따른 전압레벨보다 높게 설정한다(S220).
즉, 동적 전압 스케일링에 따른 전압강하 시점으로부터 상기 임계시간(ΔX)을 산출하고, 상기 임계시간(ΔX) 동안에는 CPU가 정상모드로부터 저전력모드에 진입하여 동적 전압 스케일링에 따른 전압강하가 발생할 조건이 되더라도 전압레벨을 동적 전압 스케일링에 따른 전압레벨보다 높게 설정함으로써 전압 변동의 폭을 감소시키는 것이다.
한편, 본 발명의 제 2 실시예에서는 동적 전압 스케일링에 따른 전압강하 시 점으로부터 상기 임계시간(ΔX)을 산출하는 것으로 설명하였으나, 동적 전압 스케일링에 따른 전압상승 시점으로부터 임계시간(ΔX)을 산출하는 경우에도 마찬가지의 효과를 기대할 수 있다.
도 9는 본 발명의 제 3 실시예에 의한 동적 전압 스케일링 동작시 소음저감 방법을 상세히 도시한 흐름도이다.
도 9에 도시된 바와 같이, 본 발명의 제 3 실시예에 의한 동적 전압 스케일링 동작시 소음저감방법은 동적 전압 스케일링에 따른 전압이 공급되는 단계로부터 시작된다(S300).
다음으로, 전압 변동의 폭을 감소시키기 위한 기준시간(ΔY)이 제공된다(S310).
이때, 상기 기준시간(ΔY)은 타이머에 의해 산출되어 제공되는데, 상기 타이머는 동적 전압 스케일링에 따른 전압강하 시점으로부터 기준시간(ΔY)을 산출하거나 또는 동적 전압 스케일링에 따른 전압상승 시점으로부터 기준시간(ΔY)을 산출하여 전압 변동의 평균주파수가 감소하도록 시간정보를 제공한다.
이어서, 동적 전압 스케일링에 따른 전압상승시 전압레벨을 동적 전압 스케일링에 따른 전압레벨보다 낮게 설정한다(S320).
즉, 동적 전압 스케일링에 따른 전압강하 시점으로부터 상기 기준시간(ΔY)을 산출하고, 상기 기준시간(ΔY) 동안에는 CPU가 저전력모드로부터 정상모드에 진입하여 동적 전압 스케일링에 따른 전압상승이 발생할 조건이 되더라도 전압레벨을 동적 전압 스케일링에 따른 전압레벨보다 낮게 설정함으로써 전압 변동의 폭을 감 소시키는 것이다.
여기서, 동적 전압 스케일링에 따른 전압상승시의 전압레벨은 CPU가 동작 가능한 최소 전압으로 설정함으로써 저전력모드로부터 정상모드로 진입하여 컴퓨터 시스템이 정상적인 동작을 수행하는데 장애가 발생하지 않도록 할 수 있다.
한편, 본 발명의 제 3 실시예에서는 동적 전압 스케일링에 따른 전압강하 시점으로부터 상기 기준시간(ΔY)을 산출하는 것으로 설명하였으나, 동적 전압 스케일링에 따른 전압상승 시점으로부터 기준시간(ΔY)을 산출하는 경우에도 마찬가지의 효과를 기대할 수 있다.
한편, 본 발명의 제 1 실시예 내지 제 3 실시예에 따른 동적 전압 스케일링 동작시 소음저감방법에서는 타이머에 의한 설정시간 동안 전압강하를 방지하거나 또는 임계시간(ΔX) 및 기준시간(ΔY) 동안 전압 변동의 폭을 감소시키는 방법에 의하였으나, 반드시 이에 한정되는 것은 아니며, 설정시간 동안 전압강하를 방지하고 설정시간 이외에는 전압 변동의 폭을 감소시키는 방법 등에 의할 수도 있다. 즉, 본 발명의 제 1 실시예 내지 제 3 실시예에 따른 동적 전압 스케일링 동작시 소음저감방법에 나타난 기술적 특징을 서로 조합함으로써 본 발명에서 기대되는 효과를 얻을 수 있다.
도 10은 본 발명의 제 4 실시예에 의한 소음저감방법을 상세히 도시한 흐름도이다.
도 10에 도시된 바와 같이, 본 발명의 제 4 실시예에 의한 소음저감방법은 프로세서의 사용상태를 검출하여 동작모드를 설정하는 단계로부터 시작된다(S400).
이때, 상기 동작모드는 상기 프로세서가 특정 전압에서 동작하는 제 1 모드와 상기 제 1 모드보다 낮은 전압에서 동작하는 제 2 모드를 포함한다. 그리고 상기 동작모드는 상기 제 1 모드보다 낮고, 상기 제 2 모드보다 높은 전압에서 동작하는 제 3 모드를 포함한다.
이때, 상기 동작모드는 상기 프로세서(100)가 특정 전압에서 동작하는 제 1 모드와 상기 제 1 모드보다 낮은 전압에서 동작하는 제 2 모드를 포함한다. 그리고 상기 동작모드는 상기 제 1 모드보다 낮고, 상기 제 2 모드보다 높은 전압에서 동작하는 제 3 모드를 포함한다.
예컨대, 상기 프로세서(100)의 동작모드는 ACPI(Advanced Configuration and Power Interface) 규약에 따른 C0 내지 C6, C7 전원상태를 포함할 수 있다.
다음으로, 상기 프로세서의 동작모드가 상기 제 1 모드로부터 상기 제 2 모드로 변환하는지 여부를 판단한다(S410).
이때, 상기 프로세서의 동작모드가 상기 제 1 모드로부터 상기 제 2 모드로 변환하는 경우에는 제 420 단계를 수행한다. 반면에, 상기 프로세서의 동작모드가 상기 제 1 모드로부터 상기 제 2 모드로 변환하는 경우가 아닌 경우에는 제 400 단계를 수행한다.
이어서, 제 410 단계에서 판단한 결과 상기 프로세서의 동작모드가 상기 제 1 모드로부터 상기 제 2 모드로 변환하는 경우, 상기 동작모드의 변환에 따른 전압 변동의 평균주파수를 감소시키기 위한 설정시간을 산출한다(S420).
이때, 상기 설정시간은 상기 동작모드의 변환에 따른 전압 변동 시점으로부 터 산출되고, 상기 동작모드의 변환에 따른 전압 변동의 폭에 따라 산출된 실험값임은 전술한 바와 같다.
다음으로, 상기 설정시간 동안 상기 제 1 모드로부터 상기 제 2 모드로의 전압강하가 발생하지 않도록 전압레벨을 설정한다(S430).
이는 상기 설정시간 동안 상기 제 1 모드로부터 상기 제 2 모드로의 전압강하가 발생하지 않도록 함으로써 동작모드의 변환에 따른 전압 변동의 평균주파수를 감소시키기 위함이다.
즉, 상기 프로세서의 동작모드 변환에 따른 전압강하 시점으로부터 상기 설정시간을 산출하고, 상기 설정시간 동안에는 CPU가 정상모드로부터 저전력모드에 진입하여 동적 전압 스케일링에 따른 전압강하가 발생할 조건이 되더라도 전압레벨을 일정하게 유지함으로써 전압 변동의 평균주파수를 감소시키는 것이다.
도 11은 본 발명의 제 5 실시예에 의한 소음저감방법을 상세히 도시한 흐름도이다.
도 11에 도시된 바와 같이, 본 발명의 제 5 실시예에 의한 소음저감방법은 프로세서의 사용상태를 검출하여 동작모드를 설정하는 단계로부터 시작된다(S500).
이때, 상기 동작모드는 상기 프로세서가 특정 전압에서 동작하는 제 1 모드와 상기 제 1 모드보다 낮은 전압에서 동작하는 제 2 모드, 그리고 상기 제 1 모드보다 낮고, 상기 제 2 모드보다 높은 전압에서 동작하는 제 3 모드를 포함한다.
다음으로, 상기 프로세서의 동작모드가 상기 제 1 모드로부터 상기 제 2 모드로 변환하는지 여부를 판단한다(S510).
이때, 상기 프로세서의 동작모드가 상기 제 1 모드로부터 상기 제 2 모드로 변환하는 경우 제 520 단계를 수행한다. 반면에, 상기 프로세서의 동작모드가 상기 제 1 모드로부터 상기 제 2 모드로 변환하지 않는 경우에는 제 500 단계를 수행한다.
이어서, 제 510 단계에서 판단한 결과 상기 프로세서의 동작모드가 상기 제 1 모드로부터 상기 제 2 모드로 변환하는 경우, 상기 동작모드의 변환에 따른 전압 변동 시점으로부터 설정시간을 산출한다(S520).
다음으로, 상기 설정시간 동안 상기 제 2 모드로부터 상기 제 1 모드로의 변환신호가 발생하였는지 여부를 판단한다(S530).
이때, 상기 설정시간 동안 상기 제 2 모드로부터 상기 제 1 모드로의 변환신호가 발생한 경우 제 540 단계를 수행한다. 반면에, 상기 설정시간 동안 상기 제 2 모드로부터 상기 제 1 모드로의 변환신호가 발생하지 않은 경우 제 550 단계를 수행한다.
이어서, 제 530 단계에서 판단한 결과 상기 제 2 모드로부터 상기 제 1 모드로의 변환신호가 발생한 경우, 상기 제 2 모드로부터 상기 제 3 모드로 변환되도록 전압레벨을 설정한다.
한편, 제 530 단계에서 판단한 결과 상기 제 2 모드로부터 상기 제 1 모드로의 변환신호가 발생하지 않은 경우, 상기 설정시간 동안 상기 제 1 모드로부터 상기 제 2 모드로의 변환신호가 발생하였는지 여부를 판단한다(S550).
이때, 상기 설정시간 동안 상기 제 1 모드로부터 상기 제 2 모드로의 변환신 호가 발생한 경우 제 560 단계를 수행한다. 반면에, 상기 설정시간 동안 상기 제 1 모드로부터 제 2 모드로의 변환신호가 발생하지 않은 경우 제 530 단계를 수행한다.
다음으로, 제 550 단계에서 판단한 결과 상기 설정시간 동안 상기 제 1 모드로부터 상기 제 2 모드로의 변환신호가 발생한 경우, 상기 제 1 모드로부터 상기 제 3 모드로 변환되도록 전압레벨을 설정한다(S560).
이는 상기 설정시간 동안 상기 제 1 모드로부터 상기 제 2 모드로의 전압 변동 대신에 상기 제 1 모드로부터 상기 제 3 모드로 전압 변동이 발생하고, 상기 제 2 모드로부터 상기 제 1 모드로의 전압 변동 대신에 상기 제 2 모드로부터 상기 제 3 모드로 전압 변동이 발생하도록 함으로써 동작모드의 변환에 따른 전압 변동의 폭을 감소시키기 위함이다.
즉, 상기 프로세서의 동작모드 변환에 따른 전압강하 시점으로부터 상기 설정시간을 산출하고, 상기 설정시간 동안에는 CPU가 정상모드로부터 저전력모드에 진입하여 동적 전압 스케일링에 따른 전압강하가 발생할 조건이 되더라도 상기 저전력모드까지 전압레벨을 낮추지 않고 전압 변동의 폭을 감소시키는 것이다.
한편, 본 발명의 제 4 실시예 및 제 5 실시예에 의한 소음저감방법은 상기 프로세서가 슬립모드에 진입하는 경우, 주기적인 이탈(Exit) 이벤트가 발생함으로써 동작 전압이 주기적으로 변환할 때 전압 변동의 평균주파수를 낮추거나 또는 전압 변동의 폭을 낮춤으로써 소음의 발생을 저감시킬 수 있다.
예컨대 상기 프로세서가 C4 전원상태와 같은 슬립모드에 진입하는 경우, 주 기적인 이탈(Exit) 이벤트가 발생함으로써 C0 전원상태의 전압레벨과 C4 전원상태의 전압레벨 사이에서 동작 전압이 주기적으로 변환할 때 전압 변동의 평균주파수를 낮추거나 또는 전압 변동의 폭을 낮춤으로써 소음의 발생을 저감시킬 수 있다.
즉, 본 발명의 제 4 실시예에 의한 소음저감방법에 따르면, 상기 설정시간 동안 상기 C0 전원상태의 전압레벨에서 상기 C4 전원상태의 전압레벨로 전압강하가 발생하지 않도록 함으로써 전압 변동의 평균주파수를 낮추는 것이다.
또한, 본 발명의 제 5 실시예에 의한 소음저감방법에 따르면, C4 전원상태에 진입한 상태에서, C0보다 낮은 전압레벨 및 C4 전원상태의 전압레벨 사이에서 동작 전압이 주기적으로 변환되도록 함으로써 전압 변동의 폭을 낮추는 것이다.
본 발명의 권리는 위에서 설명된 실시예에 한정되지 않고 청구범위에 기재된 바에 의해 정의되며, 본 발명의 분야에서 통상의 지식을 가진 자가 청구범위에 기재된 권리범위 내에서 다양한 변형과 개작을 할 수 있다는 것은 자명하다.
도 1은 본 발명의 구체적인 실시예를 구성하는 동적 전압 스케일링 동작시 소음저감장치를 나타내는 블럭도.
도 2는 본 발명의 다른 실시예에 따른 소음저감장치를 나타내는 블럭도.
도 3은 본 발명의 각 실시예에 따른 전압 변동의 예를 설명하기 위한 종래의 동적 전압 스케일링에 따른 시간-전압 그래프.
도 4는 본 발명의 제 1 실시예를 구성하는 동적 전압 스케일링 동작시 소음저감장치에 따른 시간-전압 변동 그래프.
도 5는 본 발명의 제 2 실시예를 구성하는 동적 전압 스케일링 동작시 소음저감장치에 따른 시간-전압 변동 그래프.
도 6은 본 발명의 제 3 실시예를 구성하는 동적 전압 스케일링 동작시 소음저감장치에 따른 시간-전압 변동 그래프.
도 7은 본 발명의 제 1 실시예에 의한 동적 전압 스케일링 동작시 소음저감 방법을 상세히 도시한 흐름도.
도 8은 본 발명의 제 2 실시예에 의한 동적 전압 스케일링 동작시 소음저감 방법을 상세히 도시한 흐름도.
도 9는 본 발명의 제 3 실시예에 의한 동적 전압 스케일링 동작시 소음저감 방법을 상세히 도시한 흐름도.
도 10은 본 발명의 제 4 실시예에 의한 소음저감방법을 상세히 도시한 흐름도.
도 11은 본 발명의 제 5 실시예에 의한 소음저감방법을 상세히 도시한 흐름도.
* 도면의 주요부분에 대한 부호의 설명 *
10: 전압제어모듈 20: 타이머
100: 프로세서 110: 모드설정부
120: 전원공급부 130: 클럭발생부
140: 타이머부

Claims (8)

  1. 프로세서의 사용상태를 검출하여 동작모드를 설정하는 모드설정부와;
    상기 모드설정부에 의한 복수 개의 동작모드에 대응하는 전압을 제공하는 전원공급부; 그리고
    상기 모드설정부에 의해 설정된 동작모드로의 변환에 따른 전압 변동의 평균주파수를 감소시키기 위한 설정시간을 제공하는 타이머부를 포함하여 구성되고:
    상기 복수 개의 동작모드는,
    상기 프로세서가 특정 전압에서 동작하는 제 1 모드와;
    상기 제 1 모드보다 낮은 전압에서 동작하는 제 2 모드를 포함하며:
    상기 전원공급부는,
    상기 설정시간 동안 상기 제 1 모드로부터 상기 제 2 모드로의 전압강하가 발생하지 않도록 전압레벨을 설정함을 특징으로 하는 소음저감장치.
  2. 제 1 항에 있어서,
    상기 복수 개의 동작모드는,
    상기 제 1 모드보다 낮고 상기 제 2 모드보다 높은 전압에서 동작하는 제 3 모드를 더 포함하며:
    상기 전원공급부는,
    상기 설정시간 동안 상기 모드설정부에 의해 상기 제 1 모드로부터 상기 제 2 모드로의 동작모드 변환이 설정된 경우, 상기 제 1 모드로부터 상기 제 3 모드로 변환되도록 전압레벨을 설정하고:
    상기 설정시간 동안 상기 모드설정부에 의해 상기 제 2 모드로부터 상기 제 1 모드로의 동작모드 변환이 설정된 경우, 상기 제 2 모드로부터 상기 제 3 모드로 변환되도록 전압레벨을 설정함을 특징으로 하는 소음저감장치.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 타이머부는,
    상기 모드설정부에 의해 설정된 동작모드로의 변환에 따른 전압 변동 시점으로부터 상기 설정시간을 산출함을 특징으로 하는 소음저감장치.
  4. 제 3 항에 있어서,
    상기 설정시간은,
    상기 모드설정부에 의해 설정된 동작모드로의 변환에 따른 전압 변동의 폭에 따라 산출된 실험값임을 특징으로 하는 소음저감장치.
  5. 프로세서의 사용상태를 검출하여 동작모드를 설정하는 시스템에 있어서,
    상기 동작모드는,
    상기 프로세서가 특정 전압에서 동작하는 제 1 모드와;
    상기 제 1 모드보다 낮은 전압에서 동작하는 제 2 모드를 포함하며:
    전압 변동의 평균주파수를 감소시키기 위한 설정시간 동안 상기 제 1 모드로부터 상기 제 2 모드로의 전압강하가 발생하지 않도록 전압레벨을 설정함을 특징으로 하는 소음저감방법.
  6. 제 5 항에 있어서,
    상기 동작모드는,
    상기 제 1 모드보다 낮고 상기 제 2 모드보다 높은 전압에서 동작하는 제 3 모드를 더 포함하며:
    상기 설정시간 동안 상기 제 1 모드로부터 제 2 모드로의 동작모드 변환이 설정된 경우, 상기 제 1 모드로부터 상기 제 3 모드로 변환되도록 전압레벨을 설정하고:
    상기 설정시간 동안 상기 제 2 모드로부터 제 1 모드로의 동작모드 변환이 설정된 경우, 상기 제 2 모드로부터 상기 제 3 모드로 변환되도록 전압레벨을 설정함을 특징으로 하는 소음저감방법.
  7. 제 5 항 또는 제 6 항에 있어서,
    상기 설정시간은,
    상기 동작모드의 변환에 따른 전압 변동 시점으로부터 산출됨을 특징으로 하는 소음저감방법.
  8. 제 7 항에 있어서,
    상기 설정시간은,
    상기 동작모드의 변환에 따른 전압 변동의 폭에 따라 산출된 실험값임을 특징으로 하는 소음저감방법.
KR1020080057060A 2008-06-02 2008-06-17 동적 전력관리 프로세서의 소음저감장치 및 방법 KR100936765B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020080051733 2008-06-02
KR20080051733 2008-06-02

Publications (2)

Publication Number Publication Date
KR20090125674A KR20090125674A (ko) 2009-12-07
KR100936765B1 true KR100936765B1 (ko) 2010-01-15

Family

ID=41687147

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080057060A KR100936765B1 (ko) 2008-06-02 2008-06-17 동적 전력관리 프로세서의 소음저감장치 및 방법

Country Status (1)

Country Link
KR (1) KR100936765B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9712112B1 (en) 2016-10-21 2017-07-18 International Business Machines Corporation Dynamic noise mitigation in integrated circuit devices using local clock buffers

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20230006290A (ko) * 2021-07-02 2023-01-10 삼성전자주식회사 전력 관리 집적 회로를 포함하는 전자 장치 및 그 운용 방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005222536A (ja) 2004-01-26 2005-08-18 Toshiba Corp ダイナミック電圧制御装置
US20060047986A1 (en) 2004-08-31 2006-03-02 Tsvika Kurts Method and apparatus for controlling power management state transitions
US7120804B2 (en) 2002-12-23 2006-10-10 Intel Corporation Method and apparatus for reducing power consumption through dynamic control of supply voltage and body bias including maintaining a substantially constant operating frequency
US20060259791A1 (en) 2005-05-10 2006-11-16 Dockser Kenneth A Idle-element prediction circuitry and anti-thrashing logic

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7120804B2 (en) 2002-12-23 2006-10-10 Intel Corporation Method and apparatus for reducing power consumption through dynamic control of supply voltage and body bias including maintaining a substantially constant operating frequency
JP2005222536A (ja) 2004-01-26 2005-08-18 Toshiba Corp ダイナミック電圧制御装置
US20060047986A1 (en) 2004-08-31 2006-03-02 Tsvika Kurts Method and apparatus for controlling power management state transitions
US20060259791A1 (en) 2005-05-10 2006-11-16 Dockser Kenneth A Idle-element prediction circuitry and anti-thrashing logic

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9712112B1 (en) 2016-10-21 2017-07-18 International Business Machines Corporation Dynamic noise mitigation in integrated circuit devices using local clock buffers

Also Published As

Publication number Publication date
KR20090125674A (ko) 2009-12-07

Similar Documents

Publication Publication Date Title
US8631257B2 (en) Platform power management based on latency guidance
KR100692345B1 (ko) 프로세서 전력 상태들을 고려하는 메모리 제어기
US9250665B2 (en) GPU with dynamic performance adjustment
KR101450381B1 (ko) 전력 관리 장치, 전력 관리 방법 및 전압 변환기
US8959369B2 (en) Hardware automatic performance state transitions in system on processor sleep and wake events
US7526663B2 (en) Method and apparatus for reducing the power consumed by a computer system
JP5031885B2 (ja) 電力管理システム及び方法
US20110131427A1 (en) Power management states
EP1865403B1 (en) A single chip 3D and 2D graphics processor with embedded memory and multiple levels of power controls
US20040181660A1 (en) Power-save computing apparatus and method, a power-save computing program and a program product
CN101495958A (zh) 用于控制处理器低功率状态的系统和方法
JP2000172387A (ja) 消費電力制御方法および電気機器
TWI507864B (zh) 於Ｓ０ｉｘ狀態期間透過系統電壓調節器輸出調整來降低系統閒置功率之方法
KR100936765B1 (ko) 동적 전력관리 프로세서의 소음저감장치 및 방법
KR101000555B1 (ko) 동적 전력관리 프로세서의 소음저감장치 및 방법
US7554344B2 (en) Apparatus and method of adjusting system efficiency
US9537484B2 (en) Semiconductor device and method of controlling the same
KR101087429B1 (ko) 전력 관리 방법 및 장치
KR100601617B1 (ko) Ｃｐｕ 열제어 기능을 갖는 개인용 컴퓨터 및 그 ｃｐｕ 열제어방법
KR102297007B1 (ko) 모니터 대기 전력 및 소비 전력 저감 방법 및 이러한 방법을 수행하는 모니터
KR20070104711A (ko) 씨피유 주파수 조절 장치 및 방법
JP2004295876A (ja) 省電力演算装置及びその方法、並びに省電力演算プログラム及びその記録媒体
CN116400754A (zh) 电子装置及电子装置中控制温度的方法
JP2006023803A (ja) Ｃｐｕの消費電力削減方法およびコンピュータシステム
JP2005038131A (ja) コンピュータシステムおよびコンピュータシステムの駆動制御方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121227

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20131224

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20141224

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20151224

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20161223

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20171222

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20191224

Year of fee payment: 11