KR100936765B1 - 동적 전력관리 프로세서의 소음저감장치 및 방법 - Google Patents
동적 전력관리 프로세서의 소음저감장치 및 방법 Download PDFInfo
- Publication number
- KR100936765B1 KR100936765B1 KR1020080057060A KR20080057060A KR100936765B1 KR 100936765 B1 KR100936765 B1 KR 100936765B1 KR 1020080057060 A KR1020080057060 A KR 1020080057060A KR 20080057060 A KR20080057060 A KR 20080057060A KR 100936765 B1 KR100936765 B1 KR 100936765B1
- Authority
- KR
- South Korea
- Prior art keywords
- mode
- voltage
- time
- set time
- scaling
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
- G06F1/3234—Power saving characterised by the action undertaken
- G06F1/3296—Power saving characterised by the action undertaken by lowering the supply or operating voltage
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Power Sources (AREA)
Abstract
Description
Claims (8)
- 프로세서의 사용상태를 검출하여 동작모드를 설정하는 모드설정부와;상기 모드설정부에 의한 복수 개의 동작모드에 대응하는 전압을 제공하는 전원공급부; 그리고상기 모드설정부에 의해 설정된 동작모드로의 변환에 따른 전압 변동의 평균주파수를 감소시키기 위한 설정시간을 제공하는 타이머부를 포함하여 구성되고:상기 복수 개의 동작모드는,상기 프로세서가 특정 전압에서 동작하는 제 1 모드와;상기 제 1 모드보다 낮은 전압에서 동작하는 제 2 모드를 포함하며:상기 전원공급부는,상기 설정시간 동안 상기 제 1 모드로부터 상기 제 2 모드로의 전압강하가 발생하지 않도록 전압레벨을 설정함을 특징으로 하는 소음저감장치.
- 제 1 항에 있어서,상기 복수 개의 동작모드는,상기 제 1 모드보다 낮고 상기 제 2 모드보다 높은 전압에서 동작하는 제 3 모드를 더 포함하며:상기 전원공급부는,상기 설정시간 동안 상기 모드설정부에 의해 상기 제 1 모드로부터 상기 제 2 모드로의 동작모드 변환이 설정된 경우, 상기 제 1 모드로부터 상기 제 3 모드로 변환되도록 전압레벨을 설정하고:상기 설정시간 동안 상기 모드설정부에 의해 상기 제 2 모드로부터 상기 제 1 모드로의 동작모드 변환이 설정된 경우, 상기 제 2 모드로부터 상기 제 3 모드로 변환되도록 전압레벨을 설정함을 특징으로 하는 소음저감장치.
- 제 1 항 또는 제 2 항에 있어서,상기 타이머부는,상기 모드설정부에 의해 설정된 동작모드로의 변환에 따른 전압 변동 시점으로부터 상기 설정시간을 산출함을 특징으로 하는 소음저감장치.
- 제 3 항에 있어서,상기 설정시간은,상기 모드설정부에 의해 설정된 동작모드로의 변환에 따른 전압 변동의 폭에 따라 산출된 실험값임을 특징으로 하는 소음저감장치.
- 프로세서의 사용상태를 검출하여 동작모드를 설정하는 시스템에 있어서,상기 동작모드는,상기 프로세서가 특정 전압에서 동작하는 제 1 모드와;상기 제 1 모드보다 낮은 전압에서 동작하는 제 2 모드를 포함하며:전압 변동의 평균주파수를 감소시키기 위한 설정시간 동안 상기 제 1 모드로부터 상기 제 2 모드로의 전압강하가 발생하지 않도록 전압레벨을 설정함을 특징으로 하는 소음저감방법.
- 제 5 항에 있어서,상기 동작모드는,상기 제 1 모드보다 낮고 상기 제 2 모드보다 높은 전압에서 동작하는 제 3 모드를 더 포함하며:상기 설정시간 동안 상기 제 1 모드로부터 제 2 모드로의 동작모드 변환이 설정된 경우, 상기 제 1 모드로부터 상기 제 3 모드로 변환되도록 전압레벨을 설정하고:상기 설정시간 동안 상기 제 2 모드로부터 제 1 모드로의 동작모드 변환이 설정된 경우, 상기 제 2 모드로부터 상기 제 3 모드로 변환되도록 전압레벨을 설정함을 특징으로 하는 소음저감방법.
- 제 5 항 또는 제 6 항에 있어서,상기 설정시간은,상기 동작모드의 변환에 따른 전압 변동 시점으로부터 산출됨을 특징으로 하는 소음저감방법.
- 제 7 항에 있어서,상기 설정시간은,상기 동작모드의 변환에 따른 전압 변동의 폭에 따라 산출된 실험값임을 특징으로 하는 소음저감방법.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020080051733 | 2008-06-02 | ||
KR20080051733 | 2008-06-02 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20090125674A KR20090125674A (ko) | 2009-12-07 |
KR100936765B1 true KR100936765B1 (ko) | 2010-01-15 |
Family
ID=41687147
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020080057060A KR100936765B1 (ko) | 2008-06-02 | 2008-06-17 | 동적 전력관리 프로세서의 소음저감장치 및 방법 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100936765B1 (ko) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9712112B1 (en) | 2016-10-21 | 2017-07-18 | International Business Machines Corporation | Dynamic noise mitigation in integrated circuit devices using local clock buffers |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20230006290A (ko) * | 2021-07-02 | 2023-01-10 | 삼성전자주식회사 | 전력 관리 집적 회로를 포함하는 전자 장치 및 그 운용 방법 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005222536A (ja) | 2004-01-26 | 2005-08-18 | Toshiba Corp | ダイナミック電圧制御装置 |
US20060047986A1 (en) | 2004-08-31 | 2006-03-02 | Tsvika Kurts | Method and apparatus for controlling power management state transitions |
US7120804B2 (en) | 2002-12-23 | 2006-10-10 | Intel Corporation | Method and apparatus for reducing power consumption through dynamic control of supply voltage and body bias including maintaining a substantially constant operating frequency |
US20060259791A1 (en) | 2005-05-10 | 2006-11-16 | Dockser Kenneth A | Idle-element prediction circuitry and anti-thrashing logic |
-
2008
- 2008-06-17 KR KR1020080057060A patent/KR100936765B1/ko active IP Right Grant
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7120804B2 (en) | 2002-12-23 | 2006-10-10 | Intel Corporation | Method and apparatus for reducing power consumption through dynamic control of supply voltage and body bias including maintaining a substantially constant operating frequency |
JP2005222536A (ja) | 2004-01-26 | 2005-08-18 | Toshiba Corp | ダイナミック電圧制御装置 |
US20060047986A1 (en) | 2004-08-31 | 2006-03-02 | Tsvika Kurts | Method and apparatus for controlling power management state transitions |
US20060259791A1 (en) | 2005-05-10 | 2006-11-16 | Dockser Kenneth A | Idle-element prediction circuitry and anti-thrashing logic |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9712112B1 (en) | 2016-10-21 | 2017-07-18 | International Business Machines Corporation | Dynamic noise mitigation in integrated circuit devices using local clock buffers |
Also Published As
Publication number | Publication date |
---|---|
KR20090125674A (ko) | 2009-12-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8631257B2 (en) | Platform power management based on latency guidance | |
KR100692345B1 (ko) | 프로세서 전력 상태들을 고려하는 메모리 제어기 | |
US9250665B2 (en) | GPU with dynamic performance adjustment | |
KR101450381B1 (ko) | 전력 관리 장치, 전력 관리 방법 및 전압 변환기 | |
US8959369B2 (en) | Hardware automatic performance state transitions in system on processor sleep and wake events | |
US7526663B2 (en) | Method and apparatus for reducing the power consumed by a computer system | |
CN101495958B (zh) | 用于控制处理器低功率状态的系统和方法 | |
JP5031885B2 (ja) | 電力管理システム及び方法 | |
US20110131427A1 (en) | Power management states | |
EP1865403B1 (en) | A single chip 3D and 2D graphics processor with embedded memory and multiple levels of power controls | |
US20120246503A1 (en) | Information processing apparatus and judging method | |
KR20040081301A (ko) | 전력 절약 연산 장치 및 그 방법, 및 전력 절약 연산프로그램 및 그 프로그램 제품 | |
TWI507864B (zh) | 於S0ix狀態期間透過系統電壓調節器輸出調整來降低系統閒置功率之方法 | |
KR100936765B1 (ko) | 동적 전력관리 프로세서의 소음저감장치 및 방법 | |
US20100070793A1 (en) | Clock supply device | |
KR101000555B1 (ko) | 동적 전력관리 프로세서의 소음저감장치 및 방법 | |
US7554344B2 (en) | Apparatus and method of adjusting system efficiency | |
WO2012006028A2 (en) | System and method for dynamically managing power in an electronic device | |
US9537484B2 (en) | Semiconductor device and method of controlling the same | |
KR101087429B1 (ko) | 전력 관리 방법 및 장치 | |
KR100601617B1 (ko) | Cpu 열제어 기능을 갖는 개인용 컴퓨터 및 그 cpu 열제어방법 | |
JP2004295876A (ja) | 省電力演算装置及びその方法、並びに省電力演算プログラム及びその記録媒体 | |
CN116400754A (zh) | 电子装置及电子装置中控制温度的方法 | |
JP2006023803A (ja) | Cpuの消費電力削減方法およびコンピュータシステム | |
JP2005038131A (ja) | コンピュータシステムおよびコンピュータシステムの駆動制御方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20121227 Year of fee payment: 4 |
|
FPAY | Annual fee payment |
Payment date: 20131224 Year of fee payment: 5 |
|
FPAY | Annual fee payment |
Payment date: 20141224 Year of fee payment: 6 |
|
FPAY | Annual fee payment |
Payment date: 20151224 Year of fee payment: 7 |
|
FPAY | Annual fee payment |
Payment date: 20161223 Year of fee payment: 8 |
|
FPAY | Annual fee payment |
Payment date: 20171222 Year of fee payment: 9 |
|
FPAY | Annual fee payment |
Payment date: 20191224 Year of fee payment: 11 |