JP4935379B2 - 電源装置および通信機器 - Google Patents

電源装置および通信機器 Download PDF

Info

Publication number
JP4935379B2
JP4935379B2 JP2007016995A JP2007016995A JP4935379B2 JP 4935379 B2 JP4935379 B2 JP 4935379B2 JP 2007016995 A JP2007016995 A JP 2007016995A JP 2007016995 A JP2007016995 A JP 2007016995A JP 4935379 B2 JP4935379 B2 JP 4935379B2
Authority
JP
Japan
Prior art keywords
processing
power
circuit
power supply
unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007016995A
Other languages
English (en)
Other versions
JP2008187771A (ja
Inventor
義人 古山
清司 三好
詠史 宮近
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2007016995A priority Critical patent/JP4935379B2/ja
Priority to EP07121891A priority patent/EP1950643B1/en
Priority to US11/987,578 priority patent/US7958378B2/en
Priority to KR1020070131039A priority patent/KR100959578B1/ko
Priority to CN2007101600154A priority patent/CN101232242B/zh
Publication of JP2008187771A publication Critical patent/JP2008187771A/ja
Application granted granted Critical
Publication of JP4935379B2 publication Critical patent/JP4935379B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26Power supply means, e.g. regulation thereof
    • G06F1/32Means for saving power
    • G06F1/3203Power management, i.e. event-based initiation of a power-saving mode
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00Data switching networks
    • H04L12/02Details
    • H04L12/10Current supply arrangements
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26Power supply means, e.g. regulation thereof
    • G06F1/32Means for saving power
    • G06F1/3203Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234Power saving characterised by the action undertaken
    • G06F1/3296Power saving characterised by the action undertaken by lowering the supply or operating voltage
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04BTRANSMISSION
    • H04B1/00Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02DCLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00Energy efficient computing, e.g. low power processors, power management or thermal management

Description

処理装置に電力を供給する電源装置と、通信処理を行う通信機器に関する。
従来から、通信機器やサーバ機器などといった電子機器には、各種処理を実行するIC等に電力を供給する電源装置が備えられている。この電源装置に対しては、常に安定した電力を供給することが求められており、特に、IC等に出力される出力電圧を一定に調整することが要求されている。
図1は、電子機器に電力を供給する電源装置の概略構成図である。
この図1に示す電源装置10は、増幅器や比較器などといったアナログ素子を利用してIC等への出力電圧を制御するアナログ制御方式の電源装置である。
電源装置10には、電圧検出回路11、誤差増幅器12、補償回路13、基準発振器14、比較器15、スイッチ素子16、および平滑フィルタ17などが備えられている。
まず、電圧検出回路11において、現時点に電源装置10からIC等に向けて出力される電源出力電圧Voutが検出され、検出された出力電圧Voutが誤差増幅器12に伝えられる。誤差増幅器12では、出力電圧Voutと基準電圧V0との差分が増幅されて出力され、補償回路13では、誤差増幅器12から出力された増幅電圧Vgが比較器15の感度に適した値に調整される。
基準発振器14では、一定の周波数ごとに鋸状波の電圧信号Vpが出力される。比較器15では、基準発振器14から発せられる鋸状波の電圧信号Vpが、補償回路13で調整された増幅電圧Vgと比較され、鋸状波の電圧信号Vpが増幅電圧Vgよりも小さい間は「ON」となり、それ以外は「OFF」となる制御信号がスイッチ素子16に伝えられる。
スイッチ素子16では、比較器15から伝えられた制御信号によってON/OFFが制御されることにより、電源装置10に入力された入力電圧Vinのパルス幅が調整され、平滑フィルタ17において平滑処理が実行される。その結果、電源装置10から電子機器に、電圧値が調整された出力電圧Voutが出力される。例えば、電圧検出回路11で検出された出力電圧Voutが低下すると、誤差増幅器12において算出される出力電圧Voutと基準電圧V0との誤差が大きくなる。その結果、鋸状波の電圧信号Vpが増幅電圧Vgよりも小さくなって、比較器15から発せられる制御信号の「ON」時間が長くなり、入力電圧Vinのパルス幅が長く調整されることによって、出力電圧Voutが上昇する。
電源装置10では、以上のようにして、処理部に出力される出力電圧が一定となるように制御される。
ここで、近年では、電子機器の省電力化やバッテリの小型化に伴って、電子機器を構成する各種部品やIC等の低電圧化が求められてきており、それら各種部品やICに流れ込む電流が増大してきている。さらに、通信機器やサーバ機器などでは、通信のトラフィック状態に連動して、通信処理を実行するICに流れ込む電流が急激に上昇してしまうことがあり、ICに印加される元々低い電圧がさらに低下してしまって、通信処理を実行することができる最低電圧を下回ってしまい、信号の不通などといった不具合が生じてしまう恐れがある。
この点に関し、特許文献1には、電源装置にソフトスタート用のコンデンサを備えることによって、電源投入時や電源切断時における電流の急変を低減する技術について記載されている。電源投入時や電源切断時に電流を緩やかに変化させることにより、近年、大電流化が進んでいる電子機器で問題となっている、電源立ち上げ時のピーク電流による内部回路への過負荷や、電圧低下による誤作動等を抑えることができる。
特開平9−154275号公報
しかし、特許文献1に記載された技術では、通信処理などのように、間欠的に発生する処理の負荷増大による電流急変には対応することができない。
また、従来のアナログ制御方式の電源装置では、スイッチング周波数を高くすることによって電源の応答性を改善し、処理の負荷の急激な変化に追随して電力の供給を制御することが行われているが、このスイッチング周波数の調整のみでは、現状以上に電源の応答性を向上させることは困難であるという問題がある。
本発明は、上記事情に鑑み、処理の負荷に関わらず、安定した電力を供給することができる電源装置および通信機器を提供することを目的とする。
上記目的を達成する本発明の電源装置は、データを処理する第1の処理装置における処理実行を受けてデータを処理する第2の処理装置に電力を供給する供給部と、
第1の処理装置における処理実行の負荷を検出する負荷検出部と、
負荷検出部によって検出された負荷の大小に応じて、供給部による電力供給を増減させる電力制御部とを備えたことを特徴とする。
本発明の電源装置によると、第2の処理装置よりも上流側の第1の処理装置における処理実行の負荷が検出され、その負荷の大小に応じて、第2の処理装置への電力供給が増減される。このため、処理データ量が急激に増加した場合であっても、第2の処理装置に確実に十分な電力を供給することができ、安定して処理を実行することができる。
また、本発明の電源装置において、上記供給部は、電力を供給する際の電圧が可変のものであり、
電力制御部が、供給部の電圧を昇降させることにより供給部による電力供給を増減させるものであることが好ましい。
第2の処理装置に印加される電圧が低下してしまうと、処理を実行することができなくなってしまったり、第2の処理装置に大量の電流が流れてしまって、発熱や過負荷による誤作動を生じてしまう恐れがある。電圧の昇降によって電力供給が増減されることによって、第2の処理装置において安定的に処理を実行することができる。
また、本発明の電源装置において、上記第1の処理装置および上記第2の処理装置が、通信機器に組み込まれ通信機器によって通信されるデータに対する通信処理を担うものであることが好ましい。
通信機器では、送受信されるデータ量に応じて処理実行の負荷が大きく増減するため、本発明の電源装置を好ましく適用することができる。
また、上記目的を達成する本発明の通信機器は、データに対する第1の通信処理を担う第1の処理部と、
第1の処理部における処理実行を受けて、データに対する第2の通信処理を担う第2の処理部と、
第2の処理部に電力を供給する供給部と、
第1の処理装置における処理実行の負荷を検出する負荷検出部と、
負荷検出部によって検出された負荷の大小に応じて、供給部による電力供給を増減させる電力制御部とを備えたことを特徴とする。
本発明の通信機器によると、通信データが急激に増加した場合であっても、確実に通信処理を実行することができる。
本発明によると、処理の負荷に関わらず、処理装置に安定した電力を供給することができ、確実に処理を実行することができる。
以下、本発明の実施形態について説明する。
図2は、本発明の一実施形態が適用された通信ユニットの外観斜視図である。
この通信ユニット100は、ネットワークを介してデータの送受信を行うものであり、ユニットカバー101、ユニット枠102、およびバックパネル103と、それらが取り囲む空間内に収容された、処理を実行する複数の電子回路パッケージ200とで構成されている。
バックパネル103の内側には、データや電力を伝達するための各種コネクタ(図示しない)が設けられており、これらのコネクタが複数の電子回路パッケージ200それぞれに設けられたコネクタに嵌合されることによって、複数の電子回路パッケージ200が相互に接続される。
複数の電子回路パッケージ200は、ネットワークを介して送られてきた通信データに対して順次に処理を実行するものであり、前段の電子回路パッケージ200における処理実行を受けて、後段の電子回路パッケージ200における処理実行が開始される。また、各電子回路パッケージ200は、ICなどが取り付けられた基板220(図4参照)と、基板220を保持する保持板210(図3参照)とで構成されている。
図3は、電子回路パッケージ200を構成する保持板210の斜視図であり、図4は、保持板210に基板220が取り付けられた電子回路パッケージ200の概略図である。
保持板210には、保持板210を図2のユニット枠102に抜差しする際に手でつかむための把持部211、電子回路パッケージ200に電力を投入するための電源コネクタ212a、基板220の反りを防止するための反り防止金具213、および各種データを送受信するためのデータ用コネクタ212bなどが備えられている。
図4には、保持板210に基板220が装着された状態の電子回路パッケージ200が示されている。基板220には、ICなどといった複数の処理回路221、および複数の処理回路221それぞれに電力を供給するための電力供給源223などが備えられており、基板220が保持板210に嵌め込まれ、保持板210の電源コネクタ212aやデータ用コネクタ212bが基板220に挿し込まれることによって、基板220が保持板210に装着される。さらに、保持板210が図2に示すユニット枠102に嵌め込まれてバックパネル103のコネクタに接続されることによって、複数の電子回路パッケージ200同士が相互に接続される。
図5は、図2に示す複数の電子回路パッケージ200のうちの3つの電子回路パッケージ200_1,200_2,200_3の概略的な機能ブロック図である。
尚、以下では、3つの電子回路パッケージ200_1,200_2,200_3それぞれを構成する各種要素を、末尾に添えられた数字で区別して説明する。
図5には、ネットワーク経由で送信されてきた光データを受信する光インタフェースパッケージ200_1と、光インタフェースパッケージ200_1で受信された光データをデジタルデータに変換する電気インタフェースパッケージ200_2と、電気インタフェースパッケージ200_2で変換されたデジタルデータに各種信号処理を施す信号処理パッケージ200_3とが示されている。本実施形態においては、図2に示す通信ユニット100全体に対して電力が投入され、その電力が複数の電子回路パッケージ200それぞれの電力供給源223に振り分けられた後、各電子回路パッケージ200内で電力供給源223から処理回路221に電力が供給される。
電気インタフェースパッケージ200_2には、処理実行時に処理回路221_2に流れ込んだ電流値を検出する電流検出回路225_2が備えられており、信号処理パッケージ200_3には、電気インタフェースパッケージ200_2の電流検出回路225_2で検出された電流値を取得し、その取得した電流値に応じて電源供給源223_3における電力供給を制御する電力制御部224_3が備えられている。電気インタフェースパッケージ200_2の処理回路221_2は、本発明にいう第1の処理装置および第1の処理部それぞれの一例にあたり、信号処理パッケージ200_3の処理回路221_3は、本発明にいう第2の処理装置および第2の処理部それぞれの一例に相当する。また、電気インタフェースパッケージ200_2の電流検出回路225_2は、本発明にいう負荷検出部の一例にあたり、信号処理パッケージ200_3の電力供給源223_3は、本発明にいう供給部の一例にあたり、電力制御部224_3は、本発明にいう電力制御部の一例に相当する。
図6は、信号処理パッケージ200_3における電力供給の流れを説明するための図である。
図6に示すように、信号処理パッケージ200_3には、複数の処理回路221A,221B,221C,221D,221Eが備えられており、それらの処理回路221A,221B,221C,221D,221Eの1つ1つに対し、電力供給源223A,223B,223C,223D,223Eが複数個ずつ接続され複数の電力グループA,B,C,D,Eが形成されている。図6において、符号の末尾に付加されたアルファベットが同じものは、同じ電力グループを形成していることを示している。
電源の起動時などに、複数の処理回路221A,221B,221C,221D,221Eに一斉に電力が供給され、それら処理回路221A,221B,221C,221D,221Eが同時に起動されてしまうと、それぞれの処理回路221A,221B,221C,221D,221Eに印加される電圧が急激に低下し、起動に必要な電圧が供給されなくなってしまったり、各処理回路221A,221B,221C,221D,221Eに大量の電流が流れ込んでしまって、それらが故障してしまうという問題がある。本実施形態の信号処理パッケージ200_3では、電力制御部224_3によって、処理回路221A,221B,221C,221D,221Eの起動タイミングが制御される。
まず、図2に示す通信ユニット100に電源が投入されると、図2に示す各電子回路パッケージ200に電力が振り分けられる。図6に示す信号処理パッケージ200_3では、電力制御部224_3によって、まず、電力グループAに属する電力供給源223Aに電力の供給指示が与えられ、電力供給源223Aが電力グループAの処理回路221Aに電力を供給する。その結果、処理回路221Aが起動される。
以下、同様に、電力グループBに属する処理回路221B、電力グループCに属する処理回路221C、電力グループDに属する処理回路221D、電力グループEに属する処理回路221Eが順次に起動される。
このように、複数の処理回路221A,221B,221C,221D,221Eそれぞれに時間をずらして電力を供給し、各処理回路221A,221B,221C,221D,221Eを時間差で起動することによって、急激な処理負荷の増加による不具合を軽減することができる。
さらに、図6に示すように、複数の電力供給源を1つの処理回路の周りに並べて配置することによって、処理回路と電力供給源との間の距離が近くなり、効率よく電力を供給することができるうえ、複数の電力供給源を利用することによって、1つ1つの電力供給源の電力規模を小さくすることができ、それらから供給された電力を平滑化するためのコイルやコンデンサなどを小型化することができる。
また、通信機器では、処理されるデータ量が間欠的に増減することが多く、起動時だけではなく、通信データ量が急激に増大した場合などにも、処理回路に大量の電流が流れ込んで大幅な電圧降下が生じ、処理を実行することができなくなってしまう恐れがある。
本実施形態の通信ユニット100では、各処理回路221A,221B,221C,221D,221Eで実行される処理の負荷が予め予測され、その負荷に応じて各処理回路221A,221B,221C,221D,221Eに供給される電力が調整される。以下では、供給電力の制御方法について詳しく説明する。
図6に示す信号処理パッケージ200_3を構成する5つの処理回路221A,221B,221C,221D,221Eのうち、4つの処理回路221B,221C,221D,221Eは、前段の電気インタフェースパッケージ200_2から送られてきた通信データに対して各種信号処理を施すものであり、通信データのデータ量が増加すると、各処理回路で実行される処理の負荷も増大する。また、残りの1つの処理回路332Aは、前段の電気インタフェースパッケージ200_2から送られてきた通信データに対してウィルスチェックを行うものであり、通信データのデータ量よりも、その通信データに添付ファイルが添付されているか否か等に強く応じて処理の負荷が変化する。
まずは、処理の負荷が通信データのデータ量に大きく依存する4つの処理回路221B,221C,221D,221Eへの供給電力の制御方法について説明する。
尚、以下では、4つの処理回路221B,221C,221D,221Eを代表して、3つの電力供給源223Bが備えられた処理回路211Bについてのみ説明する。
図7は、処理回路211Bと、処理回路211Bに電力を供給するための電力供給源223B、および電力制御部224_3の概略構成図である。
尚、実際には、処理回路211Bには、3つの電力供給源223Bが備えられているが、説明の簡略化のため、図7では1つの電力供給源223Bのみ示して説明する。
図7に示すように、電力制御部224_3には、AD(アナログ・デジタル)コンバータ311、デジタルフィルタ312、PWM制御回路313、電力制御回路314、およびパルス発生器315が備えられており、電力供給源223Bには、スイッチ素子321、および平滑化フィルタ322などが備えられている。
処理回路211Bへの供給電力を制御するにあたっては、基本的には、従来のアナログの電源装置と同様に、現時点よりも前に供給されていた電力に基づいて、現時点よりも後で供給される電力を制御するフィードバック処理が行われている。
まず、ADコンバータ311において、現時点よりも前に電力供給源223Bから処理回路221Bに印加された電圧が検出され、検出された電圧がデジタル信号に変換されて、デジタルフィルタ312に伝えられる。デジタルフィルタ312では、検出された電圧と予め設定されている基準電圧との差分が算出され、その差分が平均化されて誤差信号が生成される。生成された誤差信号は、PWM制御回路313に伝えられる。
PMW制御回路313では、パルス発振器315から発信されるパルス信号と、デジタルフィルタ312から伝えられた誤差信号とに基づいて、電力制御回路314から伝えられえた制御値に応じたパルス幅の制御信号が生成され、生成された制御信号がスイッチ素子321に伝えられる。尚、PMW制御回路313および電力制御回路314で行われる処理については、後で詳しく説明する。
スイッチ素子321では、PWM制御回路313から伝えられた制御信号に従ってON/OFFが制御され、その結果、入力電圧のパルス幅が調整される。さらに、パルス幅が調整された電圧が平滑化フィルタ322を通過することによって、処理回路221Bに印加される電圧が平滑化されて、処理回路221Bに電力が供給される。処理回路221Bに供給される電力についても、後で詳しく説明する。
例えば、処理回路221Bに印加された電圧が低下すると、デジタルフィルタ312で生成される誤差信号の値が大きくなり、電力制御回路314においてパルス幅が長い制御信号が生成される。その結果、スイッチ素子321の「ON」時間が長くなり、処理回路221Bに印加される電圧が上昇する。以上のようにして、フォードバック制御によって処理回路221Bに供給される電力が調整されている。
さらに、本実施形態では、電力制御回路314には、前段の電気インタフェースパッケージ200_2から、その電気インタフェースパッケージ200_2の処理回路221_2に流れ込んだ電流値が伝えられる。通常、処理対象である通信データの量が増加するほど処理の負荷が増大し、処理回路に大きな電流が流れ込むことが一般的である。前段の電気インタフェースパッケージ200_2に流れ込んだ電流値が伝えられることによって、これから処理回路211Bで実行される処理の負荷を予測することができる。
電力制御回路314は、ADコンバータ311に、電気インタフェースパッケージ200_2から取得された電流値が大きいほど大きく検出電圧を減少させ、デジタルフィルタ312に、取得された電流値が大きいほど小さい基準電圧を適用させ、PWM制御回路313に、取得された電流値が大きいほど制御信号のパルス幅を増加させる。その結果、電力供給部223Bから処理回路211Bに印加される電圧が上昇する。
このように、本実施形態によると、現時点よりも前の時点に供給されていた電力に基づいて、現時点よりも後に供給される電力が調整されるとともに(フィードバック制御)、前段の電気インタフェースパッケージ200_2における処理実行の負荷に応じて電力供給が調整される(フィードフォワード制御)。したがって、処理回路に安定して電力を供給することができ、処理実行の負荷の増大による不具合を軽減することができる。
なお、処理回路221Bに十分な電力が供給されても、処理回路221Bに印加される電圧が、処理を実行することができる最低電圧にまで達していない場合には、通信データ抜けなどといった不具合が生じてしまう恐れがある。本実施形態の通信ユニット100では、処理回路に供給される電力が電圧の昇降によって制御されていて、負荷上昇が予測される場合には予め電圧が上昇することとなるため、処理回路において確実に処理を実行することができる。
ここで、PWM出力回路313では、電力制御回路314が暴走してしまった場合、電力制御回路314からの制御を離れて、処理回路に印加される電圧を一定に維持するための処理が実行される。
図8は、電力制御回路314およびPWM出力回路313の構成と、それら電力制御回路314とPWM出力回路313との間で伝達されるデータの流れを示す図である。
図8に示すように、信号処理パッケージ200_3には、電力制御回路314からPWM制御回路313に伝えられる制御信号(処理回路221に印加する電圧)を記憶しておくためのバッファ316と、電力制御回路314の動作異常を監視するためのウォッチドック317とが搭載されている。
バッファ316は、複数の記録領域316aに分割されており、図8の一番下に示される最下領域には、予め初期値が記憶されている。バッファ316は、図8の下方の記録領域316aから順にデータが記憶されていき、一番上の記録領域316aにまで達すると、最下領域の1つ上の記録領域316aに記録されているデータから順に上書きされていく。バッファ316は、本発明にいう記憶部の一例に相当する。
さらに、PWM出力回路313には、制御信号が書き込まれる制御用メモリ313aと、ハードウェアによって予め初期値「1」が書き込まれた監視用メモリ313bとが用意されている。
電力制御回路314は、PWM出力回路313に制御値(処理回路221Bに印加する電圧)を伝える際に、PWM出力回路313の制御用メモリ313aに制御値を書き込むとともに、監視用メモリ313bに、正常に動作していることを表わす値「0」を書き込む。
電力制御回路314から制御値が伝えられると、PWM出力回路313は、制御用メモリ313aに書き込まれた制御値をバッファ316に書き込む。
また、ウォッチドック317は、監視用メモリ313bに書き込まれている値を監視し、監視用メモリ313bに、正常動作を表わす「0」以外の値が書き込まれている場合には、PWM出力回路313に、電力制御回路314の動作異常を伝える。電力制御回路314が誤作動を起こすと、監視用メモリ313bに不規則な値が書き込まれてしまう。ウォッチドック317で監視用メモリ313bの値を監視することによって、電力制御回路314の異常を確実に検出することができる。
ウォッチドック317から電力制御回路314の動作異常が伝えられると、PWM出力回路313は、電力制御回路314にリセット指示を与えるとともに、動作異常が伝えられた時点よりも前の時点にバッファ316に書き込まれた制御値(処理回路221Bに供給する電力と、処理回路221Bに印加する電圧)を取得し、取得した制御値に応じたパルス幅の制御信号を生成する。生成された制御信号は、図6に示すスイッチ素子321に伝えられ、スイッチ素子321が制御信号に従ってON/OFFされることによって、処理回路221に、動作異常が伝えられた時点よりも前の時点にバッファ316に書き込まれた電圧値と同じ値の電圧が印加される。
また、電力制御回路314のリセット処理が終了し、監視用メモリ313bに正常動作を表わす「0」が再び書き込まれると、ウォッチドック317からPWM出力回路313に電力制御回路314の復旧が伝えられる。
PWM出力回路313は、電力制御回路314の復旧が伝えられると、再び、電力制御回路314から伝えられる制御値に基づいて制御信号を生成する。
このように、本実施形態の通信ユニット100によると、電力制御回路314自体が暴走してしまった場合にも、処理回路221に過度な電流が流れてしまって、処理回路221が破損してしまう不具合などを確実に回避することができ、処理回路221における処理実行の信頼性を向上させることができる。
さらに、本実施形態の通信ユニット100では、各処理回路221に、複数の電力供給源223から相互に位相をずらして電力を供給することによって、各処理回路221に供給される電力の見かけ上の周波数を上昇させている。
図9は、3つの電力供給源223Bそれぞれから処理回路221Bに供給される電力を示す概念図である。
電力制御回路314では、処理回路221Bに印加される電圧が決定されると、3つの電力供給源223B_1,223B_2,223B_3それぞれから処理回路221Bに印加される電圧が個別に制御される。
図9には、パルス発振器315から発信されるパルス信号Pと、各電力供給源223B_1,223B_2,223B_3それぞれから処理回路221Bに供給される電力V1,V2,V3と、電力V1,V2,V3の合成電力Vとが示されている。
電力制御回路314は、各電力供給源223B_1,223B_2,223B_3それぞれから、位相をずらして電力V1,V2,V3を供給させる。その結果、処理回路221Bには、周波数が高い合成電力Vが供給されることとなり、リップルを低下させることができる。
このように、1つの処理回路に複数の電力供給源を接続し、それら複数の電力供給源から位相をずらして電力を供給することにより、電力のスイッチング周波数を容易に高めることができる。
以上で、処理の負荷が通信データのデータ量に依存する4つの処理回路221B,221C,221D,221Eへの供給電力の制御方法の説明を終了し、処理の負荷が通信データのデータ量よりも、その通信データに添付ファイルが添付されているか否かに応じて処理の負荷が変化する処理回路332Aへの供給電力の制御方法について説明する。
この処理回路332Aにおいても、他の4つの処理回路221B,221C,221D,221Eと同様に、基本的には、現時点よりも前に供給された電力に基づいて、現時点よりも後に供給される電力が制御されており(フィードバック制御)、さらに、現時点よりも前における電力制御値に基づいて、現時点よりも後における処理実行の負荷が予測されて電力が制御される(フィードフォワード制御)。
図10は、電力供給源223Aと、電力制御部224_3と、処理回路221Aの概略構成図である。
この図10に示す処理回路221Aでは、図7に示す処理回路221Bとは異なり、電力制御部224_3には、前段の電気インタフェースパッケージ200_2から電流値が伝えられず、その代わりに、処理回路221Aに流れ込む電流値を検出する電流値検出回路410が備えられている。
処理回路221Aに供給される電力を制御する際に、まず、電流値検出回路410において、処理回路221Aに現時点で流れ込んでいる電流が検出され、検出された電流値が電力制御回路314に伝えられる。
電力制御回路314では、現時点までに処理回路221Aに流れている電流値に基づいて、現時点よりも後に処理回路221Aに流れ込む電流値が予測され、予測された電流値に応じて処理回路221Aに印加する電圧値が決定される。実際には、電流のパターン変化が緩やかであるか急であるかが分析され、処理回路221Aに流れている電流変化が急激である場合、処理回路221Aにおいて処理されているデータ量が大きく、処理実行の負荷が大きいと推測され、今後も処理回路221Aにおいて電圧降下が生じる恐れがあるため、処理回路221Aに大きな電圧を印加することが決定される。
尚、現時点で流れている電流から、現時点よりも後に流れる電流を予測する手法は、複数の数値の相関関係から次の数値を予測する回帰分析法などを利用することができる。回帰分析法は、従来から広く利用されている数値予測法であるため、本明細書では詳細な説明を省略する。
電力制御回路314は、決定した制御電圧値に基づいてADコンバータ311、デジタルフィルタ312、およびPWM制御回路313を制御する。その結果、処理回路221には、決定された制御電圧値が印加され、処理負荷に応じた電力が供給される。
このように、前段の処理の負荷によって、現時点よりも後における処理の負荷が予測できない場合には、自分自身の処理の負荷に基づいて予測を行うことによっても、処理回路に印加される電圧を精度良く制御することができる。
尚、上記では、処理実行の負荷として、処理実行時に処理回路に流れ込む電流値を検出する例を示したが、本発明にいう負荷検出部は、処理実行の負荷として処理データ量を検出するものであってもよい。
また、上記では、処理回路に印加される電圧の昇降を調整することによって、処理回路に供給される電力を制御する例について説明したが、本発明にいう電力制御部は、処理回路に供給される電流量を調整することによって、処理回路に供給される電力を制御するものであってもよい。
また、上記では、電力制御回路の動作異常時に、処理回路に、動作異常が検出された時点よりも前の時点の電力と同じ電力を供給する例について説明したが、本発明にいう供給部は、電力制御部の動作異常時に、予め決められた電力を処理回路に供給するものであってもよい。
電子機器に電力を供給する電源装置の概略構成図である。 本発明の一実施形態が適用された通信ユニットの外観斜視図である。 保持板の斜視図である。 電子回路パッケージの概略図である。 図2に示す複数の電子回路パッケージのうちの3つの電子回路パッケージの概略的な機能ブロック図である。 信号処理パッケージにおける、電力供給源と、電力制御回部と、処理回路の概略構成図である。 図5に示す信号処理パッケージの、電力供給源と、電力制御部と、処理回路の概略構成図である。 電力制御回路とPWM出力回路との間で伝達されるデータの流れを示す図である。 3つの電力供給源それぞれから処理回路に供給される電力を示す概念図である。 第3実施形態の信号処理パッケージにおける、電力供給源と、電力制御部と、処理回路の概略構成図である。
符号の説明
100 通信ユニット
101 ユニットカバー
102 ユニット枠
103 バックパネル
200,200_1,200_2,200_3 電子回路パッケージ
210 保持板
211 把持部
212a 電源コネクタ
212b データ用コネクタ
220 基板
221 処理回路
223 電力供給源
224 電力制御部
225 電流検出回路
311 ADコンバータ
312 デジタルフィルタ
313 PWM制御回路
314 電力制御回路
315 パルス発生器
321 スイッチ素子
322 平滑化フィルタ

Claims (4)

  1. データを処理する第1の処理装置における処理実行を受けてデータを処理する第2の処理装置に電力を供給する供給部と、
    前記第1の処理装置における処理実行の負荷を検出する負荷検出部と、
    前記負荷検出部によって検出された負荷の大小に応じて、前記供給部による電力供給を増減させる電力制御部とを備えたことを特徴とする電源装置。
  2. 前記供給部は、電力を供給する際の電圧が可変のものであり、
    前記電力制御部が、前記供給部の電圧を昇降させることにより該供給部による電力供給を増減させるものであることを特徴とする請求項1記載の電源装置。
  3. 前記第1の処理装置および前記第2の処理装置が、通信機器に組み込まれ該通信機器によって通信されるデータに対する通信処理を担うものであることを特徴とする請求項1記載の電源装置。
  4. データに対する第1の通信処理を担う第1の処理部と、
    前記第1の処理部における処理実行を受けて、データに対する第2の通信処理を担う第2の処理部と、
    前記第2の処理部に電力を供給する供給部と、
    前記第1の処理装置における処理実行の負荷を検出する負荷検出部と、
    前記負荷検出部によって検出された負荷の大小に応じて、前記供給部による電力供給を増減させる電力制御部とを備えたことを特徴とする通信機器。
JP2007016995A 2007-01-26 2007-01-26 電源装置および通信機器 Expired - Fee Related JP4935379B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2007016995A JP4935379B2 (ja) 2007-01-26 2007-01-26 電源装置および通信機器
EP07121891A EP1950643B1 (en) 2007-01-26 2007-11-29 Power supply device and communication apparatus
US11/987,578 US7958378B2 (en) 2007-01-26 2007-11-30 Power supply device having load detection function and communication apparatus provided with the power supply device
KR1020070131039A KR100959578B1 (ko) 2007-01-26 2007-12-14 전원 장치 및 통신 기기
CN2007101600154A CN101232242B (zh) 2007-01-26 2007-12-20 电力供应装置和通信设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007016995A JP4935379B2 (ja) 2007-01-26 2007-01-26 電源装置および通信機器

Publications (2)

Publication Number Publication Date
JP2008187771A JP2008187771A (ja) 2008-08-14
JP4935379B2 true JP4935379B2 (ja) 2012-05-23

Family

ID=39149310

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007016995A Expired - Fee Related JP4935379B2 (ja) 2007-01-26 2007-01-26 電源装置および通信機器

Country Status (5)

Country Link
US (1) US7958378B2 (ja)
EP (1) EP1950643B1 (ja)
JP (1) JP4935379B2 (ja)
KR (1) KR100959578B1 (ja)
CN (1) CN101232242B (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101821692A (zh) * 2007-09-19 2010-09-01 富士通株式会社 电源装置以及电子设备
US20120030380A1 (en) * 2009-04-23 2012-02-02 Shigeyuki Yanagimachi Transmission device, transmission method, and control program for transmission device
JP5458942B2 (ja) * 2010-02-19 2014-04-02 三菱電機株式会社 デジタル制御電源装置

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5779A (en) * 1980-05-29 1982-01-05 Mitsubishi Electric Corp Load fluctuation compensator
EP0663634B1 (en) * 1994-01-14 2003-05-14 Sun Microsystems, Inc. Smart switch
JPH08223928A (ja) * 1995-02-15 1996-08-30 Canon Inc 電源制御方法
KR200147523Y1 (ko) 1995-09-18 1999-06-15 노재풍 전력 제어장치
JP3405871B2 (ja) 1995-11-28 2003-05-12 富士通株式会社 直流−直流変換制御回路および直流−直流変換装置
US6411156B1 (en) * 1997-06-20 2002-06-25 Intel Corporation Employing transistor body bias in controlling chip parameters
JP2000023355A (ja) * 1998-07-01 2000-01-21 Hitachi Ltd 電源装置
JP3169002B2 (ja) * 1998-12-18 2001-05-21 日本電気株式会社 送信出力制御回路
US6721892B1 (en) * 2000-05-09 2004-04-13 Palmone, Inc. Dynamic performance adjustment of computation means
US6785829B1 (en) * 2000-06-30 2004-08-31 Intel Corporation Multiple operating frequencies in a processor
KR100480095B1 (ko) * 2000-07-12 2005-04-06 엘지전자 주식회사 전원 공급장치의 제어회로
JP2002223132A (ja) * 2001-01-29 2002-08-09 Niigata Seimitsu Kk 音声再生装置および方法
US6683494B2 (en) * 2001-03-26 2004-01-27 Harman International Industries, Incorporated Digital signal processor enhanced pulse width modulation amplifier
JP2003250228A (ja) * 2002-02-21 2003-09-05 Nec Tokin Corp 電源回路及び電源回路の制御方法
US20040061380A1 (en) * 2002-09-26 2004-04-01 Hann Raymond E. Power management system for variable load applications
US7120804B2 (en) * 2002-12-23 2006-10-10 Intel Corporation Method and apparatus for reducing power consumption through dynamic control of supply voltage and body bias including maintaining a substantially constant operating frequency
JP2004320530A (ja) * 2003-04-17 2004-11-11 Ricoh Co Ltd 電源供給システム装置
JP2005130616A (ja) * 2003-10-23 2005-05-19 Matsushita Electric Ind Co Ltd 電源システム
KR100621101B1 (ko) * 2004-04-08 2006-09-13 삼성전자주식회사 전자장치 및 그 제어방법
US7142009B1 (en) * 2004-09-15 2006-11-28 Altera Corporation Adaptive power supply voltage regulation for programmable logic

Also Published As

Publication number Publication date
CN101232242A (zh) 2008-07-30
KR20080070512A (ko) 2008-07-30
EP1950643A1 (en) 2008-07-30
CN101232242B (zh) 2010-06-09
US20080184048A1 (en) 2008-07-31
JP2008187771A (ja) 2008-08-14
EP1950643B1 (en) 2011-11-02
US7958378B2 (en) 2011-06-07
KR100959578B1 (ko) 2010-05-27

Similar Documents

Publication Publication Date Title
JP2010259280A (ja) スイッチング電源装置
US20160357239A1 (en) Controller and semiconductor system
JP2007079848A (ja) 電源装置およびそれを用いた電子機器
JP4935379B2 (ja) 電源装置および通信機器
JP2008187773A (ja) 電源装置および通信機器
JP5070855B2 (ja) 電源装置および通信機器
JP2006262651A (ja) 電源装置
JP2005242570A (ja) 半導体集積回路
JP5224797B2 (ja) 電源制御装置及びこれを用いた機械装置
JP2008187774A (ja) 電源装置および通信機器
JP2008187775A (ja) 電源装置および通信機器
JP4643375B2 (ja) 電圧制御システム
JP5104869B2 (ja) 電源装置および電子機器
JPWO2009037755A1 (ja) 電源装置および電子機器
JP2010093909A (ja) 直流電源装置
JPWO2009037756A1 (ja) 電源装置および電子機器
JP2020054143A (ja) モータ制御回路及びモータ制御装置
JP2008125279A (ja) 電源電圧制御回路
JP2006345614A (ja) Pwm制御回路

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20091016

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120118

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120124

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120206

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150302

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees