KR100959578B1

KR100959578B1 - 전원 장치 및 통신 기기

Info

Publication number: KR100959578B1
Application number: KR1020070131039A
Authority: KR
Inventors: 요시토 고야마; 세이지 미요시; 에이지 미야치카
Original assignee: 후지쯔 가부시끼가이샤
Priority date: 2007-01-26
Filing date: 2007-12-14
Publication date: 2010-05-27
Also published as: EP1950643A1; KR20080070512A; JP2008187771A; JP4935379B2; CN101232242B; US20080184048A1; US7958378B2; CN101232242A; EP1950643B1

Abstract

본 발명은 처리의 부하(負荷)에 상관없이, 안정된 전력을 공급할 수 있는 전원 장치 및 통신 기기를 제공하는 것을 과제로 한다.

데이터를 처리하는 제 1 처리 장치에서의 처리 실행을 받아서 데이터를 처리하는 제 2 처리 장치에 전력을 공급하는 공급부와, 제 1 처리 장치에서의 처리 실행의 부하를 검출하는 부하 검출부와, 부하 검출부에 의해 검출된 부하의 대소에 따라서, 공급부에 의한 전력 공급을 증감시키는 전력 제어부를 구비했다. 제 2 처리 장치보다도 상류측의 제 1 처리 장치에서의 처리 실행의 부하가 검출되고, 그 부하의 대소에 따라서, 제 2 처리 장치에의 전력 공급이 증감되기 때문에, 처리 데이터량이 급격히 증가한 경우라도, 제 2 처리 장치에 확실하게 충분한 전력을 공급할 수 있다.

유닛 커버, 전자 회로 패키지, AD 컨버터, PWM 제어 회로

Description

전원 장치 및 통신 기기{POWER SUPPLY DEVICE AND COMMUNICATION APPARATUS}

처리 장치에 전력을 공급하는 전원 장치와 통신 처리를 행하는 통신 기기에 관한 것이다.

종래부터, 통신 기기나 서버 기기 등과 같은 전자 기기에는, 각종 처리를 실행하는 IC 등에 전력을 공급하는 전원 장치가 구비되어 있다. 이 전원 장치에 대해서는, 항상 안정된 전력을 공급하는 것이 요구되고 있으며, 특히, IC 등에 출력되는 출력 전압을 일정하게 조정하는 것이 요구되고 있다.

도 1은 전자 기기에 전력을 공급하는 전원 장치의 개략 구성도이다.

이 도 1에 나타낸 전원 장치(10)는 증폭기나 비교기 등과 같은 아날로그 소자를 이용하여 IC 등으로의 출력 전압을 제어하는 아날로그 제어 방식의 전원 장치이다.

전원 장치(10)에는, 전압 검출 회로(11), 오차 증폭기(12), 보상 회로(13), 기준 발진기(14), 비교기(15), 스위치 소자(16) 및 평활 필터(17) 등이 구비되어 있다.

우선, 전압 검출 회로(11)에서, 현시점에 전원 장치(10)로부터 IC 등을 향해 서 출력되는 전원 출력 전압(Vout)이 검출되고, 검출된 출력 전압(Vout)이 오차 증폭기(12)에 전달된다. 오차 증폭기(12)에서는, 출력 전압(Vout)과 기준 전압(V0)의 차분이 증폭되어 출력되고, 보상 회로(13)에서는, 오차 증폭기(12)로부터 출력된 증폭 전압(Vg)이 비교기(15)의 감도에 적합한 값으로 조정된다.

기준 발진기(14)에서는, 일정한 주파수마다 톱니 형상파의 전압 신호(Vp)가 출력된다. 비교기(15)에서는, 기준 발진기(14)로부터 발생되는 톱니 형상파의 전압 신호(Vp)가, 보상 회로(13)에서 조정된 증폭 전압(Vg)과 비교되어, 톱니 형상파의 전압 신호(Vp)가 증폭 전압(Vg)보다도 작은 동안에는 「ON」이 되고, 그 이외는 「OFF」가 되는 제어 신호가 스위치 소자(16)에 전달된다.

스위치 소자(16)에서는, 비교기(15)로부터 전달된 제어 신호에 의해 ON/OFF가 제어됨으로써, 전원 장치(10)에 입력된 입력 전압(Vin)의 펄스 폭이 조정되고, 평활 필터(17)에서 평활 처리가 실행된다. 그 결과, 전원 장치(10)로부터 전자 기기에, 전압값이 조정된 출력 전압(Vout)이 출력된다. 예를 들면, 전압 검출 회로(11)에서 검출된 출력 전압(Vout)이 저하되면, 오차 증폭기(12)에서 산출되는 출력 전압(Vout)과 기준 전압(V0)의 오차가 커진다. 그 결과, 톱니 형상파의 전압 신호(Vp)가 증폭 전압(Vg)보다도 작아지고, 비교기(15)로부터 발생되는 제어 신호의 「ON」시간이 길어져, 입력 전압(Vin)의 펄스폭이 길게 조정됨으로써, 출력 전압(Vout)이 상승한다.

전원 장치(10)에서는, 이상과 같이 하여, 처리부에 출력되는 출력 전압이 일정해지도록 제어된다.

여기서, 최근에는, 전자 기기의 전력 절약화나 배터리의 소형화에 따라, 전자 기기를 구성하는 각종 부품이나 IC 등의 저전압화가 요청되고 있어, 그들 각종 부품이나 IC에 유입되는 전류가 증가되고 있다. 또한, 통신 기기나 서버 기기 등에서는, 통신의 트래픽(traffic) 상태로 연동하여, 통신 처리를 실행하는 IC에 유입되는 전류가 급격히 상승해 버리는 경우가 있어, IC에 인가되는 원래 낮은 전압이 더 저하되어 버려, 통신 처리를 실행할 수 있는 최저 전압을 밑돌게 되어, 신호의 불통 등과 같은 결함이 생길 우려가 있다.

이 점에 관해서, 특허문헌 1에는, 전원 장치에 소프트 스타트용의 콘덴서를 구비함으로써, 전원 투입시나 전원 절단시에서의 전류의 급변을 저감하는 기술에 관하여 기재되어 있다. 전원 투입시나 전원 절단시에 전류를 완만하게 변화시킴으로써, 최근, 대전류화가 진행되고 있는 전자 기기에서 문제가 되고 있는, 전원 상승시의 피크 전류에 의한 내부 회로에의 과부하나, 전압 저하에 의한 오작동 등을 억제할 수 있다.

[특허문헌 1] 일본국 특허공개 평9-154275호 공보

그러나, 특허문헌 1에 기재된 기술에서는, 통신 처리 등과 같이, 간헐적으로 발생하는 처리의 부하(負荷) 증대에 의한 전류 급변에는 대응할 수 없다.

또한, 종래의 아날로그 제어 방식의 전원 장치에서는, 스위칭 주파수를 높게 함으로써 전원의 응답성을 개선하고, 처리 부하의 급격한 변화에 추종하여 전력의 공급을 제어하는 것이 행해지고 있지만, 이 스위칭 주파수의 조정만으로는, 현상태 이상으로 전원의 응답성을 향상시키는 것은 곤란하다는 문제가 있다.

본 발명은 상기 사정을 감안하여, 처리 부하에 상관없이, 안정된 전력을 공급할 수 있는 전원 장치 및 통신 기기를 제공하는 것을 목적으로 한다.

상기 목적을 달성하는 본 발명의 전원 장치는, 데이터를 처리하는 제 1 처리 장치에서의 처리 실행을 받아서 데이터를 처리하는 제 2 처리 장치에 전력을 공급하는 공급부와,

제 1 처리 장치에서의 처리 실행의 부하를 검출하는 부하 검출부와,

부하 검출부에 의해 검출된 부하의 대소에 따라서, 공급부에 의한 전력 공급을 증감시키는 전력 제어부를 구비한 것을 특징으로 한다.

본 발명의 전원 장치에 의하면, 제 2 처리 장치보다도 상류측의 제 1 처리 장치에서의 처리 실행의 부하가 검출되고, 그 부하의 대소에 따라서, 제 2 처리 장치에의 전력 공급이 증감된다. 이 때문에, 처리 데이터량이 급격하게 증가한 경우 라도, 제 2 처리 장치에 확실하게 충분한 전력을 공급할 수 있어, 안정되게 처리를 실행할 수 있다.

또한, 본 발명의 전원 장치에 있어서, 상기 공급부는 전력을 공급할 때의 전압이 가변(可變)의 것이고,

전력 제어부가 공급부의 전압을 승강시킴으로써 공급부에 의한 전력 공급을 증감시키는 것이 바람직하다.

제 2 처리 장치에 인가되는 전압이 저하되어 버리면, 처리를 실행할 수 없게 되어 버리거나, 제 2 처리 장치에 대량의 전류가 흘러버려, 발열이나 과부하에 의한 오작동을 발생하게 될 우려가 있다. 전압의 승강에 의해 전력 공급이 증감됨으로써, 제 2 처리 장치에서 안정적으로 처리를 실행할 수 있다.

또한, 본 발명의 전원 장치에 있어서, 상기 제 1 처리 장치 및 상기 제 2 처리 장치가, 통신 기기에 조립되어 통신 기기에 의해 통신되는 데이터에 대한 통신 처리를 담당하는 것이 바람직하다.

통신 기기에서는, 송수신되는 데이터량에 따라 처리 실행의 부하가 크게 증감되기 때문에, 본 발명의 전원 장치를 바람직하게 적용할 수 있다.

또한, 상기 목적을 달성하는 본 발명의 통신 기기는, 데이터에 대한 제 1 통신 처리를 담당하는 제 1 처리부와,

제 1 처리부에서의 처리 실행을 받아서, 데이터에 대한 제 2 통신 처리를 담당하는 제 2 처리부와,

제 2 처리부에 전력을 공급하는 공급부와,

본 발명의 통신 기기에 의하면, 통신 데이터가 급격히 증가한 경우라도, 확실하게 통신 처리를 실행할 수 있다.

본 발명에 의하면, 처리의 부하에 상관없이, 처리 장치에 안정된 전력을 공급할 수 있어, 확실하게 처리를 실행할 수 있다.

이하, 본 발명의 실시예에 관하여 설명한다.

도 2는 본 발명의 일 실시예가 적용된 통신 유닛의 외관 사시도이다.

이 통신 유닛(100)은 네트워크를 통하여 데이터의 송수신을 행하는 것으로, 유닛 커버(101), 유닛 프레임(102) 및 백 패널(103)과, 그들이 둘러싸는 공간 내에 수용된, 처리를 실행하는 복수의 전자 회로 패키지(200)로 구성되어 있다.

백 패널(103)의 내측에는, 데이터나 전력을 전달하기 위한 각종 커넥터(도시 생략)가 설치되어 있고, 이들 커넥터가 복수의 전자 회로 패키지(200) 각각에 설치된 커넥터에 끼워맞춤됨으로써, 복수의 전자 회로 패키지(200)가 서로 접속된다.

복수의 전자 회로 패키지(200)는 네트워크를 통하여 이송되어 온 통신 데이터에 대해서 순서대로 처리를 실행하는 것이며, 전단(前段)의 전자 회로 패키지(200)에서의 처리 실행을 받아서, 후단(後段)의 전자 회로 패키지(200)에서의 처 리 실행이 개시된다. 또한, 각 전자 회로 패키지(200)는 IC 등이 부착된 기판(220)(도 4 참조)과, 기판(220)을 유지하는 유지판(210)(도 3 참조)으로 구성되어 있다.

도 3은 전자 회로 패키지(200)를 구성하는 유지판(210)의 사시도이며, 도 4는 유지판(210)에 기판(220)이 부착된 전자 회로 패키지(200)의 개략도이다.

유지판(210)에는, 유지판(210)을 도 2의 유닛 프레임(102)에 빼고 끼울 때에 손으로 잡기 위한 파지부(211), 전자 회로 패키지(200)에 전력을 투입하기 위한 전원 커넥터(212a), 기판(220)의 휨을 방지하기 위한 휨 방지 금속 부재(213) 및 각종 데이터를 송수신하기 위한 데이터용 커넥터(212b) 등이 구비되어 있다.

도 4에는, 유지판(210)에 기판(220)이 장착된 상태의 전자 회로 패키지(200)가 도시되어 있다. 기판(220)에는, IC 등과 같은 복수의 처리 회로(221) 및 복수의 처리 회로(221) 각각에 전력을 공급하기 위한 전력 공급원(223) 등이 구비되어 있으며, 기판(220)이 유지판(210)에 끼워넣어져, 유지판(210)의 전원 커넥터(212a)나 데이터용 커넥터(212b)가 기판(220)에 삽입됨으로써, 기판(220)이 유지판(210)에 장착된다. 또한, 유지판(210)이 도 2에 나타낸 유닛 프레임(102)에 끼워넣어져 백 패널(103)의 커넥터에 접속됨으로써, 복수의 전자 회로 패키지(200)끼리가 서로 접속된다.

도 5는 도 2에 나타낸 복수의 전자 회로 패키지(200) 중 3개의 전자 회로 패키지(200_1, 200_2, 200_3)의 개략적인 기능 블록도이다.

또한, 이하에서는, 3개의 전자 회로 패키지(200_1, 200_2, 200_3) 각각을 구 성하는 각종 요소를, 말미에 부가된 숫자로 구별하여 설명한다.

도 5에는, 네트워크 경유로 송신되어 온 광 데이터를 수신하는 광 인터페이스 패키지(200_1)와, 광 인터페이스 패키지(200_1)에서 수신된 광 데이터를 디지털 데이터로 변환하는 전기 인터페이스 패키지(200_2)와, 전기 인터페이스 패키지(200_2)에 의해 변환된 디지털 데이터에 각종 신호 처리를 실시하는 신호 처리 패키지(200_3)가 도시되어 있다. 본 실시예에서는, 도 2에 나타낸 통신 유닛(100) 전체에 대해서 전력이 투입되고, 그 전력이 복수의 전자 회로 패키지(200) 각각의 전력 공급원(223)에 할당된 후, 각 전자 회로 패키지(200) 내에서 전력 공급원(223)으로부터 처리 회로(221)에 전력이 공급된다.

전기 인터페이스 패키지(200_2)에는, 처리 실행시에 처리 회로(221_2)에 유입된 전류값을 검출하는 전류 검출 회로(225_2)가 구비되어 있고, 신호 처리 패키지(200_3)에는, 전기 인터페이스 패키지(200_2)의 전류 검출 회로(225_2)에서 검출된 전류값을 취득하고, 그 취득한 전류값에 따라 전원 공급원(223_3)에서의 전력 공급을 제어하는 전력 제어부(224_3)가 구비되어 있다. 전기 인터페이스 패키지(200_2)의 처리 회로(221_2)는, 본 발명에서 말하는 제 1 처리 장치 및 제 1 처리부 각각의 일례에 상당하며, 신호 처리 패키지(200_3)의 처리 회로(221_3)는 본 발명에서 말하는 제 2 처리 장치 및 제 2 처리부 각각의 일례에 상당한다. 또한, 전기 인터페이스 패키지(200_2)의 전류 검출 회로(225_2)는 본 발명에서 말하는 부하 검출부의 일례에 상당하며, 신호 처리 패키지(200_3)의 전력 공급원(223_3)은 본 발명에서 말하는 공급부의 일례에 상당하며, 전력 제어부(224_3)는 본 발명에서 말하는 전력 제어부의 일례에 상당한다.

도 6은 신호 처리 패키지(200_3)에서의 전력 공급의 흐름을 설명하기 위한 도면이다.

도 6에 나타낸 바와 같이, 신호 처리 패키지(200_3)에는, 복수의 처리 회로(221A, 221B, 221C, 221D, 221E)가 구비되어 있고, 그들 처리 회로(221A, 221B, 221C, 221D, 221E) 하나하나에 대해서, 전력 공급원(223A, 223B, 223C, 223D, 223E)이 복수개씩 접속되어 복수의 전력 그룹(A, B, C, D, E)이 형성되어 있다. 도 6에서, 부호의 말미에 부가된 알파벳이 동일한 것은, 동일한 전력 그룹을 형성하고 있는 것을 나타내고 있다.

전원의 기동시 등에, 복수의 처리 회로(221A, 221B, 221C, 221D, 221E)에 일제히 전력이 공급되어, 그들 처리 회로(221A, 221B, 221C, 221D, 221E)가 동시에 기동되어 버리면, 각각의 처리 회로(221A, 221B, 221C, 221D, 221E)에 인가되는 전압이 급격하게 저하되어, 기동에 필요한 전압이 공급되지 않게 되어 버리거나, 각 처리 회로(221A, 221B, 221C, 221D, 221E)에 대량의 전류가 유입되어 버려, 그들이 고장난다는 문제가 있다. 본 실시예의 신호 처리 패키지(200_3)에서는, 전력 제어부(224_3)에 의해, 처리 회로(221A, 221B, 221C, 221D, 221E)의 기동 타이밍이 제어된다.

우선, 도 2에 나타낸 통신 유닛(100)에 전원이 투입되면, 도 2에 나타낸 각 전자 회로 패키지(200)에 전력이 할당된다. 도 6에 나타낸 신호 처리 패키지(200_3)에서는, 전력 제어부(224_3)에 의해, 우선, 전력 그룹(A)에 속하는 전력 공급원(223A)에 전력의 공급 지시가 부여되어, 전력 공급원(223A)이 전력 그룹(A)의 처리 회로(221A)에 전력을 공급한다. 그 결과, 처리 회로(221A)가 기동된다.

이하, 마찬가지로, 전력 그룹(B)에 속하는 처리 회로(221B), 전력 그룹(C)에 속하는 처리 회로(221C), 전력 그룹(D)에 속하는 처리 회로(221D), 전력 그룹(E)에 속하는 처리 회로(221E)가 순서대로 기동된다.

이와 같이, 복수의 처리 회로(221A, 221B, 221C, 22D, 221E) 각각에 시간을 시프트하여 전력을 공급하고, 각 처리 회로(221A, 221B, 221C, 221D, 221E)를 시간차로 기동함으로써, 급격한 처리 부하의 증가에 의한 결함을 경감할 수 있다.

또한, 도 6에 나타낸 바와 같이, 복수의 전력 공급원을 1개의 처리 회로의 주위에 나란히 배치함으로써, 처리 회로와 전력 공급원 사이의 거리가 가까와져, 효율적으로 전력을 공급할 수 있는 데다가, 복수의 전력 공급원을 이용함으로써, 하나하나의 전력 공급원의 전력 규모를 작게 할 수 있어, 그들로부터 공급된 전력을 평활화하기 위한 코일이나 콘덴서 등을 소형화할 수 있다.

또한, 통신 기기에서는, 처리되는 데이터량이 간헐적으로 증감되는 경우가 많아, 기동시뿐만 아니라, 통신 데이터량이 급격하게 증대된 경우 등에도, 처리 회로에 대량의 전류가 유입되어 대폭의 전압 강하(降下)가 발생해서, 처리를 실행할 수 없게 되어 버릴 우려가 있다.

본 실시예의 통신 유닛(100)에서는, 각 처리 회로(221A, 221B, 221C, 221D, 221E)에서 실행되는 처리의 부하가 미리 예측되어, 그 부하에 따라 각 처리 회로(221A, 221B, 221C, 221D, 221E)에 공급되는 전력이 조정된다. 이하에서는, 공 급 전력의 제어 방법에 대해서 상세히 설명한다.

도 6에 나타낸 신호 처리 패키지(200_3)를 구성하는 5개의 처리 회로(221A, 221B, 221C, 221D, 221E) 중, 4개의 처리 회로(221B, 221C, 221D, 221E)는, 전단의 전기 인터페이스 패키지(200_2)로부터 이송되어 온 통신 데이터에 대해서 각종 신호 처리를 실시하는 것이며, 통신 데이터의 데이터량이 증가하면, 각 처리 회로에서 실행되는 처리의 부하도 증대한다. 또한, 나머지 1개의 처리 회로(332A)는 전단의 전기 인터페이스 패키지(200_2)로부터 이송되어 온 통신 데이터에 대해서 바이러스 체크를 행하는 것이고, 통신 데이터의 데이터량보다도, 그 통신 데이터에 첨부 파일이 첨부되어 있는지의 여부 등에 강하게 반응하여 처리 부하가 변화된다.

우선은, 처리 부하가 통신 데이터의 데이터량에 크게 의존하는 4개의 처리 회로(221B, 221C, 221D, 221E)에의 공급 전력의 제어 방법에 관하여 설명한다.

또한, 이하에서는, 4개의 처리 회로(221B, 221C, 221D, 221E)를 대표하여, 3개의 전력 공급원(223B)이 구비된 처리 회로(211B)에 대해서만 설명한다.

도 7은 처리 회로(211B)와 처리 회로(211B)에 전력을 공급하기 위한 전력 공급원(223B) 및 전력 제어부(224_3)의 개략 구성도이다.

또한, 실제로는, 처리 회로(211B)에는, 3개의 전력 공급원(223B)이 구비되어 있지만, 설명의 간략화를 위해, 도 7에서는 1개의 전력 공급원(223B)만 도시하여 설명한다.

도 7에 나타낸 바와 같이, 전력 제어부(224_3)에는, AD(아날로그·디지털) 컨버터(311), 디지털 필터(312), PWM 제어 회로(313), 전력 제어 회로(314) 및 펄 스 발생기(315)가 구비되어 있고, 전력 공급원(223B)에는, 스위치 소자(321) 및 평활화 필터(322) 등이 구비되어 있다.

처리 회로(211B)에의 공급 전력을 제어하는 데 있어서는, 기본적으로는, 종래의 아날로그의 전원 장치와 마찬가지로, 현시점보다도 이전에 공급되어 있던 전력에 의거하여, 현시점보다도 이후에 공급되는 전력을 제어하는 피드백 처리가 행해지고 있다.

우선, AD 컨버터(311)에서, 현시점보다도 이전에 전력 공급원(223B)으로부터 처리 회로(221B)에 인가된 전압이 검출되고, 검출된 전압이 디지털 신호로 변환되어, 디지털 필터(312)에 전달된다. 디지털 필터(312)에서는, 검출된 전압과 미리 설정되어 있는 기준 전압의 차분이 산출되고, 그 차분이 평균화되어 오차 신호가 생성된다. 생성된 오차 신호는 PWM 제어 회로(313)에 전달된다.

PMW 제어 회로(313)에서는, 펄스 발진기(315)로부터 발신되는 펄스 신호와, 디지털 필터(312)로부터 전달된 오차 신호에 의거하여, 전력 제어 회로(314)로부터 전달된 제어값에 따른 펄스 폭의 제어 신호가 생성되고, 생성된 제어 신호가 스위치 소자(321)에 전달된다. 또한, PMW 제어 회로(313) 및 전력 제어 회로(314)에서 행해지는 처리에 대해서는, 나중에 상세히 설명한다.

스위치 소자(321)에서는, PWM 제어 회로(313)로부터 전달된 제어 신호를 따라서 ON/OFF가 제어되고, 그 결과, 입력 전압의 펄스 폭이 조정된다. 또한, 펄스 폭이 조정된 전압이 평활화 필터(322)를 통과함으로써, 처리 회로(221B)에 인가되는 전압이 평활화되어, 처리 회로(221B)에 전력이 공급된다. 처리 회로(221B)에 공급되는 전력에 대해서도, 이후에 상세히 설명한다.

예를 들면, 처리 회로(221B)에 인가된 전압이 저하되면, 디지털 필터(312)에서 생성되는 오차 신호의 값이 커져, 전력 제어 회로(314)에서 펄스 폭이 긴 제어 신호가 생성된다. 그 결과, 스위치 소자(321)의 「ON」시간이 길어져, 처리 회로(221B)에 인가되는 전압이 상승한다. 이상과 같이 하여, 피드백 제어에 의해 처리 회로(221B)에 공급되는 전력이 조정되고 있다.

또한, 본 실시예에서는 전력 제어 회로(314)에는, 전단의 전기 인터페이스 패키지(200_2)로부터, 그 전기 인터페이스 패키지(200_2)의 처리 회로(221_2)에 유입된 전류값이 전달된다. 통상, 처리 대상인 통신 데이터의 양이 증가할수록 처리의 부하가 증대하여, 처리 회로에 큰 전류가 유입되는 것이 일반적이다. 전단의 전기 인터페이스 패키지(200_2)에 유입된 전류값이 전달됨으로써, 앞으로 처리 회로(211B)에서 실행되는 처리의 부하를 예측할 수 있다.

전력 제어 회로(314)는 AD 컨버터(311)에, 전기 인터페이스 패키지(200_2)에서 취득된 전류값이 클수록 크게 검출 전압을 감소시키고, 디지털 필터(312)에, 취득된 전류값이 클수록 작은 기준 전압을 적용시키고, PWM 제어 회로(313)에, 취득된 전류값이 클수록 제어 신호의 펄스 폭을 증가시킨다. 그 결과, 전력 공급부(223B)로부터 처리 회로(211B)에 인가되는 전압이 상승한다.

이와 같이, 본 실시예에 의하면, 현시점보다도 이전의 시점에 공급되어 있던 전력에 의거하여, 현시점보다도 이후에 공급되는 전력이 조정되는 동시에(피드백 제어), 전단의 전기 인터페이스 패키지(200_2)에서의 처리 실행의 부하에 따라 전 력 공급이 조정된다(피드포워드 제어). 따라서, 처리 회로에 안정되게 전력을 공급할 수 있어, 처리 실행의 부하의 증대에 의한 결함을 경감할 수 있다.

또한, 처리 회로(221B)에 충분한 전력이 공급되어도, 처리 회로(221B)에 인가되는 전압이, 처리를 실행할 수 있는 최저 전압에까지 도달하지 않은 경우에는, 통신 데이터 누락 등과 같은 결함이 생겨버릴 우려가 있다. 본 실시예의 통신 유닛(100)에서는, 처리 회로에 공급되는 전력이 전압의 승강에 의해 제어되고 있고, 부하 상승이 예측되는 경우에는 미리 전압이 상승하게 되기 때문에, 처리 회로에서 확실하게 처리를 실행할 수 있다.

여기서, PWM 출력 회로(313)에서는, 전력 제어 회로(314)가 폭주되어 버린 경우, 전력 제어 회로(314)로부터의 제어를 떠나서, 처리 회로에 인가되는 전압을 일정하게 유지하기 위한 처리가 실행된다.

도 8은 전력 제어 회로(314) 및 PWM 출력 회로(313)의 구성과, 그들 전력 제어 회로(314)와 PWM 출력 회로(313) 사이에서 전달되는 데이터의 흐름을 나타낸 도면이다.

도 8에 나타낸 바와 같이, 신호 처리 패키지(200_3)에는, 전력 제어 회로(314)로부터 PWM 제어 회로(313)에 전달되는 제어 신호(처리 회로(221)에 인가되는 전압)를 기억해 두기 위한 버퍼(316)와, 전력 제어 회로(314)의 동작 이상을 감시하기 위한 와치독(watchdog ; 317)이 탑재되어 있다.

버퍼(316)는 복수의 기록 영역(316a)으로 분할되어 있고, 도 8의 가장 아래에 도시된 최하 영역에는, 미리 초기값이 기억되어 있다. 버퍼(316)는 도 8의 하 방의 기록 영역(316a)으로부터 순차적으로 데이터가 기억되어 가서, 가장 위의 기록 영역(316a)에까지 도달하면, 최하 영역에 인접한 기록 영역(316a)에 기록되어 있는 데이터로부터 순차적으로 덮어쓰기 되어 간다. 버퍼(316)는 본 발명에서 말하는 기억부의 일례에 상당한다.

또한, PWM 출력 회로(313)에는, 제어 신호가 기입되는 제어용 메모리(313a)와, 하드웨어에 의해 미리 초기값 「1」이 기입된 감시용 메모리(313b)가 준비되어 있다.

전력 제어 회로(314)는 PWM 출력 회로(313)에 제어값(처리 회로(221B)에 인가되는 전압)을 전달할 때에, PWM 출력 회로(313)의 제어용 메모리(313a)에 제어값을 기입하는 동시에, 감시용 메모리(313b)에, 정상적으로 동작하고 있는 것을 나타내는 값「0」을 기입한다.

전력 제어 회로(314)로부터 제어값이 전달되면, PWM 출력 회로(313)는 제어용 메모리(313a)에 기입된 제어값을 버퍼(316)에 기입한다.

또한, 와치독(317)은 감시용 메모리(313b)에 기입되어 있는 값을 감시하여, 감시용 메모리(313b)에, 정상 동작을 나타내는 「0」이외의 값이 기입되어 있는 경우에는, PWM 출력 회로(313)에, 전력 제어 회로(314)의 동작 이상을 전달한다. 전력 제어 회로(314)가 오작동을 일으키면, 감시용 메모리(313b)에 불규칙한 값이 기입되어 버린다. 와치독(317)으로 감시용 메모리(313b)의 값을 감시함으로써, 전력 제어 회로(314)의 이상을 확실하게 검출할 수 있다.

와치독(317)으로부터 전력 제어 회로(314)의 동작 이상이 전달되면, PWM 출 력 회로(313)는 전력 제어 회로(314)에 리셋 지시를 부여하는 동시에, 동작 이상이 전달된 시점보다도 이전의 시점에 버퍼(316)에 기입된 제어값(처리 회로(221B)에 공급되는 전력과, 처리 회로(221B)에 인가되는 전압)을 취득하고, 취득한 제어값에 따른 펄스 폭의 제어 신호를 생성한다. 생성된 제어 신호는 도 6에 나타낸 스위치 소자(321)에 전달되고, 스위치 소자(321)가 제어 신호를 따라서 ON/OFF됨으로써, 처리 회로(221)에, 동작 이상이 전달된 시점보다도 이전의 시점에 버퍼(316)에 기입된 전압값과 동일한 값의 전압이 인가된다.

또한, 전력 제어 회로(314)의 리셋 처리가 종료하고, 감시용 메모리(313b)에 정상 동작을 나타내는 「0」이 재차 기입되면, 와치독(317)으로부터 PWM 출력 회로(313)에 전력 제어 회로(314)의 복구가 전달된다.

PWM 출력 회로(313)는 전력 제어 회로(314)의 복구가 전달되면, 다시, 전력 제어 회로(314)로부터 전달되는 제어값에 의거하여 제어 신호를 생성한다.

이와 같이, 본 실시예의 통신 유닛(100)에 의하면, 전력 제어 회로(314) 자체가 폭주되어 버린 경우에도, 처리 회로(221)에 과도한 전류가 흘러버려, 처리 회로(221)가 파손되어 버리는 결함 등을 확실히 회피할 수 있어, 처리 회로(221)에서의 처리 실행의 신뢰성을 향상시킬 수 있다.

또한, 본 실시예의 통신 유닛(100)에서는, 각 처리 회로(221)에, 복수의 전력 공급원(223)으로부터 서로 위상을 시프트하여 전력을 공급함으로써, 각 처리 회로(221)에 공급되는 전력의 외견상 주파수를 상승시키고 있다.

도 9는 3개의 전력 공급원(223B) 각각으로부터 처리 회로(221B)에 공급되는 전력을 나타낸 개념도이다.

전력 제어 회로(314)에서는, 처리 회로(221B)에 인가되는 전압이 결정되면, 3개의 전력 공급원(223B_1, 223B_2, 223B_3) 각각으로부터 처리 회로(221B)에 인가되는 전압이 개별적으로 제어된다.

도 9에는, 펄스 발진기(315)로부터 발신되는 펄스 신호(P)와, 각 전력 공급원(223B_1, 223B_2, 223B_3) 각각으로부터 처리 회로(221B)에 공급되는 전력(V1, V2, V3)과, 전력(V1, V2, V3)의 합성 전력(V)이 도시되어 있다.

전력 제어 회로(314)는 각 전력 공급원(223B_1, 223B_2, 223B_3) 각각으로부터, 위상을 시프트하여 전력(V1, V2, V3)을 공급시킨다. 그 결과, 처리 회로(221B)에는, 주파수가 높은 합성 전력(V)이 공급되게 되어, 리플(ripple)을 저하시킬 수 있다.

이와 같이, 1개의 처리 회로에 복수의 전력 공급원을 접속하고, 그들 복수의 전력 공급원으로부터 위상을 시프트하여 전력을 공급함으로써, 전력의 스위칭 주파수를 용이하게 높일 수 있다.

이상으로, 처리의 부하가 통신 데이터의 데이터량에 의존하는 4개의 처리 회로(221B, 221C, 221D, 221E)에 대한 공급 전력의 제어 방법의 설명을 종료하고, 처리의 부하가 통신 데이터의 데이터량보다도, 그 통신 데이터에 첨부 화일이 첨부되어 있는지의 여부에 따라서 처리의 부하가 변화되는 처리 회로(332A)에 대한 공급 전력의 제어 방법에 관하여 설명한다.

이 처리 회로(332A)에서도, 다른 4개의 처리 회로(221B, 221C, 221D, 221E) 와 마찬가지로, 기본적으로는, 현시점보다도 이전에 공급된 전력에 의거하여, 현시점보다도 이후에 공급되는 전력이 제어되고 있고(피드백 제어), 또한, 현시점보다도 이전에서의 전력 제어값에 의거하여, 현시점보다도 이후에서의 처리 실행의 부하가 예측되어 전력이 제어된다(피드포워드 제어).

도 10은 전력 공급원(223A)과, 전력 제어부(224_3)와, 처리 회로(221A)의 개략 구성도이다.

이 도 10에 나타낸 처리 회로(221A)에서는, 도 7에 나타낸 처리 회로(221B)와는 달리, 전력 제어부(224_3)에는, 전단의 전기 인터페이스 패키지(200_2)로부터 전류값이 전달되지 않고, 그 대신에, 처리 회로(221A)에 유입되는 전류값을 검출하는 전류값 검출 회로(410)가 구비되어 있다.

처리 회로(221A)에 공급되는 전력을 제어할 때에, 우선, 전류값 검출 회로(410)에서, 처리 회로(221A)에 현시점에서 유입되고 있는 전류가 검출되고, 검출된 전류값이 전력 제어 회로(314)에 전달된다.

전력 제어 회로(314)에서는, 현시점까지 처리 회로(221A)에 흐르고 있는 전류값에 의거하여, 현시점보다도 이후에 처리 회로(221A)에 유입되는 전류값이 예측되고, 예측된 전류값에 따라서 처리 회로(221A)에 인가되는 전압값이 결정된다. 실제로는, 전류의 패턴 변화가 완만할지 급할지가 분석되어, 처리 회로(221A)에 흐르고 있는 전류 변화가 급격한 경우, 처리 회로(221A)에서 처리되고 있는 데이터량이 커서, 처리 실행의 부하가 크다고 추측되며, 이후에도 처리 회로(221A)에서 전압 강하가 생길 우려가 있기 때문에, 처리 회로(221A)에 큰 전압을 인가하는 것이 결정된다.

또한, 현시점에서 흐르고 있는 전류로부터, 현시점보다도 이후에 흐르는 전류를 예측하는 수법은, 복수의 수치의 상관 관계에서 다음 수치를 예측하는 회귀 분석법 등을 이용할 수 있다. 회귀 분석법은 종래부터 널리 이용되고 있는 수치 예측법이기 때문에, 본 명세서에서는 상세한 설명을 생략한다.

전력 제어 회로(314)는 결정된 제어 전압값에 의거하여 AD 컨버터(311), 디지털 필터(312) 및 PWM 제어 회로(313)를 제어한다. 그 결과, 처리 회로(221)에는, 결정된 제어 전압값이 인가되어, 처리 부하에 따른 전력이 공급된다.

이와 같이, 전단의 처리의 부하에 의해서, 현시점보다도 이후에서의 처리의 부하를 예측할 수 없는 경우에는, 자기 자신의 처리의 부하에 의거하여 예측을 행하는 것에 의해서도, 처리 회로에 인가되는 전압을 정밀도 좋게 제어할 수 있다.

또한, 상기에서는, 처리 실행의 부하로서, 처리 실행시에 처리 회로에 유입되는 전류값을 검출하는 예를 나타냈지만, 본 발명에서 말하는 부하 검출부는 처리 실행의 부하로서 처리 데이터량을 검출하는 것이라도 좋다.

또한, 상기에서는, 처리 회로에 인가되는 전압의 승강을 조정함으로써, 처리 회로에 공급되는 전력을 제어하는 예에 관하여 설명했지만, 본 발명에서 말하는 전력 제어부는 처리 회로에 공급되는 전류량을 조정함으로써, 처리 회로에 공급되는 전력을 제어하는 것이라도 좋다.

또한, 상기에서는, 전력 제어 회로의 동작 이상시에, 처리 회로에, 동작 이상이 검출된 시점보다도 이전 시점의 전력과 동일한 전력을 공급하는 예에 관하여 설명했지만, 본 발명에서 말하는 공급부는 전력 제어부의 동작 이상시에, 미리 결정된 전력을 처리 회로에 공급하는 것이라도 좋다.

도 1은 전자 기기에 전력을 공급하는 전원 장치의 개략 구성도.

도 2는 본 발명의 일 실시예가 적용된 통신 유닛의 외관 사시도.

도 3은 유지판의 사시도.

도 4는 전자 회로 패키지의 개략도.

도 5는 도 2에 나타낸 복수의 전자 회로 패키지 중 3개의 전자 회로 패키지의 개략적인 기능 블록도.

도 6은 신호 처리 패키지에서의, 전력 공급원과 전력 제어 회로부와 처리 회로의 개략 구성도.

도 7은 도 5에 나타낸 신호 처리 패키지의, 전력 공급원과 전력 제어부와 처리 회로의 개략 구성도.

도 8은 전력 제어 회로와 PWM 출력 회로 사이에서 전달되는 데이터의 흐름을 나타낸 도면.

도 9는 3개의 전력 공급원 각각으로부터 처리 회로에 공급되는 전력을 나타낸 개념도.

도 10은 제 3 실시예의 신호 처리 패키지에서의, 전력 공급원과 전력 제어부와 처리 회로의 개략 구성도.

도면의 주요 부분에 대한 부호의 설명

100 : 통신 유닛 101 : 유닛 커버

102 : 유닛 프레임 103 : 백 패널

200, 200_1, 200_2, 200_3 : 전자 회로 패키지

210 : 유지판 211 : 파지부

212a : 전원 커넥터 212b : 데이터용 커넥터

220 : 기판 221 : 처리 회로

223 : 전력 공급원 224 : 전력 제어부

225 : 전류 검출 회로 311 : AD 컨버터

312 : 디지털 필터 313 : PWM 제어 회로

314 : 전력 제어 회로 315 : 펄스 발생기

321 : 스위치 소자 322 : 평활화 필터

Claims

데이터를 처리하는 제 1 처리 장치에서의 처리 실행을 받아서 데이터를 처리하는 제 2 처리 장치에 전력을 공급하는 공급부와,

상기 제 1 처리 장치에서의 처리 실행의 부하를 검출하는 부하 검출부와,

상기 부하 검출부에 의해 검출된 상기 제 1 처리 장치에서의 부하의 대소에 따라서, 상기 공급부에 의한 상기 제 2 처리 장치로의 전력 공급을 증감시키는 전력 제어부를 구비한 것을 특징으로 하는 전원 장치.
제 1 항에 있어서,

상기 공급부는 전력을 공급할 때의 전압이 가변(可變)의 것이고,

상기 전력 제어부가 상기 공급부의 전압을 승강시킴으로써 그 공급부에 의한 전력 공급을 증감시키는 것을 특징으로 하는 전원 장치.
제 1 항에 있어서,

상기 제 1 처리 장치 및 상기 제 2 처리 장치가, 통신 기기에 조립되어 그 통신 기기에 의해 통신되는 데이터에 대한 통신 처리를 담당하는 것을 특징으로 하는 전원 장치.
데이터에 대한 제 1 통신 처리를 담당하는 제 1 처리부와,

상기 제 1 처리부에서의 처리 실행을 받아서, 데이터에 대한 제 2 통신 처리를 담당하는 제 2 처리부와,

상기 제 2 처리부에 전력을 공급하는 공급부와,

상기 제 1 처리부에서의 처리 실행의 부하를 검출하는 부하 검출부와,

상기 부하 검출부에 의해 검출된 상기 제 1 처리부에서의 부하의 대소에 따라서, 상기 공급부에 의한 상기 제 2 처리부로의 전력 공급을 증감시키는 전력 제어부를 구비한 것을 특징으로 하는 통신 기기.