TWI227940B - Semiconductor device and optoelectronic device - Google Patents

Semiconductor device and optoelectronic device Download PDF

Info

Publication number
TWI227940B
TWI227940B TW092106990A TW92106990A TWI227940B TW I227940 B TWI227940 B TW I227940B TW 092106990 A TW092106990 A TW 092106990A TW 92106990 A TW92106990 A TW 92106990A TW I227940 B TWI227940 B TW I227940B
Authority
TW
Taiwan
Prior art keywords
substrate
bonding pad
semiconductor device
conductive material
element wafer
Prior art date
Application number
TW092106990A
Other languages
English (en)
Other versions
TW200406894A (en
Inventor
Mutsumi Kimura
Sumio Utsunomiya
Hiroyuki Hara
Wakao Miyazawa
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Publication of TW200406894A publication Critical patent/TW200406894A/zh
Application granted granted Critical
Publication of TWI227940B publication Critical patent/TWI227940B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/129—Chiplets
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68318—Auxiliary support including means facilitating the separation of a device or wafer from the auxiliary support
    • H01L2221/68322—Auxiliary support including means facilitating the selective separation of some of a plurality of devices from the auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525—Means for applying energy, e.g. heating means
    • H01L2224/75261—Laser
    • H01L2224/75263—Laser in the upper part of the bonding apparatus, e.g. in the bonding head
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7598—Apparatus for connecting with bump connectors or layer connectors specially adapted for batch processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01049—Indium [In]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30105—Capacitance

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Thin Film Transistor (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Description

1227940 (1) 玖、發明說明 【發明所屬之技術領域】 本發明係有關半導體裝置，尤其於第1基板上形成機 能元件，剝離將機能元件包含一個之元件晶片，向第2基 板轉印，經由元件晶片上之導電性材料所成第1墊片和第 2之基板上之導電性材料所成第2墊片之導通，加以形成 的半導體裝置，又，於第1基板上形成機能元件，剝離將 機能元件包含一個之元件晶片，向第3基板轉印，更且將 元件晶片向第2基板轉印，經由元件晶片上之導電性材料 所成第1墊片和第2之基板上之導電性材料所成第2墊片 之導通，加以形成的半導體裝置。又，有關使用此等之半 導體裝置之光電裝置。 【先前技術】 . 機能元件，例如薄膜電晶體或有機電激發光元件、和 具備此機能元件間之配線或支持基板的電子電路之其他之 半導體裝置中，機能元件乃整體之一部分，除此之外乃配 線或支持基板之情形爲少。監&_兔導」瞪裝置，經由機能_ ^ 件和將配線或支挎基枝做爲一體化的同一之製造步驟加以 製造時，在於作成高機能之機能元件的高度，需要複雜的 製造步驟之故，一般而言，製造成本則會變得高價。但是 ，僅爲了配線或支持基板時，無需高度複雜之製造步驟， 製造成本爲便宜的。如果，各別作成機能元件，和配線或 支持基板，可僅於必要之部分，配置機能元件時，就整體 -6- 1227940 (2) 而言平均時，可減低此半導體裝置之製造成本。 在此，開發於第1基板上形成機能元件，剝離將機能 元件包含一個之元件晶片，向第2基板轉印，經由元件晶 片上之導電性材料所成第1墊片和第2之基板上之導電性 材料所成第2墊片之導通，加以形成的半導體裝置，又， 於第1基板上形成機能元件，剝離將機能元件包含一個之 元件晶片，向第3基板轉印，更且將元件晶片向第2基板 轉印，經由元件晶片上之導電性材料所成第1墊片和第2 之基板上之導電性材料所成第2墊片之導通，加以形成的 半導體裝置。又，有關使用此等之半導體裝置之顯示裝置 等之光電裝置。根據此方法，僅可配置必要之部分之機能 元件，做爲整體加以平均時，可減此半導體裝置之製造成 本。然而，此時，做爲剝離或轉印之製程，則使用雷得磨 蝕或黏著劑（T.Shimode，ct al，Tech. Dig IEDM 1 999，289 、S Utsunomiya, et al，Dig. Tech. Pap. SID 2000，916, T. Shimode, Proc. A s i a D i s p 1 ay /1D W ’ 0 1,3 27, S. Utsunomiya, et al? Proc.ASIA Display/IDW9 0 1, 3 3 9 ) 【發明內容】 [欲解決發明之課題] 於第1基板上形成機能元件，剝離將機能元件包含一 個之元件晶片，向第2基板轉印，經由元件晶片上之導電 性材料所成第1墊片和第2之基板上之導電性材料所成第 2墊片之導通，加以形成的半導體裝置，又，於第1基板 -7- 1227940 (3) 上形成機能元件，剝離將機能元件包含一個之元件晶片’ 向第3基板轉印，更且將元件晶片向第2基板轉印’經由 元件晶片上之導電性材料所成第1墊片和第2之基板上之 導電性材料所成第2墊片之導通，加以形成的半導體裝置 中，如何加以通過第1墊片和第2墊片之導通，則成爲開 發課題之一。此時，於剝離或轉印之製程中，易於產生偏 移之故，爲了即使產生偏移，可確實進行第1墊片和第2 墊片之導通地，第1墊片和第2墊片之面積乃愈大愈好。 尤其，在減低製造成本之意圖上，元件晶片則僅可爲小之 故，第1墊片之面積難以變大。另一方面，第2基板乃在 面積上較有空間的情形爲多，要將第2墊片變大則相形容 易。又，不單是使第1墊片之面積變大，令該寬度變廣亦 在此，本發明乃於第1基板上形成機能元件，向第2 基板轉印，經由元件晶片上之導電性材料所成第1墊片和 第2之基板上之導電性材料所成第2墊片之導通，加以形 成的半導體裝置，又，於第1基板上形成機能元件，剝離 將機能元件包含一個之元件晶片，向第3基板轉印，更且 將元件晶片向第2基板轉印，經由元件晶片上之導電性材 料所成第1墊片和第2之基板上之導電性材料所成第2墊 片之導通，加以形成的半導體裝置中，取得大第1墊片之 面積，或將第1墊片之寬度加以變廣爲目的。根據此構成 ，即使產生剝離或轉印之製程之偏移，確實可取得第1墊 片和第2墊片之導通。更且，取得大的第1墊片之面積， -8- 1227940 (4) 對應之第2墊片之面積亦大到某種程度時，可減低連接阻 抗。 [爲解決課題之手段] 申請專利範圍第1項之發明，爲屬於經由獲得在第1 基板上，形成機能元件，將包含有一個以上的前述機能元 件之元件晶片剝離，轉印至第2基板上，經由取得由前述 元件晶片上之導電性材料所成之第1接合墊和由前述第2 基板上之導電性材料所成之第2接合墊的導通而形成之半 導體裝置，其特徵係於前述元件晶片之前述第2基板之表 面，僅形成前述第1接合墊半導體裝置。 根據此構造，可將第1墊片之面積變大。 申請專利範圍第2項之發明，乃如申請專利範圍第1 項之半導體裝置，其中，前述機能元件乃形成於較前述第 1接合墊，自前述第2基板爲遠之側之半導體裝置。 根據此構造，可經由堆積機能元件和第1墊片加以形 成，重疊於機能元件，形成第1墊片，將第1墊片之面積 變大。 申請專利範圍第3項之發明，爲屬於經由獲得在第1 基板上，形成機能元件，將包含有一個以上的前述機能元 件之元件晶片剝離，轉印至第2基板上，經由取得由前述 元件晶片上之導電性材料所成之第1接合墊和由前述第2 基板上之導電性材料所成之第2接合墊的導通而形成之半 導體裝置，其特徵係於自前述元件晶3片之前述第2基板 -9- 1227940 (5) 爲較遠側之表面，僅形成前述第1接合墊之半導體裝置。 根據此構造，可將第1墊片之面積變大。 申請專利範圍第4項之發明，爲如申請專利範圍第3 項之半導體裝置，其中，前述機能元件乃形成於較前述第 1接合墊，形成於前述第2基板側之半導體裝置。 根據此構造，可經由堆積機能元件和第1墊片加以形 成’重疊於機能元件，形成第1墊片，將第1墊片之面積 變大。 申請專利範圍第5項之發明，爲屬於經由獲得在第i 基板上，形成機能元件，將包含有一個以上的前述機能元 件之元件晶片剝離，轉印至第2基板上，經由取得由前述 元件晶片上之導電性材料所成之第1接合墊和由前述第2 基板上之導電性材料所成之第2接合墊的導通而形成之半 導體裝置，其特徵係於前述元件晶片之前述第2基板側之 表面及自前述第2基板遠離側之表面，形成前述第1接合 墊半導體裝置。 根據此構造，可將第1墊片之面積變大。 申請專利範圍第6項之發明，爲屬於經由獲得在第1 基板上，形成機能元件，將包含有一個以上的前述機能元 件之元件晶片剝離，轉印至第2基板上，經由取得由前述 元件晶片上之導電性材料所成之第1接合墊和由前述第2 基板上之導電性材料所成之第2接合墊的導通而形成之半 導體裝置，其特徵係前述元件晶片之周邊長爲L、面積爲 S時L>2 7Γ 1/2S1/2之半導體裝置。 -10- 1227940 (6) 根據此構造時’經由將兀件晶片之周邊長度變長，可 形成寬度廣之第1墊片。元件晶片之面積不會變大之故， 對於減低製造成本而言，可得同一效果。 申請專利範圍第7項之發明，爲如申請專利範圍第6 項之半導體裝置，其中，L>4S1/2之半導體裝置。 根據此構造時，經由將元件晶片之周邊長度變長，可 形成寬度廣之第1墊片。依然，元件晶片之面積不會變大 之故，對於減低製造成本而言，可得同一效果。 申請專利範圍第8項之發明，爲屬於經由獲得在第1 基板上，形成機能元件，將包含有一個以上的前述機能元 件之元件晶片剝離，轉印至第2基板上，經由取得由前述 元件晶片上之導電性材料所成之第1接合墊和由前述第2 基板上之導電性材料所成之第2接合墊的導通而形成之半 導體裝置，其特徵係令前述第1接合墊或前述第2接合墊 以銲錫、銦、鉛等之低融點材料加以形成之半導體裝置。 根據此構造時，剝離元件晶片，向第2基板上轉印之 後，在高溫下保持一定時間，即可得第1墊片和第2墊片 之導通。 申請專利範圍第9項之發明，爲屬於經由獲得在第1 基板上，形成機能元件，將包含有一個以上的前述機能元 件之元件晶片剝離，轉印至第2基板上，經由取得由前述 元件晶片上之導電性材料所成之第1接合墊和由前述第2 基板上之導電性材料所成之第2接合墊的導通而形成之半 導體裝置，其特徵係於前述元件晶片之端面，將前述第1 -11 - 1227940 (7) 接合墊，以向前述第2基板之面方向之外側突出之形式加 以形成，於前述第2基板上，形成對應前述第1接合墊之 形狀之半導體裝置。 根據此構造時，可將第1墊片自我整合配置於第2墊 片，即使產生偏移，仍可確實得第1墊片和第2墊片之導 通。 申請專利範圍第1 〇項之發明，爲屬於經由獲得在第 1基板上，形成機能元件，將包含有一個以上的前述機能 元件之元件晶片剝離，轉印至第2基板上，經由取得由前 述元件晶片上之導電性材料所成之第1接合墊和由前述第 2基板上之導電性材料所成之第2接合墊的導通而形成之 半導體裝置，其特徵係將前述第1接合墊形成爲凸狀，將 前述第2接合墊形成爲凹狀，或將前述第1接合墊形成爲 凹狀，將前述第2接合墊形成爲凸狀之半導體裝置。 根據此構造時，可將第1墊片自我整合配置於第2墊 片，即使產生偏移，仍可確實得第1墊片和第2墊片之導 通。 申請專利範圍第1 1項之發明，爲屬於經由獲得在第 1基板上，形成機能元件，將包含有一個以上的前述機能 元件之元件晶片剝離，轉印至第2基板上，經由取得由前 述元件晶片上之導電性材料所成之第1接合墊和由前述第 2基板上之導電性材料所成之第2接合墊的導通而形成之 半導體裝置，其特徵係做爲前述元件晶片之絕緣層，使用 低介電率材料之半導體裝置。 •12- 1227940 (8) 根據此構造時，可減低元件晶片之機能元件或該周邊 之寄生容量，而可期待消耗電力之減低或動作頻率的提升 〇 申請專利範圍第1 2項之發明，爲屬於經由獲得在第 1基板上，形成機能元件，將包含有一個以上的前述機能 元件之元件晶片剝離，轉印至第2基板上，經由取得由前 述元件晶片上之導電性材料所成之第1接合墊和由前述第 2基板上之導電性材料所成之第2接合墊的導通而形成之 半導體裝置，其特徵係做爲前述元件晶片之絕緣層，使用 氣體或液體或真空之半導體裝置。 根據此構造時，可減低元件晶片之機能元件或該周邊 之寄生容量，而可期待消耗電力之減低或動作頻率的提升 〇 申請專利範圍第1 3項之發明，爲屬於經由獲得在第 1基板上，形成機能元件，將包含有一個以上的前述機能 元件之元件晶片剝離，轉印至第3基板上，更且將前述元 件晶片轉印至第2基板上，經由取得由前述元件晶片上之 導電性材料所成之％ 1接合塾和由則述第2基板上之導電 性材料所成之第2接合墊的導通而形成之半導體裝置，其 特徵係於前述元件晶片之前述第2基板側之表面，僅形成 前述第1接合墊之半導體裝置。 根據此構造，可將第1墊片之面積變大。 申請專利範圍第1 4項之發明，爲如申請專利範圍第 1 3項之半導體裝置，其中，前述機能元件乃形成於較前 -13- 1227940 (9) 述第1接合墊，自前述第2基板爲遠之側之半導體 根據此構造，可經由堆積機能元件和第1墊片 成，重疊於機能元件，形成第1墊片，將第1墊片 變大。 申請專利範圍第1 5項之發明，爲屬於經由獲 1基板上，形成機能元件，將包含有一個以上的前 元件之元件晶片剝離，轉印至第3基板上，更且將 件晶片轉印至第2基板上，經由取得由前述元件晶 導電性材料所成之第1接合墊和由前述第2基板上 性材料所成之第2接合墊的導通而形成之半導體裝 特徵係於自前述元件晶3片之前述第2基板爲較遠 面，僅形成前述第1接合墊之半導體裝置。 根據此構造，可將第1墊片之面積變大。 申請專利範圍第1 6項之發明，爲如申請專利 15項之半導體裝置’其中，前述機能元件係較前 接合墊，形成於前述第2基板側之半導體裝置。 根據此構造，可經由堆積機能元件和第1墊片 成，重疊於機能元件，形成第1墊片，將第1墊片 變大。 申請專利範圍第1 7項之發明，爲屬於經由獲 1基板上，形成機能元件，將包含有一個以上的前 元件之元件晶片剝離，轉印至第3基板上，更且將 件晶片轉印至第2基板上，經由取得由前述元件晶 導電性材料所成之第1接合墊和由前述第2基板上 裝置。 加以形 之面積 得在第 述機能 前述元 片上之 之導電 置，其 側之表 範圍第 述第1 加以形 之面積 得在第 述機能 前述元 片上之 之導電 • 14- 1227940 (10) 性材料所成之第2接合墊的導通而形成之半導體裝 特徵係於前述元件晶片之前述第2基板側之表面及 第2基板遠離側之表面，形成前述第1接合墊之半 置。 根據此構造，可將第1墊片之面積變大。 申請專利範圍第1 8項之發明，爲屬於經由獲 1基板上，形成機能元件，將包含有一個以上的前 元件之元件晶片剝離，轉印至第3基板上，更且將 件晶片轉印至第2基板上，經由取得由前述元件晶 導電性材料所成之第1接合墊和由前述第2基板上 性材料所成之第2接合墊的導通而形成之半導體裝 特徵係前述元件晶片之周邊長爲L、面積爲S時 1/2S1/2之半導體裝置。 根據此構造時，經由將元件晶片之周邊長度變 形成寬度廣之第1墊片。元件晶片之面積不會變大 對於減低製造成本而言，可得同一效果。 申請專利範圍第1 9項之發明，爲如申請專利 18項之半導體裝置，其中，L>4S1/2之半導體裝置。 根據此構造時，經由將元件晶片之周邊長度變 形成寬度廣之第1墊片。依然，元件晶片之面積不 之故，對於減低製造成本而言，可得同一效果。 申請專利範圍第20項之發明，爲屬於經由獲 1基板上，形成機能元件，將包含有一個以上的前 元件之元件晶片剝離，轉印至第3基板上，更且將 置，其 自前述 導體裝 得在第 述機能 前述元 片上之 之導電 置，其 L>2 π 長，可 之故， 範圍第 長，可 會變大 得在第 述機能 _、/·、卜 —-刖述兀 •15- 1227940 (11) 件晶片轉印至第2基板上，經由取得由前述元件晶片上之 導電性材料所成之第1接合墊和由前述第2基板上之導電 性材料所成之第2接合墊的導通而形成之半導體裝置，其 特徵係令前述第1接合墊或前述第2接合墊以銲錫、銦、 鉛等之低融點材料加以形成之半導體裝置，。 根據此構造時，剝離元件晶片，向第2基板上轉印之 後，在高溫下保持一定時間，即可得第1墊片和第2墊片 之導通。 申請專利範圍第2 1項之發明，爲屬於經由獲得在第 1基板上，形成機能元件，將包含有一個以上的前述機能 元件之元件晶片剝離，轉印至第3基板上，更且將前述元 件晶片轉印至第2基板上，經由取得由前述元件晶片上之 導電性材料所成之第1接合墊和由前述第2基板上之導電 性材料所成之第2接合墊的導通而形成之半導體裝置，其 特徵係於前述元件晶片之端面，將前述第1接合墊，以向 前述第2基板之面方向之外側突出之形式加以形成，於前 述第2基板上，形成對應前述第1接合墊之形狀之半導體 裝置。 根據此構造時，可將第1墊片自我整合配置於第2墊 片，即使產生偏移，仍可確實得第1墊片和第2墊片之導 通。 申請專利範圍第2 2項之發明，爲屬於經由獲得在第 1基板上，形成機能元件，將包含有一個以上的前述機能 元件之元件晶片剝離，轉印至第3基板上，更且將前述元 -16- 1227940 (12) 件晶片轉 導電性材 性材料所 特徵係將 形成爲凹 2接合墊 根據 片，即使 通。 申請 1基板上 元件之元 件晶片轉 導電性材 性材料所 特徵係做 根據此構 生容量， 導體裝置 申請 1基板上 元件之元 件晶片轉 導電性材 印至第2基板上，經由取得由前述元件晶 料所成之第1接合墊和由前述第2基板上 成之第2接合墊的導通而形成之半導體裝 前述第1接合墊形成爲凸狀，將前述第2 狀，或將前述第1接合墊形成爲凹狀，將 形成爲凸狀之半導體裝置。 此構造時，可將第1墊片自我整合配置於 產生偏移，仍可確實得第1墊片和第2墊 專利範圍第23項之發明，爲屬於經由獲 ，形成機能元件，將包含有一個以上的前 件晶片剝離，轉印至第3基板上，更且將 印至第2基板上，經由取得由前述元件晶 料所成之第1接合墊和由前述第2基板上 成之第2接合墊的導通而形成之半導體裝 爲前述元件晶片之絕緣層，使用低介電率: 造時，可減低元件晶片之機能元件或該周 而可期待消耗電力之減低或動作頻率的提 〇 專利範圍第24項之發明，爲屬於經由獲 ，形成機能元件，將包含有一個以上的前 件晶片剝離，轉印至第3基板上，更且將 印至第2基板上，經由取得由前述元件晶 料所成之第1接合墊和由前述第2基板上 片上之 之導電 置，其 接合墊 前述第 第2墊 片之導 得在第 述機能 前述元 片上之 之導電 置，其 材料。 邊之寄 升之半 得在第 述機能 前述元 片上之 之導電 -17- 1227940 (13) 性材料所成之第2接合墊的導通而形成之半導體裝置，其 特徵係做爲前述元件晶片之絕緣層，使用氣體或液體或真 空之半導體裝置。 根據此構造時，可減低元件晶片之機能元件或該周邊 之寄生容量’而可期待消耗電力之減低或動作頻率的提升 〇 申請專利範圍第2 5項之發明，爲如申請專利範圍第 1項至桌24項之任一項之半導體裝置，其中，於前述元 件晶片之剝離或轉印，使用雷射照射之半導體裝置。 根據此構造時，可確實進行元件晶片之剝離或轉印。 申請專利範圍第2 6項之發明，爲如申請專利範圍第 1項至第24項之任一項之半導體裝置，其中，前述機能 元件爲薄膜電晶體之半導體裝置。 根據此構造時，對於以往方法作成時需高度複雜之製 造製程的高機能之薄膜電晶體而言，可得第1墊片之面積 爲大，或第1墊片之寬度爲廣者。 申S靑專利範圍第2 7項之發明，爲如申請專利範圍第 1項至第24項之任一項之半導體裝置，其中，前述機能 元件爲有機電激發光元件之半導體裝置。 根據此構造時’對於以往方法作成時需高度複雜之製 造製程的高機能之有機電激發光元件而言，可得第1墊片 之面積爲大，或第1墊片之寬度爲廣者。 申請專利範圍第2 8項之發明’其特徵係使用如申請 專利範圍第1項至第27項之任一項之半導體裝置之光電 -18- 1227940 (14) 裝置。 根據此構造時，光電裝置中，一般而言對於機能元件 之配線或支持基板之面積比爲大之故，各別作成配線或支 持基板，僅於必要部分配置機能元件所成製造成本之減低 的效果，則更爲有效。 申請專利範圍第2 9項之發明，其特徵係使用如申請 專利範圍第1項至第27項之任一項之半導體裝置之電子 裝置。 根據此構造時，製造成本爲低，可確實得第1墊片和 第2墊片之導通，提供高性能之電子機器。 【實施方式】 [發明之實施形態] 以下，說明本發明之較佳實施形態。 (第1實施例） 圖1乃顯示本發明之第1之實施例之製造方法圖。， 於第1基板1 1上，形成機能元件1 2，剝離含有一個以上 機能元件12的元件晶片1 3，轉印至第2基板14上，經 由元件晶片1 3上之導電性材料所成第1墊片1 5和第2之 基板1 4上之導電性材料所成第2墊片1 6之導通，形成電 子電路外之半導體裝置。圖1(a)乃將於第1基板1 1之元 件晶片形成面，與第2之基板1 4加以貼合。圖1 (b)乃將 %件晶片13由第1基板1 1剝離，向第2之基板1 4上轉 1227940 (15) 印，除去第1基板1 1之圖。取得第1墊片1 5和第2墊片 1 6之導通乃在於剝離轉印前或後即可。 圖2乃顯示本發明之第1之實施例之元件晶片之構成 圖。機能元件1 2乃與特定之第1墊片〗5電氣連接。如申 請專利範圍第1項所記載，於元件晶片1 3之第2之基板 1 4側之表面，僅形成第1墊片1 5。 於元件晶片1 3之第2之基板1 4側之表面，未形成此 外之兀件或電極。根據此構造時，可使第1墊片1 5之面 積變大。又，如申請專利範圍第2項，機能元件12乃較 第1墊片1 5形成於自第2之基板14遠離側。根據此構造 時’經由堆積機能元件1 2和第1墊片1 5加以形成，可重 疊於機能元件12，形成第1墊片1 5，可使第1墊片1 5之 面積變大。 圖3乃顯示本發明之第1之實施例之第2基板之構造 °雖成爲透視圖，但省略一部分之配線或連接孔或貫通孔 插梢等。於第2之基板14上，不單是第2墊片16，形成 與特定之第2墊片1 6導通，對應於元件晶片1 3上之第1 塾片1 5的位置，於第2之基板14形成第2墊片1 6。 然而，如申請專利範圍第1 3所記載，於第1基板上 形成機能元件1 2，剝離將機能元件1 2包含一個之元件晶 片1 3，向第3基板1 8轉印，更且將元件晶片1 3向第2 基板1 4轉印，經由元件晶片1 3上之導電性材料所成第1 墊片1 5和第2之基板上1 4之導電性材料所成第2墊片 1 6之導通，加以形成的半導體裝置中，亦於元件晶片13 -20- 1227940 (16) 之第2之基板14側之表面，僅形成第丨墊片1 5，乃在爲 使第1墊片1 5之面積變大上爲有效的。 然而，爲得第1墊片15和第2墊片16之導通，如申 請專利範圍第8項或申請專利範圍第20所記載，可將胃 1墊片1 5或第2墊片1 6，以銲錫、銦、鉛等之低融點材 料加以形成。根據此構造，剝離元件晶片1 3，向第2 & 基板1 4上轉印之後，對應上述低融點材料之各融點，以 適切之高溫保持一定時間，融著第1墊片1 5和第2 _ # 16，可得此等之導通。又，爲得第1墊片15和第2_片 16之導通，可使用噴墨所成之液體金屬塗佈製程。 ，可使用導線接合或向異導電材料或向異導電導電薄g莫。 又，雖未特別加以圖示，如申請專利範圍第9項或胃 21項所述，於元件晶片1 3之端面，將第1墊片1 5突出 於第1基板1 1之面方向之外側的形式加以形成，於第2 之基板14上，形成對應於第1墊片1 5之形狀亦可。此時 ，將第2墊片1 6做爲對應於第1墊片1 5之形狀，較放置 元件晶片1 3之位置，形成於外側，於此第2墊片1 6嵌A 第1墊片15者爲佳。根據此構造，可將第1墊片15自我 整位於第2墊片16，即使產生偏移，確實可得第〗墊片 1 5和第2墊片1 6。 又，如記載於申請專利範圍第1 1項或第23項地，做 爲兀件晶片1 3之絕緣層，使用低介電率材料亦可。根據 此構造，可減低元件晶片1 3之機能元件1 2或該周邊之寄 生容量，期待消耗電力之減低或動作頻率之提升。又，如 -21 - 1227940 (17) 申請專利範圍第1 2項或第24項之記載，做爲元件晶片 1 3之絕緣層，使用氣體或液體或真空亦可。經由此構造 時，可減低元件晶片1 3之機能元件1 2或該周邊之寄生容 量，可期待消耗電力之減低或動作頻率的提升。 又，第1基板1 1、機能元件12、元件晶片1 3、第2 之基板14、第1墊片1 5、第2墊片16、配線1 7之材料 、構造不論是任何者，皆有效於本發明之想法。 (第2實施例） 圖5乃顯示本發明之第2之實施例之製造方法圖。， 於第1基板1 1上，形成機能元件1 2 ’剝離含有一個以上 機能元件1 2的元件晶片1 3，轉印至第3基板1 8上，更 且將元件晶片1 3轉印至第2之基板1 4上，經由元件晶片 1 3上之導電性材料所成第1墊片1 5和第2之基板1 4上 之導電性材料所成第2墊片16之導通，形成半導體裝置 。圖5 (a)乃將於第1基板1 1之元件晶片形成面，與第3 之基板18加以貼合。圖5(b)乃將元件晶片13剝離，向第 3之基板1 8上轉印，將第3基板1 8之元件晶片側之面與 第2之基板1 4貼合之圖，圖5 (C)乃將元件晶片1 3轉印 至第2之基板14上，除去第3基板18之圖。取得第1墊 片15和第2墊片16之導通乃如符號1 9所示，由第3基 板至第2基板剝離轉印後加以進行。 圖6乃顯示本發明之第2之實施例之元件晶片之構成 圖。機能元件1 2乃與特定之第1墊片1 5電氣連接。如申 -22- 1227940 (18) 請專利範圍第1 5項所記載，於由元件晶片1 3之第2之基 板1 4遠離側之表面，未形成此外之元件或電極。 圖7乃顯示本發明之第2之實施例之第2基板之構造 。雖成爲透視圖，但省略一部分之配線或連接孔或貫通孔 插梢等。於第2之基板14上，不單是第2墊片16，亦形 成與特定之第2墊片1 6導通之配線1 7。對應於元件晶片 13上之第1墊片15的位置之周圍，於第2之基板14形 成第2墊片16。 然而，如申請專利範圍第3所記載，於第1基板1 1 上形成機能元件1 2，剝離將機能元件1 2包含一個之元件 晶片1 3，向第2基板14轉印，經由元件晶片1 3上之導 電性材料所成第1墊片1 5和第2之基板上1 4之導電性材 料所成第2墊片1 6之導通，加以形成的半導體裝置中， 於由元件晶片1 3之第2之基板1 4遠離側之表面，僅形成 第1墊片15，乃在爲使第1墊片15之面積變大上爲有效 的。 然而，爲得第1墊片15和第2墊片16之導通，使用 噴墨所成液體金屬塗佈製程，可形成圖5(c)之連接配線 1 9。更且，可使用導線接合。 又，如申請專利範圍第9項或第21項所記載，於元 件晶片1 3之端面，將第1墊片1 5突出於第1基板1 1之 面方向之外側的形式加以形成，於第2之基板1 4上，形 成對應於第1墊片1 5之形狀亦可。此時，將第2墊片1 6 做爲對應於第1墊片1 5之形狀，較放置元件晶片1 3之位 1227940 (19) 置，形成於外側，於此第2墊片1 6嵌入第1墊片1 5者爲 佳。根據此構造，可將第1墊片1 5自我整位於第2墊片 1 6，即使產生偏移，仍確實可得第1墊片1 5和第2墊片 1 6。又，如記載於申請專利範圍第1 1項或第23項地，做 爲元件晶片1 3之絕緣層，使用低介電率材料亦可。根據 此構造，可減低元件晶片1 3之機能元件1 2或該周邊之寄 生容量，期待消耗電力之減低或動作頻率之提升。又，如 申請專利範圍第1 2項或第24項之記載，做爲元件晶片 1 3之絕緣層，使用氣體或液體或真空亦可。經由此構造 時，可減低元件晶片1 3之機能元件1 2或該周邊之寄生容 量，可期待消耗電力之減低或動作頻率的提升。 又，第1基板1 1、機能元件12、元件晶片13、第2 之基板1 4、第1墊片1 5、第2墊片1 6、配線1 7之材料 、構造不論是任何者，皆有效於本發明之想法。 (第3實施例） 圖8乃顯示本發明之第3之實施例之製造方法圖。， 於第1基板1 1上，形成機能元件1 2，剝離含有一個以上 機能元件12的元件晶片1 3，轉印至第2基板14上，經 由元件晶片1 3上之導電性材料所成第1墊片1 5和第2之 基板1 4上之導電性材料所成第2墊片1 6之導通，形成半 導體裝置。圖8(a)乃將第1基板11之元件晶片形成面， 與第2之基板14加以貼合。圖8(b)乃將元件晶片13剝離 ，向第2之基板1 4上轉印，除去第1基板1 1之圖。取得 -24 - 1227940 (20) 第1墊片1 5和第2墊片1 6之導通乃在於剝離轉印前或後 皆可。 圖9乃顯示本發明之第3之實施例之元件晶片之構成 圖。圖9(a)乃由較第2之基板14遠離側的鳥瞰圖，圖 9(b)乃由成爲第2之基板14側的鳥瞰圖。機能元件12乃 與特定之第1墊片1 5電氣連接。如申請專利範圍第5項 所記載，於由元件晶片1 3之第2之基板1 4側之表面及由 第2之基板14遠離側之表面，形成第1墊片1 5。根據此 構造時，可將第1墊片1 5之面積變得更大。 圖10乃顯示本發明之第3之實施例之第2基板之構 造圖。雖成爲透視圖，但省略一部分之配線或連接孔或貫 通孔插梢等。於第2之基板14上，不單是第2墊片16, 亦形成導通於特定之第2墊片之配線1 7。對應於元件晶 片13上之第1墊片15的位置及該周圍，於第2之基板 14形成第2墊片16。 然而，如申請專利範圍第1 7項所記載，於第1基板 1 1上形成機能元件1 2，剝離將機能元件1 2包含一個之元 件晶片1 3，向第3基板1 8轉印，更且將元件晶片1 3轉 印至第2之基板1 4上，經由元件晶片1 3上之導電性材料 所成第1墊片1 5和第2之基板上1 4之導電性材料所成第 2墊片16之導通，加以形成的半導體裝置中，於由元件 晶片1 3之第2之基板14側之表面及由第2之基板1 4遠 離側之表面，形成第1墊片，乃在爲使第1墊片1 5之面 積變大上爲有效的。 -25· 1227940 (21) 然而，爲得第1墊片15和第2墊片16之導通，如申 請專利範圍第8項或第2 0項所記載，可將第1墊片1 5或 第2墊片1 6 ’以銲錫、銦、鉛等之低融點材料加以形成 。根據此構造，剝離元件晶片1 3，向第2之基板1 4上轉 印之後’對應上述低融點材料之各融點，以適切之高溫保 持一定時間，融著第1墊片1 5和第2墊片1 6，可得此等 之導通。又’爲得第1墊片15和第2墊片16之導通，可 使用噴墨所成之液體金屬塗佈製程。更且，可使用導線接 合或向異導電材料或向異導電導電薄膜。 然而，爲得自第2之基板14遠離側之第1墊片1 5和 第2墊片16之導通，使用噴墨所成液體金屬塗佈製程， 可形成圖8(b)之連接配線19。更且，可使用導線接合。 又，如申請專利範圍第9項或第21項所記載，於元 件晶片13之端面，將第1墊片1 5突出於第1基板1 1之 面方向之外側的形式加以形成，於第2之基板14上，形 成對應於第1墊片1 5之形狀亦可。此時，將第2墊片16 做爲對應於第1墊片1 5之形狀，較放置元件晶片1 3之位 置，形成於外側，於此第2墊片1 6嵌入第1墊片1 5者爲 佳。根據此構造，可將第1墊片1 5自我整位於第2墊片 1 6，即使產生偏移，仍確實可得第1墊片1 5和第2墊片 1 6 〇 又，如記載於申請專利範圍第1 〇項或第2 2項，將第 1墊片15形成成爲凸狀，將第2墊片16形成成凸狀，或 將第1墊片15形成成爲凹狀，將第2墊片16形成成爲凸 -26- 1227940 (22) 狀亦可。例如，將第1墊片1 5形成成爲凸狀之時，將對 應於此之凹部，形成於第2之基板1 4。於構成各凹部之 凹面之全部（參照圖4(a))或一部（參照圖4(b))，曝露導電 性材料地，形成第2墊片1 6。根據此構造，可將第1墊 片1 5自我整位於第2墊片1 6加以配置，即使產生偏移， 仍確實可得第1墊片15和第2墊片16之導通。 又’如記載於申請專利範圍第1 1項或第23項，做爲 元件晶片1 3之絕緣層，使用低介電率材料亦可。根據此 構造，可減低元件晶片1 3之機能元件1 2或該周邊之寄生 容量，期待消耗電力之減低或動作頻率之提升。又，如申 請專利範圍第i 2項或第24項之記載，做爲元件晶片1 3 之絕緣層，使用氣體或液體或真空亦可。經由此構造時， 可減低元件晶片1 3之機能元件1 2或該周邊之寄生容量， 可期待消耗電力之減低或動作頻率的提升。 又，第1基板1 1、機能元件12、元件晶片1 3、第2 之基板14、第1墊片1 5、第2墊片1 6、配線1 7、連接配 線1 9之材料、構造不論是任何者，皆有效於本發明之想 法。 (第4之實施例）
圖1 1乃顯示本發明之第4之實施例之元件晶片之構 造圖。對於製造方法或第2基板之構造，與實施例1至3 槪略上爲同一的。如申請專利範圍第6項或申請專利範圍 第18項所記載，令元件晶片13之周邊長爲L、面積爲S -27- 1227940 (23) 時，成爲L>2tc 1/2 S1/2。更且，如申請專利範圍第7項或申 請專利範圍第1 9項所記載，成爲L〉4S 1/2。更且體而言， L = 3 0、S = 45。根據此構造時，經由將元件晶片13之周邊 長變長’可形成寬廣之第1墊片15。元件晶片13之面積 不會變大之故，對於減低製造成本上，可得同一之效果。 然而’於本實施例中，雖爲考量長方形之元件晶片1 3， 但其他、L字型、U字型、甜甜圈狀、圓弧狀等之任何形 狀’只要滿足上述2式之條件，本發明之思想爲有效的。 (剝離轉印方法）
圖1 2乃顯示本發明之剝離轉印方法之例圖。做爲本 發明之剝離轉印之一的方法加以說明（日本特願200 1 -282423 、200 1 -282424 、T.Shimode，et al，Dig. IEDM 1 999,289、S.Utsumomiya，et al，Dig. Tech. Pap. SID 2000 、916、T.Shimode，Proc· Asia Display/IDW，01，327、S Utsunomiya，et al，Proc. Asia Display/IDW，01，3 3 9)。首先 ’於石英或玻璃所成對向電極21上，經由使用SiH4之 PECVD或使用Si2H6之LPCVD，成膜非晶質矽膜22。接 著’於其上，形成機能元件23。於最上層，形成第1墊 片24(圖12(a))。將此上下顛倒地，貼合於第2基板25， 以1石英或玻璃所成之故，透過透明之對向電極2 1，僅 欲剝離轉印之元件晶片27，照射雷射26(圖12(b))。結果 ，僅照射雷射26，非晶質矽膜22則磨損加以剝離，元件 晶片2 7則轉印於第2基板2 5 (圖1 2 (c))。如記載於申請專 -28- 1227940 (24) 利範圍第2 5項，於元件晶片2 7之剝離或轉印，使用雷射 26之照射。根據此構造，可將元件晶片27之剝離或轉印 確實地加以進行。 (薄膜電晶體之製造方法之例） 圖1 3係顯示本發明之薄膜電晶體之製造方法例圖。 對於做爲本發明之機能元件之一的薄膜電晶體，說明該製 造方法。在此，將雷射結晶化多結晶薄膜電晶體爲例加以 說明。又，於石英或玻璃所成第1基板3 1上，經由使用 SiH4之PECVD，或使用Si2H8之LPCVD，成膜非晶質矽 膜。經由照射雷射3 3，非晶質矽膜乃結晶化，成爲多結 晶矽膜32(圖13(a))。圖案化多結晶矽膜32後，成膜閘極 絕緣膜34，成膜及圖案化閘極電極35(圖13(b))。將磷或 硼等之不純物，使用閘極電極3 5，自我整合地植入多結 晶矽膜32，活性化，形成CMOS構造之源極範圍及汲極 範圍3 6。成膜層間絕緣膜3 7，開孔連接孔，成膜及圖案 化源極電極及汲極電極3 8 (圖1 3 ( c))。如申請專利範圍第 2 6項，機能元件爲薄膜電晶體。根據此構造時，於以往 方法加以作成之故，對於高度複雜製造之製程之需要之高 機能之薄膜電晶體，可取得第1墊片之面積，或可使第1 墊片之寬度變寬。 (有機電激發光元件之製造方法例） 圖14乃顯示本發明之有機電激發光元件之製造方法 -29- 1227940 (25) 例。對於做爲本發明之機能元件之一之有機電激發光，說 明該製造方法。首先，於石英或玻璃所成第1基板41上 ’成膜密著層43，於欲發光之範圍形成開口部。成膜聚 醯亞胺或丙烯酸所成間隔壁44，於欲發光之範圍形成開 口部。（圖14(a)接著，經由氧電漿或CF4電漿等電漿處理 ’控制基板表面之溼潤性。之後，將正孔植入層45及發 光層 46 ，經由旋塗法、刮塗法、噴墨製程 (T.Shimode，S.Seki，et al，Dig. SID，99,376 、 S.Kanbe，et al，Proc.Euro Display ’99 Late-News Papers，85)等之液相 製程’或濺鍍、蒸著等之真空製程加以成膜。爲了使功率 函數變小，成膜包含鹼金屬的陰極47，經由封閉劑48加 以封閉，完成（圖14(b))。如申請專利範圍第27項所記載 ，機能元件爲有機電激發光。根據此構造時，於以往方法 加以作成之故，對於高度複雜製造之製程之需要之高機能 之薄膜電晶體，可取得第1墊片之面積，或可使第1墊片 之寬度變寬。 (第5之實施例） 圖1 5乃顯示本發明之第5之實施例之光電裝置圖。 於顯示範圍5 1上，配置元件晶片5 2，形成配線5 3。配線 53乃經由引出配線54，連接於驅動電路55。如申請專利 範圍第28項所記載，乃使用如申請專利範圍第1項至第 27項之半導體裝置爲特徵之光電裝置。根據此構造，於 光電裝置中，一般而言對於機能元件之配線或支持基板之 -30- 1227940 (26) 面積比爲大之故，各別作成配線或支持基板，配置必要部 分之機能元件所造成之製造成本之減低的效果則更爲有效 〇 圖1 6乃顯示本發明之第5之實施例之製造方法。首 先，以與本發明之第1實施形態同樣之方法，製作半導體 裝置（圖16(a))。之後，製作有機電激發光元件（圖16(b)) 〇 然而，驅動電路5 5乃使用示於上述之剝離轉印方法 之例或薄膜電晶體製造方法之例的技術，內藏於與顯示範 圍同一基板上亦可。又，本實施例爲有機電激發光顯示裝 置，但亦可爲液晶顯示裝置或電泳顯示裝置等，其他之光 電裝置亦可。 圖1 7乃以主動矩陣方式驅動之光電裝置1 0之畫素範 圍之電路構造構成圖。各畫素乃具備經由電場發光效果可 發光之發光層OLED、記億爲驅動其之電流的保持容量C 、薄膜電晶體T 1及T2加以構成。由掃瞄線驅動器2 0， 選擇信號線V s e 1則供予各畫素。由資料線驅動器3 0，則 信號線Vsig及電源線Vdd則供予各畫素。經由控制選擇 信號線V s e 1和信號線V s i g，進行對於各畫素之電流程式 ，控制發光部OLED所成之發光。 (電子機器之例） 於圖1 8 ，列舉可適用上述半導體裝置之電子機器。 同圖U)爲攜帶型電話之適用例，攜帶電話23 0乃具備天 -31 - 1227940 (27) 線部23 1、聲音輸出部2 3 2、聲音輸入部2 3 3、操作部2 3 4 及使用本發明之半導體裝置的光電裝置10。如此地本發 明之半導體裝置可利用於攜帶電話23 0之顯示部。同圖 (b )乃攝錄影機之適用例，攝錄影機2 4 0乃具備受像部2 4 1 、操作部242、聲音輸入部24 3及使用本發明之半導體裝 置的光電裝置1 〇。如此地本發明之半導體裝置可利用於 觀景器或顯示部。同圖（c)乃攜帶型個人電腦之適用例， 個人電腦2 5 0乃具備攝影部251、操作部252、及使用本 發明之半導體裝置的光電裝置10。如此地本發明之半導 體裝置可利用於顯示部。 同圖（d)乃擡頭顯示器之適用例，擡頭顯示器260乃 具備頭帶261、光學系收容部262及使用本發明之半導體 裝置的光電裝置10。如此地本發明之半導體裝置可利用 於畫像顯示部。同圖（e)乃背投影型投影機之適用例，投 影機270乃於框體271，具備光源272、合成光學系273 、反射鏡274、反射鏡27、螢幕276及使用本發明之半導 體裝置的光電裝置1 0。如此地本發明之半導體裝置可利 用於畫像顯示部。同圖（f)乃前投影型投影機之適用例， 投影機2 8 0乃於框體2 8 1，具備光學系2 8 1及使用本發明 之半導體裝置的光電裝置10，可將畫像顯示於螢幕283。 如此地本發明之半導體裝置可利用於畫像顯示部。 不限於上述之例，本發明之半導體裝置可適用於使用 主動矩陣型之光電裝置等之所有電子機器。例如可活用於 附有顯示機能的傳真裝置、數位照相機之觀景窗、攜帶型 -32- 第1基板 多結晶矽膜 雷射 閘極絕緣膜 閘極電極 源極範圍及汲極範圍 層間絕緣膜 源極電極及汲極電極 第1基板 透明電極 密著層 間隔壁 正孔植入層 發光層 陰極 封閉劑 顯示範圍 元件晶片 配線 引出配線 驅動電路 -36-

Claims (1)

122—40 第92106990號專利申請案 民國93年10月1日修正 中文申請專利範圍修正本
(1) 拾、申請專利範圍 1 . 一種半導體裝置，屬於經由獲得在第】基板上，形 成機能元件，將包含有一個以上的前述機能元件之元件晶 片剝離，轉印至第2基板上，經由取得由前述元件晶片上 之導電性材料所成之第1接合墊和由前述第2基板上之導 電性材料所成之第2接合墊的導通而形成之半導體裝置， 其特徵係 於前述元件晶片之前述第2基板側之表面，僅形成前 述第1接合墊。 2 ·如申請專利範圍第1項之半導體裝置，其中，前述 機能元件乃形成於較前述第1接合墊，自前述第2基板爲 遠之側者。 3 . —種半導體裝置，屬於經由獲得在第1基板上，形 成機能元件，將包含有一個以上的前述機能元件之元件晶 片剝離，轉印至第2基板上，經由取得由前述元件晶片上 之導電性材料所成之第1接合墊和由前述第2基板上之導 電性材料所成之第2接合墊的導通而形成之半導體裝置， 其特徵係 於自前述元件晶片之前述第2基板爲較遠側之表面， 僅形成前述第1接合墊者。 4. 如申請專利範圍第3項之半導體裝置，其中，前述 機能元件係較前述第1接合墊，形成於前述第2基板側。 5. —種半導體裝置，屬於經由獲得在第1基板上，形 成機能元件，將包含有一個以上的前述機能元件之元件晶 1227940 (2) 片剝離，轉印至第2基板上，經由取得由前述元件晶片上 之導電性材料所成之第1接合墊和由前述第2基板上之導 電性材料所成之第2接合墊的導通而形成之半導體裝置， 其特徵係 於則述兀件晶片之目U述第2基板側之表面及自前述第 2基板遠離側之表面，形成前述第1接合墊者。 6 · —種半導體裝置，屬於經由獲得在第i基板上，形 成機能元件，將包含有一個以上的前述機能元件之元件晶 片剝離，轉印至第2基板上，經由取得由前述元件晶片上 之導電性材料所成之第1接合墊和由前述第2基板上之導 電性材料所成之第2接合墊的導通而形成之半導體裝置， 其特徵係 則述兀件晶片之周邊長爲L、面積爲S時 L〉2 τι ]/2S]/2。 7 ·如申請專利範圍第6項之半導體裝置，其中， L>4S]/2 〇 8 · —種半導體裝置，屬於經由獲得在第1基板上，形 成機能元件，將包含有一個以上的前述機能元件之元件晶 片剝離，轉印至第2基板上，經由取得由前述元件晶片上 之導電性材料所成之第1接合墊和由前述第2基板上之導 電性材料所成之第2接合墊的導通而形成之半導體裝置， 其特徵係 令前述第1接合墊或前述第2接合墊以銲錫、銦、鉛 等之低融點材料加以形成。 -2- 1227940 (3) 9 · 一種半導體裝置，屬於經由獲得在第1基板上，形 成機能元件，將包含有一個以上的前述機能元件之元件晶 片剝離，轉印至第2基板上，經由取得由前述元件晶片上 之導電性材料所成之第1接合墊和由前述第2基板上之導 電性材料所成之第2接合墊的導通而形成之半導體裝置， 其特徵係 於前述元件晶片之端面，將前述第1接合墊，以向前 述第1基板之面方向之外側突出之形式加以形成，於前述 第2基板上，形成對應前述第1接合墊之形狀。 i 〇 .—種半導體裝置，屬於經由獲得在第丨基板上， 形成機能元件，將包含有一個以上的前述機能元件之元件 晶片剝離，轉印至第2基板上，經由取得由前述元件晶片 上之導電性材料所成之第1接合墊和由前述第2基板上之 導電性材料所成之第2接合墊的導通而形成之半導體裝置 ，其特徵係 將前述第1接合墊形成爲凸狀，將前述第2接合墊形 成爲凹狀，或將前述第1接合墊形成爲凹狀，將前述第2 接合墊形成爲凸狀。 ]1 .一種半導體裝置，屬於經由獲得在第1基板上， 形成機能元件，將包含有一個以上的前述機能元件之元件 晶片剝離，轉印至第2基板上，經由取得由前述元件晶片 上之導電性材料所成之第1接合墊和由前述第2基板上之 導電性材料所成之第2接合墊的導通而形成之半導體裝置 ，其特徵係 -3- 1227940 (4) 做爲前述元件晶片之絕緣層，使用低介電率材料。 1 2 · —種半導體裝置，屬於經由獲得在第1基板上， 形成機能元件，將包含一個以上的前述機能元件之元件晶 片剝離，轉印至第2基板上，經由取得由前述元件晶片上 之導電性材料所成之第1接合墊和由前述第2基板上之導 電性材料所成之第2接合墊的導通而形成之半導體裝置， 其特徵係 做爲前述元件晶片之絕緣層，使用氣體或液體或真空 〇 1 3 · —種半導體裝置，屬於經由獲得在第1基板上， 形成機能元件，將包含一個以上的前述機能元件之元件晶 片剝離，轉印至第3基板上，更且將前述元件晶片轉印至 第2基板上，經由取得由前述元件晶片上之導電性材料所 成之第1接合墊和由前述第2基板上之導電性材料所成之 第2接合墊的導通而形成之半導體裝置，其特徵係 於前述元件晶片之前述第2基板側之表面，僅形成前 述第1接合墊。 1 4 ·如申請專利範圍第1 3項之半導體裝置，其中，前 述機能元件乃形成於較前述第1接合墊，自前述第2基板 爲遠之側者。 】5 · —種半導體裝置，屬於經由獲得在第1基板上， 形成機能元件，將包含一個以上的前述機能元件之元件晶 片剝離，轉印至第3基板上，更且將前述元件晶片轉印至 第2基板上，經由取得由前述元件晶片上之導電性材料所 -4- 1227940 (5) 成之第1接合墊和由前述第2基板上之導電性材料所成之 第2接合墊的導通而形成之半導體裝置，其特徵係 於自前述元件晶片之前述第2基板爲較遠側之表面， 僅形成前述第1接合墊者。 1 6 .如申請專利範圍第]5項之半導體裝置，其中，前 述機能元件係較前述第1接合墊，形成於前述第2基板側 〇 1 7 . —種半導體裝置，屬於經由獲得在第1基板上， 形成機能元件，將包含一個以上的前述機能元件之元件晶 片剝離，轉印至第3基板上，更且將前述元件晶片轉印至 第2基板上，經由取得由前述元件晶片上之導電性材料所 成之第1接合墊和由前述第2基板上之導電性材料所成之 第2接合墊的導通而形成之半導體裝置，其特徵係 於則述兀件晶片之前述第2基板側之表面及自前述第 2基板遠離側之表面，形成前述第1接合墊者。 1 8 · —種半導體裝置，屬於經由獲得在第1基板上， 形成機能元件，將包含一個以上的前述機能元件之元件晶 片剝離，轉印至第3基板上，更且將前述元件晶片轉印至 第2基板上，經由取得由前述元件晶片上之導電性材料所 成之第1接合墊和由前述第2基板上之導電性材料所成之 第2接合墊的導通而形成之半導體裝置，其特徵係 前述元件晶片之周邊長爲L、面積爲S時 L>2 π 】/2S]/2。 ]9 ·如申請專利範圍第I 8項之半導體裝置，其中， -5- 1227940 (6) L>4S】/2 〇 2 〇 · —種半導體裝置，屬於經由獲得在第〗基板上， 形成機能元件，將包含一個以上的前述機能元件之元件晶 片剝離，轉印至第3基板上，更且將前述元件晶片轉印至 第2基板上，經由取得由前述元件晶片上之導電性材料所 成之第1接合墊和由前述第2基板上之導電性材料所成之 第2接合墊的導通而形成之半導體裝置，其特徵係 令前述第1接合墊或前述第2接合墊以銲錫、銦、鉛 等之低融點材料加以形成。 2 1 · —種半導體裝置，屬於經由獲得在第1基板上， 形成機能元件，將包含一個以上的前述機能元件之元件晶 片剝離，轉印至第3基板上，更且將前述元件晶片轉印至 第2基板上，經由取得由前述元件晶片上之導電性材料所 成之第1接合墊和由前述第2基板上之導電性材料所成之 第2接合墊的導通而形成之半導體裝置，其特徵係 於前述元件晶片之端面，將前述第1接合墊，以向前 述第1基板之面方向之外側突出之形式加以形成，於前述 第2基板上，形成對應前述第1接合墊之形狀。 2 2 · —種半導體裝置，屬於經由獲得在第1基板上， 形成機能元件，將包含一個以上的前述機能元件之元件晶 片剝離，轉印至第3基板上，更且將前述元件晶片轉印至 第2基板上，經由取得由前述元件晶片上之導電性材料所 成之第1接合墊和由前述第2基板上之導電性材料所成之 桌2接合墊的導通而形成之竿導體裝置5其特徵係 -6- 1227940 (7) 將前述第1接合墊形成爲凸狀，將前述第2接合墊形 成爲凹狀，或將前述第1接合墊形成爲凹狀，將前述第2 接合墊形成爲凸狀。 2 3 . —種半導體裝置，屬於經由獲得在第1基板上， 形成機能元件，將包含一個以上的前述機能元件之元件晶 片剝離，轉印至第3基板上，更且將前述元件晶片轉印至 第2基板上，經由取得由前述元件晶片上之導電性材料所 成之第1接合墊和由前述第2基板上之導電性材料所成之 第2接合墊的導通而形成之半導體裝置，其特徵係 做爲前述元件晶片之絕緣層，使用低介電率材料。 24.—種半導體裝置，屬於經由獲得在第1基板上， 形成機能元件，將包含一個以上的前述機能元件之元件晶 片剝離，轉印至第3基板上，更且將前述元件晶片轉印至 第2基板上，經由取得由前述元件晶片上之導電性材料所 成之第1接合墊和由前述第2基板上之導電性材料所成之 第2接合墊的導通而形成之半導體裝置，其特徵係 做爲則述兀件晶片之絕緣層’使用氣體或液體或真空 〇 2 5 _如申請專利範圍第1項至第2 4項之任一項之半導 體裝置’其中’於前述元件晶片之剝離或轉印，使用雷射 照射。 2 6.如申請專利範圍第1項至第24項之任一項之半導 體裝置’其中，前述機能元件爲薄膜電晶體。 2 7 _如申請專利範圍第】項至第2 4項之任一項之半導 1227940 (8) 體裝置，其中，前述機能元件爲有機電激發光元件。 2 8.—種光電裝置，其特徵係使用如申請專利範圍第1 項至第27項之任一項之半導體裝置者。 2 9.—種電子機器，其特徵係使用如申請專利範圍第1 項至第27項之任一項之半導體裝置者。
-8-
TW092106990A 2002-03-29 2003-03-27 Semiconductor device and optoelectronic device TWI227940B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002097196A JP2003298006A (ja) 2002-03-29 2002-03-29 半導体装置および電気光学装置

Publications (2)

Publication Number Publication Date
TW200406894A TW200406894A (en) 2004-05-01
TWI227940B true TWI227940B (en) 2005-02-11

Family

ID=28786210

Family Applications (1)

Application Number Title Priority Date Filing Date
TW092106990A TWI227940B (en) 2002-03-29 2003-03-27 Semiconductor device and optoelectronic device

Country Status (5)

Country Link
US (2) US20030209713A1 (zh)
JP (1) JP2003298006A (zh)
KR (1) KR100576636B1 (zh)
CN (1) CN1448986A (zh)
TW (1) TWI227940B (zh)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4524992B2 (ja) 2003-01-28 2010-08-18 セイコーエプソン株式会社 薄膜トランジスタ型表示装置、薄膜素子の製造方法、薄膜トランジスタ回路基板、電気光学装置および電子機器
JP2005142054A (ja) * 2003-11-07 2005-06-02 Seiko Epson Corp 有機エレクトロルミネッセンス表示装置、有機エレクトロルミネッセンス表示装置の製造方法、大型有機エレクトロルミネッセンス表示装置および電子機器
JP2006049800A (ja) 2004-03-10 2006-02-16 Seiko Epson Corp 薄膜デバイスの供給体、薄膜デバイスの供給体の製造方法、転写方法、半導体装置の製造方法及び電子機器
CN104716170B (zh) 2004-06-04 2019-07-26 伊利诺伊大学评议会 用于制造并组装可印刷半导体元件的方法和设备
EP1861333B1 (en) 2004-11-04 2018-12-26 Microchips Biotech, Inc. Compression and cold weld sealing methods and devices
KR100741968B1 (ko) 2004-11-23 2007-07-23 삼성에스디아이 주식회사 유기 전계 발광 표시 소자 및 그 제조방법
JP4581664B2 (ja) * 2004-12-08 2010-11-17 セイコーエプソン株式会社 半導体基板の製造方法、半導体素子の製造方法及び電気光学装置の製造方法
US8143729B2 (en) * 2008-01-25 2012-03-27 International Rectifier Corporation Autoclave capable chip-scale package
US8796700B2 (en) * 2008-11-17 2014-08-05 Global Oled Technology Llc Emissive device with chiplets
JP5304536B2 (ja) 2009-08-24 2013-10-02 ソニー株式会社 半導体装置
US8183765B2 (en) * 2009-08-24 2012-05-22 Global Oled Technology Llc Controlling an electronic device using chiplets
KR102396760B1 (ko) * 2015-04-08 2022-05-11 삼성디스플레이 주식회사 표시 장치
KR101951939B1 (ko) * 2016-08-26 2019-02-25 엘지디스플레이 주식회사 표시장치
FR3066317B1 (fr) * 2017-05-09 2020-02-28 Commissariat A L'energie Atomique Et Aux Energies Alternatives Procede de fabrication d'un dispositif d'affichage emissif a led
US10930631B2 (en) 2017-11-03 2021-02-23 Shih-Hsien Tseng Display apparatus, pixel array and manufacturing method thereof
TWI688802B (zh) 2017-11-03 2020-03-21 曾世憲 畫素陣列及其製造方法
KR102448482B1 (ko) * 2017-12-29 2022-09-27 엘지디스플레이 주식회사 마이크로 칩을 포함하는 표시장치
TW202133133A (zh) * 2019-12-17 2021-09-01 曾世憲 顯示裝置，畫素陣列及其製造方法

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06118441A (ja) * 1991-11-05 1994-04-28 Tadanobu Kato 表示セル
US5475262A (en) 1992-08-07 1995-12-12 Fujitsu Limited Functional substrates for packaging semiconductor chips
US5382827A (en) * 1992-08-07 1995-01-17 Fujitsu Limited Functional substrates for packaging semiconductor chips
JP3406727B2 (ja) 1995-03-10 2003-05-12 株式会社半導体エネルギー研究所 表示装置
US5757456A (en) 1995-03-10 1998-05-26 Semiconductor Energy Laboratory Co., Ltd. Display device and method of fabricating involving peeling circuits from one substrate and mounting on other
JPH10303252A (ja) 1997-04-28 1998-11-13 Nec Kansai Ltd 半導体装置
JPH1117050A (ja) 1997-06-20 1999-01-22 Matsushita Electric Ind Co Ltd 回路基板及び回路基板の製造方法
JP4042182B2 (ja) 1997-07-03 2008-02-06 セイコーエプソン株式会社 Ｉｃカードの製造方法及び薄膜集積回路装置の製造方法
JP3738798B2 (ja) 1997-07-03 2006-01-25 セイコーエプソン株式会社 アクティブマトリクス基板の製造方法及び液晶パネルの製造方法
US5920464A (en) * 1997-09-22 1999-07-06 Trw Inc. Reworkable microelectronic multi-chip module
US6137063A (en) * 1998-02-27 2000-10-24 Micron Technology, Inc. Electrical interconnections
JP3410371B2 (ja) * 1998-08-18 2003-05-26 リンテック株式会社 ウエハ裏面研削時の表面保護シートおよびその利用方法
US6036809A (en) 1999-02-16 2000-03-14 International Business Machines Corporation Process for releasing a thin-film structure from a substrate
FR2795201B1 (fr) * 1999-06-15 2001-08-31 Gemplus Card Int Dispositif et procede de fabrication de dispositifs electroniques comportant au moins une puce fixee sur un support
JP3447619B2 (ja) 1999-06-25 2003-09-16 株式会社東芝 アクティブマトリクス基板の製造方法、中間転写基板
JP2001168339A (ja) 1999-12-08 2001-06-22 Sharp Corp 表示用トランジスタアレイパネルの形成方法
JP2001282423A (ja) 2000-03-29 2001-10-12 Aiwa Co Ltd キー操作処理方法およびキー操作処理装置
JP2001282424A (ja) 2000-03-29 2001-10-12 Seiko Epson Corp プレゼンテーションシステム及びワイヤレスリモコン
JP2003045901A (ja) * 2001-08-01 2003-02-14 Sony Corp 素子の転写方法及びこれを用いた素子の配列方法、画像表示装置の製造方法

Also Published As

Publication number Publication date
KR20030078735A (ko) 2003-10-08
JP2003298006A (ja) 2003-10-17
US20050280037A1 (en) 2005-12-22
TW200406894A (en) 2004-05-01
KR100576636B1 (ko) 2006-05-08
US20030209713A1 (en) 2003-11-13
US7341894B2 (en) 2008-03-11
CN1448986A (zh) 2003-10-15

Similar Documents

Publication Publication Date Title
TWI227940B (en) Semiconductor device and optoelectronic device
US20220085324A1 (en) Semiconductor device and method for manufacturing the same
WO2020211537A1 (zh) 阵列基板、显示面板及其制造方法、显示装置
TW494447B (en) Semiconductor device and manufacturing method thereof
US7105422B2 (en) Thin film circuit device, manufacturing method thereof, electro-optical apparatus, and electronic system
TW501282B (en) Method of manufacturing semiconductor device
TWI727041B (zh) 顯示裝置
TW517398B (en) EL display device and a method of manufacturing the same
US7776667B2 (en) Semiconductor device and manufacturing method thereof, liquid crystal television system, and EL television system
JP4329022B2 (ja) 発光装置、電気光学装置、電子機器、および発光装置の製造方法
JP2004006724A (ja) 半導体装置およびその製造方法、電気光学装置、液晶表示装置、電子機器
JP2004342432A (ja) 有機ｅｌ表示装置
JP2003163337A (ja) 剥離方法および半導体装置の作製方法
TW201007851A (en) Thin film transistor and manufacturing method thereof, and display device and manufacturing method thereof
JP4836445B2 (ja) 半導体装置の作製方法
JP2004233444A (ja) アクティブマトリクス型表示装置および薄膜トランジスタ型表示装置
JPH11202368A (ja) 半導体装置およびその作製方法
JP4626796B2 (ja) 電気光学装置の製造方法及び電子機器
JPH11163364A (ja) 半導体装置およびその作製方法
TW202230777A (zh) 顯示裝置、以及顯示裝置的製造方法

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees