KR102396760B1 - 표시 장치 - Google Patents

표시 장치 Download PDF

Info

Publication number
KR102396760B1
KR102396760B1 KR1020150049842A KR20150049842A KR102396760B1 KR 102396760 B1 KR102396760 B1 KR 102396760B1 KR 1020150049842 A KR1020150049842 A KR 1020150049842A KR 20150049842 A KR20150049842 A KR 20150049842A KR 102396760 B1 KR102396760 B1 KR 102396760B1
Authority
KR
South Korea
Prior art keywords
driving chip
pad
control signal
wiring film
control board
Prior art date
Application number
KR1020150049842A
Other languages
English (en)
Other versions
KR20160120858A (ko
Inventor
서해관
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020150049842A priority Critical patent/KR102396760B1/ko
Priority to US14/948,114 priority patent/US10325871B2/en
Publication of KR20160120858A publication Critical patent/KR20160120858A/ko
Application granted granted Critical
Publication of KR102396760B1 publication Critical patent/KR102396760B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13452—Conductors connecting driver circuitry and terminals of panels
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0613—Square or rectangular array
    • H01L2224/06133—Square or rectangular array with a staggered arrangement, e.g. depopulated array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0613—Square or rectangular array
    • H01L2224/06134—Square or rectangular array covering only portions of the surface to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0613—Square or rectangular array
    • H01L2224/06137—Square or rectangular array with specially adapted redistribution layers [RDL]
    • H01L2224/06138—Square or rectangular array with specially adapted redistribution layers [RDL] being disposed in a single wiring level, i.e. planar layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Theoretical Computer Science (AREA)

Abstract

본 기재의 표시 장치는, 하나 이상의 제어신호를 생성하는 제어기판, 일측이 상기 제어기판에 연결되며, 상기 제어기판에서 생성된 제1 제어신호가 입력되는 구동칩 패키지, 상기 구동칩 패키지의 타측과 연결되며, 표시영역 및 상기 표시영역을 둘러싸는 주변영역이 형성되고, 상기 표시영역에 형성되는 복수의 화소, 및 상기 주변영역에 형성되며 상기 복수의 화소와 연결되는 신호선을 포함하는 표시기판;을 포함하고, 상기 구동칩 패키지는, 제 1면 및 상기 제 1면과 반대방향을 향하는 제 2면을 가지며 상기 제1 제어신호에 기초하여 제2 제어신호를 생성하고 상기 제 1면이 상기 표시기판에 고정되어 상기 제2 제어신호를 상기 신호선에 전달하는 구동칩, 및 일측에는 상기 구동칩의 상기 제 2면이 고정되고 타측은 상기 제어기판과 연결되어, 상기 제1 제어신호를 상기 제어기판으로부터 상기 구동칩으로 전달하는 배선필름을 포함한다.

Description

표시 장치{DISPLAY DEVICE}
본 발명은 표시 장치에 관한 것으로, 보다 상세하게는 평판 표시 장치에 관한 것이다.
일반적으로 평판 표시 장치는 평면으로 형성되어 영상이 표시되는 화소가 형성되는 기판과, 영상신호와 같은 제어신호를 생성하여 상기 화소에 전달하는 표시장치 구동칩(Display driver chip)이 구비된다.
일반적으로 상기 표시장치 구동칩은 일면이 기판 측에 고정되는 칩-온-글래스(Chip-On-Glass, COG) 형태 또는 일면이 필름 배선에 고정되는 칩-온-필름(Chip-On-Film, COF) 형태로 제공된다.
상기 표시장치 구동칩의 일면에는 복수의 입력단자 및 복수의 출력단자가 형성되며, 상기 표시장치 구동칩은 상기 입력단자를 통하여 제어기판으로부터 상기 제어신호를 생성하기 위한 소스신호를 전달받는다. 그리고, 상기 표시장치 구동칩은 상기 소스신호에 기초하여 상기 제어신호를 생성하고, 상기 출력단자를 통하여 상기 제어신호를 상기 화소 측으로 출력한다.
영상처리 기술의 발전에 따라 고해상도의 표시장치에 대한 요구가 증대되고 있으며, 해상도의 증가로 인하여 상기 표시장치 구동칩에 입출력되는 영상신호 데이터의 대역폭 또한 증가되고 있는 상황이다.
데이터 대역폭 증가에 따라 하나의 표시장치에 예전보다 증가된 수량의 표시장치 구동칩의 배치가 요구되고 있으나, 이로 인하여 상기 기판의 설계가 복잡해지고 있으며, 제조비용이 증가되는 문제점이 있다.
또한, 소형 기판에 고해상도를 구현하는 경우, 상기 표시장치 구동칩 배치 면적에 한계가 있어, 고해상도의 디스플레이를 구현하기 어려운 문제점이 있다.
본 발명은 상기한 바와 같은 기술적 배경을 바탕으로 안출된 것으로, 표시장치 구동칩의 배치가 단순해지고, 보다 높은 해상도를 구현할 수 있는 표시장치를 제공하고자 한다.
본 발명의 일 실시예에 따른 표시 장치는, 하나 이상의 제어신호를 생성하는 제어기판, 일측이 상기 제어기판에 연결되며, 상기 제어기판에서 생성된 제1 제어신호가 입력되는 구동칩 패키지, 상기 구동칩 패키지의 타측과 연결되며, 표시영역 및 상기 표시영역을 둘러싸는 주변영역이 형성되고, 상기 표시영역에 형성되는 복수의 화소, 및 상기 주변영역에 형성되며 상기 복수의 화소와 연결되는 신호선을 포함하는 표시기판;을 포함하고, 상기 구동칩 패키지는, 제 1면 및 상기 제 1면과 반대방향을 향하는 제 2면을 가지며 상기 제1 제어신호에 기초하여 제2 제어신호를 생성하고 상기 제 1면이 상기 표시기판에 고정되어 상기 제2 제어신호를 상기 신호선에 전달하는 구동칩, 및 일측에는 상기 구동칩의 상기 제 2면이 고정되고 타측은 상기 제어기판과 연결되어, 상기 제1 제어신호를 상기 제어기판으로부터 상기 구동칩으로 전달하는 배선필름을 포함한다.
또한, 상기 구동칩은, 상기 제2 제어신호를 생성하며, 상기 제1 제어신호가 입력되는 입력단 및 상기 제2 제어신호가 출력되는 출력단을 포함하는 제1 연산유닛, 상기 제1 연산유닛의 상기 출력단과 연결되며 상기 구동칩의 상기 제1 면에 형성되는 복수의 제1 패드 및 상기 제1 연산유닛의 상기 입력단과 연결되며 상기 구동칩의 상기 제 2면에 형성되는 복수의 제2 패드를 포함하고, 상기 복수의 신호선은, 상기 표시기판 상에 형성되고 일단이 상기 화소에 연결되는 복수의 데이터선, 및 상기 데이터선의 타단에 형성되고 상기 제1 패드가 연결되는 신호선측 패드를 포함할 수 있다.
또한, 상기 배선필름은, 플렉서블한 필름으로 형성되는 배선필름 몸체, 및 상기 배선필름 몸체의 일면에 형성되며, 상기 배선필름 몸체의 중앙부를 중심으로 일측 및 타측으로 이격되는 배선필름측 제1 패드 및 배선필름측 제2 패드를 포함하는 배선필름측 신호선을 포함하고, 상기 배선필름측 제1 패드 및 상기 배선필름측 제2 패드는 상기 구동칩의 상기 제2 패드 및 상기 제어기판에 형성되는 제어기판측 패드에 각각 연결될 수 있다.
또한, 상기 배선필름은, 상기 배선필름측 제1 패드 및 상기 배선필름측 제2 패드를 제외한 상기 배선필름측 신호선의 일면을 덮는 배선필름측 절연층을 더 포함할 수 있다.
또한, 상기 제1 패드와 상기 신호선측 패드 사이 및 상기 제2 패드와 상기 배선필름측 제1 패드 사이에는 범프가 마련될 수 있다.
또한, 상기 제1 패드 및 상기 제1 연산유닛 사이의 연결 및 상기 제2패드 및 상기 제2 연산유닛 사이의 연결 중 적어도 하나는 실리콘 관통 전극에 의하여 이루어질 수 있다.
또한, 상기 표시기판은, 상기 주변영역에 형성되고 상기 화소에 연결되는 보조회로, 및 일단은 상기 보조회로와 연결되고 타단은 상기 구동칩 패키지와 연결되는 보조회로 신호선을 더 포함하고, 상기 제어기판은 제3 제어신호를 생성하여, 상기 제3 제어신호를 상기 구동칩 패키지로 전달하고, 상기 구동칩 패키지는 상기 제3 제어신호에 기초하여 제4 제어신호를 생성하여 상기 제4 제어신호를 상기 보조회로 신호선에 전달할 수 있다.
또한, 상기 구동칩은, 상기 제3 제어신호에 기초하여 상기 제4 제어신호를 생성하기 위한 제2 연산유닛, 상기 구동칩의 상기 제 1면에 형성되고 상기 제4 제어신호를 상기 보조회로 신호선에 전달하는 복수의 제3 패드, 및 상기 구동칩의 상기 제 2면에 형성되고 상기 제3 제어신호를 상기 제2 연산유닛에 전달하는 복수의 상기 제4 패드를 포함하고, 상기 보조회로 신호선은, 상기 표시기판 상에 형성되며 일단이 상기 보조회로에 연결되는 복수의 보조회로 데이터선, 및 상기 보조회로 데이터선의 타단에 형성되어 상기 제3 패드가 연결되는 보조회로 신호선측 패드를 포함할 수 있다.
또한, 상기 구동칩은, 상기 구동칩의 상기 제1 면에 형성되어 상기 표시기판과 연결되는 제5 패드, 상기 구동칩의 상기 제2 면에 형성되어 상기 배선필름과 연결되는 제6 패드, 및 상기 구동칩을 관통하며 일단은 상기 제5 패드와 연결되고 타단은 상기 제6 패드와 연결되는 도체 필러를 포함하고, 상기 제어기판은 제5 제어신호를 생성하고, 상기 제5 제어신호는 상기 제6 패드, 상기 도체 필러 및 상기 제5 패드를 거쳐 상기 표시기판으로 전달될 수 있다.
또한, 상기 제어기판과 상기 표시기판을 연결하고, 상기 제어기판에서 생성되는 제6제어신호가 상기 표시기판에 직접 전달하는 보조 배선필름을 더 포함할 수 있다.
또한, 상기 보조 배선필름의 일측이 접속되는 상기 표시기판의 연결패드 위치는 상기 구동칩 패키지의 일측이 연결되는 상기 표시기판의 연결패드의 위치보다 상기 표시기판의 테두리 측에 인접되고, 상기 보조 배선필름의 타측이 접속되는 상기 제어기판의 연결패드 위치는 상기 구동칩 패키지의 타측이 연결되는 상기 제어기판의 연결패드의 위치보다 상기 제어기판의 테두리 측에 인접될 수 있다.
또한, 상기 표시영역은, 상기 표시영역의 일부에 형성되는 제1 서브표시영역, 및 상기 제1 서브표시영역이 형성된 부분을 제외한 다른 부분에 형성되는 제2 서브표시영역을 포함하고, 상기 구동칩 패키지는 복수 개로 마련되며, 상기 구동칩 패키지들 중 하나는 상기 신호선을 통하여 상기 제1 서브표시영역에 형성되는 화소와 연결되며, 이를 제외한 다른 상기 구동칩 패키지는 상기 신호선을 통하여 상기 제2 서브표시영역에 형성되는 화소에 연결될 수 있다.
상기한 바와 같은 본 발명의 실시예에 따른 표시 장치에 의하면, 구동칩의 제 1면 및 제 2면에 모두 접속 패드들을 형성하여, 제어기판으로부터 보다 많은 양의 데이터가 송수신될 수 있다. 이로 인하여, 표시장치가 보다 높은 해상도를 구현할 수 있는 이점이 있다.
또한, 구동칩의 배치가 단순해짐에 따라서 표시장치의 제조 효율이 증가되는 이점이 있다.
도 1은 본 발명의 일 실시예에 따른 표시 장치를 도시한 도면이다.
도 2는 도 1의 표시장치의 측면도이다.
도 3은 도 2의 Ⅲ 부분을 확대한 도면이다.
도 4는 도 3의 구동칩의 하면을 보여주는 도면이다.
도 5는 도 3의 구동칩의 상면을 보여주는 도면이다.
도 6은 도 3의 배선필름을 보여주는 도면이다.
도 7은 도 3의 제어기판을 보여주는 도면이다.
도 8은 본 발명의 다른 실시예에 따른 표시 장치를 도시한 도면이다.
도 9는 본 발명의 또 다른 실시예에 따른 표시 장치를 도시한 도면이다.
이하, 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다. 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 동일 또는 유사한 구성요소에 대해서는 동일한 참조부호를 붙였다. 또한, 도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해 임의로 나타내었으므로, 본 발명이 반드시 도시된 바에 한정되지 않는다.
본 발명에 있어서 "~상에"라 함은 대상부재의 위 또는 아래에 위치함을 의미하는 것이며, 반드시 중력방향을 기준으로 상부에 위치하는 것을 의미하는 것은 아니다. 또한, 명세서 전체에서, 어떤 부분이 어떤 구성요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다.
이하, 도면들을 참조하여 본 발명의 실시예들에 따른 표시 장치를 상세히 설명한다.
도 1은 본 발명의 일 실시예에 따른 표시 장치를 도시한 도면이며, 도 2는 도 1의 표시장치의 측면도이다. 도 3은 도 2의 Ⅲ 부분을 확대한 도면이며, 도 4는 도 3의 구동칩의 하면을 보여주는 도면이며, 도 5는 도 3의 구동칩의 상면을 보여주는 도면이다. 도 6은 도 3의 배선필름을 보여주는 도면이며, 도 7은 도 3의 제어기판을 보여주는 도면이다.
도 1 내지 도 7을 참조하면, 본 실시예에 따른 표시장치(1)는 영상이 표시되는 장치로서, 예시적으로 액정 표시장치(Liquid Crystal Display, LCD) 또는 유기발광다이오드 표시장치(OLED Display)일 수 있다.
표시장치(1)는 영상이 표시되는 표시기판(100), 상기 영상이 표시되도록 하기 위한 복수의 제어신호를 생성하는 제어기판(300)과, 표시기판(100)과 제어기판(300)을 연결하는 구동칩 패키지(200)를 포함한다.
표시기판(100)은 평면 패널로 형성되며, 표시영역(110)과, 주변영역(120)과, 복수의 신호선(130)과, 보조회로(140)와, 보조회로 신호선(150)을 포함한다.
보다 상세히, 표시영역(110)은 복수의 화소가 형성되어 영상이 표시되며, 표시기판(100)의 중앙부에 위치된다.
주변영역(120)은 표시영역(110)을 둘러싸며 표시기판(100)의 테두리를 형성한다. 그리고, 주변영역(120)에는 신호선(130), 보조회로(140) 및 보조회로 신호선(150)이 배치된다.
복수의 신호선(130)은 표시영역(110)의 하측에 형성된다. 각각의 신호선(130)은 표시기판(100) 상에 형성되고 일단이 상기 화소에 연결되는 데이터선(131)과, 데이터선(131)의 타단에 형성되는 신호선측 패드(132)를 포함한다.
보조회로(140)는 표시영역(110)의 양 측에 형성될 수 있으며, 표시영역(110)에 형성되는 상기 화소와 연결된다. 보조회로(140)는 예시적으로 스캔신호 및 발광조정신호를 생성하여, 상기 신호들을 표시영역(110)의 상기 화소로 전달한다.
보조회로 신호선(150)은 표시기판 상에 형성되고 일단이 보조회로(140)에 연결되는 보조회로 데이터선(151)과, 보조회로 데이터선(151)의 타단에 형성되는 보조회로 신호선측 패드(152)를 포함한다.
한편, 구동칩 패키지(200)는 제어기판(300)에서 생성된 상기 제어신호를 입력 받아 상기 제어신호에 기반한 새로운 제어신호를 생성하여 표시기판(100)으로 전달하거나, 상기 제어기판(300)에서 생성된 상기 제어신호를 다시 표시기판(100)으로 전달한다.
구동칩 패키지(200)는 구동칩(210)과, 배선필름(220)과, 실링레진(280)을 포함한다.
보다 상세히, 구동칩(210)은 제 1면(210a) 및 제1 면(210a)과 반대 방향을 향하는 제 2면(210b)을 갖는 반도체 칩으로서, 칩 내부에 형성되는 제1 연산유닛(217), 제2 연산유닛(218) 및 도체필러(219)와, 구동칩(210)의 제 1면(210a)에 형성되는 제1 패드(211), 제3 패드(213) 및 제5 패드(215)와, 구동칩(210)의 제 2면(210b)에 형성되는 제2 패드(212), 제4 패드(214) 및 제6 패드(216)를 포함한다.
제1 연산유닛(217)은 제어기판(300)에서 생성되는 제1 제어신호(S1)를 기반으로 제2 제어신호(S2)를 생성한다. 제1 연산유닛(217)은 입력단 및 출력단을 가지며, 제1 연산유닛(217)의 상기 출력단은 제1 패드(211)와 연결되고, 제1 연산유닛(217)의 상기 입력단은 제2 패드(212)와 연결된다.
제2 연산유닛(218)은 제어기판(300)에서 생성되는 제3 제어신호(S3)를 기반으로 제4 제어신호(S4)를 생성한다. 제2 연산유닛(218)도 제1 연산유닛(217)과 마찬가지로 입력단 및 출력단을 가지며, 제2 연산유닛(218)의 상기 출력단은 제3 패드(213)와 연결되고, 제2 연산유닛(218)의 상기 입력단은 제4 패드(214)와 연결된다.
도체필러(219)는 구동칩(210)의 내부를 관통하는 형상으로 형성될 수 있으며, 도체필러(219)의 일단에는 제5 패드(215)가 연결되며 도체필러(219)의 타단에는 제 6 패드(216)가 연결된다.
즉, 본 발명의 실시예에 따른 표시장치(100)의 구동칩(210)은 하면인 제 1면(210a)과 상면인 제 2면(210b)에 모두 다른 구성과 연결될 수 있는 복수의 패드들이 형성된다.
본 실시예에 따른 표시장치(100)의 구동칩(210)은 예시적으로 플립 칩(Flip Chip)이거나 실리콘 관통 전극(Through Silicon Via, 이하 TSV) 공정 또는 웨이퍼 레벨 패키징(Wafer Level Packaging) 공정에 의하여 형성되는 반도체 칩일 수 있다.
예시적으로 본 실시예에 따른 구동칩(210)의 제1 패드(211) 및 제1 연산유닛(217) 간의 연결 또는 제2 패드(212) 및 제1 연산유닛(217) 간의 연결은 실리콘 관통 전극에 의하여 이루어질 수 있다.
구동칩(210)의 제1 패드(211)는 신호선(130)의 신호선측 패드(132)에 연결되며, 제3 패드(213)는 보조회로 신호선(150)의 보조회로 신호선측 패드(152)에 연결된다.
제5 패드(215)는 전력 신호선(미도시)의 단부에 형성되는 전력 신호선측 패드(미도시)에 연결될 수 있다. 상기 전력신호선은 표시영역(110)의 보조회로(140)에 연결되어 보조회로(140)에 기설정된 크기 이상의 전압을 갖는 제어신호를 전달할 수 있다.
이하에서는 배선필름(220)의 구성을 상세하게 설명한다.
배선필름(220)의 일측에는 구동칩(210)이 연결되고, 배선필름(22)의 타측은 제어기판(300)과 연결되어 제어기판(300)에서 생성되는 상기 제어신호들을 구동칩(210)으로 전달한다.
배선필름(220)은 배선필름 몸체(221)와, 복수의 배선필름측 신호선(222,223,224)과, 배선필름측 절연층(260)을 포함한다.
배선필름 몸체(221)는 일면 및 이면을 갖는 일례로 폴리이미드(Polyimide) 재질의 플렉서블한 필름으로 형성되며, 배선필름 몸체(221)의 일측에는 구동칩(210)의 제 2면(210b)이 고정된다.
복수의 배선필름측 신호선(222,223,214)은 배선필름 몸체(221)의 일면에 형성되며, 제1 배선필름측 신호선(222), 제2 배선필름측 신호선(223) 및 제3 배선필름측 신호선(224)을 포함한다.
제1 배선필름측 신호선(222)은 배선필름 몸체(221)의 중앙부를 중심으로 배선필름 몸체(221)의 일측 및 타측으로 이격되는 제1 배선필름 신호선측 제1 패드(222a) 및 제1 배선필름측 제2 패드(222b)와, 제1 배선필름 신호선측 제1패드(222a) 및 제1 배선필름 신호선측 제2패드(222b)를 상호 연결하는 제1 배선필름 신호선측 데이터선(222c)를 포함한다. 제1 배선필름 신호선측 제1패드(222a)는 구동칩(210)의 제2 패드(212)와 연결된다.
제2 배선필름 신호선측 신호선(223)은 제2 배선필름 신호선측 제1 패드(223a), 제2배선필름 신호선측 제2 패드(223b) 및 제2 배선필름 신호선측 데이터선(223c)을 포함하고, 제3 배선필름 신호선측 신호선(224)은 제3 배선필름 신호선측 제1 패드(224a), 제3 배선필름 신호선측 제2 패드(224b) 및 제3 배선필름 신호선측 데이터선(224c)을 포함한다.
제2 배선필름 신호선측 제1패드(223a)는 구동칩(210)의 제4 패드(214)와 연결되며, 제3 배선필름 신호선측 제1패드(224a)는 구동칩(210)의 제6 패드(216)와 연결된다
제2 배선필름측 신호선(223) 및 제3 배선필름측 신호선(224)의 구성은 제1 배선필름측 신호선(222)의 구성과 실질적으로 동일하므로 이에 대한 상세한 설명은 생략한다.
표시기판(100)의 상기 패드들과 구동칩(210)의 제1 패드(211), 제3 패드(213) 및 제5 패드(215) 사이에는 범프(Bump)(250)가 마련되어 상호 간의 결합이 견고하게 이루어지도록 한다.
마찬가지로, 구동칩(210)의 제2패드(212), 제4패드(214) 및 제6패드(216)와 배선필름(220)의 패드들(222a, 223a, 224a) 사이에도 범프(250)가 마련된다.
그리고, 배선필름측 절연층(260)은 복수의 배선필름측 패드들(222a, 222b, 223a, 223b, 224a, 224b)을 제외한 배선필름 몸체(211) 일면의 나머지 면적에 형성되어, 솔더링 과정에서 의도되지 않은 영역에 솔더링이 되는 것을 방지한다.
실링 레진(280)은 배선필름 몸체(211)의 일측에 도포되어, 구동칩(210)을 배선필름 몸체(211)의 일측에 견고하게 고정시킨다.
이하에서는 제어기판(300)의 구성을 상세하게 설명한다.
제어기판(300)은 일례로 인쇄회로기판인 판상의 제어기판 몸체(310)와, 제어기판 몸체(310)의 일측에 배치되는 복수의 제어기판측 패드들(321,322,323)을 포함한다.
복수의 제어기판측 패드(321,322,323)는 제어기판측 제1 패드(321), 제어기판측 제2 패드(322) 및 제어기판측 제3 패드(323)을 포함한다.
제어기판측 제1 패드(321), 제어기판측 제2 패드(322) 및 제어기판측 제3 패드(323)는 각각 배선필름(220)의 제1배선필름 신호선측 제2패드(222a), 제2배선필름 신호선측 제2패드(223a) 및 제3배선필름 신호선측 제2패드(224a)에 연결된다.
제어기판측 패드들(321,322,323) 및 배선필름 신호선측 제2패드들(222a,223a,224a) 사이에는 솔더볼(Solder Ball) 또는 범프(Bump)가 마련될 수 있다.
이하에서는 제어기판(300)에서 생성되는 상기 제어신호들이 표시기판(100)으로 전달되는 과정을 설명한다.
제어기판(300)에서 제1 제어신호(S1), 제3 제어신호(S3) 및 제5 제어신호(S5)를 생성한다.
먼저, 제1 제어신호(S1)는 제어기판(300)의 제어기판측 제1 패드(321)에서 출력되어 제1 배선필름측 신호선(222)을 거쳐 구동칩(210)의 제1 연산유닛(217)으로 입력된다.
제1 연산유닛(217)은 제1 제어신호(S1)에 기반하여 제2 제어신호(S2)를 생성하고, 제2 제어신호(S2)는 구동칩(210)의 제1 패드(211)로 출력된다.
구동칩(210)의 제1 패드(211)에서 출력된 제2 제어신호(S2)는 신호선(130)을 거쳐 표시영역(110)의 상기 화소로 입력된다.
제3 제어신호(S3)는 제어기판(300)의 제어기판측 제2 패드(322)에서 출력되어 제2 배선필름측 신호선(223)을 거쳐 구동칩(210)의 제2 연산유닛(218)으로 입력된다.
제2 연산유닛(218)은 제3 제어신호(S3)에 기반하여 제4 제어신호(S4)를 생성하고, 제4 제어신호(S4)는 구동칩(210)의 제3 패드(213)로 출력된다.
구동칩(210)의 제3 패드(213)에서 출력된 제4 제어신호(S4)는 보조회로측 신호선(150)을 거쳐 주변영역(120)에 형성된 보조회로(140)에 입력된다.
제5 제어신호(S5)는 제어기판(300)의 제어기판측 제3 패드(323)에서 출력되어 제3 배선필름측 신호선(224) 및 구동칩(210)의 도체 필러(219)를 거쳐 제 5패드(215)로 출력된다.
구동칩(210)의 제5 패드(215)에서 출력된 제5 제어신호(S5)는 상기 전력신호선을 통하여 보조회로(140)에 입력된다.
본 실시예에 따른 표시장치(1)의 제1 제어신호(S1) 및 제2 제어신호(S2)는 영상신호일 수 있으며, 제3 제어신호(S3) 및 제4 제어신호(S4)는 보조회로 구동신호 일 수 있다. 또한 제5 제어신호(S5)는 제1 제어신호(S1) 내지 제4 제어신호(S4)보다 높은 전압값을 갖는 전력신호일 수 있다.
제안되는 실시예에 의하면, 구동칩(210)의 제 1면(210a) 및 제 2면(210b)에 모두 접속 패드들을 형성하여, 제어기판(300)으로부터 보다 많은 양의 데이터가 송수신될 수 있다. 이로 인하여, 표시장치(1)가 보다 높은 해상도를 구현할 수 있는 이점이 있다.
또한, 구동칩(210)의 배치가 단순해짐에 따라서 표시장치(1)의 제조 효율이 증가되는 이점이 있다.
또한, 구동칩(210)의 내부에서 생성되는 열이 구동칩(210)의 제 1면(210a) 및 제 2면(210b)과 연결되는 도체 재질의 신호선을 통하여 외부로 발산됨으로써 구동칩(210)의 열확산이 보다 용이하게 수행될 수 있다.
도 8은 본 발명의 다른 실시예에 따른 표시 장치를 도시한 도면이다.
본 실시예에 따른 표시장치는 표시영역, 구동칩 패키지 및 신호선의 구성에 있어서 차이가 있을 뿐 다른 구성에 있어서는 도 1 내지 도 7의 구성과 실질적으로 동일하므로, 이하에서는 본 실시예의 차별적인 특징을 중심으로 설명한다.
도 8을 참조하면, 본 실시예에 따른 표시장치(1)은 복수의 화소가 형성되는 제1 서브표시영역(111) 및 제2 서브표시영역(112)을 포함하는 표시영역(110)과, 제1 구동칩 패키지(410)와, 제2 구동칩 패키지(420)와, 제1 신호선(181)과, 제2 신호선(182)를 포함한다.
제1 서브표시영역(111)은 표시영역(110)의 일부에 형성되며, 제2 서브표시영역(112)은 제1 서브표시영역(111)이 형성된 부분을 제외한 다른 부분에 형성된다.
제1 구동칩 패키지(410)는 제1 신호선(181)을 통하여, 제1 서브표시영역(111)에 형성되는 상기 화소와 연결되어, 상기 화소에 제어신호를 전달한다.
마찬가지로, 제2 구동칩 패키지(420)는 제2 신호선(182)을 통하여, 제2 서브표시영역(112)에 형성되는 상기 화소와 연결되어, 상기 화소에 제어신호를 전달한다.
본 실시예에서는 서브 표시영역이 2 개인 것으로 설명되고 있으나, 상기 서브 표시영역이 3 개 이상인 구성 또한 본 발명의 사상에 포함된다고 할 것이다.
도 9는 본 발명의 또 다른 실시예에 따른 표시 장치를 도시한 도면이다.
본 실시예에 따른 표시장치는 보조 배선필름을 갖는 구성에 있어서 차이가 있을 뿐 다른 구성에 있어서는 도 1 내지 도 7의 구성과 실질적으로 동일하므로, 이하에서는 본 실시예의 차별적인 특징을 중심으로 설명한다.
도 9를 참조하면, 본 실시예에 따른 표시장치(1)는 보조 배선필름(700)을 포함한다.
보조 배선필름(700)은 제어기판(300)과 표시기판(100)을 직접 연결하며, 제어기판(300)에서 생성되는 제6 제어신호(S6)가 표시기판(100)에 직접 전달되도록 한다.
보조 배선필름(700)은 일례로 폴리이미드(Polyimide) 재질의 플렉서블한 보조 배선필름 몸체(710) 및 보조 배선필름 몸체(710)의 일면에 형성되는 복수의 보조 배선필름측 신호선(미도시)들을 포함한다.
보조 배선필름 몸체(710)의 일측은 표시기판(100)의 주변영역(120)과 연결되며, 보조 배선필름 모체(710)의 타측은 제어기판(300)과 연결된다.
표시기판(100)의 주변영역(120)에는 상기 보조 배선필름측 신호선의 일측이 연결되기 위한 표시기판측 연결패드(190)가 형성되며, 제어기판(300)에는 상기 보조 배선필름측 신호선의 타측이 연결되기 위한 제어기판측 연결패드(340)가 형성된다.
표시기판측 연결패드(190)는 구동칩(120)이 접속되는 신호선측 패드(132,152)보다 표시기판(100)의 테두리 측에 인접되게 위치된다.
그리고, 제어기판측 연결패드(340)는 구동칩 패키지(200)의 배선필름(220)의 타측이 접속되는 제어기판측 패드(320)보다 제어기판(10)의 테두리 측에 인접되게 위치된다.
따라서, 배선필름(700)이 표시기판(100) 및 제어기판(300)에 연결된 상태에서, 배선필름(700)은 구동칩 패키지(200)의 하측에 기설정된 거리만큼 이격되어 위치되어, 구동칩 패키지(200) 및 배선필름(700) 사이의 간섭이 방지될 수 있다.
이때, 구동칩 패키지(200)의 구동칩(210)은 구동칩 패키지(200) 및 보조 배선필름(700) 간의 간섭을 더욱 억제하기 위하여, 구동칩(210) 상면의 높이를 증가시키기 위한 이격부(290)를 포함할 수 있다.
이격부(290)는 구동칩(210)의 상부 측에 위치되며, 예시적으로 기설정된 높이를 갖는 범프, 솔더볼 또는 절연층일 수 있다.
상기에서는 본 발명의 바람직한 실시예에 대하여 설명하였지만, 본 발명은 이에 한정되는 것이 아니고 특허청구범위와 발명의 상세한 설명 및 첨부한 도면의 범위 안에서 여러 가지로 변형하여 실시하는 것이 가능하고 이 또한 본 발명의 범위에 속하는 것은 당연하다.
1 : 표시장치 100 : 표시기판
110 : 표시영역 120 : 주변영역
130 : 신호선 140 : 보조회로
150 : 보조회로측 신호선 200 : 구동칩 패키지
210 : 구동칩 220 : 배선필름
300 : 제어기판 700 : 보조 배선필름

Claims (12)

  1. 하나 이상의 제어신호를 생성하는 제어기판;
    일측이 상기 제어기판에 연결되며, 상기 제어기판에서 생성된 제1 제어신호가 입력되는 구동칩 패키지;
    상기 구동칩 패키지의 타측과 연결되며, 표시영역 및 상기 표시영역을 둘러싸는 주변영역이 형성되고, 상기 표시영역에 형성되는 복수의 화소, 및 상기 주변영역에 형성되며 상기 복수의 화소와 연결되는 신호선을 포함하는 표시기판;을 포함하고,
    상기 구동칩 패키지는, 제 1면 및 상기 제 1면과 반대방향을 향하는 제 2면을 가지며 상기 제1 제어신호에 기초하여 제2 제어신호를 생성하고 상기 제 1면이 상기 표시기판에 고정되어 상기 제2 제어신호를 상기 신호선에 전달하는 구동칩, 및 일측에는 상기 구동칩의 상기 제 2면이 고정되고 타측은 상기 제어기판과 연결되어, 상기 제1 제어신호를 상기 제어기판으로부터 상기 구동칩으로 전달하는 배선필름을 포함하며,
    상기 구동칩은, 상기 제2 제어신호를 생성하며, 상기 제1 제어신호가 입력되는 입력단 및 상기 제2 제어신호가 출력되는 출력단을 포함하는 제1 연산유닛, 상기 제1 연산유닛의 상기 출력단과 연결되며 상기 구동칩의 상기 제1 면에 형성되는 복수의 제1 패드 및 상기 제1 연산유닛의 상기 입력단과 연결되며 상기 구동칩의 상기 제 2면에 형성되는 복수의 제2 패드를 포함하고,
    상기 복수의 신호선은, 상기 표시기판 상에 형성되고 일단이 상기 화소에 연결되는 복수의 데이터선, 및 상기 데이터선의 타단에 형성되고 상기 제1 패드가 연결되는 신호선측 패드를 포함하고,
    상기 제1 패드 및 상기 제1 연산유닛 사이의 연결 및 상기 제2패드 및 상기 제1 연산유닛 사이의 연결 중 적어도 하나는 실리콘 관통 전극에 의하여 이루어지는 표시 장치.
  2. 삭제
  3. 제 1 항에 있어서,
    상기 배선필름은,
    플렉서블한 필름으로 형성되는 배선필름 몸체, 및 상기 배선필름 몸체의 일면에 형성되며, 상기 배선필름 몸체의 중앙부를 중심으로 일측 및 타측으로 이격되는 배선필름측 제1 패드 및 배선필름측 제2 패드를 포함하는 배선필름측 신호선을 포함하고,
    상기 배선필름측 제1 패드 및 상기 배선필름측 제2 패드는 상기 구동칩의 상기 제2 패드 및 상기 제어기판에 형성되는 제어기판측 패드에 각각 연결되는 표시 장치.
  4. 제 3 항에 있어서,
    상기 배선필름은, 상기 배선필름측 제1 패드 및 상기 배선필름측 제2 패드를 제외한 상기 배선필름측 신호선의 일면을 덮는 배선필름측 절연층을 더 포함하는 표시장치.
  5. 제 3 항에 있어서,
    상기 제1 패드와 상기 신호선측 패드 사이 및 상기 제2 패드와 상기 배선필름측 제1 패드 사이에는 범프가 마련되는 표시장치.
  6. 삭제
  7. 제 1 항에 있어서,
    상기 표시기판은, 상기 주변영역에 형성되고 상기 화소에 연결되는 보조회로, 및 일단은 상기 보조회로와 연결되고 타단은 상기 구동칩 패키지와 연결되는 보조회로 신호선을 더 포함하고,
    상기 제어기판은 제3 제어신호를 생성하여, 상기 제3 제어신호를 상기 구동칩 패키지로 전달하고,
    상기 구동칩 패키지는 상기 제3 제어신호에 기초하여 제4 제어신호를 생성하여 상기 제4 제어신호를 상기 보조회로 신호선에 전달하는 표시장치.
  8. 하나 이상의 제어신호를 생성하는 제어기판;
    일측이 상기 제어기판에 연결되며, 상기 제어기판에서 생성된 제1 제어신호가 입력되는 구동칩 패키지;
    상기 구동칩 패키지의 타측과 연결되며, 표시영역 및 상기 표시영역을 둘러싸는 주변영역이 형성되고, 상기 표시영역에 형성되는 복수의 화소, 및 상기 주변영역에 형성되며 상기 복수의 화소와 연결되는 신호선을 포함하는 표시기판;을 포함하고,
    상기 구동칩 패키지는, 제 1면 및 상기 제 1면과 반대방향을 향하는 제 2면을 가지며 상기 제1 제어신호에 기초하여 제2 제어신호를 생성하고 상기 제 1면이 상기 표시기판에 고정되어 상기 제2 제어신호를 상기 신호선에 전달하는 구동칩, 및 일측에는 상기 구동칩의 상기 제 2면이 고정되고 타측은 상기 제어기판과 연결되어, 상기 제1 제어신호를 상기 제어기판으로부터 상기 구동칩으로 전달하는 배선필름을 포함하며,
    상기 표시기판은, 상기 주변영역에 형성되고 상기 화소에 연결되는 보조회로, 및 일단은 상기 보조회로와 연결되고 타단은 상기 구동칩 패키지와 연결되는 보조회로 신호선을 더 포함하고,
    상기 제어기판은 제3 제어신호를 생성하여, 상기 제3 제어신호를 상기 구동칩 패키지로 전달하고,
    상기 구동칩 패키지는 상기 제3 제어신호에 기초하여 제4 제어신호를 생성하여 상기 제4 제어신호를 상기 보조회로 신호선에 전달하고,
    상기 구동칩은, 상기 제3 제어신호에 기초하여 상기 제4 제어신호를 생성하기 위한 제2 연산유닛, 상기 구동칩의 상기 제 1면에 형성되고 상기 제4 제어신호를 상기 보조회로 신호선에 전달하는 복수의 제3 패드, 및 상기 구동칩의 상기 제 2면에 형성되고 상기 제3 제어신호를 상기 제2 연산유닛에 전달하는 복수의 제4 패드를 포함하고,
    상기 보조회로 신호선은, 상기 표시기판 상에 형성되며 일단이 상기 보조회로에 연결되는 복수의 보조회로 데이터선, 및 상기 보조회로 데이터선의 타단에 형성되어 상기 제3 패드가 연결되는 보조회로 신호선측 패드를 포함하는 표시 장치.
  9. 제 1 항에 있어서,
    상기 구동칩은, 상기 구동칩의 상기 제1 면에 형성되어 상기 표시기판과 연결되는 제5 패드, 상기 구동칩의 상기 제2 면에 형성되어 상기 배선필름과 연결되는 제6 패드, 및 상기 구동칩을 관통하며 일단은 상기 제5 패드와 연결되고 타단은 상기 제6 패드와 연결되는 도체 필러를 포함하고,
    상기 제어기판은 제5 제어신호를 생성하고, 상기 제5 제어신호는 상기 제6 패드, 상기 도체 필러 및 상기 제5 패드를 거쳐 상기 표시기판으로 전달되는 표시 장치.
  10. 제 1항에 있어서,
    상기 제어기판과 상기 표시기판을 연결하고, 상기 제어기판에서 생성되는 제6제어신호가 상기 표시기판에 직접 전달하는 보조 배선필름을 더 포함하는 표시장치.
  11. 하나 이상의 제어신호를 생성하는 제어기판;
    일측이 상기 제어기판에 연결되며, 상기 제어기판에서 생성된 제1 제어신호가 입력되는 구동칩 패키지;
    상기 구동칩 패키지의 타측과 연결되며, 표시영역 및 상기 표시영역을 둘러싸는 주변영역이 형성되고, 상기 표시영역에 형성되는 복수의 화소, 및 상기 주변영역에 형성되며 상기 복수의 화소와 연결되는 신호선을 포함하는 표시기판;을 포함하고,
    상기 구동칩 패키지는, 제 1면 및 상기 제 1면과 반대방향을 향하는 제 2면을 가지며 상기 제1 제어신호에 기초하여 제2 제어신호를 생성하고 상기 제 1면이 상기 표시기판에 고정되어 상기 제2 제어신호를 상기 신호선에 전달하는 구동칩, 및 일측에는 상기 구동칩의 상기 제 2면이 고정되고 타측은 상기 제어기판과 연결되어, 상기 제1 제어신호를 상기 제어기판으로부터 상기 구동칩으로 전달하는 배선필름을 포함하며,
    상기 제어기판과 상기 표시기판을 연결하고, 상기 제어기판에서 생성되는 제6제어신호가 상기 표시기판에 직접 전달하는 보조 배선필름을 더 포함하며,
    상기 보조 배선필름의 일측이 접속되는 상기 표시기판의 연결패드 위치는 상기 구동칩 패키지의 일측이 연결되는 상기 표시기판의 연결패드의 위치보다 상기 표시기판의 테두리 측에 인접되고,
    상기 보조 배선필름의 타측이 접속되는 상기 제어기판의 연결패드 위치는 상기 구동칩 패키지의 타측이 연결되는 상기 제어기판의 연결패드의 위치보다 상기 제어기판의 테두리 측에 인접되는 표시장치.
  12. 제 1 항에 있어서,
    상기 표시영역은, 상기 표시영역의 일부에 형성되는 제1 서브표시영역, 및 상기 제1 서브표시영역이 형성된 부분을 제외한 다른 부분에 형성되는 제2 서브표시영역을 포함하고,
    상기 구동칩 패키지는 복수 개로 마련되며, 상기 구동칩 패키지들 중 하나는 상기 신호선을 통하여 상기 제1 서브표시영역에 형성되는 화소와 연결되며, 이를 제외한 다른 상기 구동칩 패키지는 상기 신호선을 통하여 상기 제2 서브표시영역에 형성되는 화소에 연결되는 표시장치.
KR1020150049842A 2015-04-08 2015-04-08 표시 장치 KR102396760B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020150049842A KR102396760B1 (ko) 2015-04-08 2015-04-08 표시 장치
US14/948,114 US10325871B2 (en) 2015-04-08 2015-11-20 Display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150049842A KR102396760B1 (ko) 2015-04-08 2015-04-08 표시 장치

Publications (2)

Publication Number Publication Date
KR20160120858A KR20160120858A (ko) 2016-10-19
KR102396760B1 true KR102396760B1 (ko) 2022-05-11

Family

ID=57111910

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150049842A KR102396760B1 (ko) 2015-04-08 2015-04-08 표시 장치

Country Status (2)

Country Link
US (1) US10325871B2 (ko)
KR (1) KR102396760B1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102391249B1 (ko) * 2015-05-28 2022-04-28 삼성디스플레이 주식회사 표시 장치
KR102600528B1 (ko) * 2018-06-18 2023-11-09 삼성디스플레이 주식회사 표시 장치
KR20210072210A (ko) * 2019-12-06 2021-06-17 삼성디스플레이 주식회사 표시 장치
CN114489364A (zh) 2020-11-11 2022-05-13 京东方科技集团股份有限公司 显示装置及其控制方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100266213B1 (ko) * 1997-08-09 2000-09-15 구본준; 론 위라하디락사 패드마진을줄인cog형액정패널
JP3340779B2 (ja) * 1993-01-22 2002-11-05 シチズン時計株式会社 半導体装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100644846B1 (ko) 1999-11-03 2006-11-13 삼성전자주식회사 다층 배선을 갖는 칩 온 플랙시블 서킷 및 이를 적용한액정표시모듈
US7101729B2 (en) * 2002-03-28 2006-09-05 Seiko Epson Corporation Method of manufacturing a semiconductor device having adjoining substrates
JP2003298006A (ja) * 2002-03-29 2003-10-17 Seiko Epson Corp 半導体装置および電気光学装置
KR100619411B1 (ko) * 2004-06-07 2006-09-08 매그나칩 반도체 유한회사 평판표시 시스템
KR101066944B1 (ko) * 2008-10-09 2011-09-23 삼성전기주식회사 전자소자 패키지
JP5421475B2 (ja) * 2012-07-04 2014-02-19 誠 雫石 撮像素子、半導体集積回路及び撮像装置
KR102017158B1 (ko) 2013-03-04 2019-09-02 삼성전자주식회사 칩 온 필름 패키지 및 이를 갖는 표시 장치
KR102049735B1 (ko) 2013-04-30 2019-11-28 엘지디스플레이 주식회사 유기전계발광표시장치 및 그 제조방법
CN104035253A (zh) * 2014-05-26 2014-09-10 京东方科技集团股份有限公司 阵列基板及其制备方法、显示面板

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3340779B2 (ja) * 1993-01-22 2002-11-05 シチズン時計株式会社 半導体装置
KR100266213B1 (ko) * 1997-08-09 2000-09-15 구본준; 론 위라하디락사 패드마진을줄인cog형액정패널

Also Published As

Publication number Publication date
US10325871B2 (en) 2019-06-18
KR20160120858A (ko) 2016-10-19
US20160300548A1 (en) 2016-10-13

Similar Documents

Publication Publication Date Title
KR102396760B1 (ko) 표시 장치
KR102322539B1 (ko) 반도체 패키지 및 이를 포함하는 디스플레이 장치
JP6806431B2 (ja) 表示装置
US11508651B2 (en) Chip-on-film packages and display apparatuses including the same
KR20150095988A (ko) 표시 장치 및 이의 제조 방법
US8080823B2 (en) IC chip package and image display device incorporating same
TWI615934B (zh) 半導體裝置、顯示面板總成、半導體結構
US20190305202A1 (en) Light emitting diode display device
KR102391249B1 (ko) 표시 장치
WO2021081943A1 (zh) 芯片堆叠封装结构及其封装方法、电子设备
KR20150097849A (ko) 테이프 패키지 및 이를 포함하는 표시 장치
TW201928482A (zh) 顯示面板以及電子裝置
TWI509756B (zh) 薄膜覆晶封裝結構
US11322427B2 (en) Chip on film package
JP2022540304A (ja) 表示デバイスにおける平面性ばらつきを減少させること
TWI601255B (zh) 薄膜覆晶封裝結構
KR20170038301A (ko) 디스플레이 장치
US20240096904A1 (en) Chip-on-film package and display device including the same
US20220149235A1 (en) Semiconductor device and semiconductor unit
US20240096909A1 (en) Chip on film package and display apparatus including the same
KR102394796B1 (ko) 멀티칩 구조의 반도체 장치 및 그를 이용한 반도체 모듈
US20220246530A1 (en) Chip-on-film package and display apparatus including the same
US20220165916A1 (en) Light-emitting element and electronic device
US11728261B2 (en) Chip on film package and display apparatus including the same
KR102501887B1 (ko) 능동화소 ic를 포함하는 발광 소자 픽셀 패키지 및 그 패키징 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant