JPH11163364A - 半導体装置およびその作製方法 - Google Patents

半導体装置およびその作製方法

Info

Publication number
JPH11163364A
JPH11163364A JP34435097A JP34435097A JPH11163364A JP H11163364 A JPH11163364 A JP H11163364A JP 34435097 A JP34435097 A JP 34435097A JP 34435097 A JP34435097 A JP 34435097A JP H11163364 A JPH11163364 A JP H11163364A
Authority
JP
Japan
Prior art keywords
conductive layer
conductive
buried
layer
insulating layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP34435097A
Other languages
English (en)
Other versions
JP4202454B2 (ja
Inventor
Hisashi Otani
久 大谷
Tomohito Murakami
智史 村上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP34435097A priority Critical patent/JP4202454B2/ja
Priority to US09/197,767 priority patent/US7202497B2/en
Publication of JPH11163364A publication Critical patent/JPH11163364A/ja
Priority to US09/550,598 priority patent/US7192865B1/en
Priority to US11/713,619 priority patent/US8440509B2/en
Application granted granted Critical
Publication of JP4202454B2 publication Critical patent/JP4202454B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Thin Film Transistor (AREA)

Abstract

(57)【要約】 【課題】 高精細かつ高コントラストなAMLCDを実
現する。 【解決手段】 第1の導電層101上に絶縁層102を
設け、当該絶縁層102に対して開孔部103を形成す
る。次に、埋め込み導電層104を形成した後、エッチ
バック法等の手段により埋め込み導電層104を後退さ
せる。そして開孔部103が埋め込み導電層104で充
填された状態を実現する。こうすることで平坦性を確保
したまま第1の導電層101と画素電極105とを電気
的に接続することができる。

Description

【発明の詳細な説明】
【0001】
【発明が属する技術分野】本願発明は薄膜を用いた半導
体装置において、導電性薄膜相互の電気的接続をとるた
めの接続配線の構成に関する。
【0002】特に、アクティブマトリクス型液晶表示装
置(以下、AMLCDと呼ぶ)の画素領域において、ス
イッチング素子と画素電極とを電気的に接続するための
接続配線の構成に関する。
【0003】なお、本明細書中において、半導体装置と
は半導体特性を利用して機能する全ての装置の総称であ
り、AMLCDに代表される電気光学装置やマイクロプ
ロセッサ等の半導体回路も半導体装置の範疇に含む。さ
らに、その様な電気光学装置や半導体回路を構造に含む
電子機器も半導体装置の範疇に含むものとする。
【0004】
【従来の技術】近年、安価なガラス基板上にTFTを作
製する技術が急速に発達してきている。その理由は、A
MLCD(Active Matrix Liquid Crystal Display)の
需要が高まったことにある。
【0005】AMLCDはマトリクス状に配置された数
十〜数百万個もの各画素のそれぞれにスイッチング素子
として薄膜トランジスタ(TFT)を配置し、各画素電
極に出入りする電荷をTFTのスイッチング機能により
制御するものである。
【0006】各画素電極と対向電極との間には液晶が挟
み込まれ、一種のコンデンサを形成している。従って、
TFTによりこのコンデンサへの電荷の出入りを制御す
ることで液晶の電気光学特性を変化させ、液晶パネルを
透過する光を制御して画像表示を行うことができる。
【0007】この様な液晶を用いた表示装置に特有の現
象としてディスクリネーションと呼ばれる現象がある。
液晶は画素電極と対向電極との間にある規則性をもった
配向性をもって配列しているが、電極表面の凹凸に起因
するラビング不良によって配向性が乱れる場合がある。
この場合、その部分では正常な光シャッタとしての機能
が失われ、光漏れなどの表示不良を起こす。
【0008】これまではディスクリネーションを防止す
るためにTFTを平坦化膜で覆う構成などの工夫が施さ
れたが、現状では必ずしも抜本的な解決策とはなってい
ない。なぜならば、如何に平坦化膜を利用しても最終的
に形成される画素電極のコンタクト部の段差は平坦化が
不可能だからである。
【0009】
【発明が解決しようとする課題】本願発明は上記問題点
を鑑みてなされたものであり、完全に平坦な導電層を形
成するためのコンタクト部の構成に関する技術を提供す
る。
【0010】特にAMLCDの画素電極を完全に平坦化
し、コンタクト部の段差に起因するディスクリネーショ
ンの発生を防止することを目的とする。そして、必要な
ブラックマスクの面積を低減することで有効画素面積を
拡大し、高精細かつ高コントラストのAMLCDを実現
する。
【0011】
【課題を解決するための手段】本明細書で開示する発明
の構成は、異なる層に形成された二層の導電層と、当該
二層の導電層に挟まれた絶縁層とを有する半導体装置で
あって、前記二層の導電層は前記絶縁層に設けられた開
孔部を埋め込む様に形成された埋め込み導電層を介して
互いに電気的に接続された構造を有し、前記埋め込み導
電層は導電性材料を分散させた有機樹脂膜または無機膜
であることを特徴とする。
【0012】また、他の発明の構成は、異なる層に形成
された二層の導電層と、当該二層の導電層に挟まれた絶
縁層とを有する半導体装置であって、前記二層の導電層
は前記絶縁層に設けられた開孔部を埋め込む様に形成さ
れた埋め込み導電層を介して互いに電気的に接続された
構造を有し、前記埋め込み導電層は導電性材料を分散さ
せた有機樹脂膜または無機膜であり、前記開孔部の形状
と当該開孔部に埋め込まれた前記埋め込み導電層の形状
とが概略一致していることを特徴とする。
【0013】また、他の発明の構成は、異なる層に形成
された二層の導電層と、当該二層の導電層に挟まれた絶
縁層とを有する半導体装置であって、前記二層の導電層
は前記絶縁層に設けられた開孔部を埋め込む様に形成さ
れた埋め込み導電層を介して互いに電気的に接続された
構造を有し、前記埋め込み導電層は導電性材料を分散さ
せた有機樹脂膜または無機膜であり、前記埋め込み導電
層によって形成された平坦面上に前記二層の導電層の一
方が形成されていることを特徴とする。
【0014】また、他の発明の構成は、第1の導電層を
形成する工程と、前記第1の導電層上に絶縁層を形成す
る工程と、前記絶縁層に開孔部を形成し、当該開孔部の
底部において前記第1の導電層を露呈させる工程と、前
記絶縁層及び開孔部を覆って埋め込み導電層を形成する
工程と、前記埋め込み導電層をエッチング又は研磨し、
前記開孔部のみが当該埋め込み導電層で充填された状態
とする工程と、前記絶縁層及び前記埋め込み導電層上に
第2の導電層を形成する工程と、を含むことを特徴とす
る。
【0015】また、他の発明の構成は、第1の導電層を
形成する工程と、前記第1の導電層上に絶縁層を形成す
る工程と、前記絶縁層に開孔部を形成し、当該開孔部の
底部において前記第1の導電層を露呈させる工程と、前
記絶縁層及び開孔部を覆って埋め込み導電層を形成する
工程と、前記埋め込み導電層上に第2の導電層を形成す
る工程と、前記第2の導電層を所望の形状にパターニン
グする工程と、前記第2の導電層をマスクとして自己整
合的に前記埋め込み導電層をエッチングする工程と、を
含むことを特徴とする。
【0016】上記構成において、埋め込み導電層として
は導電性を持たせる材料(導電性材料)を分散させた有
機樹脂膜または無機膜が用いられる。
【0017】有機樹脂膜としてはポリイミド、アクリ
ル、ポリアミド、ポリイミドアミド、エポキシ系材料、
ポリビニルアルコール(PVA)系材料などを用いるこ
とができる。
【0018】また、無機膜としては、SOG(Spin on
Glass )と呼ばれる溶液塗布系の二酸化珪素膜を用いる
ことができる。具体的には東京応化工業株式会社のOC
D(Ohka Coatimg Diffusin source)や一般的なシリケ
ートガラス(PSG、BSG、BPSG)などが挙げら
れる。
【0019】導電性を持たせる材料としては、カーボン
系材料(グラファイトなど)、酸化亜鉛、アルミニウム
フレーク、ニッケルフレークなどを用いることが可能で
ある。特に、汎用性の高いグラファイトが取扱いの面か
らみても好ましい。ただし、絶縁層に設けられた開孔部
内に入らない形状又は粒径であるものは使えない。
【0020】従って、導電性を持たせる材料としては、
絶縁層に設けられた開孔部の開孔幅の少なくとも 1/2以
下(好ましくは1/10以下、さらに好ましくは1/100 以
下)の粒径を有する微粒子を用いることが望ましい。例
えば1μmφの開孔部(コンタクトホール)によって配
線間を接続する場合には、埋め込み導電層に分散させる
材料の粒径は0.5 μm以下(好ましくは 0.1μm以下、
さらに好ましくは0.01μm以下)とすれば良い。
【0021】
【発明の実施の形態】本願発明の実施形態について、図
1を用いて説明する。図1(A)において、100は下
地膜であり、絶縁層、半導体層又は導電層の如何なる場
合もありうる。その上には第1の導電層101がパター
ン形成されている。
【0022】第1の導電層101は絶縁層(層間絶縁
層)102によって覆われる。絶縁層101としては、
酸化珪素、窒化珪素、酸化窒化珪素等の珪素を含む絶縁
膜や有機樹脂膜を単層又は積層で用いる。ここでは有機
樹脂膜を単層で設けた場合を例にとって説明する。
【0023】絶縁層102を形成したら、エッチングに
より開孔部(コンタクトホール)103を形成する。エ
ッチングの方法はウェットエッチング法でもドライエッ
チング法でも良い。また、開孔部103の断面形状をテ
ーパー状にすることで、次に成膜する薄膜のカバレッジ
を改善することも有効である。
【0024】こうして開孔部103を形成したら、埋め
込み導電層104を形成する。埋め込み導電層104と
してはカーボン系材料を分散させた有機樹脂膜又は無機
膜を用いる。この様な膜は溶媒中にカーボン系材料を分
散させた溶液を絶縁層102上へ塗布し、スピンドライ
により余分な溶液を飛ばして薄膜を形成する。この様な
技術はスピンコート法とも呼ばれる。
【0025】スピンコート法により埋め込み絶縁層10
4を形成したら、必要に応じて焼成(キュア)工程を施
して余分な溶媒を飛ばし、膜質を向上させる。キュア工
程の条件は様々であるが、 300℃30min 程度のベーク
(熱処理)が必要である。
【0026】この様な溶液塗布系の薄膜の利点は、成膜
が非常に簡易であること、膜厚を容易に厚くできるこ
と、である。また、成膜段階では溶液であるため、微細
な凹凸の被覆形状が非常に良好であり、コンタクトホー
ル等の微細な開孔部の埋め込みには非常に適している。
本願発明は、その様な溶液塗布系材料の被覆性の良さに
着目した技術である。
【0027】また、溶液塗布系材料の別の利点として、
着色が容易である点が挙げられる。例えば、カーボン系
材料を分散させて黒色にした有機樹脂膜はブラックマス
クとして利用されている。
【0028】本発明者は、カーボン系材料を分散させた
有機樹脂膜のうち、カーボン系材料としてグラファイト
を用いたものは低抵抗な膜になることに注目し、溶液塗
布系材料の被覆性の良さと組み合わせて、コンタクトホ
ール内の埋め込み導電層として活用することを見出した
のである。
【0029】埋め込み導電層104を形成したら、図1
(A)の状態が得られる。この状態が得られたら、次
に、ドライエッチング法により埋め込み導電層104を
エッチバック処理して開孔部103のみを充填する様な
状態とする。(図1(B))
【0030】なお、このエッチバック工程では絶縁層1
02と埋め込み絶縁層104とのエッチング選択比に注
意する必要がある。図1(A)では絶縁層102として
有機樹脂膜を用いているので、埋め込み絶縁層104と
同程度でエッチバックされ、段差が生じることはない。
【0031】しかしながら、絶縁層102が酸化珪素膜
である場合には酸化珪素膜が露呈した時点でエッチバッ
ク処理を止めないと、開孔部において埋め込み導電層1
04のみがエッチングされ、開孔部にて段差を生じてし
まう。
【0032】以上のことから、絶縁層102と埋め込み
導電層104とはできるだけエッチング選択比が等しく
なる様な条件とすることが望ましい。これはエッチング
条件で最適化しても良いし、絶縁層102と埋め込み導
電層104とのそれぞれに同一の材料を用いても良い。
【0033】また、膜厚を容易に厚くできるという点も
本願発明では重要な要素である。図1(A)において埋
め込み絶縁層104の膜厚は、少なくとも絶縁層102
の膜厚と同等かそれ以上としなければならない。従っ
て、CVD法やスパッタ法等ではスループットが非常に
悪くなるため実用的でない。
【0034】こうして図1(B)の状態を得たら、次に
第2の導電層105をパターン形成する。この様にし
て、絶縁層102で絶縁分離された異なる二層の導電層
(第1の導電層101と第2の導電層105)とが、埋
め込み導電層104を介して電気的に接続された状態を
得る。この時、第2の導電層105はコンタクト部10
6においても完全に平坦性を維持することができる。
【0035】以上の構成でなる本願発明について、以下
に記載する実施例でもって詳細な説明を行なうこととす
る。
【0036】
【実施例】〔実施例1〕本実施例では、反射型モードで
駆動するアクティブマトリクス型液晶表示装置(AML
CD)の画素マトリクス回路を構成する単位画素(単位
絵素)の作製方法について図2を用いて説明する。
【0037】まず、絶縁表面を有する基板として石英基
板201を用意する。本実施例では後に 900〜1100℃の
熱処理が行われるので耐熱性の高い材料を用いる必要が
ある。他にも下地膜を設けた結晶化ガラス(ガラスセラ
ミクス)や熱酸化膜を設けたシリコン基板等を用いるこ
ともできる。
【0038】その上に65nm厚の非晶質珪素膜202を形
成し、この非晶質珪素膜202を特開平8−78329
号公報記載の技術を用いて結晶化する。同公報記載の技
術は結晶化を助長する触媒元素を用いて選択的な結晶化
を行う技術である。
【0039】ここでは非晶質珪素膜202に対して選択
的に触媒元素(本実施例ではニッケル)を添加するため
にマスク絶縁膜203を形成する。また、マスク絶縁膜
203には開口部204が設けられている。
【0040】そして、重量換算で10ppm のニッケルを含
有したニッケル酢酸塩溶液をスピンコート法により塗布
し、触媒元素含有層205を形成する。
【0041】こうして図2(A)の状態が得られたら、
450 ℃1時間の水素出し工程の後、570 ℃14時間の加熱
処理を窒素雰囲気中で施し、横成長領域206を得る。
こうして結晶化工程が終了したら、マスク絶縁膜203
をそのままマスクとしてリンの添加工程を行う。この工
程によりリン添加領域207が形成される。
【0042】こうして図2(B)の状態が得られたら、
次に 600℃12時間の加熱処理を行い、横成長領域206
に残留していたニッケルをリン添加領域207にゲッタ
リングさせる。こうしてニッケル濃度が 5×1017atoms/
cm3 以下にまで低減された領域(被ゲッタリング領域と
呼ぶ)208が得られる。(図2(C))
【0043】次に、パターニングにより被ゲッタリング
領域208のみで構成される活性層209、210を形
成する。そして、 120nm厚のゲイト絶縁膜211を形成
する。ゲイト絶縁膜211としては、酸化珪素膜、窒化
珪素膜、酸化窒化珪素膜或いはそれらの積層膜で構成さ
れる。
【0044】こうしてゲイト絶縁膜211を形成した
ら、酸素雰囲気中において 950℃30分の加熱処理を行
い、活性層/ゲイト絶縁膜界面に熱酸化膜を形成する。
こうすることで界面特性を大幅に向上させることができ
る。
【0045】なお、熱酸化工程では活性層209、21
0が酸化されて薄膜化される。本実施例では最終的な活
性層膜厚が50nmとなる様に調節する。即ち、出発膜(非
晶質珪素膜)が65nmであったので、15nmの酸化が行わ
れ、30nmの熱酸化膜が形成されることになる(ゲイト絶
縁膜211はトータルで 150nm厚となる) 。
【0046】次に、0.2wt%のスカンジウムを含有させた
アルミニウム膜(図示せず)を成膜し、パターニングに
よりゲイト電極の原型となる島状パターンを形成する。
島状パターンを形成したら、特開平7−135318号
公報に記載された技術を利用する。なお、詳細は同公報
を参考にすると良い。
【0047】まず、上記島状パターン上にパターニング
で使用したレジストマスクを残したまま、3%のシュウ
酸水溶液中で陽極酸化を行う。この時、白金電極を陰極
として2〜3mVの化成電流を流し、到達電圧は8Vと
する。こうして、多孔性陽極酸化膜212、213が形
成される。
【0048】その後、レジストマスクを除去した後に3
%の酒石酸のエチレングリコール溶液をアンモニア水で
中和した溶液中で陽極酸化を行う。この時、化成電流は
5〜6mVとし、到達電圧は100Vとすれば良い。こ
うして、緻密な無孔性陽極酸化膜214、215が形成
される。
【0049】そして、上記工程によってゲイト電極21
6、217が画定する。なお、画素マトリクス回路では
ゲイト電極の形成と同時に1ライン毎に各ゲイト電極を
接続するゲイト線も形成されている。(図3(A))
【0050】次に、ゲイト電極216、217をマスク
としてゲイト絶縁膜211をエッチングする。エッチン
グはCF4 ガスを用いたドライエッチング法により行
う。これにより218、219で示される様な形状のゲ
イト絶縁膜が形成される。
【0051】そして、この状態で一導電性を付与する不
純物イオンをイオン注入法またはプラズマドーピング法
により添加する。この場合、画素マトリクス回路をN型
TFTで構成するならばP(リン)イオンを、P型TF
Tで構成するならばB(ボロン)イオンを添加すれば良
い。
【0052】なお、上記不純物イオンの添加工程は2度
に分けて行う。1度目は80keV程度の高加速電圧で
行い、ゲイト絶縁膜218、219の端部(突出部)の
下に不純物イオンのピークがくる様に調節する。そし
て、2度目は5keV程度の低加速電圧で行い、ゲイト
絶縁膜218、219の端部(突出部)の下には不純物
イオンが添加されない様に調節する。
【0053】こうしてTFTのソース領域220、22
1、ドレイン領域222、223、低濃度不純物領域
(LDD領域とも呼ばれる)224、225、チャネル
形成領域226、227が形成される。(図3(B))
【0054】この時、ソース/ドレイン領域は 300〜50
0 Ω/□のシート抵抗が得られる程度に不純物イオンを
添加することが好ましい。また、低濃度不純物領域はT
FTの性能に合わせて最適化を行う必要がある。また、
不純物イオンの添加工程が終了したら熱処理を行い、不
純物イオンの活性化を行う。
【0055】次に、第1の層間絶縁膜228として酸化
珪素膜を 400nmの厚さに形成し、その上にソース電極2
29、230、ドレイン電極231、232を形成す
る。なお、本実施例ではドレイン電極228を画素内に
広げて形成する。
【0056】これは、ドレイン電極を補助容量の下部電
極として用いるため、可能な限り大きい容量を確保する
ための工夫である。本実施例は反射型の例であるため、
後に画素電極が配置される領域の下も開口率を気にせず
自由に使える。
【0057】こうして図3(C)の状態が得られたら、
ソース/ドレイン電極を覆って50nm厚の窒化珪素膜23
3を形成する。そして、その上に第1の金属膜(本実施
例ではチタン)を形成する。本実施例では窒化珪素膜2
33を誘電体としてドレイン電極231と第1の金属膜
234との間で補助容量を形成している。
【0058】その次に第2の層間絶縁膜235として1
μm厚のアクリル樹脂膜を形成する。勿論、アクリル以
外にもポリイミド等の有機性樹脂膜を用いても良い。そ
して、第2の層間絶縁膜235の上に第2の金属膜23
6を形成する。
【0059】第2の金属膜236はブラックマスクとし
ての機能も持っているが、主に電界遮蔽膜として役割を
果たす。即ち、ソース/ドレイン配線から生じる電界が
後に形成する画素電極に影響するのを防ぐ効果を持つ。
【0060】こうして図3(D)の状態が得られたら、
第3の層間絶縁膜237として再び1μm厚のアクリル
樹脂膜を設け、それに対して開孔部238、239を形
成する。そして、第3の層間絶縁膜237及び開孔部2
38、239を被覆する様にして埋め込み導電層240
を形成する。(図4(A))
【0061】埋め込み導電層240しては、本実施例で
はグラファイトを分散させたアクリル膜を使用する。ま
た、分散媒中に分散するグラファイトはフレーク状にな
っているので開孔部238、239の内部にまで十分に
入り込む。
【0062】次に、酸素ガスを用いたドライエッチング
法によりエッチバック処理を行い、開孔部238、23
9が埋め込み導電層241、242で充填された状態を
実現する。(図4(B))
【0063】そして、埋め込み導電層241、242に
よって完全に平坦化された第3の層間絶縁膜237上に
アルミニウムを主成分とする材料でなる画素電極24
3、244を形成する。この時、コンタクトホール(開
孔部)の内部は埋め込み導電層241、242で充填さ
れているので、段差を生じることなくドレイン電極との
電気的な接続が実現される。
【0064】この後は、画素電極243、244上に配
向膜(図示せず)を形成すれば液晶表示装置の一方の基
板であるアクティブマトリクス基板が完成する。その後
は公知の手段によって対向基板を用意し、セル組み工程
を施してアクティブマトリクス型液晶表示装置が完成す
る。
【0065】〔実施例2〕実施例1では、第3の層間絶
縁膜237としてアクリル樹脂膜を用い、埋め込み導電
層の主成分溶媒もアクリルとする例を示したが、主成分
溶媒としてポリイミド等の有機性樹脂を用いても構わな
い。
【0066】また、第3の層間絶縁膜として酸化珪素膜
を用いる場合、埋め込み導電層の主成分溶媒としてSO
Gと呼ばれる溶液塗布系酸化珪素膜を用いることは有効
である。この場合も溶液中にグラファイト等のカーボン
系材料を分散させてスピンコート法により成膜を行えば
良い。
【0067】また、第3の層間絶縁膜と埋め込み導電層
とが異なる材料で構成されていても良い。その場合、エ
ッチバック処理後に開孔部において段差が生じない様な
工夫を施す必要はある。
【0068】〔実施例3〕実施例1、2では、埋め込み
導電層に対してエッチバック処理を行って開孔部の充填
を行っているが、エッチバック処理の代わりに研磨処理
を行うことも可能である。代表的にはCMP(ケミカル
メカニカルポリッシング)と呼ばれる技術を採用するこ
ともできる。
【0069】この技術を用いる場合には発塵に注意する
必要があるが、この技術を用いれば第3の層間絶縁膜と
埋め込み導電層が異なる材料で構成されている様な場合
においても優れた平坦性を確保することができる。
【0070】〔実施例4〕本実施例では、実施例1とは
異なる構成で反射型のAMLCDを作製する技術につい
て図5を用いて説明する。
【0071】まず、実施例1の作製工程に従って図5
(A)の状態を得る。図5(A)において、237は第
3の層間絶縁膜、240は埋め込み導電層である。
【0072】次に、埋め込み導電層240上にアルミニ
ウムを主成分とする材料でなる画素電極501、502
を形成する。この時、画素電極501、502は開孔部
503、504によって物理的に絶縁されている。(図
5(B))
【0073】次に、画素電極501、502をマスクと
して埋め込み導電層240をエッチングし、画素電極と
同一形状にパターニングされた埋め込み導電層505、
506を形成する。これにより埋め込み導電層505、
506も物理的に絶縁されるので、画素電極の一部とし
て機能することになる。
【0074】なお、本実施例の構成とすると、画素電極
501、502を絶縁分離する開孔部(503、504
に相当)は1μm以上の深さとなるが、この部分はソー
ス電極(ソース配線)の上方であるので遮光され、問題
とはならない。さらに、この部分はディスクリネーショ
ンを集中させるので、画素内の必要な領域にディスクリ
ネーションが広がるのを防ぐ効果(ピン止め効果)も期
待できる。
【0075】〔実施例5〕実施例1〜4ではトップゲイ
ト構造(ここではプレーナ型)のTFTを例にとって説
明したが、本願発明はボトムゲイト構造(代表的には逆
スタガ型)のTFTに対しても容易に適用することがで
きる。
【0076】また、本願発明はTFTに限らず、単結晶
シリコンウェハ上に形成されたMOSFETの配線接続
にも活用することが可能である。
【0077】以上の様に、本願発明は異なる層に形成さ
れた配線同士を接続する必要性の生じる構造であれば、
如何なる構造のデバイス素子に対しても適用することが
可能である。
【0078】〔実施例6〕実施例1〜5では反射型モー
ドで駆動するAMLCDを例にとって説明しているが、
透過型モードで駆動するAMLCDに本願発明を適用す
ることも可能である。その場合、実施例4に示した構成
は画素全面を遮光してしまうので不可能であるが、実施
例1に示した構成(開孔部のみに埋め込み導電層を充填
する構成)ならば十分に適用可能である。
【0079】透過型AMLCDを作製する場合には、画
素電極として透明導電膜(代表的にはITO膜、酸化ス
ズ等)を用いれば良い。
【0080】また、透過型LCDを作製する場合、画素
電極(透明導電膜)と活性層とを直接接続させようとす
ると、コンタクト部からの光漏れが問題となりうる。こ
の様な場合においても埋め込み導電層が開孔部に充填さ
れていれば、それが開孔部を遮光するので光漏れを防ぐ
ことができる。
【0081】〔実施例7〕本実施例では実施例1〜6に
示した構成のアクティブマトリクス基板(素子形成側基
板)を用いてAMLCDを構成した場合の例について説
明する。ここで本実施例のAMLCDの外観を図6に示
す。
【0082】図6(A)において、601はアクティブ
マトリクス基板であり、画素マトリクス回路602、ソ
ース側駆動回路603、ゲイト側駆動回路604が形成
されている。駆動回路はN型TFTとP型TFTとを相
補的に組み合わせたCMOS回路で構成することが好ま
しい。また、605は対向基板である。
【0083】図6(A)に示すAMLCDはアクティブ
マトリクス基板601と対向基板605とが端面を揃え
て貼り合わされている。ただし、ある一部だけは対向基
板605を取り除き、露出したアクティブマトリクス基
板に対してFPC(フレキシブル・プリント・サーキッ
ト)606を接続してある。このFPC606によって
外部信号を回路内部へと伝達する。
【0084】また、FPC606を取り付ける面を利用
してICチップ607、608が取り付けられている。
これらのICチップはビデオ信号の処理回路、タイミン
グパルス発生回路、γ補正回路、メモリ回路、演算回路
など、様々な回路をシリコン基板上に形成して構成され
る。図6(A)では2個取り付けられているが、1個で
も良いし、さらに複数個であっても良い。
【0085】また、図6(B)の様な構成もとりうる。
図6(B)において図6(A)と同一の部分は同じ符号
を付してある。ここでは図6(A)でICチップが行っ
ていた信号処理を、同一基板上にTFTでもって形成さ
れたロジック回路609によって行う例を示している。
この場合、ロジック回路609も駆動回路603、60
4と同様にCMOS回路を基本として構成される。
【0086】また、本実施例のAMLCDはブラックマ
スクをアクティブマトリクス基板に設ける構成(BM o
n TFT)を採用するが、それに加えて対向側にブラッ
クマスクを設ける構成とすることも可能である。
【0087】また、カラーフィルターを用いてカラー表
示を行っても良いし、ECB(電界制御複屈折)モー
ド、GH(ゲストホスト)モードなどで液晶を駆動し、
カラーフィルターを用いない構成としても良い。
【0088】また、特開昭8-15686 号公報に記載された
技術の様に、マイクロレンズアレイを用いる構成にして
も良い。
【0089】〔実施例8〕本願発明の構成は、AMLC
D以外にも他の様々な電気光学装置や半導体回路に適用
することができる。
【0090】AMLCD以外の電気光学装置としてはE
L(エレクトロルミネッセンス)表示装置やイメージセ
ンサ等を挙げることができる。
【0091】また、半導体回路としては、ICチップで
構成されるマイクロプロセッサの様な演算処理回路、携
帯機器の入出力信号を扱う高周波モジュール(MMIC
など)が挙げられる。
【0092】この様に本願発明は多層配線技術を必要と
する全ての半導体装置に対して適用することが可能であ
る。
【0093】〔実施例9〕実施例7に示したAMLCD
は、様々な電子機器のディスプレイとして利用される。
なお、本実施例に挙げる電子機器とは、アクティブマト
リクス型液晶表示装置を搭載した製品と定義する。
【0094】その様な電子機器としては、ビデオカメ
ラ、スチルカメラ、プロジェクター、プロジェクション
TV、ヘッドマウントディスプレイ、カーナビゲーショ
ン、パーソナルコンピュータ(ノート型を含む)、携帯
情報端末(モバイルコンピュータ、携帯電話等)などが
挙げられる。それらの一例を図7に示す。
【0095】図7(A)は携帯電話であり、本体200
1、音声出力部2002、音声入力部2003、表示装
置2004、操作スイッチ2005、アンテナ2006
で構成される。本願発明は表示装置2004等に適用す
ることができる。
【0096】図7(B)はビデオカメラであり、本体2
101、表示装置2102、音声入力部2103、操作
スイッチ2104、バッテリー2105、受像部210
6で構成される。本願発明は表示装置2102に適用す
ることができる。
【0097】図7(C)はモバイルコンピュータ(モー
ビルコンピュータ)であり、本体2201、カメラ部2
202、受像部2203、操作スイッチ2204、表示
装置2205で構成される。本願発明は表示装置220
5等に適用できる。
【0098】図7(D)はヘッドマウントディスプレイ
であり、本体2301、表示装置2302、バンド部2
303で構成される。本発明は表示装置2302に適用
することができる。
【0099】図7(E)はリア型プロジェクターであ
り、本体2401、光源2402、表示装置2403、
偏光ビームスプリッタ2404、リフレクター240
5、2406、スクリーン2407で構成される。本発
明は表示装置2403に適用することができる。
【0100】図7(F)はフロント型プロジェクターで
あり、本体2501、光源2502、表示装置250
3、光学系2504、スクリーン2505で構成され
る。本発明は表示装置2503に適用することができ
る。
【0101】以上の様に、本願発明の適用範囲は極めて
広く、あらゆる分野の電子機器に適用することが可能で
ある。また、他にも電光掲示盤、宣伝公告用ディスプレ
イなどにも活用することができる。
【0102】
【発明の効果】本願発明はAMLCDの画素マトリクス
回路を構成する各画素において、完全に平坦な画素電極
を実現するための技術である。本願発明の構成は、特に
画素電極全面が有効表示領域となる反射型AMLCDに
対して有効である。
【0103】本願発明を実施することで画素電極上に発
生するディスクリネーションが効果的に防止され、有効
表示領域が大幅に拡大する。従って、より高精細なLC
Dディスプレイにおいても高いコントラストを実現する
ことが可能となる。
【図面の簡単な説明】
【図1】 配線の接続構造の構成を示す図。
【図2】 画素マトリクス回路の作製工程を示す図。
【図3】 画素マトリクス回路の作製工程を示す図。
【図4】 画素マトリクス回路の作製工程を示す図。
【図5】 画素マトリクス回路の作製工程を示す図。
【図6】 電気光学装置の構成を示す図。
【図7】 電子機器の構成を示す図。

Claims (11)

    【特許請求の範囲】
  1. 【請求項1】異なる層に形成された二層の導電層と、当
    該二層の導電層に挟まれた絶縁層とを有する半導体装置
    であって、 前記二層の導電層は前記絶縁層に設けられた開孔部を埋
    め込む様に形成された埋め込み導電層を介して互いに電
    気的に接続された構造を有し、 前記埋め込み導電層は導電性材料を分散させた有機樹脂
    膜または無機膜であることを特徴とする半導体装置。
  2. 【請求項2】異なる層に形成された二層の導電層と、当
    該二層の導電層に挟まれた絶縁層とを有する半導体装置
    であって、 前記二層の導電層は前記絶縁層に設けられた開孔部を埋
    め込む様に形成された埋め込み導電層を介して互いに電
    気的に接続された構造を有し、 前記埋め込み導電層は導電性材料を分散させた有機樹脂
    膜または無機膜であり、 前記開孔部の形状と当該開孔部に埋め込まれた前記埋め
    込み導電層の形状とが概略一致していることを特徴とす
    る半導体装置。
  3. 【請求項3】異なる層に形成された二層の導電層と、当
    該二層の導電層に挟まれた絶縁層とを有する半導体装置
    であって、 前記二層の導電層は前記絶縁層に設けられた開孔部を埋
    め込む様に形成された埋め込み導電層を介して互いに電
    気的に接続された構造を有し、 前記埋め込み導電層は導電性材料を分散させた有機樹脂
    膜または無機膜であり、 前記埋め込み導電層によって形成された平坦面上に前記
    二層の導電層の一方が形成されていることを特徴とする
    半導体装置。
  4. 【請求項4】請求項1乃至請求項3において、前記導電
    性材料とはカーボン系材料であることを特徴とする半導
    体装置。
  5. 【請求項5】請求項1乃至請求項3において、前記導電
    性材料とは酸化亜鉛、アルミニウムフレーク、ニッケル
    フレークから選ばれた材料であることを特徴とする半導
    体装置。
  6. 【請求項6】請求項1乃至請求項3において、前記二層
    の導電層の一方は配向膜と接していることを特徴とする
    半導体装置。
  7. 【請求項7】第1の導電層を形成する工程と、 前記第1の導電層上に絶縁層を形成する工程と、 前記絶縁層に開孔部を形成し、当該開孔部の底部におい
    て前記第1の導電層を露呈させる工程と、 前記絶縁層及び開孔部を覆って埋め込み導電層を形成す
    る工程と、 前記埋め込み導電層をエッチング又は研磨し、前記開孔
    部のみが当該埋め込み導電層で充填された状態とする工
    程と、 前記絶縁層及び前記埋め込み導電層上に第2の導電層を
    形成する工程と、 を含むことを特徴とする半導体装置の作製方法。
  8. 【請求項8】第1の導電層を形成する工程と、 前記第1の導電層上に絶縁層を形成する工程と、 前記絶縁層に開孔部を形成し、当該開孔部の底部におい
    て前記第1の導電層を露呈させる工程と、 前記絶縁層及び開孔部を覆って埋め込み導電層を形成す
    る工程と、 前記埋め込み導電層上に第2の導電層を形成する工程
    と、 前記第2の導電層を所望の形状にパターニングする工程
    と、 前記第2の導電層をマスクとして自己整合的に前記埋め
    込み導電層をエッチングする工程と、 を含むことを特徴とする半導体装置の作製方法。
  9. 【請求項9】請求項7または請求項8において、前記埋
    め込み導電層とは導電性材料を分散させた有機樹脂膜ま
    たは無機膜であることを特徴とする半導体装置の作製方
    法。
  10. 【請求項10】請求項9において、前記導電性材料とは
    カーボン系材料であることを特徴とする半導体装置の作
    製方法。
  11. 【請求項11】請求項9において、前記導電性材料とは
    酸化亜鉛、アルミニウムフレーク、ニッケルフレークか
    ら選ばれた材料であることを特徴とする半導体装置の作
    製方法。
JP34435097A 1997-11-27 1997-11-27 半導体装置およびその作製方法 Expired - Fee Related JP4202454B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP34435097A JP4202454B2 (ja) 1997-11-27 1997-11-27 半導体装置およびその作製方法
US09/197,767 US7202497B2 (en) 1997-11-27 1998-11-23 Semiconductor device
US09/550,598 US7192865B1 (en) 1997-11-27 2000-04-17 Semiconductor device and process for producing the same
US11/713,619 US8440509B2 (en) 1997-11-27 2007-03-05 Method for producing a semiconductor device by etch back process

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP34435097A JP4202454B2 (ja) 1997-11-27 1997-11-27 半導体装置およびその作製方法

Publications (2)

Publication Number Publication Date
JPH11163364A true JPH11163364A (ja) 1999-06-18
JP4202454B2 JP4202454B2 (ja) 2008-12-24

Family

ID=18368566

Family Applications (1)

Application Number Title Priority Date Filing Date
JP34435097A Expired - Fee Related JP4202454B2 (ja) 1997-11-27 1997-11-27 半導体装置およびその作製方法

Country Status (1)

Country Link
JP (1) JP4202454B2 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005039261A (ja) * 2003-06-30 2005-02-10 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法及び表示装置の作製方法
JP2006293301A (ja) * 2005-04-11 2006-10-26 Lg Phillips Lcd Co Ltd パッド電極形成方法及びこれを用いた液晶表示素子の製造方法並びに該方法により製造された液晶表示素子
US8164718B2 (en) 2006-12-26 2012-04-24 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device
JP6585322B1 (ja) * 2018-03-28 2019-10-02 堺ディスプレイプロダクト株式会社 有機el表示装置及びその製造方法

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005039261A (ja) * 2003-06-30 2005-02-10 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法及び表示装置の作製方法
JP4619050B2 (ja) * 2003-06-30 2011-01-26 株式会社半導体エネルギー研究所 表示装置の作製方法
JP2006293301A (ja) * 2005-04-11 2006-10-26 Lg Phillips Lcd Co Ltd パッド電極形成方法及びこれを用いた液晶表示素子の製造方法並びに該方法により製造された液晶表示素子
US7777853B2 (en) 2005-04-11 2010-08-17 Lg Display Co., Ltd. Method for forming pad electrode, method for manufacturing liquid crystal display device using the same, and liquid crystal display device manufactured by the method
JP4657915B2 (ja) * 2005-04-11 2011-03-23 エルジー ディスプレイ カンパニー リミテッド パッド電極形成方法及びこれを用いた液晶表示素子の製造方法並びに該方法により製造された液晶表示素子
US8164718B2 (en) 2006-12-26 2012-04-24 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device
US8400590B2 (en) 2006-12-26 2013-03-19 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device
JP6585322B1 (ja) * 2018-03-28 2019-10-02 堺ディスプレイプロダクト株式会社 有機el表示装置及びその製造方法
WO2019186807A1 (ja) * 2018-03-28 2019-10-03 堺ディスプレイプロダクト株式会社 有機el表示装置及びその製造方法
CN111886699A (zh) * 2018-03-28 2020-11-03 堺显示器制品株式会社 有机el显示装置及其制造方法
US10991778B2 (en) 2018-03-28 2021-04-27 Sakai Display Products Corporation Organic EL display apparatus and manufacturing method therefor
US11696472B2 (en) 2018-03-28 2023-07-04 Sakai Display Products Corporation Organic EL display apparatus and manufacturing method therefor

Also Published As

Publication number Publication date
JP4202454B2 (ja) 2008-12-24

Similar Documents

Publication Publication Date Title
US8440509B2 (en) Method for producing a semiconductor device by etch back process
JP4014710B2 (ja) 液晶表示装置
US6396470B1 (en) Liquid crystal display apparatus
US6115094A (en) Reflection type display device and electronic device
US6639244B1 (en) Semiconductor device and method of fabricating the same
US7859604B2 (en) Pad area and method of fabricating the same
US7567328B2 (en) Liquid-crystal display device and method of fabricating the same
US20060128080A1 (en) Manufacturing method of semiconductor device
JPH10268335A (ja) コンタクト構造
JPH11112002A (ja) 半導体装置およびその製造方法
JP2005260145A (ja) 電気光学装置及びその製造方法、並びに電子機器
JP3934236B2 (ja) 半導体装置およびその作製方法
JP2000275680A (ja) 反射型液晶表示装置及びそれを用いた表示パネル
JP4202454B2 (ja) 半導体装置およびその作製方法
JPH11330478A (ja) 半導体装置の作製方法
JP2004140329A (ja) 基板装置及びその製造方法、電気光学装置及び電子機器
JP2004272272A (ja) コンタクト構造およびアクティブマトリクス型表示装置
JP2004234022A (ja) アクティブマトリクス型表示装置
JPH11177105A (ja) 半導体装置およびその作製方法
JP4447584B2 (ja) 表示装置および電子デバイス
JP4481363B2 (ja) 表示装置及び電子デバイス
JP2006119667A (ja) 表示装置
JP2005351934A (ja) アクティブマトリクス表示素子
JP2004140330A (ja) 基板装置及びその製造方法、電気光学装置及び電子機器
JP2004103732A (ja) 基板装置及び電気光学装置の製造方法、並びに、電気光学装置及び電子機器

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20041124

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20041124

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070110

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080722

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080905

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20081007

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20081009

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111017

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111017

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111017

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111017

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121017

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121017

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131017

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees