TWI227840B - Method and apparatus for multiplying based on Booth's algorithm - Google Patents

Description

1227840 五、發明說明（1) 一、【發明所屬技術領域】 ^ 本發明係有關於一種乘法的裝置與其運算方法，特別 是有關於以Booth演算法為基礎之乘法的裝置與運算方 法0 先前技術 離政餘弦轉換（Discrete cosine Transform ;DCT) 反離政餘弦轉換（Inverse Discrete cosine Tfansfooi ; IDCT )分別被用於處理資料的壓縮與解壓縮 上’其中一種有名的離散餘弦轉換（DCT )與反離散餘弦 轉換（IDCT)技術是以Lee的演算法（Lee，s alg〇rithm)為 基楚的决速傅利葉轉換（Fa st Fourier Transform ; FFT)。第一 A圖係以Lee的演算法應用於交錯互換（沾 exchange)電路實作的簡單示意圖，其中離散餘弦轉換丘 段3，、ί二階段運算、第三階段運算與第四 白又 ^專四^奴運异，將8個平行輸入的資料數值 經離散餘弦變換後產生平行輸出的資料數值 . 5 在第Α重中共分為兩個區塊：離散餘弦韓 ，：=里器1與後處理器2。離算餘弦轉換交換 電路（butterflv · · 此處理早兀係以蝴蝶 A^MDutterfly Clrcuits)的架構來設計，其 五個加法單元4與一個定點係數乘法單元 1

1227840 — .1 _ ，w ' 五、發明說明（2) 5(fixed coefficient multiplication unit)所構成的後 處理器2。每一個處理單元3包含一個加法器3丨、一個減法 态32，一個定點係數乘法器5，在各處理單元3的定點係數 乘法為中_，有4個以符號A表示，2個以符號b表示，2個以 符號C表示，另外以符號D、E、F與6來表示的各有一個。 這些以符號A、B、C、D、E、F與G來表示的定點係數乘法 器其輸入之係數值分別為1/2c〇s(;r/4) 、1/2c〇s(；r/8) > l/2cos(3 ^/8) M/2cos(^/16) M/2cos ( 3 ^ / 1 6 )

l/2cos(7 tt/16)與、1/2cos(5tt/16)。如果在設計 上不考慮個別的加法單元、減法單元與乘法單元，第一A 何控制裝置，這種的不用控制裝置的離散餘 弦轉換貧料流相依（DCT data_flow dependence)設計可直 接设計成為一個資料流架構（data-flow architecture)。 相對於第一A圖’第__B圖為以Lee的演算法實作於反 八：：：轉換電路的簡單示意圖，其中反離散餘弦轉換乒 iiC算、第二階段運算、第三階段運算與第四 1奴運异荨四階段運算，將8個平行輸入的資料數值 z ’zl，…’巧經離散餘弦變換後產生平行輸出的資料數值 ,…，X7。在第一B圖中共分為兩個區塊：反離散餘弦 二^電似的處理甘單元8所構*，這些處理單元係以 定連接於以五個加法單元9與-個 疋4係數乘法單元1〇(fixed_c〇efficient 第6頁 1227840

五、發明說明（3) multiplicati〇ri ㈣“）戶 义 處理單元8包含—個加f成的别處理器。6之後。每一個 係數乘法器，在各處理 Γ法态8 2與一個定點 以符號Α表*，2個以符號广8 = 占係數乘法器t，有4個 以符號D、E與G來表示的^二固，符號C表示，另外 D、£、F盥G來表干的… 有一個。廷些以符號A、B、C、 ;-A圖相同。另-種有名的離U弦轉 數值皆與 換上的演算法為⑶ 餘弦轉換/反離散餘弦轉 弦轉換上有關於Lee演、二二在離Λ ^ ^ ^85, 452, 466 . US5. # _

上需= Π成：法相”，無論在空間與時間 本=現加法所需要的硬體電路成本高很多。G 應用在離散餘弦轉換與反離散餘弦轉換上。盆中== 的乘法器是以Booth演算法為基礎，其細節可參有名 利US5, 485, 41 3d。如帛二八目戶斤示，在B〇〇th演算^中国專 先如步驟220所示，將乘數依B〇〇th演算法轉換成一組 多個乘數係數之乘數係數。接下來，如步驟24〇所示，再各 依據所挑選出的乘數係數組與一被乘數以B〇〇th演算法來 產生複數個部份乘積。最後如步驟2 6〇所示，加總各部份 乘積以產生被乘數與乘數相乘之乘積。因此上述之乘法方

第7頁 1227840 五、發明說明（4) 法可被設計一乘法器，如第二B圖所示，由一係數產生裝 置22將乘數211轉換成一組乘數係數組221，此乘數係數組 221包含多個乘數係數222。接下來，再由部份乘積產生裝 置2 4依據這些乘數係數2 2 2與被乘數2 1 2來產生數個部份乘 積242，最後再由加總裝置26將各部份乘積242加總以得出 被乘數2 1 2與乘數2 11相乘之乘積2 6 2。此乘數係數的數目 比乘數的位元總數還少，因此依據乘數係數所產生的部份 乘積的數量比依據乘數的各位元所產生的部份乘積少上許 多’使得在空間上與效能上的成本都能大量節省。 上述之離散餘弦轉換與反離散餘弦轉之乘法運算約 7種，但都具有多數個構成單元，也相對應到多數個%十曾 步驟與總類。因此如果能將用於離散餘弦轉換與反離散^ 弦轉之乘法運算進一步簡化，將可以節省許多成本。 、 三、【發明内容】 基於如述之動機’本發明提出一種以B 〇 〇 t h演曾、 基礎的乘法運算方法與裝置，用以減少乘數係意、為 法運算。 、双u間化乘

本發明提出一種乘法運算方法，係依據一乘數 ’1 tipi i cat ion index)來挑選一組乘數係數組’、弓1 (multiplication coefficient sets)，此乘袁 致係數

第8頁 1227840 五、發明說明（5) 一"·1—"~—— 是由已知之複數組乘數係數中所挑選出來，每一組乘 數中各包含以Booth演算法由一已知乘數所轉換出的多個、 乘數係數，再依據所挑選出的乘數係數組與一被乘數以 Booth演算法來產生複數個部份乘積，最後加總各部份 積以產生一輸出值。 一本發明也提出一種乘法裝置，包含：一係數產生單 疋，係依據一乘數索引於複數組係數中挑選出一組係數作 為一乘數係數組，此乘數係數組包含複數個係數，此乘數 係數組包含複數個依據乘數索引值所相應之一已知乘數值 以Booth演算法所產生之係數；一部份乘積產生單元，係 ^據乘數係數組與一被乘數以Booth演算法計算出複數個 邵份乘積；以及一加總單元，係用以加總各部份乘積以 生一輸出值。 、 四、【實施方式】 、、 本發明一些實施例詳細描述如下。然而，除了詳細描 述外’本發明還可以廣泛地在其他的實施例施行，且本 ge j, ^ 丁 私 的範圍不受限定，其以之後的專利範圍為準。 再者 内各部分 關尺度相 ’為提供更清楚的描述及更易理解本發明，圖示 並沒有依照其相對尺寸繪圖，某些尺寸與其他相 比已經被誇張；不相關之細節部分也未完全繪

第9頁 1227840

五、發明說明（6) 出，以求圖示的簡潔。 隹βοοτη决鼻法的乘法運算中，豆 數（mUHiPllCator)轉換為複數個係數:乘 再依據這些乘數係數產生複數個部份乘積f 數係數， 7ΓΓ'(summing) 成運开之乘積。因此，本發明係以B〇〇 于出凡 徵來做乘法之改良，其係基於在某些法算特 數之各種可能的數值都為已知時（、固二％丨兄中，乘 乘數值），可以先將乘數之每一種可能的數值ί定b 計算Γ組相應的乘數係數。因心此； 直接仔出相應的一組乘數係數，而不二，便此 知乘數後再進行係、數轉換，故可節省係、數需在得 時也增進了運算之效能。此外，因 2的成本，同 值都為已h，故乘數索引可以較少的位來種可能的數 原本乘數以二進位（binary)表示時，此你例如， 可能之數值共有種，然而實施上所會使用位兀，其 有8種，便可以用3個位元來表示所有可能的乘數數值僅 « 另外，在乘積的輸出上，有時 一 繼，而僅需要將部份的位元輸出：可？ 被乘數具有小數時，輸出值可以是以 j々^乘數或 位，其餘小數部份皆捨去。3卜 /至小數點後幾 3外，也可能乘積僅需要將小

1227840 五、發明說明（7) 數點前幾位輸出即可’例如乘積 元，然而所有可能的乘積最多 1 j不之值可達到40位 因 此輸出2 3個位元即可。 而 個位凡就能表 此外，如上述，若乘積的輸 組，.可以將部份乘積t相對於輸 的位元作為一高位元組，其餘較 組’分別將所有部份乘積中高位 總，用以分別得出高位元乘積與 乘積中包含一進位值，此進位值 低位元組以外之其他位元所組成 積加總，據此，便可以用高位元 部份位元組作為乘積之輸出值。 耘中，除了進位值外，低位元乘 保留，可節省成本。 出僅為 出的位 低之位 元組與 低位元 係由低 ，用以 乘積與 因此在 積中的 其中之部份 元組及其他 元作為一低 低位元組各 乘積，其中 位元乘積中 進位來與高 進位值之總 低位元組的 其他位元皆 位元 更高位 位元 自加 低位元 相對原 位元乘 合中的 加總過 不需要 本發明可適用於整數、浮點數（n〇ating pQi =ue)、定點數（fixed p〇int value)或者其他數值型能 ype)，亚也適用於各種不同的數值表示方式，如2 4士進位、1 〇進位、1 6進位等，數值型態與數值表示方 式在本發明並不受限制。 、方 一此外，乘數係數組的挑選方式可以是依據係數索引^ —查表（lookup table)中來挑選，此查表中記錄著各種^ 五、發明說明（8) 數索引與相應的乘數係數的相應關係， 可以儲存在記憶體中、能保持狀態的電路：J的實施方式 中，藉由乘數索引作為位址索引或 他=媒體 之-組乘數係數，更可以直接以邏輯電路,，以輸出相應 circuit)所達成。在此對查表的舉例說（jogical 數的挑選方式能夠更容易瞭解， 係為了讓乘數係 施方式’本發明對由乘數索引挑選出：：：=!之實 式並不加以限制。 數係數組的貫施方 法之乘法運ϊ方Π ::::實施例係-種Booth演算 -乘數索引挑選一組乘數；；組“此= 之複數組乘數係數中所挑選 — 糸數、、且疋由已知 含以Booth演算法所轉換，出夕來個母一組乘數係數中各包 所有可能的乘數值個乘數㈣。也就是說， 並且以Booth演算法轉換出由一個乘數索引所相應’ 每一乘數索引也盘Λ換乘出龄相/之一組乘數係數，也因此 值所轉換出的—組乘數數相應。此外，+同的乘數 數索引也有可能d、數f:能相同’ a因此不同的乘 /、相冋的一組乘數係數相應。 然後，如步驟3 4 0 % - . > +把、n U所不，依據所挑選出的乘數係數組 乘數係數相乘， 二# 1二π = &〇〇th演算法來產生複數個部份乘積，也就 疋依序將被乘數與乘數係數組的每一個—- /- 產生多個部份乘積。 1227840_________ 五、發月（9) "" '— - 接下來，如步驟36〇所示，加總各部份乘積以產生一 =出值。此輸出值為可以是經所有部份乘積加總所得之乘 歎與被乘數相乘之乘積，也可以是先前所述以乘積之部份 =二之組合來產生。本實施例之其他細節已於上述之說明 中詳述，在此不再贅述。 另 本發明之另一較佳實施例係一種Booth演算法的乘法 裝置，如第四圖所示，包含一係數產生單元42、一部份乘 2產生單元24與一加總單元46。係數產生單元42係依據一 乘數索引4 1從已知的複數組乘數係數2 2 2中挑選出一組作 為乘數係數組221，每一組乘數係數中各包含以B〇〇th演算 法由一已知乘數2 2 1所轉換出的多個乘數係數2 2 2。接下 來’再由部份乘積產生單元24依據乘數係數組221與一被 乘數21 2以Booth演算法進行計算，以計算出多個部份乘積 242。最後，再經由加總單元46將各部份乘積242加總以產 生一輸出值4 63。其中输出值463的產生方式可以是依先前 所述，將部份乘積242分為高位元組242 1與低位元組 2422，再由加總單元46分別將各部份乘積242之高位元組 2 4 2 1與低位元組2 4 2 2各自加總，來分別產生高位元乘積 441與低位元乘積442，然後依據高位元乘積441與低位元 乘積442來產生輸出值443。其中低位元乘積442中包含上 述之進位值4421，輸出值443更可以依先前所述，由高位 元乘積4 41與進位值4 4 21之總和來產生。本實施例之其他

第13頁 1227840_ 五、發明說明（10) 細節已於上述之說明中詳述，在此不再贅述 據此，本發明之再一具體實施例可以是將上述之 Booth演算法的乘法裝置應用於離散餘弦轉換/反離散餘弦 轉換上，例如作為L e e演算法中的定點係數乘法器，其中 的乘法運算係以定點係數作為乘數，這些乘數為餘弦/函數 值、或正弦函數值，例如乘數可能為l/2cos( 7Γ / 4)、 l/2cos( 7t/8) 、1/2cos(3 7t/8) λ 1/2cos( 7Γ/16)、 l/2cos(3 ττ/16) 、l/2cos(7 ττ/16)與、l/2cos(5 疋

/ 1 6 )專專。此外’本具體實施例亦可作為c h e n演算法中的 定點係數乘法器，並且更可將上述之離散餘弦轉換/反離 散餘弦轉換應用於數位影音播放軟體或設備上，如VCD播 放裔、DVD播放器、HDTV或其他相關軟體或設備。本實施 例之其他細節已於上述之說明中詳述，在此不再贅述。 — 以上所述僅為本發明之較佳實施例而已，並非用以限 =〜發明之申請專利權利；同時以上的描述，對於熟知本 心，領域之專門人士應可明瞭及實施，因此其他未脫離本 2月所揭不之精神下所完成的等效改變或修飾，均應包含 在下述之申請專利範圍中。

第14頁 1227840 圖式簡單說明 五、【圖式簡單說明】 本發明相對於先前技藝之優點與好處在於參考下列圖 示與具體實施例比較後將更容易顯現，其中： 第一 A圖與第一 B圖為先前技術之裝置示意圖； 第二A圖、第二B圖為分別為先前技術中Booth演算法 之流程示意圖與功能方塊示意圖。 第三圖為本發明之一具體實施例之流程示意圖；以及 第四圖為本發明之另一具體實施例之功能方塊示意 圖 主要部份之代表符號·· 211 乘數 212 被乘數 2 2 係數產生單元 # 221 乘數係數組 222 乘數係數 24 部份乘積產生單元 242 部份乘積 242 1 高位元組

第15頁 1227840 圖式簡單說明 2422 低位元組 26 加總單元 262 乘積 41 乘數索引 42 係數產生單元 4 6 加總單元 461 高位元乘積 46 2 低位元乘積 462 1 進位值 4 6 3 輸出值

第16頁

Claims (1)

1227840 一___丨 六、申請專利範圍 1. 一種Booth演算法的乘法運算方法，包含： 弓I於挑且乘數係數組’該乘數係數組係依據-乘數争 數，係依據該乘乘數係數組包含複數個係 算法所產生，·應之一已知乘數值以β〇_演 ί纟ΐ ί個部份乘積，1亥些部份乘積係依據該乘數俜 數組與一被乘數以Booth演算法計算所產生；以及 係 加總該複數個部份乘積以產生一輸出值。 2方、，申/Λ利範圍第1項所述u〇〇th演算法的乘法運曾 :ί表後：i述；；ΐ數係數之挑選係以該乘數索引“ 數個可能的乘數係數組之對應關係。 索引與多 3. 如申請專利範圍第}項所述之B〇〇th =，其中上述複數個部份 運算 所相應之該已知乘數值與該被乘數之一乘‘太數索引值 4. 如申請專利範圍第1項所述之Booth演算法Μ ^ =一…位值；積 5方法如二請/Λ範之^ 乘積係二進位值’包含-高位元組 第17頁 1227840__ 六、申請專利範圍 與一低位元組，其中該輸出值係以所有該部份乘積之 位組被加總產生一高位元乘積，並且與所有該部份^ ^ 之該低位兀組加總得出總和中超出該低位元組一 = 加總後所產生。 < 進位值 6古、如申請專利範圍第5項所述之此〇1}1演算法的乘法運嘗 ^ 中上述之輸出值係該高位元乘積與該進位值之她 和中的部份位元之組合。 值 < … 7太生如申甘請/利範圍第1項所述之肋〇讣演算法的乘法運算 '，/、中上述之乘數索引係選自下列之 ^ 點數，並且其適用之數值表示方式係選自下列：:";疋 位、4進位、1{)進位和16進位。 】之.2進 8方、，申//利範圍第1項所述之B〇〇th演算*的乘法運算 數，，並之被乘數係選自下列之—：浮點數和定點 4進二其進 9· 一種Booth演算法的乘法裝置， 一係數產生罝_ 你价祕 匕3 · 挑選出一組係無 > 疋，係依據一乘數索引於複數組係數中 數個依據該乘教去為一乘數係數組，該乘數係數組包含複 法所產生之係數索弓丨所相應之一已知乘數值以Booth演算 1227840 六、申請專利範圍 一部份乘積產生；- 乘數以Booth演算*言十曾70 ’、=依據該些乘數係數組與一被 -加總單A，係/出硬數個部份乘積；以及 輸出值。 〜用以加總該複數個部份乘積以產生一 10·如申請專利範圍證0 π ^ 1 置，更包含-查表，ί二所于述之Boot“算法的乘法裝 引參照該查表後得出數係數之挑選係以該乘數索 引與多數個可能的乘數^:、係3己錄多數個可能的乘數索 A數係數組之對應關係。 U·如申請專利範圍第9項所述之Booth演瞀、1 Μ千 置，其中上述複數個却，八士 + 〇tft，貝异法的乘法裝 所相應之該已知乘數值二;2總之總值係該乘數索引值 水歎值與該被乘數之一乘積。 12·如申清專利範®楚Q Ts α X 置，其中上述之乘項所、述之B_h演算法的乘法襄 份位元之組合。、’、一進位值，忒輸出值係該乘積部 公，圍第12項所述之一演算法的乘法裝 -低;立L且乘積係二進位值，包含-高位元組與 : 、ϋ總裝置係將所有該部份乘積之兮古位_Λ 組加總產生一高知-主 胃< β同位7L 位元組加料積，i且將所有該部份乘積之該低 以兮古物、:ΐ i〜中進位出該低位元組之—進位值後， μ同位70乘積與該進位值加總後產生該輸出值。

置，其^ ^ ^利耗圍第13項所述之Booth演算法的乘 中的#达之輸出值係該高位元乘積與該進位信乘法裝 τ的4伤位元之組合。 進位值之總+ 1 5.=申請專利範圍第9項所述之Booth演算 中上述之乘數索引係選自下列之一:法裝 4進位η其適用之數值表示方式係選自下列之二：定親 4進位、1 0進位和丨6進位。 · 2進位、 請專㈣圍第9項所述之Booth演算法 數，並述之被乘數係選自下列之，點數^定1 氕位二其/广數值表示方式係選自下列之二I 疋i、1 0進位和1 6進位。 疋、 1 置?’，:：=請專利範圍第9項所㉛之BQ°th演算法的乘法裝 =用於離散餘弦轉換，反離散餘弦轉換，且該乘數 京引係為一餘弦函數值。 18.如申請專利範圍第17項所述之肋〇^演算法的乘法裝 置，其中上述之餘弦函數值係選自下列之一 ：l/2c〇s( ^ /4) M/2cos(^/8) M/2cos(3^/8) M/2cos( ^/16) 、l/2cos(3 ττ/16) 、l/2cos(7 ττ/16)與、l/2cos(5 ττ /16)