CN1598876A - 输出多位元影像数据的控制装置、系统与方法 - Google Patents

Abstract

一种输出多位元影像数据的控制装置、系统与方法，提供一处理器接收多位元影像数据。利用若干存储单元，每一存储单元依序接受一写入允许控制信号后，接收与储存多位影像数据，处理器则通过本身的多位元数据总线，同时接收每一存储单元所输出的多位影像数据。其中允许所有存储单元的一允许历程少于处理器的一延迟读取时钟，如此可减少影像译码系统闲置与缩短读取影像数据的时间。

Description

输出多位元影像数据的控制装置、系统与方法

技术领域

本发明有关于一种多位元影像输出的控制方法、装置与系统，特别是有关于一种静态影像的多位元影像输出的控制方法、装置与系统。

背景技术

静态影像压缩(Joint Photographic Experts Groups；JPEG)基本上为一种数据处理的方法，通常也包含还原(解压缩)的方法。请参照图1，其为一般具有双缓冲器的解压缩的部分系统示意图。影像数据经过霍夫曼译码器(Huffman decoder)(图中未示)与反量化器(图中未示)后，再经由反离散余弦转换(Inverse Discrete Cosine Transform；IDCT)单元110处理，然后才送至第一缓冲存储区120(buffer memory)储存。当反离散余弦转换单元110将数据写满第一缓冲存储区120时，会发出信号通知32位处理器150经由多路复用器140的切换来读取第一缓冲存储区120中的数据；在此同时，反离散余弦转换单元110则将所接收处理后的影像数据写入第二缓冲存储区130储存。当第二缓冲存储区130被写满时，反离散余弦转换单元110发出信号通知处理器150；且当处理器150读取完第一缓冲存储区120中的数据后，处理器150会经由多路复用器140的切换来读取第二缓冲存储区130中的数据；在此同时，反离散余弦转换单元110则将所接收处理后的影象数据写入第一缓冲存储区120储存。然后重复上述的步骤直到所有影像数据被处理读取完毕。

一般而言，32位处理器150读取第一缓冲存储区120中的数据属于一种输入/输出(I/O)的动作，此意味着当处理器150被通知读取至真正开始读取之间，会有时间延迟(例如：以时钟(clock)计算，大约延迟6～7个系统时钟)。而已知技术在此延迟的时间中，处理器150读取数据的动作处于闲置状态。其次，处理器150读取第一缓冲存储区120中的数据以8位为单位(对JPEG而言)，因此，虽然处理器150具有32位的数据总线可一次处理32位的数据，但在读取JPEG数据时却只用8位读取(也就是只读取一位元的数据)，因而没有发挥32位处理器150的最大效能。

鉴于以上所述的影像数据读取的缺点，实有需要持续发展新的改良装置、系统与方法以克服先前技术中的各项缺陷。所以，如何利用处理器读取数据时的延迟时间、如何提供多笔数据一次读取以及如何提高处理器读取数据的效能等，是此技术领域必然会遭遇的问题，也是本发明所要解决的问题。

发明内容

鉴于上述的发明背景中，已知技术中的影像数据读取会有读取数据时间延迟的闲置以及处理器读取数据的效能受限制等问题。本发明的目的在于提供一种输出多位元影像数据的控制装置、系统与方法，藉此改进现有技术中的诸项缺点。

本发明的目的之一为，提供一种控制装置、系统与方法，于处理器延迟读取数据的时钟中，将影像数据写入若干暂存器中以提供处理器读取。

本发明的另一目的为，提供一种增加处理器读取数据效能的控制装置、系统与方法，通过储存多位元的影像数据，使得处理器于一次的读取动作中能读取多位元的数据，藉此充分利用其总线的位数。

本发明的再一目的为，提供一种处理不同压缩格式的影像数据的控制装置、系统与方法，使其可应用于以JPEG与MPEG 2格式的影像数据的译码输出。

根据以上所述的目的，本发明提供一种控制装置、系统与方法，提供一处理器接收多位元影像数据。利用若干存储单元，每一存储单元依序接受一写入允许控制信号后，接收与储存多位影像数据。当反离散余弦转换单元通知处理器读取数据时，处理器通过本身的多位元数据总线，同时接收每一存储单元所输出的多位影像数据。其中允许所有存储单元的一允许历程少于处理器的一延迟读取时钟，如此可减少影像译码系统闲置与缩短读取影像数据的时间。

附图说明

图1一般具有双缓冲器的解压缩影像数据的系统示意图；

图2根据本发明的一解压缩影像数据实施例的系统示意图；

图3A与图3B本发明的一控制电路的二种架构示意图；以及

图4本发明的译码系统实施例的流程示意图。

主要部分的代表符号：

110、210  反离散余弦转换单元

120、220  第一缓冲存储区

130、230  第二缓冲存储区

140、240  多路复用器

150、250  处理器

260  控制电路

2602、2604、2606、2608  暂存器

2603  多路复用器

22a、22b、23  输入影像数据

24a、24b、24c、24d  写入允许控制信号

25a、25b、25c、25d  控制信号产生单元

26a、26b、26c、26d、26e  输出影像数据

410～440  本发明一实施例的处理步骤

具体实施方式

本发明的一些实施例会详细描述如下。然而，除了详细描述外，本发明还可以广泛地在其它的实施例施行，且本发明的范围不受限定，其以之后的专利范围为准。

并且，为提供更清楚的描述及更容易理解本发明，附图内各部分并没有依照其相对尺寸绘图，某些尺寸与其它相关尺度的比例已经被夸张；不相关的细节部分也未完全绘出，以求附图的简洁。

请参照图2，其为根据本发明的一解压缩影像数据实施例的部分系统示意图。反离散余弦转换单元210连接至复数个缓冲存储区(例如：第一缓冲存储区220与第二缓冲存储区230)，用以接收影像数据、写入数据至缓冲存储区与传送一信号给处理器250。复数个缓冲存储区经由多路复用器240连接至控制电路260，再由控制电路260连接至处理器250。于本发明的一实施例中，第一缓冲存储区220与第二缓冲存储区230可为一般存储器元件，例如随机存取存储器(RandomAccess Memory；RAM)等。其次，处理器250可为一般具有32位总线、输入/输出存取功能的处理器，然而不限于此，并且位数越大时，本发明的优点越明显。而处理器250于接收信号准备读取数据至真正读取数据的过程中，存在若干时钟的延迟(这是硬件装置性能上的现象而不是本发明特别要造成的延迟)，于此实施例中，处理器250存在6～7个系统时钟的延迟，不限于此，并且处理器250的延迟时钟越多，本发明的优点便越明显。

本实施例的控制电路260，接收第一缓冲存储区220与第二缓冲存储区230的数据，并提供影像数据给处理器250，即处理器250并不直接读取与反离散余弦转换单元210连接的缓冲存储区内的影像数据。也就是说，在处理器250读取延迟的闲置状态时，第一缓冲存储区220或者是第二缓冲存储区230会先将数笔影像数据经由多路复用器240传送给控制电路260，而当处理器250真正要读取数据时，则直接从控制电路260将上述的数笔影像数据读走，藉此增加处理器250数据读取的宽度以提升其数据读取的效能，例如：数据读取的宽度可由1位元增加成为2位元或4位元。其中，将影像数据传送给控制电路260的时间须小于处理器250的读取延迟时间。

而影像数据应该从第一缓冲存储区220或者是第二缓冲存储区230传送给控制电路260，由多路复用器240所控制。也就是说，当第一缓冲存储区220所存的数据正在等待处理器250前来读取时，则多路复用器240提供数据路径(data path)以供第一缓冲存储区220将数据传送给控制电路260；在此同时，反离散余弦转换单元210则将所接收处理后的影像数据写入第二缓冲存储区230储存。同理，当第二缓冲存储区230所存的数据正在等待处理器250前来读取时，则多路复用器240提供数据路径以供第二缓冲存储区230将数据传送给控制电路260；在此同时，反离散余弦转换单元210则将所接收处理后的影像数据写入第一缓冲存储区220储存。

请参照图3A，其为本发明的一控制电路的架构示意图。控制电路260包含输入选择单元(unit of input selection)与若干存储单元(memory unit)。于一实施例中，利用一输入选择单元，例如多路复用器240(multiplexer)，接收复数个影像数据输入22a与22b，并择一输出数据23储存至存储单元。其中影像数据输入22a源自第一缓冲存储区，而影像数据输入22b则源自第二缓冲存储区。要说明的是，本发明的控制电路并不限于以多路复用器做为输入选择单元，亦可利用适当设计的逻辑门电路来取代多路复用器。而存储单元，例如暂存器2602、2604、2606与2608(register)，其各自接收由相对应的多数控制信号单元(25a-25d)所产生的写入允许控制信号24a、24b、24c与24d(writing enable signal)后，接收由多路复用器240所输出的数据23，进而各自输出处理器所需的数据26a、26b、26e、26c与26d(可以是都输出到一处理器)。要说明的是，允许控制信号24a、24b、24c与24d以时钟依序使暂存器2602、2604、2606与2608写入允许；而且控制信号单元(25a-25d)可以是位于控制单元260内部，也可以是位于控制单元260外部。于此实施例中，允许全部暂存器所累积的时钟历程，以不多于处理器的读取延迟的时钟为原则。于此实施例中，每个允许控制信号以1个时钟允许每个暂存器，累积的时钟历程为4个时钟，不超过处理器的6～7个延迟时钟。并且，于使此实施例中，还可以再具有复数个位元的一数据总线(未显示于附图中)，用以接收与传输所有存储单元(如附图中的暂存器2602、2604、2606与2608)所输出的数据。

再者，本发明的译码系统适用于不同压缩格式的影像，例如动态影像压缩标准2(Motion Picture Experts Group 2，MPEG 2)与静态影像压缩(JPEG)，但不同压缩格式的影像数据的处理位数往往并不相同(特别是其写入允许信号write enable signal的位数往往并不相同)，例如MPEG 2为9位的数据，而JPEG为8位的数据。因此，如图3B所示，本发明的控制电路中，还可以再包含多路复用器2603对于不同位数的位作选择，用以输出一数据26e(亦即当应用本发明的产品不需要处理不同位数的数据时，便不需要使用多路复用器2603，只需如图3A所示般)。多路复用器2603所连接的暂存器2602与2604，其与多路复用器240连接的脚位数即不相同，于一较佳实施例中，暂存器2602与多路复用器240连接的脚位数为9，而暂存器2604与多路复用器240连接的脚位数为8，此外，暂存器2606与2608与多路复用器240连接的脚位数亦为8。再者，暂存器2602有两个不同位数的数据输出，包含输出8个位数的数据26a及输出最高或最低的一个位至多路复用器2603。而暂存器2604则包含输出7个位数的数据26b及输出第一位至多路复用器2603。当本发明的译码系统应用于一MPEG 2的影像输入时，多路复用器2603选择来自暂存器2602的数据，输出1位的数据26e，并与8位数据26a组成一9位的数据以供动态补偿(motioncompensation)之用。另一方面，当本发明的译码系统应用于一JPEG的影像输入时，多路复用器2603选择来自暂存器2604的数据，输出1位的数据26e，并与7位数据26b组成一8位的数据。换言之，多路复用器2603会随着输入影像的格式不同，输出不同的数据26e，藉以使得接收控制电路260的输出的处理器250可以选择要接收来自暂存器2602或暂存器2604的数据。在此，其它未连接至多路复用器2603的暂存器2606与2608所输出的则为8个位数的数据26c与26d。

根据上述，处理器接收的数据的总位数为32位，与处理器的数据总线的位数相同。本发明的复数个暂存器的输出的位数总合与处理器的数据总线的位数尽可能相同，如此使得处理器于一次的读取动作中，即可同时接收与其总线的位数相等的数据，读取多位元(字节)(byte)的影像数据，充分利用其总线的位数，发挥其总线的最大效能。要说明的是，本发明的控制电路，不限于输入处理器的数据总合为32位，亦不限于时钟历程总合为4个时钟，只要数据总合不超过或接近处理器的数据总线的位数，使得处理器可读取多位元的数据，而时钟历程总合不超过处理器的延迟读取时钟，皆属于本发明范围。

图4为本发明的译码系统实施例的部分流程示意图。一般影像数据经过霍夫曼译码器与反量化器后，送入反离散余弦转换单元处理，经反离散余弦转换单元将影像数据填满至少一缓冲存储区内(步骤410)。当反离散余弦转换单元将数据写满任一缓冲存储区后，会发出一读取信号通知处理器读取数据(步骤420)。上述处理器具有“m”个位的数据总线，且接收读取信号到执行读取动作之间有一延迟读取时钟“n”。于发出读取信号的同时，缓冲存储区内的数据依序写入复数个暂存器中(步骤430)。其中数据写入复数个暂存器的时钟历程总合小于(或不大于)延迟读取时钟“n”。之后处理器于一次的读取动作中将复数个暂存器中的数据读出(步骤440)，其中处理器读出的数据位数总合大致与“m”相等(或不小于m)。

因此，本发明的控制电路应用于一具有双缓冲存储区的译码系统，反离散余弦转换单元将影像数据写入缓冲存储区内的动作，不因处理器的动作而有所闲置。再者，本发明的控制电路具有若干暂存器，可于处理器的延迟读取时钟内接收数据，使译码系统的闲置时间缩短。再者，暂存器的总输出位与处理器的数据总线的位数相近，使得处理器的数据总线发挥最大的功效。

以上所述仅为本发明的较佳实施例而已，并非用以限定本发明的申请专利范围；凡其它为脱离本发明所揭示的精神下所完成的等效改变或修饰，均应包含在下述的申请专利范围。

Claims (10)

1.一种输出多位元影像数据的控制装置，其特征在于，包含：

复数个存储单元，每一该存储单元接收与储存复数个位影像数据，其中该复数个存储单元同时输出对应的该复数个位影像数据，且该复数个存储单元对应的该复数个位影像数据的总合为复数个位元的影像数据；及

复数个控制信号单元，用以产生复数个写入允许控制信号，该些写入允许控制信号一对一地对应到该些存储单元，其中该复数个写入允许控制信号控制该复数个存储单元依序储存对应的该复数个位影像数据。

2.如权利要求1所述的输出多位元影像数据的控制装置，其特征在于，至少二该存储单元连接至一多路复用器，且连接至该多路复用器的任一该存储单元所输出的该复数个位影像数据，选自下列的一：一第一位数的影像数据与一第二位数的位影像数据，其中该第一位数不等于该第二位数，且该第一位数的位影像数据不多于1位元影像数据。

3.如权利要求2所述的输出多位元影像数据的控制装置，其特征在于，任一个连接至该多路复用器的该存储单元所接收与储存的该位影像数据的位数皆不同于其它连接至该多路复用器的该存储单元所接收与储存的该些位影像数据的位数，且连接至该多路复用器的该些存储单元中，只有某一者所输出的部分该位影像数据会被整合至该复数个位元的影像数据。

4.一种输出多位元影像数据的控制系统，其特征在于，包含：

一反离散余弦转换单元，用以处理复数笔影像数据；

复数个缓冲存储区，用以接收经该反离散余弦转换单元处理过的该复数笔影像数据；

一多路复用器，连接至该复数个缓冲存储区；

一控制电路，连接至该多路复用器，用以通过该多路复用器将这些影像数据自该些缓冲存储区转移至该控制电路；以及

一处理器，连接至该控制电路，用以将同时自该控制电路取得该些影像数据。

5.如权利要求4所述的输出多位元影像数据的控制系统，其特征在于，在该处理器读取延迟的闲置状态时，该些缓冲存储区会先将复数笔影像数据经由该多路复用器传送给该控制电路，而当该处理器真正要读取数据时，则直接从该控制电路将该些影像数据读走。

6.如权利要求4所述的输出多位元影像数据的控制系统，其特征在于，该多路复用器控制该些影像数据在该些缓冲存储区与该控制电路间的传输，使得同一时间中，只有一该缓冲存储区将数据传送给该控制电路，而其它该些缓冲存储区将接收经该离散余弦转换单元处理后的该些影像数据。

7.如权利要求4所述的输出多位元影像数据的控制系统，其特征在于，当任一该缓冲存储区被填满，该控制电路会将被填满的该缓冲存储区的数据转移至该控制电路，使得该缓冲存储区仍可以再接收来自该反离散余弦转换单元的数据。

8.一种输出多位元影像数据的方法，其特征在于，包含：

依序接收复数个写入允许控制信号，并在接收到任一该写入允许控制信号时，便接收储存至少一位影像数据到至少一存储单元；和

同时输出该复数个位影像数据。

9.如权利要求8所述的输出多位元影像数据的方法，其特征在于，其中该同时输出步骤通过具有复数个位元的一数据总线输出，并由一处理器读取该复数个位影像数据，该处理器具有一延迟读取时钟，该延迟读取时钟多于该依序允许步骤所花费的一允许历程。

10.如权利要求8所述的输出多位元影像数据的方法，其特征在于，更包含先使用复数个缓冲存储区来接收该些位影像数据，并在某该缓冲存储区被填满时，依序产生写入允许控制信号，以将该些位影像数据自该些缓冲存储区转移至复数个存储单元。

Images