CN100527071C - 以Booth算法为基础的乘法运算方法与乘法装置 - Google Patents

以Booth算法为基础的乘法运算方法与乘法装置 Download PDF

Info

Publication number
CN100527071C
CN100527071C CNB2004100343050A CN200410034305A CN100527071C CN 100527071 C CN100527071 C CN 100527071C CN B2004100343050 A CNB2004100343050 A CN B2004100343050A CN 200410034305 A CN200410034305 A CN 200410034305A CN 100527071 C CN100527071 C CN 100527071C
Authority
CN
China
Prior art keywords
multiplier
product
value
index
booth algorithm
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
CNB2004100343050A
Other languages
English (en)
Other versions
CN1591319A (zh
Inventor
叶丁坤
蔡政铭
王瑞麟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Via Technologies Inc
Original Assignee
Via Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Via Technologies Inc filed Critical Via Technologies Inc
Publication of CN1591319A publication Critical patent/CN1591319A/zh
Application granted granted Critical
Publication of CN100527071C publication Critical patent/CN100527071C/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/42—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation
    • H04N19/423—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation characterised by memory arrangements
    • H04N19/426—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation characterised by memory arrangements using memory downsizing methods
    • H04N19/427—Display on the fly, e.g. simultaneous writing to and reading from decoding memory

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Compression Or Coding Systems Of Tv Signals (AREA)
  • Complex Calculations (AREA)
  • Image Processing (AREA)
  • Compression Of Band Width Or Redundancy In Fax (AREA)
  • Closed-Circuit Television Systems (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)
  • Feedback Control In General (AREA)

Abstract

本发明涉及一种以Booth算法为基础的乘法装置与运算方法，依据一乘数索引挑选一组乘数系数组，此乘数系数组是由已知的复数组乘数系数中所挑选出来，每一组乘数系数中各包含以Booth算法由一已知乘数所转换出的多个乘数系数，再依据所挑选出的乘数系数组与一被乘数以Booth算法来产生复数个部分乘积，最后将该复数个部分乘积相加以产生一输出值。

Description

以Booth算法为基础的乘法运算方法与乘法装置
技术领域
本发明涉及一种乘法的装置与其运算方法，特别是以Booth算法为基础的乘法的装置与运算方法。
背景技术
离散余弦转换(Discrete cosine Transform；DCT)与反离散余弦转换(Inverse Discrete cosine Transform；IDCT)分别被用于处理数据的压缩与解压缩上，其中一种有名的离散余弦转换(DCT)与反离散余弦转换(IDCT)技术是以Lee的算法(Lee’s algorithm)为基础的快速傅利叶转换(Fast Fourier Transform；FFT)。图1A以Lee的算法应用于交错互换(shuttle exchange)电路实作的简单示意图，其中离散余弦转换共分成第一阶段运算、第二阶段运算、第三阶段运算与第四阶段运算等四阶段运算，将8个平行输入的数据数值X0，X1，...，X7经离散余弦变换后产生平行输出的数据数值Y0，Y1，...，Y7。在图1A中共分为两个区块：离散余弦转换交换处理器1与后处理器2。离算余弦转换交换处理器1由12个相似的处理单元3所构成，此处理单元以蝴蝶电路(butterfly circuits)的架构来设计，其后再连接以五个加法单元4与一个定点系数乘法单元5(fixed-coefficient multiplication unit)所构成的后处理器2。每一个处理单元3包含一个加法器31、一个减法器32与一个定点系数乘法器5，在各处理单元3的定点系数乘法器中，有4个以符号A表示，2个以符号B表示，2个以符号C表示，另外以符号D、E、F与G来表示的各有一个。这些以符号A、B、C、D、E、F与G来表示的定点系数乘法器其输入的系数值分别为
Figure C200410034305D00042
Figure C200410034305D00043
Figure C200410034305D00044
Figure C200410034305D00045
Figure C200410034305D00046
与
Figure C200410034305D00047
如果在设计上不考虑个别的加法单元、减法单元与乘法单元，图1A不需采用任何控制装置，这种的不用控制装置的离散余弦转换数据流相依(DCT data-flow dependence)设计可直接设计成为一个数据流架构(data-flow architecture)。
相对于图1A，图1B为以Lee的算法实作于反离散余弦转换电路的简单示意图，其中反离散余弦转换共分成第一阶段运算、第二阶段运算、第三阶段运算与第四阶段运算等四阶段运算，将8个平行输入的数据数值z0，z1，...，z7经离散余弦变换后产生平行输出的数据数值x0，x1，...，x7。在图1B中共分为两个区块：反离散余弦转换交换处理器7与前处理器6。反离算余弦转换交换处理器7由12个相似的处理单元8所构成，这些处理单元以蝴蝶电路架构所设计，其连接于以五个加法单元9与一个定点系数乘法单元10(fixed-coefficient multiplication unit)所构成的前处理器6之后。每一个处理单元8包含一个加法器81、一个减法器82与一个定点系数乘法器，在各处理单元8的定点系数乘法器中，有4个以符号A表示，2个以符号B表示，2个以符号C表示，另外以符号D、E与G来表示的各有一个。这些以符号A、B、C、D、E、F与G来表示的定点系数乘法器其输入的系数值皆与图1A相同。另一种有名的离散余弦转换/反离散余弦转换上的算法为Chen算法，在离散余弦转换/反离散余弦转换上有关于Lee算法与Chen算法的相关细节可参照美国专利US5,452,466、US5,841,682与US6,317,676。
在一般运算中，乘法相较于加法，无论在空间与时间上需要数倍以上的成本，特别是实现乘法所需要的硬件电路成本比实现加法所需要的硬件电路成本高很多。根据上述，可知在离散余弦转换与反离散余弦转换需花费大部分的成本在乘法运算上，因此许多乘法器的改良被普遍地应用在离散余弦转换与反离散余弦转换上。其中一种有名的乘法器是以Booth算法为基础，其细节可参考美国专利US5,485,413d。如图2A所示，在Booth算法中，首先如步骤220所示，将乘数依Booth算法转换成一组包含多个乘数系数的乘数系数组。接下来，如步骤240所示，再依据所挑选出的乘数系数组与一被乘数以Booth算法来产生复数个部分乘积。最后如步骤260所示，相加各部分乘积以产生被乘数与乘数相乘的乘积。因此上述的乘法方法可被设计一乘法器，如图2B所示，由一系数产生装置22将乘数211转换成一组乘数系数组221，此乘数系数组221包含多个乘数系数222。接下来，再由部分乘积产生装置24依据这些乘数系数222与被乘数212来产生数个部分乘积242，最后再由加法装置26将各部分乘积242相加以得出被乘数212与乘数211相乘的乘积262。此乘数系数的数目比乘数的位元总数还少，因此依据乘数系数所产生的部分乘积的数量比依据乘数的各位元所产生的部分乘积少上许多，使得在空间上与效能上的成本都能大量节省。
上述的离散余弦转换与反离散余弦转的乘法运算约有7种，但都具有多个构成单元，也相对应到多个计算步骤与总类。因此如果能将用于离散余弦转换与反离散余弦转的乘法运算进一步简化，将可以节省许多成本。
发明内容
本发明的目的在于克服现有技术的不足与缺陷，提出一种以Booth算法为基础的乘法运算方法与装置，用以减少乘数系数以简化乘法运算。
为达上述目的，本发明提出一种乘法运算方法，包含：挑选一组乘数系数组(multiplication coefficient sets)，该乘数系数组依据一乘数索引于一系数产生单元中的复数组系数中挑选出来，该乘数系数组包含复数个系数，依据该乘数索引(multiplication index)所相应的一已知乘数值以Booth算法所产生；产生复数个部分乘积，该些部分乘积由一部分乘积产生单元依据该乘数系数组与一被乘数以Booth算法计算所产生；以及将该复数个部分乘积相加以产生一输出值。
本发明也提出一种乘法装置，包含：一系数产生单元，依据一乘数索引于复数组系数中挑选出一组系数作为一乘数系数组，该乘数系数组包含复数个依据该乘数索引所相应的一已知乘数值以Booth算法所产生的系数；一部分乘积产生单元，依据该些乘数系数组与一被乘数以Booth算法计算出复数个部分乘积；以及一加法单元，用以相加该复数个部分乘积以产生一输出值。
附图说明
图1A与图1B为现有技术的装置示意图；
图2A、图2B分别为现有技术中Booth算法的流程示意图与功能方块示意图。
图3为本发明的一具体实施例的流程示意图；
图4为本发明的另一具体实施例的功能方块示意图。
图中符号说明
211        乘数
212        被乘数
22         系数产生单元
221        乘数系数组
222        乘数系数
24         部分乘积产生单元
242        部分乘积
2421       高位元组
2422       低位元组
26         加法单元
262        乘积
41         乘数索引
42         系数产生单元
46         加法单元
461        高位元乘积
462        低位元乘积
4621       进位值
463        输出值
具体实施方式
本发明一些实施例详细描述如下。然而，除了详细描述外，本发明还可以广泛地在其它的实施例施行，且本发明的范围不受限定，其以权利要求书的范围为准。
再者，为提供更清楚的描述及更易理解本发明，附图内各部分并没有依照其相对尺寸绘图，某些尺寸与其它相关尺度相比已经被夸张；不相关的细节部分也未完全绘出，以求图标的简洁。
在Booth算法的乘法运算中，其主要的特征是将乘数(multiplicator)转换为复数个系数作为乘数系数，再依据这些乘数系数产生复数个部分乘积(part of product)，最后相加(summing)所有部分乘积以得出完成运算的乘积。因此，本发明以Booth算法的运算特征来做乘法的改良，其是基于在某些特定应用环境中，乘数的各种可能的数值都为已知时(即只有固定的一些可能乘数值)，可以先将乘数的每一种可能的数值指定至一相应的乘数索引值，并且事先依乘数的每一种可能的数值来计算出一组相应的乘数系数。因此，依此乘数索引值便能直接得出相应的一组乘数系数，而不需如现有技术需在得知乘数后再进行系数转换，故可节省系数转换的成本，同时也增进了运算的效能。此外，因为乘数的各种可能的数值都为已知，故乘数索引可以较少的位元
Figure C200410034305D0008131429QIETU
表示，例如，原本乘数以二进制(binary)表示时，共有16个位元，其可能的数值共有216种，然而实施上所会使用的已知数值仅有8种，便可以用3个位元来表示所有可能的乘数。
另外，在乘积的输出上，有时并不一定需要将完整乘积输出，而仅需要将部分的位元输出即可。例如，乘数或被乘数具有小数时，输出值可以是以乘积取至小数点后几位元，其余小数部分皆舍去。另外，也可能乘积仅需要将小数点前几位元输出即可，例如乘积所能表示的值可达到40位元，然而所有可能的乘积最多仅需23个位元就能表示，因此输出23个位元即可。
此外，如上述，若乘积的输出仅为其中的部分位元组，可以将部分乘积中相对于输出的位元组及其它更高位的位元作为一高位元组，其余较低的位元作为一低位元组，分别将所有部分乘积中高位元组与低位元组各自相加，用以分别得出高位元乘积与低位元乘积，其中低位元乘积中包含一进位值，此进位值由低位元乘积中相对原低位元组以外的其它位元所组成，用以进位来与高位元乘积相加，据此，便可以用高位元乘积与进位值的总合中的部分位元组作为乘积的输出值。因此在低位元组的相加过程中，除了进位值外，低位元乘积中的其它位元皆不需要保留，可节省成本。
本发明可适用于整数、浮点数(floating point value)、定点数(fixedpoint value)或者其它数值型态(type)，并也适用于各种不同的数值表示方式，如2进制、4进制、10进制、16进制等，数值型态与数值表示方式在本发明并不受限制。
此外，乘数系数组的挑选方式可以是依据系数索引从一查表(lookup table)中来挑选，此查表中记录着各种乘数索引与相应的乘数系数的相应关系，此查表的实施方式可以储存在存储器中、能保持状态的电路或其它储存媒体中，通过乘数索引作为地址索引或控制信号，以输出相应的一组乘数系数，更可以直接以逻辑电路(logical circuit)所达成。在此对查表的举例说明是为了让乘数系数的挑选方式能够更容易了解，并非用于限制本发明的实施方式，本发明对由乘数索引挑选出乘数系数组的实施方式并不加以限制。
综合上述，本发明的一具体实施例是一种Booth算法的乘法运算方法，如图3所示。首先，步骤320依据一乘数索引挑选一组乘数系数组，此乘数系数组由已知的复数组乘数系数中所挑选出来。每一组乘数系数中各包含以Booth算法所转换出的多个乘数系数。也就是说，所有可能的乘数值都为已知，各由一个乘数索引所相应，并且以Booth算法转换出相应的一组乘数系数，也因此每一乘数索引也与一组乘数系数相应。此外，不同的乘数值所转换出的一组乘数系数有可能相同，也因此不同的乘数索引也有可能与相同的一组乘数系数相应。
然后，如步骤340所示，依据所挑选出的乘数系数组与一被乘数以Booth算法来产生复数个部分乘积，也就是依序将被乘数与乘数系数组的每一个乘数系数相乘，以产生多个部分乘积。
接下来，如步骤360所示，相加各部分乘积以产生一输出值。此输出值可以是经所有部分乘积相加所得的乘数与被乘数相乘的乘积，也可以是现有所述以乘积的部分位元的组合来产生。本实施例的其它细节已于上述的说明中详述，在此不再赘述。
本发明的另一较佳实施例是一种Booth算法的乘法装置，如图4所示，包含一系数产生单元42、一部分乘积产生单元24与一加法单元46。系数产生单元42依据一乘数索引41从已知的复数组乘数系数222中挑选出一组作为乘数系数组221，每一组乘数系数中各包含以Booth算法由一已知乘数221所转换出的多个乘数系数222。接下来，再由部分乘积产生单元24依据乘数系数组221与一被乘数212以Booth算法进行计算，以计算出多个部分乘积242。最后，再经由加法单元46将各部分乘积242相加以产生一输出值463。其中输出值463的产生方式可以是依先前所述，将部分乘积242分为高位元组2421与低位元组2422，再由加法单元46分别将各部分乘积242的高位元组2421与低位元组2422各自相加，来分别产生高位元乘积441与低位元乘积442，然后依据高位元乘积441与低位元乘积442来产生输出值443。其中低位元乘积442中包含上述的进位值4421，输出值443更可以依先前所述，由高位元乘积441与进位值4421的总和来产生。本实施例的其它细节已于上述的说明中详述，在此不再赘述。
据此，本发明的再一具体实施例可以是将上述的Booth算法的乘法装置应用于离散余弦转换/反离散余弦转换上，例如作为Lee算法中的定点系数乘法器，其中的乘法运算以定点系数作为乘数，这些乘数为余弦函数值、或正弦函数值，例如乘数可能为
Figure C200410034305D00111
Figure C200410034305D00113
Figure C200410034305D00114
Figure C200410034305D00115
Figure C200410034305D00116
与等等。此外，本具体实施例亦可作为Chen算法中的定点系数乘法器，并且更可将上述的离散余弦转换/反离散余弦转换应用于数字影音播放软件或设备上，如VCD播放器、DVD播放器、HDTV或其它相关软件或设备。本实施例的其它细节已于上述的说明中详述，在此不再赘述。
以上所述仅为本发明的较佳实施例，并非用以限定本发明的保护权利；同时以上的描述，对于本技术领域的专门人士应可明了及实施，因此其它未脱离本发明所揭示的精神下所完成的等效改变或修饰，均应包含在权利要求书的范围中。

Claims (6)

1.一种Booth算法的乘法装置，其特征在于，包含：
一系数产生单元，依据一乘数索引于复数组系数中挑选出一组系数作为一乘数系数组，该乘数系数组包含复数个依据该乘数索引所相应的一已知乘数值以Booth算法所产生的系数；
一部分乘积产生单元，依据该些乘数系数组与一被乘数以Booth算法计算出复数个部分乘积；以及
一加法单元，用以相加该复数个部分乘积以产生一输出值。
2.如权利要求1所述的Booth算法的乘法装置，更包含一索引对照表，其中该乘数系数的挑选是以该乘数索引参照该索引对照表后得出，该索引对照表记录多个可能的乘数索引与多个可能的乘数系数组的对应关系。
3.如权利要求1所述的Booth算法的乘法装置，其中，上述复数个部分乘积相加的总值是该乘数索引值所相应的该已知乘数值与该被乘数的一乘积。
4.如权利要求1所述的Booth算法的乘法装置，其中，上述的部分乘积是二进制值，包含一高位元组与一低位元组，该加法单元是将所有该部分乘积的该高位元组相加产生一高位元乘积，并且将所有该部分乘积的该低位元组相加得出总和中该低位元组的一进位值后，以该高位元乘积与该进位值相加后产生该输出值，其中该输出值是该高位元乘积与该进位值的总和中的部分位元的组合。
5.如权利要求1所述的Booth算法的乘法装置，其是应用于离散余弦转换/反离散余弦转换，且该乘数索引为一余弦函数值。
6.如权利要求5所述的Booth算法的乘法装置，其中，上述的余弦函数值选自下列之一：
Figure C200410034305C00031
Figure C200410034305C00032
Figure C200410034305C00033
Figure C200410034305C00035
Figure C200410034305C00036
与
Figure C200410034305C00037
CNB2004100343050A 2003-12-03 2004-04-09 以Booth算法为基础的乘法运算方法与乘法装置 Expired - Lifetime CN100527071C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US52629403P 2003-12-03 2003-12-03
US60/526,294 2003-12-03

Publications (2)

Publication Number Publication Date
CN1591319A CN1591319A (zh) 2005-03-09
CN100527071C true CN100527071C (zh) 2009-08-12

Family

ID=34375610

Family Applications (7)

Application Number Title Priority Date Filing Date
CNB2004100343050A Expired - Lifetime CN100527071C (zh) 2003-12-03 2004-04-09 以Booth算法为基础的乘法运算方法与乘法装置
CNA2004100384879A Pending CN1595994A (zh) 2003-12-03 2004-04-29 共享动态影像压缩的缓冲器的方法及装置
CNA2004100384864A Pending CN1598876A (zh) 2003-12-03 2004-04-29 输出多位元影像数据的控制装置、系统与方法
CNB2007101019490A Expired - Lifetime CN100539699C (zh) 2003-12-03 2004-04-29 输出多位元影像数据的控制系统
CNB2004100473497A Expired - Lifetime CN1282368C (zh) 2003-12-03 2004-06-01 共用反离散余弦变换的装置与方法
CNB2004100979526A Active CN100531393C (zh) 2003-12-03 2004-12-02 以管线架构应用于离散余弦变换与反离散余弦变换的方法
CNB200410097955XA Active CN1305313C (zh) 2003-12-03 2004-12-02 以管线架构应用于离散余弦变换与反离散余弦变换的系统

Family Applications After (6)

Application Number Title Priority Date Filing Date
CNA2004100384879A Pending CN1595994A (zh) 2003-12-03 2004-04-29 共享动态影像压缩的缓冲器的方法及装置
CNA2004100384864A Pending CN1598876A (zh) 2003-12-03 2004-04-29 输出多位元影像数据的控制装置、系统与方法
CNB2007101019490A Expired - Lifetime CN100539699C (zh) 2003-12-03 2004-04-29 输出多位元影像数据的控制系统
CNB2004100473497A Expired - Lifetime CN1282368C (zh) 2003-12-03 2004-06-01 共用反离散余弦变换的装置与方法
CNB2004100979526A Active CN100531393C (zh) 2003-12-03 2004-12-02 以管线架构应用于离散余弦变换与反离散余弦变换的方法
CNB200410097955XA Active CN1305313C (zh) 2003-12-03 2004-12-02 以管线架构应用于离散余弦变换与反离散余弦变换的系统

Country Status (3)

Country Link
US (6) US20050125480A1 (zh)
CN (7) CN100527071C (zh)
TW (5) TWI289992B (zh)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI245548B (en) * 2004-10-20 2005-12-11 Inst Information Industry Method and device for video decoding
US8599841B1 (en) 2006-03-28 2013-12-03 Nvidia Corporation Multi-format bitstream decoding engine
US8593469B2 (en) 2006-03-29 2013-11-26 Nvidia Corporation Method and circuit for efficient caching of reference video data
TW200816787A (en) * 2006-09-25 2008-04-01 Sunplus Technology Co Ltd Method and system of image decoding and image recoding
CN101246468B (zh) * 2007-02-13 2010-05-19 扬智科技股份有限公司 修改型离散余弦反转换方法
CN101064515B (zh) * 2007-04-18 2011-05-11 威盛电子股份有限公司 可增进译码效能的方法
US8477852B2 (en) * 2007-06-20 2013-07-02 Nvidia Corporation Uniform video decoding and display
CN100588254C (zh) * 2007-06-28 2010-02-03 威盛电子股份有限公司 逆离散余弦变换电路
US8502709B2 (en) 2007-09-17 2013-08-06 Nvidia Corporation Decoding variable length codes in media applications
JP4988627B2 (ja) * 2008-03-05 2012-08-01 ルネサスエレクトロニクス株式会社 フィルタ演算器及び動き補償装置
US9110849B2 (en) 2009-04-15 2015-08-18 Qualcomm Incorporated Computing even-sized discrete cosine transforms
US9117060B2 (en) * 2009-05-07 2015-08-25 Cadence Design Systems, Inc. System and method for preventing proper execution of an application program in an unauthorized processor
US9069713B2 (en) 2009-06-05 2015-06-30 Qualcomm Incorporated 4X4 transform for media coding
US9081733B2 (en) 2009-06-24 2015-07-14 Qualcomm Incorporated 16-point transform for media data coding
US9118898B2 (en) 2009-06-24 2015-08-25 Qualcomm Incorporated 8-point transform for media data coding
US9075757B2 (en) 2009-06-24 2015-07-07 Qualcomm Incorporated 16-point transform for media data coding
US9824066B2 (en) 2011-01-10 2017-11-21 Qualcomm Incorporated 32-point transform for media data coding
WO2015086730A1 (en) 2013-12-13 2015-06-18 Sanofi Non-acylated exendin-4 peptide analogues
KR102459917B1 (ko) * 2015-02-23 2022-10-27 삼성전자주식회사 이미지 신호 프로세서와 이를 포함하는 장치들
CN105868554B (zh) * 2016-03-28 2018-03-27 朱洲森 一种基于大数据复杂运算的接力计算方法
KR20220077738A (ko) * 2020-12-02 2022-06-09 삼성전자주식회사 상수 승산을 위한 집적 회로 및 이를 포함하는 장치

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69131808T2 (de) * 1990-07-31 2000-03-16 Fujitsu Ltd Verfahren und Gerät zur Bilddatenverarbeitung
US5842033A (en) * 1992-06-30 1998-11-24 Discovision Associates Padding apparatus for passing an arbitrary number of bits through a buffer in a pipeline system
US7095783B1 (en) * 1992-06-30 2006-08-22 Discovision Associates Multistandard video decoder and decompression system for processing encoded bit streams including start codes and methods relating thereto
JP3546437B2 (ja) * 1993-03-31 2004-07-28 ソニー株式会社 適応形ビデオ信号演算処理装置
US5452466A (en) * 1993-05-11 1995-09-19 Teknekron Communications Systems, Inc. Method and apparatus for preforming DCT and IDCT transforms on data signals with a preprocessor, a post-processor, and a controllable shuffle-exchange unit connected between the pre-processor and post-processor
JPH0793134A (ja) * 1993-09-24 1995-04-07 Nec Corp 乗算器
US5509129A (en) * 1993-11-30 1996-04-16 Guttag; Karl M. Long instruction word controlling plural independent processor operations
JPH07200539A (ja) * 1993-12-28 1995-08-04 Matsushita Electric Ind Co Ltd 二次元ｄｃｔ演算装置
JPH08152994A (ja) * 1994-11-29 1996-06-11 Mitsubishi Electric Corp 乗算器及びディジタルフィルタ
JP3474663B2 (ja) * 1995-02-24 2003-12-08 三菱電機株式会社 乗算回路
KR100212268B1 (ko) * 1995-12-13 1999-08-02 윤종용 리의 알고리즘을 이용한 이산 코사인 역변환 시스템
US5854757A (en) * 1996-05-07 1998-12-29 Lsi Logic Corporation Super-compact hardware architecture for IDCT computation
US6026217A (en) * 1996-06-21 2000-02-15 Digital Equipment Corporation Method and apparatus for eliminating the transpose buffer during a decomposed forward or inverse 2-dimensional discrete cosine transform through operand decomposition storage and retrieval
US6144771A (en) * 1996-06-28 2000-11-07 Competitive Technologies Of Pa, Inc. Method and apparatus for encoding and decoding images
JPH1079940A (ja) * 1996-09-05 1998-03-24 Mitsubishi Electric Corp 画像符号化装置
US6128340A (en) * 1997-03-14 2000-10-03 Sony Corporation Decoder system with 2.53 frame display buffer
TW364269B (en) 1998-01-02 1999-07-11 Winbond Electronic Corp Discreet cosine transform/inverse discreet cosine transform circuit
WO1999039303A1 (en) * 1998-02-02 1999-08-05 The Trustees Of The University Of Pennsylvania Method and system for computing 8x8 dct/idct and a vlsi implementation
JP2000125136A (ja) * 1998-10-19 2000-04-28 Internatl Business Mach Corp <Ibm> 画像データ圧縮装置およびその方法
US6507614B1 (en) * 1999-10-19 2003-01-14 Sony Corporation Efficient de-quantization in a digital video decoding process using a dynamic quantization matrix for parallel computations
US20030099293A1 (en) * 1999-12-15 2003-05-29 Shigeyuki Okada Image reproducing method, and image processing method, and image reproducing device, image processing device, and television receiver capable of using the methods
TW502532B (en) * 1999-12-24 2002-09-11 Sanyo Electric Co Digital still camera, memory control device therefor, apparatus and method for image processing
US6675185B1 (en) * 2000-06-07 2004-01-06 International Business Machines Corporation Hybrid domain processing of multi-dimensional transformed data
JP3639517B2 (ja) * 2000-10-04 2005-04-20 三洋電機株式会社 動画像復号化装置および動画像復号化方法
US7599434B2 (en) * 2001-09-26 2009-10-06 Reynolds Jodie L System and method for compressing portions of a media signal using different codecs
US6888372B1 (en) * 2002-12-20 2005-05-03 Altera Corporation Programmable logic device with soft multiplier

Also Published As

Publication number Publication date
TWI233267B (en) 2005-05-21
US20050123046A1 (en) 2005-06-09
CN101060631A (zh) 2007-10-24
CN100539699C (zh) 2009-09-09
TWI289992B (en) 2007-11-11
US20050125480A1 (en) 2005-06-09
CN1598876A (zh) 2005-03-23
TWI227840B (en) 2005-02-11
TW200519633A (en) 2005-06-16
CN1305313C (zh) 2007-03-14
TW200520536A (en) 2005-06-16
US20050125475A1 (en) 2005-06-09
US20050125469A1 (en) 2005-06-09
TW200520399A (en) 2005-06-16
TWI295787B (en) 2008-04-11
CN1630373A (zh) 2005-06-22
CN100531393C (zh) 2009-08-19
CN1591319A (zh) 2005-03-09
US20050152609A1 (en) 2005-07-14
US7558431B2 (en) 2009-07-07
CN1595994A (zh) 2005-03-16
TW200520535A (en) 2005-06-16
TWI240560B (en) 2005-09-21
CN1282368C (zh) 2006-10-25
US20110091124A1 (en) 2011-04-21
CN1555199A (zh) 2004-12-15
CN1617594A (zh) 2005-05-18

Similar Documents

Publication Publication Date Title
CN100527071C (zh) 以Booth算法为基础的乘法运算方法与乘法装置
CN103959192B (zh) 用于估算超越函数的数学电路
CN103092563B (zh) 控制移位分组数据的位校正的装置
CN108021537B (zh) 一种基于硬件平台的softmax函数计算方法
Vun et al. A new RNS based DA approach for inner product computation
JP5004987B2 (ja) データ変換装置及びその制御方法
Jyothi et al. ASIC implementation of distributed arithmetic based FIR filter using RNS for high speed DSP systems
CN101122850A (zh) 基于二次Booth编码的大数乘法器
CN110737869B (zh) Dct/idct乘法器电路优化方法及应用
US11614919B2 (en) Circuit
CN101355704B (zh) 一种色度1/3插值计算方法和装置
CN104811738B (zh) 基于资源共享的低开销多标准8×8一维离散余弦变换电路
Soni et al. Modified efficient parallel distributed arithmetic based FIR filter architecture for ASIC and FPGA
CN210006032U (zh) 乘法器、机器学习运算装置及组合处理装置
CN112948901B (zh) 一种ssd主控芯片中加速运算的优化方法和装置
Khademolhosseini et al. A new redundant method on representing numbers with moduli set {3 n, 3 n− 1, 3 n− 2}
JP2009245407A (ja) 複素数の積和演算装置および積和演算方法
Abdul-Mumin et al. New Efficient Reverse Converters for 8n-bit Dynamic Range Moduli Set
CN109451307B (zh) 一种基于近似系数的一维dct运算方法和dct变换装置
CN101669115A (zh) 正交变换装置以及集成电路
Devarani et al. Design and implementation of truncated multipliers for precision improvement and its application to a filter structure
Devarani et al. Design and implementation of truncated multipliers for precision improvement
John et al. Modified APC-OMS Combined LUT for Memory Based Computation
Nagaraj et al. FPGA Implementation of Modified Booth Multiplier
CN117193710A (zh) 一种基于矩阵运算的有限域乘法器、除法器和运算电路

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CX01 Expiry of patent term

Granted publication date: 20090812

CX01 Expiry of patent term