TWI227036B - Method of manufacturing semiconductor device - Google Patents

Method of manufacturing semiconductor device Download PDF

Info

Publication number
TWI227036B
TWI227036B TW092125604A TW92125604A TWI227036B TW I227036 B TWI227036 B TW I227036B TW 092125604 A TW092125604 A TW 092125604A TW 92125604 A TW92125604 A TW 92125604A TW I227036 B TWI227036 B TW I227036B
Authority
TW
Taiwan
Prior art keywords
insulating film
manufacturing
semiconductor device
film
item
Prior art date
Application number
TW092125604A
Other languages
English (en)
Other versions
TW200407947A (en
Inventor
Manabu Nakamura
Hiroyuki Nansei
Kentaro Sera
Masahiko Higashi
Yukihiro Utsuno
Original Assignee
Fasl Llc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fasl Llc filed Critical Fasl Llc
Publication of TW200407947A publication Critical patent/TW200407947A/zh
Application granted granted Critical
Publication of TWI227036B publication Critical patent/TWI227036B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32192—Microwave generated discharge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02247—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by nitridation, e.g. nitridation of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02252—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by plasma treatment, e.g. plasma oxidation of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/3143—Inorganic layers composed of alternated layers or of mixtures of nitrides and oxides or of oxinitrides, e.g. formation of oxinitride by oxidation of nitride layers
    • H01L21/3144—Inorganic layers composed of alternated layers or of mixtures of nitrides and oxides or of oxinitrides, e.g. formation of oxinitride by oxidation of nitride layers on silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/3165—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation
    • H01L21/31654—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of semiconductor materials, e.g. the body itself
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823857—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate insulating layers, e.g. different gate insulating layer thicknesses, particular gate insulator materials or particular gate insulator implants
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823892—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the wells or tubs, e.g. twin tubs, high energy well implants, buried implanted layers for lateral isolation [BILLI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/105—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/40—EEPROM devices comprising charge-trapping gate insulators characterised by the peripheral circuit region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B99/00—Subject matter not provided for in other groups of this subclass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
    • H01L21/02238—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor silicon in uncombined form, i.e. pure silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02255—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by thermal treatment

Description

1227036 玖、發明說明： 【發明所屬之技術領域3 相關申請案的相互對照 本申請案係以於2002年9月19日申請之日本專利申請案 5號2002-273625為基礎及主張其優先權之權益，該優先權案 之整體内容係併入本案中以供參考。 發明領域 本發明係有關於一種製造半導體元件的方法，及更特定 地，本發明係有關於適合用來形成一閘極絕緣薄膜之方法。 10 【先前技術】 發明背景 製造一半導體元件時，一半導體基板之一潔淨製程係準 備在介於一特定製程與一後續製程之間，因為附著非常小 的微粒及一非常少量的雜質會阻礙一高效能、高可靠性之 15半導體元件的表現。對於此潔淨製程，現今已有許多潔淨 方法’而在這些現有的方法中，使用一含有鹽酸或其類似 者之溶液的濕式潔淨係為目前的主流。 然而，當要形成絕緣薄膜在該半導體基板上時，附著在 該半導體基板表面之諸如有機物質的雜質量會隨著該半導 20體基板經歷前述之濕式潔淨中停留時間的經過而增加。一 般，因為在該濕式潔淨時所形成的一化學氧化物薄膜包含 一含有鹽酸之溶液，而容易有諸如有機物質的雜質附著上 去’該雜質會隨著停留時間的經過而引起一不利的影響。 更特定地，當形成一含有前述之化學氧化物薄膜之閘極 1227036 氧化層薄膜或一隨道氧化物薄膜時，存在有一個問題，這 個問題就是諸如有機物質之雜質的附著會隨著介於該濕式 潔淨到形成該氧化物薄膜之間停留時間的經過而造成該氧 化物薄膜的快速絕緣退化（rapid insulation 5 degradation)，而因此就不能確保可靠性了。 【發明内容】 發明概要 本發明係考量到前述之問題，而本發明之目的係為發現 一種製造一可靠的半導體元件之方法，其中在形成一絕緣 10 薄膜（第二絕緣薄膜），諸如一閘極絕緣薄膜、一隧道絕緣 薄膜或其類似者時減少了雜質的數量。 在勤勉的研究後，本發明之發明人提出了下列形式的發 明。 依據本發明之一種製造一半導體元件的方法，該方法的 15 特徵在於其包含下列步驟：藉由使用一強酸性溶液來氧化 一半導體基板表面而形成一第一絕緣薄膜在潔淨該半導體 基板表面之後；及藉由低溫製程形成含括該第一絕緣薄膜 之一第二絕緣薄膜。 圖式簡單說明 20 第1A圖及第1B圖係顯示本發明中一種製造一半導體元 件之方法的基本架構示意圖； 第2A圖至第2D圖係以製程的順序顯示本發明一實施例 中製造一種S0N0S-型半導體記憶體元件之簡要橫斷面圖； 第3A圖至第3D圖係接著該第2A圖至第2D圖以製程的順 1227036 序顯示本發明之實施例中製造該S0N0S-型半導體記憶體元 件之方法的簡要橫斷面圖； 第4A圖至第4D圖係接著該第3A圖至第3D圖以製程的順 序顯示本發明之實施例中製造該S0N0S-型半導體記憶體元 5 件之方法的簡要橫斷面圖； 第5A圖至第5C圖係接著該第4A圖至第4D圖以製程的順 序顯示本發明之實施例中製造該S0N0S-型半導體記憶體元 件之方法的簡要橫斷面圖； 第6A圖及第6B圖係為該實施例中該S0N0S-型半導體記 10 憶體元件之一記憶體區域的示意圖； 第7圖係為用於進行電漿氧化及電漿氮化之一電漿處理 器之一簡要方塊圖；及 第8A圖及第8B圖係為一閘極絕緣薄膜之耐電壓的特性 圖。 15 【實施方式】 較佳實施例之詳細說明 -製造本發明之半導體元件之方法的基本架構-在下文中將說明製造本發明之一半導體元件之方法的 基本架構。 20 一般，一薄化學氧化物薄膜係藉由使用含有鹽酸之一溶 液的濕式潔淨來形成在半導體基板上。然而，因為在該化 學氧化物薄膜之表面上所造成的不平坦性，使得用含有鹽 酸之溶液所形成之該化學氧化物薄膜具有一大表面面積， 因此諸如有機物質之雜質會容易附著上去。因此，當形成 1227036 諸如一閘極氧化層薄膜或一隧道氧化物薄膜之一絕緣薄膜 以藉由低溫製程（650 C或更低）代替熱氧化來含括此化學 氧化物薄膜，例如，藉由直接電漿氧化或直接電漿氮化反 應，諸如有機物質之該雜質並沒有被移除，因為該等之低 5形成溫度。因而，該雜質將引起一不利的影響。 基於上述之情況，本發明之發明人努力完成一種製造一 半導體元件之方法，其目的係使得一化學氧化物薄膜在濕 式潔淨一均勻及密貫之薄膜的時候形成以藉此不允許諸如 有機物質等雜質容易附著上去。 10 第1A及第1B圖係顯示本發明中一種製造一半導體元件 方法之基本結構的示意圖。 如第1A圖所示，一化學絕緣薄膜（第一絕緣薄膜）1〇〇係 藉由濕式潔淨而形成在一半導體基板丨上，該濕式潔淨係使 用一具有比一含有鹽酸之溶液更強酸性的溶液，例如，一 15含有亞硝酸或臭氧之溶液。在此，因為使用該強酸性溶液 所形成之該化學絕緣薄膜100具有一強的酸性，所得之化學 絕緣薄膜100比用一含有鹽酸之溶液所形成的薄膜更均勻 及密實。因此，減少該薄膜之表面面積及不允許諸如有機 物質等雜質容易附著上去係為可能的。 20 接下來，如第⑶圖中所示，一含括該化學氧化物薄膜100 之一閘極絕緣薄膜（第二絕緣薄膜）200係藉由使用電漿或 其相似者之低溫製程來形成。此時，因為所得之該閘極絕 緣薄膜200係形成以含括該化學氧化物薄膜1〇〇以不允許諸 如有機物質等雜質輕易地附著上去，相較於含括以含有鹽 1227036 酸之溶液所形成之一化學氧化物薄膜的閘極絕緣薄膜，該 問極絕緣薄膜200可具有較少量的雜質。 如上所述’形成在該半導體基板1上之該化學絕緣薄膜 100係在該濕式潔淨中使用該強酸性溶液來形成，藉此允許 5 了在介於濕式潔淨製程與一絕緣薄膜形成製程之間附著至 5亥化學絕緣薄膜1〇0上之該雜質量的減少。這樣在採用該低 溫製程之該絕緣薄膜形成製程中形成含括該化學絕緣薄膜 100之該閘極絕緣薄膜200的時候，可以減少諸如有機物質 之°玄雜貝的ϊ。因而可以防止該閘極絕緣薄膜200的絕緣退 10 化。 -本發明之應用的具體實施例一 接著，參照所附圖式來說明一基於本發明製造半導體元 件方法之基本架構的實施例。在此實施例中，一具有一埋 置-位元線-型SONOS結構之半導體記憶體元件將被揭示作 15為該半導體元件之一實施例。此半導體記憶體元件係構形 為在一記憶胞區域（核心區域）中之邠_3電晶體係為一平 面式及CMOS電晶體係形成在一週邊電路區域中。 第2A圖至第5C圖係以製程的順序顯示本實施例中一種 製造一包括埋置-位元線-型S0N0S電晶體之半導體記憶體 20元件之方法的簡要橫斷面圖。在此，每一個圖式左邊的圖 係沿著平行於一閘極（字元線）顯示該核心區域之一橫斷面 圖而右邊的圖係顯示一週邊電路區域之一橫斷面圖。 首先，如第2A圖中所示，一氧化矽薄膜（Si〇2薄膜）丨“系 藉由熱氧化在該半導體基板1上形成具有一約別⑽的薄膜 1227036 厚度，該氧化矽薄膜包含p—型矽（Si)。然後，一抗蝕圖案 31係藉由光微影而形成，該抗蝕圖案31在該週邊電路區域 之電晶體形成區域上方具有開口，及磷（p)係離子植入至整 個表面上。然後，藉由回火而熱擴散該雜質以形成N-井2。 5然後，藉由使用⑴電漿以拋光（ashing)或其相似者來移除 該抗餘圖案31。 接下來，如第2B圖中所示，一抗蝕圖案32係藉由光微影 幵/成亥抗姓圖案32在该週邊電路區域之丽電晶體形 成區域上方具有開口，及硼（B)係離子植入至整個表面。然 1〇後，藉由回火而熱擴散該雜質以形成P-井3以藉此在該腿0S 電晶體形成區域中形成一三井結構。然後，藉由使用⑴電 聚以抛光或其相似者來移除該抗蝕圖案32。 接下來，如第2C圖中所示，一氮化矽薄膜12係藉由CVD 方法沉積至該氧化矽薄膜11上以形成具有約1〇〇11111之一薄 祺厚度。接著，一抗蝕圖案33係藉由光微影而形成，該抗 蝕圖案33在該週邊電路區域之構件隔離區域上方具有開 0，及在該構件隔離區域中之該氮化矽薄膜12係藉由乾蝕 刻而開放。然後，藉由使用〇2電漿以拋光或其相似者來移 除該抗蝕圖案33。 20 . 妾下來，如第2D圖中所示，用於構件隔離之一厚的氧化 夕薄膜13係藉由一被稱為L0C0S之方法而形成在沒有被該 氣化矽薄膜12所覆蓋的部分上以區分出構件主動區域。然 後’該氮化矽薄膜12係藉由乾蝕刻而移除。 接下來，如第3A圖中所示，一位元線狀之抗餘圖案34 1227036 係藉由光微影而形成，及使用此抗蝕圖案34作為一罩幕 時，砷（As)係離子植入至整個表面上。然後，該雜質係藉 由回火而熱擴散。透過此等製程，同時作為源極/汲極之位 元線擴散層4係形成在該核心區域中。然後，藉由使用〇2電 5漿以拋光或其相似者來移除該抗蝕圖案34。 接下來，如第3B圖中所示，該氧化矽薄膜丨丨係藉由使用 氫氟酸（HF)以濕式蝕刻移除來暴露出在該核心區域中之該 半導體基板1的表面與該週邊電路區域中每一個該構件主 動區域。 1〇 接下來，如第乩圖中所示，一化學氧化物薄膜（第一絕 緣薄膜）14係藉由在70°C或更高的溫度下用含有亞硝酸之 —強酸性溶液以濕式潔淨而形成為具有，例如，約丨.〇11111至 約1· 5nm之一薄膜厚度。在此，因為該化學氧化物薄膜14係 使用該強酸性溶液所形成的，其係為係為一均勻的及密實 15的薄膜。 應該注意的是，該強酸性溶液在本發明中係界定為比含 有鹽酸之一溶液更高的氧化溶液，且並不侷限於在此實施 例中所例示之含有亞硝酸的溶液。只要任何符合上述之必 要特性之溶液皆適用。例如，一含有臭氧或其類似者的溶 20 液也適用。 接下來將形成作為一多層絕緣薄膜之一 0N0薄膜。在 此，用來形成該0Ν0薄膜之透過微波激發的一電漿氧化方法 及—電漿氮化方法將被詳細的描述。 特定地，如第7圖中所示，備有一徑向線槽天線（radial 1227036 line slot antenna)之一電漿處理器係用於電漿氧化及電 漿氮化。 該電漿處理器1000包括與一集束型工具1001相通之一 閘閥1002，一加工室1005可容納一晶座1004，一將被加工 5 之一物件W(在此實施例中係為該半導體基板1)係安置在該 晶座1004上及該晶座1004係備有一冷卻套1003，該冷卻套 1003係用來冷卻在電漿加工時被加工之該物件W，一高真空 泵1006係連接至該加工室1〇〇5，一微波供應源1010，一天 線件1020，一偏置高頻率電源1〇〇7及由一離子電鍍裝置與 10 該天線件1020所構成之一匹配箱1008，具有氣體供應環 1031、1041之氣體供應系統1〇3〇、1040，及用來控制被加 工之物件W之溫度的一溫度控制部分1〇5〇。 該微波供應源1〇1〇包含，例如磁控管，及該微波供應源 一般可產生一2· 45GHz之微波（例如，5kW)。之後，該微波 15的傳輸模式係藉由一模式轉換器1012轉換至一ΤΜ、ΤΈ、TEM 核式或其類似者。 該天線件1020具有一溫度調整板1022及一容納構件 1023。該溫度調整板1〇22係連接至一溫度控制單元1〇21， 20
及邊容納構件1023係容納一波長縮短材料1024及一槽電極 (未圖示）係與該波長縮短材料1〇24接觸。此槽電極係稱為 一徑向線槽天線（RLSA)或一超高效率之平面天i (ultra-high efficiency flat antenna)。然而，在此’ 施例可以使用一種不同類型之天線，例如，一單層i ‘平面天線（a single-layer waveguide flat antenna) 12 1227036 電基板平行面槽陣列（a dielectric substrate parallel plane slot array)或其類似者。 在此實施例中使用如上述所構成之電漿處理器來形成 该0N0薄膜時，含括該化學氧化物薄膜14之一隧道氧化物薄 5膜（氧化矽薄膜）15a係先藉由在一低溫（650°C或更低）下用
一電聚氧化方法以形成具有一約7nm之一薄膜厚度，如第3D 圖中所示。 更特定地，一氧離子（0*離子或0H*離子）係藉由以2kW 之微波在此氣體源之環境中約4 5 (TC的溫度條件下照射一 1〇含有氧原子之氣體源而產生以進行氧化，藉此形成該隧道 氧化物薄膜15a。 接下來，如第4A圖申所示，一非晶系矽薄膜15b係在530 C的溫度條件下及使用SiH4作為一氣體源的條件下藉由熱 CVD方法在該隧道氧化物薄膜i5a上沉積具有一約i〇nm之一 15薄膜厚度。在此，可以形成一多晶系矽薄膜來代替該非晶 糸石夕薄膜。 接下來，如第4B圖中所示，該非晶系矽薄膜i5b係藉由 電漿氮化方法而完全氮化以在該隨道氧化物薄膜153上形 成一氮化矽薄膜15c。 20 特定地，一含有氮離子之氣體源，例如，一·3氣體， 係以一2kW之微波在此氣體源之環境中約45〇°C的溫度條件 下被照射以產生一氮離子（N*離子或離子），藉此進行氮 化。該具有一約10nm之一薄膜厚度的非晶系矽薄膜15b係完 整地被氮化以被具有一約15nm之一薄膜厚度的該氮化矽薄 13 1227036 膜15c所取代。 接下來，如第4C圖中所示，該氮化矽薄膜15c的表面係 藉由一電漿氧化方法而氧化以形成一氧化矽薄膜15d。 特定地，一含有氧原子之氣體源係以一2kW之微波在此 5氣體源之環境下約450°C的溫度條件下被照射以產生一氧 離子（0*離子或0H*離子），藉此進行氧化以形成該氧化矽薄 膜15d。透過這些製程，形成了由三個薄膜15a、15c、15d 所組成之該0N0薄膜15。 接下來，如第4D圖中所示，在該週邊電路區域上具有一 1〇開口之一抗蝕圖案35係藉由光微影而形成，而在該週邊電 路區域中之該0Ν0薄膜15係藉由乾蝕刻來移出。此後，該抗 蝕圖案35係藉由使用〇2電漿以拋光或其相似者來移除。 接下來，如第5Α圖中所示，該半導體基板丨之該表面係 在約ioooc的溫度下經歷高溫加熱，及一氧化石夕薄膜（以〇2 15薄膜）係形成為具有約8nm之一薄臈厚度。之後，一未圖示 之抗触圖案係藉由光微影形成，該抗触圖案在該週邊電路 區域之PM0S電晶體形成區域上具有開口，及在該觸§電晶 體形成區域中之該氧切薄膜係用氫a酸⑽藉由濕式# 刻而移除。再者，此未圖示之抗钮圖案係藉由使用&電浆 2〇以拋光或其相似者來移除。之後，該半導體基板⑼表面係 在iooo°c的溫度條件下經歷高溫加熱以形成具有 一約 10nm 薄膜厚度之^化石夕薄膜。透過此等製程，形成了兩種不 同的閘極緣相，也就是在該職電晶㈣成區域中具 有約1〇nm之核厚度的一閘極絕緣薄膜16與在該NM0S電 14 1227036 晶體形成區域中具有約13mn之-薄膜厚度的一閘極絕緣薄 膜17 〇 接下來，如第5B圖中所示，—多晶系石夕薄膜_藉由一 CVD方法在該核心區域及該週邊電路區域中沉積至具有一 5約lOOnm之一薄摸厚度。再者，-石夕化鶴難藉由一 CVD方 法在該多晶系石夕薄膜18上沉積至具有—約⑽⑽之一薄膜 厚度。 接下來’如第5C圖中所示，該魏鎢19及該多晶系石夕薄 膜18係藉由光微影而圖案化，在接著藉由乾钱刻分別在該 · 1〇核心區域及在該週邊電路區域之該PM〇s電晶體形成區域與 該NM0S電晶體形成區域中形成由該石夕化鶴工9及該多晶系石夕 薄膜18所構成之閘極。在此時，在該核心區域中之該問極 係形成以貫質地垂直跨過一位元線擴散層4。 再者，只有在該週邊電路區域中形成具有一結構之 15 源極/汲極20、21。 特定地，P-型雜質係在該PM0S電晶體形成區域中之該閘 極的兩側離子植入至該半導體基板i的表面以形成延倾 · 域22。同時，在該NM0S電晶體形成區域中，n_型雜質係在 該閘極的兩側離子植入該半導體基則的表面以形成延伸 20區域23。 接著，在一氧化矽薄膜係藉由一CVD方法沉積在整個表 面之後，該氧化石夕薄膜的整個表面係非等向性地侧（回姓 J ( etchback))以藉此只留下在每一個閘極兩側上的該氧 化矽薄膜，進而形成側壁24。 15 1227036 接著，在該PM0S電晶體形成區域中，p_型雜質係在該閘 極及該側壁的兩側離子植入至該半導體基板丨的表面上以 形成部分與該延伸區域22重疊之深源極/汲極2〇。同時，在 該NM0S電晶體形成區域中，n-型雜質係在該閘極及該側壁 5 24的兩側離子植入至該半導體基板1的表面上以形成部分 與該延伸區域23重疊之該深源極/汲極21。 此後，形成一數層層間絕緣薄膜，其係覆蓋整個表面、 接觸孔、介層洞、個種類型之佈線層等等，而一保護絕緣 薄膜（未圖示任何一個）係形成在頂層上，藉此使得在該半 1〇導體基板1上，一S0N0S記憶體晶胞陣列係形成在該核心區 域中而CMOS電晶體係形成在該週邊電路區域中。此時，在 该核心區域中之该位元線擴散層4係由佈線所支撐。這裡， 該核心區域之一簡要圖係如第6 A圖中所示，及一沿著第6 a 圖中之I-I線的橫斷面圖與一沿著11 — 11線的橫斷面圖係如 15第⑽圖中所示。如第6人圖中所示，在該位元線擴散層4中， 用於以佈線支撐之接觸孔形成部分25係形成在指定的位 置，每一個該接觸孔形成部分25係形成在16個字元線19中 的一字元線19。 本實施例之該半導體記憶體元件係透過上述之製程所 20 完成。 在本實施例中，該L0C0S方法係用作為一種構件隔離方 法，但是，也可以使用一種STI(淺渠溝隔離）方法。可以使 用一種將一氣體源導入一般單片晶圓製程型之電漿室以產 生一氧離子（〇*)的方法來作為一電漿氧化之方法。該矽化 16 1227036 鎢係形成在該多晶系矽薄膜上來作為該閘極，但是矽化可 使用鈷或其類似者來進行。該核心區域係由平面型電晶體 所組成，但是也可使用一稱之為氧化位元線型。該半導體 基板可為一N-型及該晶面方向可為（100)或（lu)。再者， 5該位元線在8字元線、32字元線或20字元線中之一字元線係 受到支撐。再者，本實施例中在該核心區域内之該記憶體 晶胞陣列的結構係為一虛擬接地型，但是該結構也可為一 N0R型，一NAND型，或可為其它結構。 -半導體元件之特性確認結果- 10 在如第1A圖及第1B圖中所示之該半導體元件，在當該化 學氧化物薄膜（第一絕緣薄膜）1〇〇係如習知之方法以一含 有鹽酸之溶液所形成與在當該化學氧化物薄膜（第一絕緣 薄膜）100係如本實施例中用一含有亞硝酸之溶液所形成之 間做了電氣特性的比較確認。 15 第8A圖及第8B圖係為該閘極絕緣薄膜200之耐電壓的特 性圖。第8A圖係為當半導體元件中之該化學氧化物薄膜1〇〇 係使用一含有鹽酸之溶液所形成的特性圖，而第8B圖係為 當半導體元件中之該化學氧化物薄膜100係使用一含有亞 硝酸之溶液所形成的特性圖。在此，每一個溶液各別的濃 20 度係為介於約10wt%至約60wt%。 在此特性圖中，縱軸顯示一累計的失敗率而橫轴顯示了 導致該閘極絕緣薄膜200介電破壞的電流量。由一實心線所 連成的該特性係為一半導體元件。‘1’係為一測量的樣 品，其中該閘極絕緣薄膜200係藉由在該化學氧化物薄祺 1227036 100形成之後馬上用低溫製程（0*離子）而形成。‘2’係為 一測量的樣品，其中該閘極絕緣薄膜200係藉由當該半導體 基板在形成該化學氧化物薄膜100之後以原本的樣子保留 一小時之後再藉由低溫製程而形成。‘3’係為一測量的樣 5 品，其中該閘極絕緣薄膜200係同樣地在該半導體基板係以 原本的樣子保留兩個小時之後才形成。‘4，係為一測量的 樣品，其中該閘極絕緣薄膜200係在該半導體基板以原本的 樣子保留二個小時之後才形成。 已發現的是，如第8Α圖中所示之該半導體元件，其中該 10 15 20
化學氧化物薄膜1〇〇係使用含有鹽酸之溶液所形成，且隨著 在形成該閘極絕緣薄膜200之前之停留時間的增長’耐電壓 表現出一大幅度的減少。這個原因是如下所可以推想到 的。使用含有鹽酸之溶液所形成之該化學氧化物薄膜⑽的 表面積係為大的，而因為該表面上所造成的斜坦性，允 許了諸如有機物質等雜質容易附著上去，因此，附著上去
種雜質的量也會隨著停留時間的經過而增加，而該耐電 壓會因為違雜質而大幅度的降低。 •所不的該半導體元件， 學氧化物薄用含有亞硝酸之溶液所 形成該問極絕緣薄膜200之前之停 " 沒有出現減少的情況。這個独^間增長了，坪 因為用含有亞確酸之溶液所形成的該化學氧化t 係為-均句及密實的薄膜’諸如有機物質的雜質不 者上去，而即使隨著停留時間的増長，附著上去之 18 1227036 量並不會有很大的改變，藉此也不會造成耐電壓的減少。 在第8A圖及第8B圖中所示的確認結果證明了當該化學 氧化物薄膜100係使用含有亞硝酸之溶液所形成，該亞確酸 之溶液係為一強酸性溶液，相較於當該化學氧化物薄膜係 5使用含有鹽酸之溶液而形成的時候，一絕緣薄膜的絕緣退 化是可以避免至一較大的程度。 當該第二絕緣薄膜係藉由該低溫製程而形成時，該第二 絕緣薄膜係形成以含括使用該強酸性溶液所形成之該第一 絕緣薄膜，藉此允許該第二絕緣薄膜具有一小量之諸如有 10機物質的雜質。這使得可能發現製造一半導體元件的一種 方法，其中避免了該閘極絕緣薄膜的絕緣退化與同時減少 了該半導體基板的應力。 本發明實施例的各個方面係考量作為例示而非限制性 的而所有落在所凊範圍的意思及同等範圍内之所有改變 15 20
係意圖被含括如。本制可在μ離本發明之精神或必 要特性下以其它特定的方式實施。
【圖式簡單說明】 第1Α圖及第_係顯示本發明中〜種製造-半導清 件之方法的基本架構示意圖； 議至第2D圖係以製程的順序_示本發明一實》 中半導體記憶體元件之簡要橫斷面廣 ::至第3D圖係接著該第_至第2D圖以製程6 Γ示本糾之實關巾製造·_s、财導體記憶f 件之方法的簡要橫斷面圖； 19 1227036 第4A圖至第4D圖係接著該第3A圖至第3D圖以製程的順 序顯示本發明之實施例中製造該S0N0S-型半導體記憶體元 件之方法的簡要橫斷面圖； 第5A圖至第5C圖係接著該第4A圖至第4D圖以製程的順 5 序顯示本發明之實施例中製造該S0N0S-型半導體記憶體元 件之方法的簡要橫斷面圖； 第6A圖及第6B圖係為該實施例中該S0N0S-型半導體記 憶體元件之一記憶體區域的示意圖； 第7圖係為用於進行電漿氧化及電漿氮化之一電漿處理 10 器之一簡要方塊圖；及 第8A圖及第8B圖係為一閘極絕緣薄膜之耐電壓的特性 圖。 【圖式之主要元件代表符號表】 W 物件 15c氮化石夕薄膜 1 半導體基板 15d氧化矽薄膜 2 N-井 15 0N0薄膜 3 P-井 16 閘極絕緣薄膜 4 位元線擴散層 17 閘極絕緣薄膜 11氧化矽薄膜 18 多晶系碎薄膜 12氮化矽薄膜 19 矽化鎢 13氧化矽薄膜 19 字元線 14化學氧化物薄膜 20 、21源極/汲極 15a隧道氧化物薄膜 22 延伸區域 15b非晶系矽薄膜 23 延伸區域 20 1227036 24側壁 25接觸孔形成部分 31抗蝕圖案 32抗姓圖案 33抗蝕圖案 34抗蝕圖案 35抗蝕圖案 100化學絕緣薄膜 200閘極絕緣薄膜 1000 電漿處理器 1001 集束型工具 1002 閘閥 1003 冷卻套 1004 晶座 加工室 高真空泵 偏置高頻率電源 ， 匹配箱 微波供應源 模式轉換器 天線件 溫度控制單元 | 溫度調整板 容納構件 波長縮短材料 、1040氣體供應系統 、1041氣體供應環 溫度控制部分 21

Claims (1)

1227036 拾、申請專利範圍： 1. 一種製造半導體元件之方法，該方法包含下列步驟： 在潔淨一半導體基板的表面之後，用一強酸性溶液氧化 該半導體基板之一表面以形成一第一絕緣薄膜；及 5 藉由低溫製程形成一含括該第一絕緣薄膜之一第二絕 緣薄膜。 2. 如申請專利範圍第1項之製造半導體元件的方法，其中該 第二絕緣薄膜係在一含有一離子之環境中所形成。 3. 如申請專利範圍第1項之製造半導體元件的方法，其中該 10 第二絕緣薄膜係在含有一氧離子之環境中藉由電漿氧化作 用而形成。 4. 如申請專利範圍第1項之製造半導體元件的方法，其中該 第二絕緣薄膜係在含有一氮離子之環境中藉由電漿氮化作 用而形成。 15 5.如申請專利範圍第1項之製造半導體元件的方法，其中該 第二絕緣薄膜係形成為一 0N0薄膜。 6. 如申請專利範圍第1項之製造半導體元件的方法，其中該 強酸性溶液係為一種含有亞硝酸之溶液。 7. 如申請專利範圍第6項之製造半導體元件的方法，其中含 20 有該亞硝酸之該溶液的溫度係為70°C或更高。 8. 如申請專利範圍第1項之製造半導體元件的方法，其中該 強酸性溶液係為一種含有臭氧之溶液。 9. 如申請專利範圍第1項之製造半導體元件的方法，其中該 低溫製程係在一650°C或更低的溫度下進行。 22 1227036 10. 如申請專利範圍第1項之製造半導體元件的方法，其中 該第一絕緣薄膜具有1 nm或更大之一薄膜厚度。 11. 如申請專利範圍第1項之製造半導體元件的方法，其中 該第二絕緣薄膜係為一閘極絕緣薄膜或一隧道絕緣薄膜。 5 12.如申請專利範圍第2項之製造半導體元件的方法，其中 該強酸性溶液係為一種含有亞硝酸之溶液。 13. 如申請專利範圍第3項之製造半導體元件的方法，其中 該強酸性溶液係為一種含有亞硝酸之溶液。 14. 如申請專利範圍第2項之製造半導體元件的方法，其中 10 該強酸性溶係為一種含有臭氧之溶液。 15. 如申請專利範圍第3項之製造半導體元件的方法，其中 該強酸性溶係為一種含有臭氧之溶液。 16. 如申請專利範圍第2項之製造半導體元件的方法，其中 該低溫製程係在一650°C或更低的溫度下進行。 15 17.如申請專利範圍第2項之製造半導體元件的方法，其中 該第二絕緣薄膜係為一閘極絕緣薄膜或一隧道絕緣薄膜。 18.如申請專利範圍第3項之製造半導體元件的方法，其中 該第二絕緣薄膜係為一閘極絕緣薄膜或一隧道絕緣薄膜。
TW092125604A 2002-09-19 2003-09-17 Method of manufacturing semiconductor device TWI227036B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002273625A JP4164324B2 (ja) 2002-09-19 2002-09-19 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
TW200407947A TW200407947A (en) 2004-05-16
TWI227036B true TWI227036B (en) 2005-01-21

Family

ID=32104919

Family Applications (1)

Application Number Title Priority Date Filing Date
TW092125604A TWI227036B (en) 2002-09-19 2003-09-17 Method of manufacturing semiconductor device

Country Status (5)

Country Link
US (1) US20040082198A1 (zh)
JP (1) JP4164324B2 (zh)
KR (1) KR20040025619A (zh)
CN (1) CN1307691C (zh)
TW (1) TWI227036B (zh)

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004193226A (ja) 2002-12-09 2004-07-08 Nec Electronics Corp 不揮発性半導体記憶装置およびその製造方法
JP3724648B2 (ja) * 2003-10-01 2005-12-07 セイコーエプソン株式会社 半導体装置の製造方法
KR100578131B1 (ko) * 2003-10-28 2006-05-10 삼성전자주식회사 비휘발성 기억 소자 및 그 형성 방법
KR100702307B1 (ko) * 2004-07-29 2007-03-30 주식회사 하이닉스반도체 반도체 소자의 디램 및 그 제조 방법
JP5014118B2 (ja) 2005-02-23 2012-08-29 スパンション エルエルシー フラッシュメモリを備える半導体装置の製造方およびフラッシュメモリを備える半導体装置
WO2006090477A1 (ja) * 2005-02-25 2006-08-31 Spansion Llc 半導体装置及びその製造方法
JP5032056B2 (ja) * 2005-07-25 2012-09-26 株式会社東芝 不揮発性半導体メモリ装置の製造方法
JP5283833B2 (ja) * 2005-09-29 2013-09-04 株式会社東芝 半導体装置の製造方法
US8008214B2 (en) * 2005-12-16 2011-08-30 Samsung Electronics Co., Ltd. Method of forming an insulation structure and method of manufacturing a semiconductor device using the same
JP5010169B2 (ja) * 2006-04-11 2012-08-29 オンセミコンダクター・トレーディング・リミテッド メモリ
US8547114B2 (en) 2006-11-14 2013-10-01 Cypress Semiconductor Corporation Capacitance to code converter with sigma-delta modulator
US7948052B2 (en) 2006-12-18 2011-05-24 Spansion Llc Dual-bit memory device having trench isolation material disposed near bit line contact areas
US8570053B1 (en) 2007-07-03 2013-10-29 Cypress Semiconductor Corporation Capacitive field sensor with sigma-delta modulator
US8169238B1 (en) 2007-07-03 2012-05-01 Cypress Semiconductor Corporation Capacitance to frequency converter
JP2009020920A (ja) * 2007-07-10 2009-01-29 Shin Etsu Chem Co Ltd 磁気記録媒体用多結晶シリコン基板および磁気記録媒体
KR100914606B1 (ko) * 2007-11-01 2009-08-31 주식회사 실트론 습식 게이트 산화막 형성 방법
US8525798B2 (en) 2008-01-28 2013-09-03 Cypress Semiconductor Corporation Touch sensing
US8358142B2 (en) 2008-02-27 2013-01-22 Cypress Semiconductor Corporation Methods and circuits for measuring mutual and self capacitance
US8319505B1 (en) 2008-10-24 2012-11-27 Cypress Semiconductor Corporation Methods and circuits for measuring mutual and self capacitance
US9104273B1 (en) 2008-02-29 2015-08-11 Cypress Semiconductor Corporation Multi-touch sensing method
US8163660B2 (en) * 2008-05-15 2012-04-24 Cypress Semiconductor Corporation SONOS type stacks for nonvolatile change trap memory devices and methods to form the same
US8321174B1 (en) 2008-09-26 2012-11-27 Cypress Semiconductor Corporation System and method to measure capacitance of capacitive sensor array
KR101085626B1 (ko) 2009-01-21 2011-11-22 주식회사 하이닉스반도체 플래시 메모리 소자의 형성방법
US8916432B1 (en) 2014-01-21 2014-12-23 Cypress Semiconductor Corporation Methods to integrate SONOS into CMOS flow
CN106298671A (zh) * 2015-05-11 2017-01-04 联华电子股份有限公司 具sonos存储单元的非挥发性存储器的制造方法
JP2019102520A (ja) * 2017-11-29 2019-06-24 ルネサスエレクトロニクス株式会社 半導体装置の製造方法

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1990013911A1 (en) * 1989-05-07 1990-11-15 Tadahiro Ohmi Method of forming oxide film
JPH07118522B2 (ja) * 1990-10-24 1995-12-18 インターナショナル・ビジネス・マシーンズ・コーポレイション 基板表面を酸化処理するための方法及び半導体の構造
JPH0689984A (ja) * 1992-01-27 1994-03-29 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
JPH06168922A (ja) * 1992-06-25 1994-06-14 Texas Instr Inc <Ti> シリコンの気相エッチング法
JPH0766193A (ja) * 1993-08-24 1995-03-10 Fujitsu Ltd 半導体装置における酸化膜の形成方法
JPH08125040A (ja) * 1994-10-13 1996-05-17 Oko Denshi Kofun Yugenkoshi ポリ間複合体とその製造方法
JP3305901B2 (ja) * 1994-12-14 2002-07-24 東芝マイクロエレクトロニクス株式会社 半導体装置の製造方法
JP3669728B2 (ja) * 1994-12-27 2005-07-13 財団法人国際科学振興財団 酸化膜及びその形成方法、並びに半導体装置
JPH08288282A (ja) * 1995-04-18 1996-11-01 Asahi Chem Ind Co Ltd 半導体装置用絶縁膜の製造方法
JP2937817B2 (ja) * 1995-08-01 1999-08-23 松下電子工業株式会社 半導体基板表面の酸化膜の形成方法及びｍｏｓ半導体デバイスの製造方法
JP3484480B2 (ja) * 1995-11-06 2004-01-06 富士通株式会社 半導体装置の製造方法
JP3222404B2 (ja) * 1997-06-20 2001-10-29 科学技術振興事業団 半導体基板表面の絶縁膜の形成方法及びその形成装置
US6261973B1 (en) * 1997-12-31 2001-07-17 Texas Instruments Incorporated Remote plasma nitridation to allow selectively etching of oxide
JP4255563B2 (ja) * 1999-04-05 2009-04-15 東京エレクトロン株式会社 半導体製造方法及び半導体製造装置
JP4397491B2 (ja) * 1999-11-30 2010-01-13 財団法人国際科学振興財団 １１１面方位を表面に有するシリコンを用いた半導体装置およびその形成方法
JP2001291850A (ja) * 2000-04-10 2001-10-19 Hitachi Cable Ltd 結晶シリコン薄膜の製造方法
JP2002050595A (ja) * 2000-08-04 2002-02-15 Hitachi Ltd 研磨方法、配線形成方法及び半導体装置の製造方法
JP2002075986A (ja) * 2000-08-30 2002-03-15 Oki Electric Ind Co Ltd ＧａＡｓ系基板の表面処理方法
JP4713752B2 (ja) * 2000-12-28 2011-06-29 財団法人国際科学振興財団 半導体装置およびその製造方法
JP3746968B2 (ja) * 2001-08-29 2006-02-22 東京エレクトロン株式会社 絶縁膜の形成方法および形成システム
US20030155582A1 (en) * 2002-02-19 2003-08-21 Maitreyee Mahajani Gate dielectric structures for integrated circuits and methods for making and using such gate dielectric structures

Also Published As

Publication number Publication date
US20040082198A1 (en) 2004-04-29
KR20040025619A (ko) 2004-03-24
TW200407947A (en) 2004-05-16
CN1495864A (zh) 2004-05-12
JP4164324B2 (ja) 2008-10-15
CN1307691C (zh) 2007-03-28
JP2004111737A (ja) 2004-04-08

Similar Documents

Publication Publication Date Title
TWI227036B (en) Method of manufacturing semiconductor device
TWI288432B (en) Semiconductor device and method for manufacturing the same
US5192714A (en) Method of manufacturing a multilayered metallization structure in which the conductive layer and insulating layer are selectively deposited
US7018902B2 (en) Gate dielectric and method
US7955925B2 (en) Method of manufacturing semiconductor device
US20060011989A1 (en) Semiconductor device including metal insulator semiconductor field effect transistor and method of manufacturing the same
US20080045022A1 (en) Semiconductor Device Manufacturing Method
TWI273709B (en) Semiconductor integrated circuit device and its manufacturing method
CN100466198C (zh) 半导体装置的制造方法
TW200301957A (en) Manufacturing method for semiconductor integrated circuit device
US20080280391A1 (en) Methods of manufacturing mos transistors with strained channel regions
JP2007251066A (ja) 半導体装置の製造方法
US20090075477A1 (en) Method of manufacturing semiconductor device
US20230369053A1 (en) Semiconductor Device and Method of Manufacturing
TW200403763A (en) Manufacturing method of semiconductor integrated circuit device
US6780700B2 (en) Method of fabricating deep sub-micron CMOS source/drain with MDD and selective CVD silicide
TW200527649A (en) Low stress sidewall spacer in integrated circuit technology
US20100032813A1 (en) Ic formed with densified chemical oxide layer
TW200539458A (en) Microelectronic device having floating gate protective layer and method of manufacture therefor
US6162714A (en) Method of forming thin polygates for sub quarter micron CMOS process
US20070131984A1 (en) Semiconductor device and method for fabricating the same
KR100499755B1 (ko) Ｍｄｄ 와 선택적 ｃｖｄ 실리사이드를 갖는 디프서브미크론 ｃｍｏｓ 소스/드레인 제조방법
CN108206160A (zh) 一种半导体器件及其制造方法和电子装置
TW202238679A (zh) 半導體裝置的形成方法
TW200425353A (en) Semiconductor device manufacturing method and film forming method

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees