TW594725B - Multi-bit magnetic memory cells - Google Patents
Multi-bit magnetic memory cells Download PDFInfo
- Publication number
- TW594725B TW594725B TW091114386A TW91114386A TW594725B TW 594725 B TW594725 B TW 594725B TW 091114386 A TW091114386 A TW 091114386A TW 91114386 A TW91114386 A TW 91114386A TW 594725 B TW594725 B TW 594725B
- Authority
- TW
- Taiwan
- Prior art keywords
- layer
- memory cell
- magnetic
- sensing
- magnetic tunnel
- Prior art date
Links
- 230000005291 magnetic effect Effects 0.000 title claims abstract description 100
- 230000015654 memory Effects 0.000 title claims abstract description 68
- 239000000463 material Substances 0.000 claims description 11
- 239000000696 magnetic material Substances 0.000 claims description 3
- 238000003491 array Methods 0.000 abstract description 4
- 239000010410 layer Substances 0.000 description 147
- 210000004027 cell Anatomy 0.000 description 44
- 230000005415 magnetization Effects 0.000 description 30
- 230000004888 barrier function Effects 0.000 description 21
- 239000013598 vector Substances 0.000 description 20
- 230000005294 ferromagnetic effect Effects 0.000 description 12
- 229910001030 Iron–nickel alloy Inorganic materials 0.000 description 9
- 238000000926 separation method Methods 0.000 description 9
- 238000004519 manufacturing process Methods 0.000 description 7
- 230000005290 antiferromagnetic effect Effects 0.000 description 6
- 239000004020 conductor Substances 0.000 description 5
- 238000010586 diagram Methods 0.000 description 5
- 230000007774 longterm Effects 0.000 description 5
- 238000003860 storage Methods 0.000 description 5
- 230000008878 coupling Effects 0.000 description 4
- 238000010168 coupling process Methods 0.000 description 4
- 238000005859 coupling reaction Methods 0.000 description 4
- 239000010949 copper Substances 0.000 description 3
- 238000013500 data storage Methods 0.000 description 3
- 238000009826 distribution Methods 0.000 description 3
- 238000000034 method Methods 0.000 description 3
- 239000007787 solid Substances 0.000 description 3
- 229910003321 CoFe Inorganic materials 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- XEEYBQQBJWHFJM-UHFFFAOYSA-N Iron Chemical compound [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 description 2
- KJTLSVCANCCWHF-UHFFFAOYSA-N Ruthenium Chemical compound [Ru] KJTLSVCANCCWHF-UHFFFAOYSA-N 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 239000003989 dielectric material Substances 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 230000000873 masking effect Effects 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 229910052707 ruthenium Inorganic materials 0.000 description 2
- 230000006403 short-term memory Effects 0.000 description 2
- 239000002356 single layer Substances 0.000 description 2
- 239000002344 surface layer Substances 0.000 description 2
- 230000005641 tunneling Effects 0.000 description 2
- -1 NiFeCo Inorganic materials 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 229910017052 cobalt Inorganic materials 0.000 description 1
- 239000010941 cobalt Substances 0.000 description 1
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 210000002858 crystal cell Anatomy 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052742 iron Inorganic materials 0.000 description 1
- 230000005389 magnetism Effects 0.000 description 1
- 229910052702 rhenium Inorganic materials 0.000 description 1
- 229910052703 rhodium Inorganic materials 0.000 description 1
- 239000013049 sediment Substances 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/14—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements
- G11C11/15—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements using multiple magnetic layers
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
- G11C11/5607—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using magnetic storage elements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F10/00—Thin magnetic films, e.g. of one-domain structure
- H01F10/32—Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
- H01F10/324—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer
- H01F10/3254—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer the spacer being semiconducting or insulating, e.g. for spin tunnel junction [STJ]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F41/00—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties
- H01F41/14—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for applying magnetic films to substrates
- H01F41/30—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for applying magnetic films to substrates for applying nanostructures, e.g. by molecular beam epitaxy [MBE]
- H01F41/302—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for applying magnetic films to substrates for applying nanostructures, e.g. by molecular beam epitaxy [MBE] for applying spin-exchange-coupled multilayers, e.g. nanostructured superlattices
- H01F41/305—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for applying magnetic films to substrates for applying nanostructures, e.g. by molecular beam epitaxy [MBE] for applying spin-exchange-coupled multilayers, e.g. nanostructured superlattices applying the spacer or adjusting its interface, e.g. in order to enable particular effect different from exchange coupling
- H01F41/307—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for applying magnetic films to substrates for applying nanostructures, e.g. by molecular beam epitaxy [MBE] for applying spin-exchange-coupled multilayers, e.g. nanostructured superlattices applying the spacer or adjusting its interface, e.g. in order to enable particular effect different from exchange coupling insulating or semiconductive spacer
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N50/00—Galvanomagnetic devices
- H10N50/10—Magnetoresistive devices
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C2211/56—Indexing scheme relating to G11C11/56 and sub-groups for features not covered by these groups
- G11C2211/561—Multilevel memory cell aspects
- G11C2211/5615—Multilevel magnetic memory cell using non-magnetic non-conducting interlayer, e.g. MTJ
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C2211/56—Indexing scheme relating to G11C11/56 and sub-groups for features not covered by these groups
- G11C2211/561—Multilevel memory cell aspects
- G11C2211/5616—Multilevel magnetic memory cell using non-magnetic conducting interlayer, e.g. GMR, SV, PSV
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Power Engineering (AREA)
- Nanotechnology (AREA)
- Physics & Mathematics (AREA)
- Spectroscopy & Molecular Physics (AREA)
- Manufacturing & Machinery (AREA)
- Hall/Mr Elements (AREA)
- Mram Or Spin Memory Techniques (AREA)
- Semiconductor Memories (AREA)
Description
五、發明說明（1) 594725 發明背景 本發明係關於資訊儲存裝置。更具體地，本發明係關 於磁性記憶體裝置。 磁性隨機存取記憶體（“MRAM”）是一種被考慮用於短 5期和長期資料儲存的非依電性記憶體。MRAM具有較於諸 如DRAM、SRAM及快閃記憶體之短期記憶體低之功率消 耗量。MRAM實施讀、寫之操作遠快於（大小差了幾個等級) 諸如硬碟之傳統長期儲存裝置。另外，MRAM裝置較硬碟 更密集小巧且耗用較少功率。MRAM亦被考慮用於嵌入式 10 應用，諸如超快處理器及網路電器。 一個典型的MRAM裝置包含一組陣列記憶體晶胞陣 列、沿記憶體晶胞之列延伸的字組線及沿記憶體晶胞之行 延伸的位元線。每個記憶體晶胞位於一條字組線及一條位 元線的交叉點處，典型地並包括一個具有兩個邏輯狀態 15 (‘〇’和’ 1 ’）之單一磁性記憶體裝置（例如··一個磁性隧道接 面）。 增加MRAM之儲存密度是吾人不斷追求的目標。增加 儲存密度使增加每單位面積可以儲存之資訊量。 發明之概要說明 依據本發明之一層面，一磁性記憶體晶胞包含串聯之 第一及第二磁電阻式裝置。第一及第二裝置具有呈不同矯 頑磁性之第一及第二感測層。本發明之其他層面及優點將 於伴隨與伴隨附圖閱讀藉舉例方式闡明本發明之原理之詳 細描述時逐一瞭然。 4
五、發明說明（2) 圖式之簡介 第1圖為依據本發明之多位元記憶體晶胞的示意圖。 第2圖為一個多位元記憶體晶胞之磁滯迴圈的示意圖。 第3圖為一例示性感測層之示意圖。 5 第4-10圖為依據本發明之其他多位元記憶體晶胞的示 意圖例。 第11圖為包含一組多位元記憶體晶胞陣列之一個 MRAM裝置的圖。 第12圖及第13圖為第11圖中之裝置的不同製造方法之 10 圖例。 發明之詳細描述 如供說明用之圖式所示，本發明僅以包含串聯之第一 和第二磁電阻式裝置記憶體晶胞來具現。第一和第二磁電 15阻式裝置具有呈不同矯頑磁性且因而具有不同寫入點之感 測層。因此寫入操作可以選擇性地在第一或第二磁電阻式 裝置上執行。這樣的一個記憶體晶胞具有四種邏輯狀態， 它可以比只具有兩種邏輯狀態之傳統單一位元記憶體晶胞 儲存更多資料。接下來之段落描述不同型之磁電阻式裝置 20以及製造不同矯頑磁性的各式方法。 第1圖顯示一個包含串聯之磁性隧道接面12和14的一 例示性多位元記憶體晶胞1〇。第一磁性隧道接面12包含一 第一固定層16、一第一感測鐵磁（FM)層18、以及介於第一 固定層16和感測層18之間的一第一絕緣隧道障壁2〇。第一 594725 五、發明說明（3) 固定層16具有一定向於固定層16平面的之磁化向fM〇。第 一固疋層16之磁化向置M0維持在一個方向，即使在有一第 一合意範圍内之一外加磁場出現時亦然。例如，第一固定 層16可能為一個單層硬磁鐵、一個多層交換磁鐵或者一個 5 合成反鐵磁性磁鐵。 第一感測層18具有一非固定之磁化向量M1。第一感測 層18之磁化向量Ml可以在有一第一合意範圍之一外加磁 場出現時定向於兩方向中之其一。第一磁性隧道接面12之 磁化定向在感測層磁化向量Ml與固定層磁化向量M〇指向 10同方向時平行。而當感測層磁化向量Ml與固定層磁化向量 M0指向反方向時不平行。 第一絕緣隧道障壁20使得第一固定層16和第一感測 層18之間產生量子力學穿隧作用。此穿隧現象且電子自轉 相依性，使第一磁性隧道接面12之電阻值為第一固定層及 15感測層16和18之磁化向量M0和Ml之相對方位的函數。嬖 如，假如第一磁性隧道接面12之磁化定向是平行的，則其 電阻值為第一值（R1),而若是其磁化定向不平行，則為第 二值（R1 + AR2)。 第二磁化隧道接面14包含一個第二固定層22、一個第 20二感測FM層24、及一個介於第二固定和感測層22和24之間 的第二絕緣隧道障壁26。第二固定層22具有一定向於固^ 層22之平面的磁化向量M2，且維持在一個方向，即使在有 一第二合意範圍之一外加磁場出現時亦然。例如，第二固 定層22可能為一個單層硬磁鐵、一個多層交換磁鐵或者一 6 594725 五、發明說明（4) 個合成反鐵磁性磁鐵。 第二感測層24具有一磁化向量M3，其在有一第二合意 範圍之一外加磁場出現時可以定向於兩方向中之其一。假 如第二磁性隧道接面14之磁化定向是平行的，則其電阻值 5 為第三值（R2)，而若其磁化定向不平行，則為第四值（R2+ △ R2)。 一非磁導分離層27位於第一和第二接面12和14之 間。此分離層27具有一厚度以避免第一和第二隧道接面12 和14之間出現磁性耦合，但分離層27允許隧道接面12和14 10 作電氣連接。此分離層27可由諸如銅、钽、金或釕等材料 形成。一個鈕分離層27亦可作為供由如IrMn之化合物製成 之第二固定層22利用的種子層。 第一和第二磁性隧道接面12和14之感測層18和24具 有不同的矯頑磁性。第一和第二磁性隧道接面12和14之例 15 示性磁滯迴圈L1和L2顯示於第2圖。如第2圖所示，第一磁 性隧道接面12較第二磁性隧道接面14有較大的矯頑磁性 (即，HC1>HC2)。因此第一合意範圍大於第二合意範圍， 且變更第一感測層磁化向量Ml較變更第二感測層磁化向 量M3需較大磁場。第一和第二磁性隧道接面12和14並不受 20 限於一套設妥之磁滯迴圈L1和L2,亦不受限於第一磁滯迴 圈L1之矯頑磁性高於第二磁滯迴圈L2之矯頑磁性。再者， 磁電阻式裝置12和14應具備可以區別四種不用邏輯狀態之 電阻值，其將在以下解釋。 多位元記憶體晶胞10位於第一和第二導體28和30之
7 594725 五、發明說明（5 ) 間:寫入電流供至第-和第二導體28和30以產生磁場。此 等磁場用來對磁性隧道接面12和14作寫入動作。亦即此等 磁％用來《^感測層磁化向量M1和M2之定向。寫人電流 之大小決定磁場強度且寫入電流之方向決定感測層磁化: 5 量切換的方向。 藉著提供適當大小及方向之寫入電流至第一和第二 導體28和30，可使一邏輯值只寫入至第二磁性隧道接面 12。在第-合意範圍中之所得磁場設定第一感測層磁化向 量Ml為所欲的方向。因為第一磁性隧道接面12具有較第二 10磁丨生隧道接面14為低之矯頑磁性，所得磁場亦設定與第一 感測層磁化向量Ml同方向之第二感測層磁化向量M3。 藉著提供適當大小及方向之寫入電流至第一和第二 導體28和30，可使一邏輯值只寫入至第二磁性隧道接面 14。在第一合意範圍中之所得磁場設定第二感測層磁化向 15量M3為所欲的方向。因為第二磁性隧道接面14具有較第一 磁性隧道接面12為低之橋頑磁性，所得磁場便不改變第一 感測層磁化向量Μ1之定向。 藉由施加一電壓跨於記憶體晶胞1〇上及測定一流經 記憶體晶胞10之感測電流值可以讀出記憶體晶胞1〇之邏輯 狀悉。感測電流值與串聯接面12及14之總電阻值成比例。 下表提供感測層磁化向量Μ1和M3於不同定向之電阻值狀 態之例子（設M0=->，而Μ2= —)。
Ml M3 接面雷卩且信 —> —> R1+ R2+AR2 、發明說明（6) —> R1+ R2 <— R1+AR1+ R2+AR2 < <— R1 +AR1+ R2 若第一和第二磁性隧道接面12和14具有相同的△電阻 值（即為’ ，則電阻值狀態r1+ 與電阻 值狀態R1 +AR1+ R2即難以區分。若△電阻之差異可分 辨’則記憶體晶胞10即具有四種可區分之邏輯狀態。△電 阻值可以尋得有所不同，譬如，使第一和第二絕緣隧道障 壁20和26具有不同的厚度，或用有不同極性之不同材料製 造第一和第二感測層i 8和2 4。 使第一和第二感測層18和2 4具有不同之矯頑磁性有許 夕方法。譬如第一和第二感測層18和24可以具有不同的形 狀和尺寸’可以具有不同的厚度，也可以用不同材料製造。 具有用不同材料製造之第一第二感測層的多位元記憶 體晶胞10如第1圖所示。典型感測層材料包含但非限於諸 如· NiFe、NiFeCo及CoFe。若第一感測層18由NiFeCo或 CoFe製造且第二感測層24由犯^製造，第一感測層18即具 有冋於第二感測層24之矯頑磁性。一般而言，提高鈷的百 分比會增加矯頑磁性。 第3圖為一矩形感測層之示意圖。感測層之高標記為 Η，寬標記為w，而厚度標為τ。大體上，增加高度或減少 寬度（W)或厚度（τ)會造成較低矯頑磁性。 包括有具不同厚度之包含第一和第二感測層118和124 的一個記憶體晶胞11〇如第4圖所示。第一感測層118之厚度 五、發明說明（7) 標記為τι，且第二感測層124之厚度標記為T2。若τι>τ2 且感測層118和124其他方面皆相同，第一磁性隧道接面112 之感測層118即會較第二磁性隧道接面114之感測層有較高 的橋頑磁性。 第5圖顯示具有相同形狀和不同尺寸之第一和第二磁 性隧道接面212和214。第6圖亦顯示具有相同形狀和不同尺 寸之第一和第二磁性隧道接面3 12和314。第7圖顯示具有不 同形狀和不同尺寸之第一和第二磁性隧道接面412和414。 第8圖顯示具有不同形狀和相同尺寸之第一和第二磁性隧 〇道接面512和514。不同尺寸可能包含不同長度和寬度。 磁性接面並不限於矩形和橢圓形。譬如磁性隧道接面 可為正方形或複雜的形狀如菱形、平行四邊形、斜方形或 任何對稱或非對稱之多邊形。 個多位元s己憶體晶胞並不限於每個接面具不同的形 狀或尺寸。譬如，第二磁性隧道接面之固定層和絕緣隧道 障壁可以有與下方之第一磁性隧道接面相同的形狀和尺 寸而唯有第二磁性隧道接面之感測Fm層有不同之形狀戍 尺寸。 般而s，第二（上位）磁性隧道接面會有較小的形狀 和尺寸。此乃緣於製造上之考慮，接下來將討論之。 第和第一磁性隧道接面之感測層橋頑磁性可藉不同 厚度、不同形狀、不同尺寸和不同材料之組合而製作得有 所不同。這些不同處的數值限制著控制寫入場數值之能力。 第9圖顯示一個包含共用一個固定層616之第一和第二 594725 五、發明說明（8) 磁性隨道接面612和614的多位元記憶體晶胞610。固定層 616可能為一硬磁鐵。因此第一磁性隧道接面612包含一個 第一感測層618、一個第一絕緣隧道障壁620及共用之固定 層616 ;第二磁性隧道接面614則包含一個第二感測層624、 5 —個第二絕緣隧道障壁626及共用之固定層616。第一和第
二磁性隧道接面612和614之矯頑磁性可由第一和第二感測 層618和624用不同之厚度、尺寸、形狀和材料或其中之任 一種組合製造而弄成有所不同。
固定層並不限於任何特定之設計。固定層可為硬磁 10 鐵。然而更普遍地，每個固定層會包含元件之堆疊。例如， 堆疊中可能包含一個或多個之種子層、一個反鐵磁（AF)固 定層及一個固定FM層。該等種子層對AF固定層建立一種 (111)或其他較佳的晶體結構定向，且AF固定層提供一個維 持固定層磁化向量之大交換場。該等種子層並非永遠必須 15 的；高能量沉積體即可用於形成紋理結構於固定層上以產 生交換耦合作用。 具有用來製造磁性交換場之適當紋理結構的固定層可 在其對應之感測層上生長出來。紋理形成技術係用於製造 磁電阻式讀取頭。 20 多位元記憶體晶胞不限於兩個磁電阻式裝置。譬如， 一個多位元記憶體晶胞可具有三個磁電阻式裝置，此種記 憶體晶胞具有八種邏輯狀態。 該等磁電阻式裝置並不限於絕緣隧道障壁積設於固定 FM層上及感測FM層積設於絕緣隧道障壁上。順序可以不 11 五、發明說明（9) 同0 第10圖顯示包含具有串聯之第一和第二感測層718和 724之第一和第二磁性隧道接面712和714之記憶體晶胞 710。第一和第二感測層718和724被把兩磁電阻式裝置712 5和714電氣相連之一非磁性材料（如：釕、銅、鋁）層713分 開。層體713亦解耦兩感測層718和724之磁化。記憶體晶胞 710可能有以下例示性結構：積設於鈕層715上之第一層 IrMn固定層716、固定層716之上之第一NiFe FM固定層 719、積設於第一固定層719之上之第一 a1203絕緣隧道障壁 10 720、積設於第一絕緣隧道障壁72〇之上之第一NiFe感測層 718、積設於第一感測層718上之RU層713、積設於Ru層713 上之第二NiFe感測層724、積設於第二感測層724上之第二 Al2〇3絕緣隧道障壁726、積設於第二隧道障壁726上之第二 NiFe固定層722、積設於第二固定層722上之第二lrMn固定 15層728、以及一個積設於第二固定層728之组頂罩層730。 此等多位元記憶體晶胞不限於磁性隧道接面。如巨型 磁電阻式裝置（GMR)之其他磁電阻式裝置亦可被使用。以 多重GMR裝置為基礎之多位元記憶體晶胞可有如前述之 任一結構’除了感測和固定層被傳導性非磁性金屬層而非 一絕緣隨道障壁分開。感測和固定層磁化向量之相對定向 影響GMR裝置之平面内電阻。 參照第11圖，一個MRAM裝置810包含一組多位元記憶 體晶胞814之電阻性交叉點陣列812。此等多位元記憶體晶 胞814成多行與多列排列，列沿\方向延伸且行沿y方向延 12 594725 五、發明說明（10 伸。圖中只顯示相當少數之記憶體晶胞814，以簡 裝置810之繪示。實際上陣列可為任何尺寸。 做為字組線816之線跡在陣列812之一側的平面上沿χ 方向延伸，做為位元線818之線跡在陣列812之相鄰侧的平 5面上沿向延伸。陣列812之每列可有一字組線816,且每 行有一位元線818。每個記憶體晶胞$丨4位於一字組線和一 位元線之交叉點上。MRAM裝置812包含用來感測被選定之 圯憶體晶胞在讀出操作期間之電阻狀態、以及用來在寫入 操作期間供應寫入電流到選定字組和位元線的一個讀取/ 10 寫入電路（圖上未示出）。 陣列812之第一及第二隧道接面間矯頑磁性之差異係 依據它們切換狀況分佈（亦即，它們切換之均勻程度）而 ，定。較大的分佈即需要陣列812中第一磁性隧道接面之平均 橋頑磁性（HcAVE1)與陣列812中第二磁性隧道接面之平均 15橋頑磁性（HcAVE2)間有較大差異。譬如，若第一磁性隨道 接面之平均矯頑磁性為HcAvEi = 1〇〇e且有個一 5〇e之分 佈’而第二磁性隧道接面之平均矯頑磁性為HcAvE2=2〇〇e 且有一個50e之分佈，則有些記憶體晶胞將無法區分第一 及第二磁性隧道接面間。因此第二磁性隧道接面應以代採 20用較高的平均矯頑磁性HcAVE2。 第12圖繪示包括具有由不同材料製作之磁電阻式裝置 之多位元記憶體晶胞陣列之MrAM裝置的製造。字組線形 成於晶圓上（91 〇)，而第一磁性記憶層堆疊形成在字組線上 (912)。一非磁性傳導分離層設置於第一磁性記憶層堆疊之 13 594725 五、發明說明（11 ) 上（914)。 第二磁性記憶層堆疊建構在分離層上（916)，第二堆疊 之感測層與第一堆疊之感測層以不同之材料或厚度製作。 第一和第二堆疊被圖案化成許多位元（918)，再以電 5 介質材料填滿諸位元間之間隙（920)填滿位元間隙。位元線 佈於已圖案化的第二堆疊上（922)。 第13圖繪示包括具有不同尺寸及/或形狀之一些磁電 阻式裝置之MRAM裝置的製造。字組線佈於晶圓上 (1〇1〇)，第一磁性記憶層堆疊形成於字組線上（1012)，分離 1〇層置於第一磁性記憶層堆疊之上（1014)，以及第二磁性記 憶層堆疊佈設於分離層上（1016)。第一堆疊中之諸層體和 第二堆疊中之諸層體可具有相同的組成方式。 第一遮罩步驟用來把第一和第二堆疊圖案化為第一種 大小及/或形狀（1018)，第二遮罩步驟用來把至少第二堆疊 15 之感測層再度圖案化為第二種大小及/或形狀（1020)，諸位 元間之間隙由電介質材料填滿（1022)，而位元線佈於已圖 案化的第二堆疊上（1024)。 此等記憶體晶胞並不受限於前述之固定層。另外型式 之記憶體晶胞可包含一合成鐵磁固定層。此記憶體晶胞之 20 結構類似第1圖所示，除了分離層27是由諸如RU、Re、Rh 或Cu之材料製造以及具有允許兩固定層16和22間發生磁 性交換耦合作用之厚度。兩固定層16和22之磁化向量間之 磁性交換耦合非常強。 此等記憶體晶胞並不限於磁性隧道接面和GMR裝 14 594725 五、發明說明（12) 置。其他型式之磁性記憶體元件如大型磁電阻式（CMR)元 件也可以用。
依據本發明之MRAM裝置可用於廣泛的應用。譬如它 們可以取代DRAM、SRAM、快閃記憶體、及電腦内其他 5 快速的短期記憶體。他們也可以用於電腦内長期資料儲 存。此等MRAM裝置提供許多優於硬碟和其他傳統長期資 料儲存裝置之優點（譬如··較快速、尺寸較小）。依據本發 明之MRAM裝置也可以用在數位相機中供數位影像之長期 儲存。 〇 本發明並不限於前文描述及例示之該等特色實施例。 而本發明將純粹依據接下來之申請專利範圍。
元件標號對照表 10… …多位元記憶體晶胞 28··· ·· •第一導體 12… …磁性隧道接面 30··· ·· •第二導體 14… …磁性隧道接面 110··. …記憶體晶胞 16··· …第一固定層 112··· …第一磁性隧道接 18… …第一感測鐵磁（FM) 面 層 114··· …第二磁性隧道接 20… …第一絕緣隧道障壁 面 22··· 第一固疋層 118··· …第一感測層 24… …第二感測FM層 124··· …第二感測層 26··· …第二絕緣隧道障壁 212··· …第一磁性隧道接 27… …非磁導分離層 面 15 594725 五、發明說明（l3) 214……第二磁性隧道接 624……第二感測層 面 626……第二絕緣隧道障 312……第一磁性隧道接 壁 面 710……記憶體晶胞 314……第二磁性隧道接 712……第一磁性隧道接 面 面 412……第一磁性隧道接 713……非磁性材料層 面 714……第二磁性隧道接 414……第二磁性隧道接 面 面 715......组層 512……第一磁性隧道接 716……第一層IrMn固定 面 層 514……第二磁性隧道接 718……第一 NiFe感測層 面 719......第一 NiFe FM 固 610……多位元記憶體晶 定層 胞 720……第一 Al2〇3絕緣隧 612……第一磁性隧道接 道障壁 面 722……第二NiFe固定層 614……第二磁性隧道接 724……第二NiFe感測層 面 726……第二Al2〇3絕緣隧 616……固定層 道障壁 618……第一感測層 728……第二IrMn固定層 620……第一絕緣隧道障 730……鈕頂罩層 壁 810……MRAM裝置 16 594725 五、發明說明（ι〇 812… …電阻性交叉點陣 列 814… …多位元記憶體晶 胞 816··· …字組線 818......位元線 910〜922……製作步驟 1010〜1024……製作步驟 17
Claims (1)
- 59霞 ί 2 錄: 六、申請專利範圍 第91114386號申請案申請專利範圍修正本 1 · 一種磁性§己憶體晶胞（1 〇)，其特徵在於· 12 5 該磁性記憶體晶胞包含有串聯之第__和第二磁電 裝置（12、Η)，該第—磁電阻式裝置〇2)具有一第一感測層 ⑽，該第二磁電阻式裝置⑽具有—第二感測層(24广 其中，該等第—和第二感測層（18、24)具有不同的橋頌 磁性。 2. 如申請專利範圍第!項之記憶體晶胞，其中該等第一和第二 裝置（12、14)為磁性隧道接面。 3. 如申請專利範圍第2項之記憶體晶胞，其中該第—磁性隨道 接面（12)包含該第-感測層⑽及一個第一固定層⑽；且其 中該第二磁性隧道接面（14)包含該第二感測層（24)和—個第 二固定層（22)。 4·如申請專利範圍第2項之記憶體晶胞，其中該等第一及第二 裝置（712、714)之該等感測層（718、72句為背對背配置；且 其中該等感測層（718、724)被-非磁性材料層（713)所分開。 5·如申請專利請範圍第2項之記憶體晶胞，其中該等第一和第 二磁性隧道接面（612、614)共用一個固定層（616)。 6·如申請專利範圍第丨項之記憶體晶胞，其中該等第一和第二 裝置中之該等感測層（412/414、512/514)具有不同的形狀。 7.如申明專利範圍第ί項之記憶體晶胞，其中該等第一和第二 裝置中之該等感測層（212/214、312/314、412/414)具有不同 的尺寸。 8·如申請專利範圍第1項之記憶體晶胞，其中該等第一及第二 裝置（112、114)之該等感測層（118、124)具有不同之厚度。 18 六、申請專利範圍 9·如申請專利範圍第β之記憶體晶胞，其中該等第—及第二 裝置（12、14)之該等感測層（18、24)由不同材料製作。 1〇·如申請專利範圍第1項之該記憶體晶胞，其中該等第一及第 二裝置（12、14)具有可區別的不同△電阻值，藉此該記憶體 晶胞（10)有最少四種可區別之邏輯狀態。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US09/925,755 US6911710B2 (en) | 2000-03-09 | 2001-08-09 | Multi-bit magnetic memory cells |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| TW594725B true TW594725B (en) | 2004-06-21 |
Family
ID=25452182
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW091114386A TW594725B (en) | 2001-08-09 | 2002-06-28 | Multi-bit magnetic memory cells |
Country Status (6)
| Country | Link |
|---|---|
| US (2) | US6911710B2 (zh) |
| EP (1) | EP1286354A1 (zh) |
| JP (1) | JP2003124446A (zh) |
| KR (1) | KR100893852B1 (zh) |
| CN (1) | CN1405777A (zh) |
| TW (1) | TW594725B (zh) |
Families Citing this family (57)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6911710B2 (en) * | 2000-03-09 | 2005-06-28 | Hewlett-Packard Development Company, L.P. | Multi-bit magnetic memory cells |
| JP2002334971A (ja) * | 2001-05-09 | 2002-11-22 | Nec Corp | 磁性メモリ及びその動作方法 |
| US6545906B1 (en) * | 2001-10-16 | 2003-04-08 | Motorola, Inc. | Method of writing to scalable magnetoresistance random access memory element |
| US6903396B2 (en) * | 2002-04-12 | 2005-06-07 | Micron Technology, Inc. | Control of MTJ tunnel area |
| US7095646B2 (en) * | 2002-07-17 | 2006-08-22 | Freescale Semiconductor, Inc. | Multi-state magnetoresistance random access cell with improved memory storage density |
| US6898112B2 (en) * | 2002-12-18 | 2005-05-24 | Freescale Semiconductor, Inc. | Synthetic antiferromagnetic structure for magnetoelectronic devices |
| US6756239B1 (en) * | 2003-04-15 | 2004-06-29 | Hewlett-Packard Development Company, L.P. | Method for constructing a magneto-resistive element |
| US6714446B1 (en) * | 2003-05-13 | 2004-03-30 | Motorola, Inc. | Magnetoelectronics information device having a compound magnetic free layer |
| US6956763B2 (en) * | 2003-06-27 | 2005-10-18 | Freescale Semiconductor, Inc. | MRAM element and methods for writing the MRAM element |
| US6818961B1 (en) * | 2003-06-30 | 2004-11-16 | Freescale Semiconductor, Inc. | Oblique deposition to induce magnetic anisotropy for MRAM cells |
| US20050014295A1 (en) * | 2003-07-16 | 2005-01-20 | Manish Sharma | Method of manufacture of a magneto-resistive device |
| US6967366B2 (en) * | 2003-08-25 | 2005-11-22 | Freescale Semiconductor, Inc. | Magnetoresistive random access memory with reduced switching field variation |
| US6985385B2 (en) | 2003-08-26 | 2006-01-10 | Grandis, Inc. | Magnetic memory element utilizing spin transfer switching and storing multiple bits |
| JP4341355B2 (ja) * | 2003-09-24 | 2009-10-07 | ソニー株式会社 | 磁気記憶装置、磁気記憶装置の書き込み方法および磁気記憶装置の製造方法 |
| US6925000B2 (en) | 2003-12-12 | 2005-08-02 | Maglabs, Inc. | Method and apparatus for a high density magnetic random access memory (MRAM) with stackable architecture |
| US7083988B2 (en) * | 2004-01-26 | 2006-08-01 | Micron Technology, Inc. | Magnetic annealing sequences for patterned MRAM synthetic antiferromagnetic pinned layers |
| JP4747507B2 (ja) * | 2004-04-16 | 2011-08-17 | ソニー株式会社 | 磁気メモリ及びその記録方法 |
| US7502248B2 (en) | 2004-05-21 | 2009-03-10 | Samsung Electronics Co., Ltd. | Multi-bit magnetic random access memory device |
| EP1890296B1 (en) * | 2004-05-21 | 2010-11-17 | Samsung Electronics Co., Ltd. | Multi-bit magnetic random access memory device and methods of operating and sensing the same |
| US7061037B2 (en) * | 2004-07-06 | 2006-06-13 | Maglabs, Inc. | Magnetic random access memory with multiple memory layers and improved memory cell selectivity |
| US7075818B2 (en) * | 2004-08-23 | 2006-07-11 | Maglabs, Inc. | Magnetic random access memory with stacked memory layers having access lines for writing and reading |
| US6992910B1 (en) | 2004-11-18 | 2006-01-31 | Maglabs, Inc. | Magnetic random access memory with three or more stacked toggle memory cells and method for writing a selected cell |
| US6937497B1 (en) | 2004-11-18 | 2005-08-30 | Maglabs, Inc. | Magnetic random access memory with stacked toggle memory cells |
| US7129098B2 (en) * | 2004-11-24 | 2006-10-31 | Freescale Semiconductor, Inc. | Reduced power magnetoresistive random access memory elements |
| US20060128038A1 (en) * | 2004-12-06 | 2006-06-15 | Mahendra Pakala | Method and system for providing a highly textured magnetoresistance element and magnetic memory |
| JP4661230B2 (ja) * | 2005-01-21 | 2011-03-30 | ソニー株式会社 | 記憶素子及びメモリ |
| US7173848B2 (en) * | 2005-02-01 | 2007-02-06 | Meglabs, Inc. | Magnetic random access memory with memory cell stacks having more than two magnetic states |
| KR100647319B1 (ko) | 2005-02-05 | 2006-11-23 | 삼성전자주식회사 | 스핀 분극 전류를 이용한 멀티 비트 자기 메모리 소자와그 제조 및 구동 방법 |
| US7154771B2 (en) * | 2005-02-09 | 2006-12-26 | Infineon Technologies Ag | Method of switching an MRAM cell comprising bidirectional current generation |
| US7285836B2 (en) * | 2005-03-09 | 2007-10-23 | Maglabs, Inc. | Magnetic random access memory with stacked memory cells having oppositely-directed hard-axis biasing |
| US7453720B2 (en) * | 2005-05-26 | 2008-11-18 | Maglabs, Inc. | Magnetic random access memory with stacked toggle memory cells having oppositely-directed easy-axis biasing |
| US7345911B2 (en) * | 2006-02-14 | 2008-03-18 | Magic Technologies, Inc. | Multi-state thermally assisted storage |
| US8058696B2 (en) * | 2006-02-25 | 2011-11-15 | Avalanche Technology, Inc. | High capacity low cost multi-state magnetic memory |
| US20080246104A1 (en) * | 2007-02-12 | 2008-10-09 | Yadav Technology | High Capacity Low Cost Multi-State Magnetic Memory |
| US7760474B1 (en) | 2006-07-14 | 2010-07-20 | Grandis, Inc. | Magnetic element utilizing free layer engineering |
| US7663848B1 (en) | 2006-07-14 | 2010-02-16 | Grandis, Inc. | Magnetic memories utilizing a magnetic element having an engineered free layer |
| JP4855863B2 (ja) * | 2006-08-09 | 2012-01-18 | 株式会社東芝 | 磁気メモリ |
| US7388771B2 (en) * | 2006-10-24 | 2008-06-17 | Macronix International Co., Ltd. | Methods of operating a bistable resistance random access memory with multiple memory layers and multilevel memory states |
| US7388776B1 (en) * | 2006-12-22 | 2008-06-17 | Hitachi Global Storage Technologies Netherlands, B.V. | Three-dimensional magnetic memory |
| US20080174936A1 (en) * | 2007-01-19 | 2008-07-24 | Western Lights Semiconductor Corp. | Apparatus and Method to Store Electrical Energy |
| US20090218645A1 (en) * | 2007-02-12 | 2009-09-03 | Yadav Technology Inc. | multi-state spin-torque transfer magnetic random access memory |
| US8331141B2 (en) | 2009-08-05 | 2012-12-11 | Alexander Mikhailovich Shukh | Multibit cell of magnetic random access memory with perpendicular magnetization |
| US8988934B2 (en) | 2010-07-27 | 2015-03-24 | Alexander Mikhailovich Shukh | Multibit cell of magnetic random access memory with perpendicular magnetization |
| US8199570B2 (en) | 2010-10-07 | 2012-06-12 | Seagate Technology Llc | Multi-bit memory with selectable magnetic layer |
| KR101912223B1 (ko) | 2011-08-16 | 2019-01-04 | 삼성전자주식회사 | 적층 자기 램 장치 및 이를 포함하는 메모리 시스템 |
| KR101537715B1 (ko) * | 2014-04-18 | 2015-07-21 | 한양대학교 산학협력단 | 메모리 소자 |
| US9548095B2 (en) * | 2014-08-20 | 2017-01-17 | Everspin Technologies, Inc. | Redundant magnetic tunnel junctions in magnetoresistive memory |
| CN104701453B (zh) * | 2015-02-13 | 2017-08-08 | 北京航空航天大学 | 一种通过缓冲层调控的多比特单元磁存储器件 |
| EP3220544B1 (en) * | 2016-03-16 | 2018-12-26 | Crocus Technology | Magnetoresistive-based signal shaping circuit for audio applications |
| US10923648B2 (en) | 2017-01-17 | 2021-02-16 | Agency For Science, Technology And Research | Memory cell, memory array, method of forming and operating memory cell |
| KR102698782B1 (ko) * | 2018-11-09 | 2024-08-27 | 삼성전자주식회사 | 자기 기억 소자 |
| US10714131B1 (en) | 2019-02-14 | 2020-07-14 | Headway Technologies, Inc. | Unified dual free layer reader with shared reference layer to enable reduced reader-to-reader separation |
| JP2021044444A (ja) * | 2019-09-12 | 2021-03-18 | キオクシア株式会社 | 磁気記憶装置 |
| US11335850B2 (en) | 2020-03-12 | 2022-05-17 | International Business Machines Corporation | Magnetoresistive random-access memory device including magnetic tunnel junctions |
| US11552243B2 (en) * | 2020-04-24 | 2023-01-10 | International Business Machines Corporation | MRAM structure with ternary weight storage |
| US11380355B2 (en) | 2020-10-27 | 2022-07-05 | Headway Technologies, Inc. | Adaptive bias control for magnetic recording head |
| US11514962B2 (en) | 2020-11-12 | 2022-11-29 | International Business Machines Corporation | Two-bit magnetoresistive random-access memory cell |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5801984A (en) * | 1996-11-27 | 1998-09-01 | International Business Machines Corporation | Magnetic tunnel junction device with ferromagnetic multilayer having fixed magnetic moment |
| US5936293A (en) * | 1998-01-23 | 1999-08-10 | International Business Machines Corporation | Hard/soft magnetic tunnel junction device with stable hard ferromagnetic layer |
| US5930164A (en) * | 1998-02-26 | 1999-07-27 | Motorola, Inc. | Magnetic memory unit having four states and operating method thereof |
| EP0971423A1 (en) | 1998-07-10 | 2000-01-12 | Interuniversitair Micro-Elektronica Centrum Vzw | Spin-valve structure and method for making same |
| US5953248A (en) * | 1998-07-20 | 1999-09-14 | Motorola, Inc. | Low switching field magnetic tunneling junction for high density arrays |
| US6166948A (en) * | 1999-09-03 | 2000-12-26 | International Business Machines Corporation | Magnetic memory array with magnetic tunnel junction memory cells having flux-closed free layers |
| US6590806B1 (en) * | 2000-03-09 | 2003-07-08 | Hewlett-Packard Development Company, L.P. | Multibit magnetic memory element |
| US6911710B2 (en) | 2000-03-09 | 2005-06-28 | Hewlett-Packard Development Company, L.P. | Multi-bit magnetic memory cells |
-
2001
- 2001-08-09 US US09/925,755 patent/US6911710B2/en not_active Expired - Lifetime
-
2002
- 2002-06-28 TW TW091114386A patent/TW594725B/zh not_active IP Right Cessation
- 2002-08-07 EP EP02255521A patent/EP1286354A1/en not_active Withdrawn
- 2002-08-08 KR KR1020020046840A patent/KR100893852B1/ko active IP Right Grant
- 2002-08-08 JP JP2002231235A patent/JP2003124446A/ja not_active Withdrawn
- 2002-08-09 CN CN02128645A patent/CN1405777A/zh active Pending
-
2003
- 2003-10-30 US US10/697,172 patent/US6862212B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| KR100893852B1 (ko) | 2009-04-17 |
| CN1405777A (zh) | 2003-03-26 |
| US6911710B2 (en) | 2005-06-28 |
| EP1286354A1 (en) | 2003-02-26 |
| US6862212B2 (en) | 2005-03-01 |
| JP2003124446A (ja) | 2003-04-25 |
| US20040090844A1 (en) | 2004-05-13 |
| KR20030014652A (ko) | 2003-02-19 |
| US20020036331A1 (en) | 2002-03-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TW594725B (en) | Multi-bit magnetic memory cells | |
| US20050167657A1 (en) | Multi-bit magnetic memory cells | |
| JP4818523B2 (ja) | メモリセル装置及びその製造方法 | |
| EP1248273B1 (en) | Cladded read conductor for a tunnel junction memory cell | |
| JP4658102B2 (ja) | 磁気的に軟らかい基準層を有する磁気抵抗素子のための読出し方法 | |
| US7227773B1 (en) | Magnetic element utilizing spin-transfer and half-metals and an MRAM device using the magnetic element | |
| JP3942931B2 (ja) | 磁気メモリセル | |
| JP4226295B2 (ja) | 磁気的に軟らかい基準層を有する磁気抵抗素子 | |
| US6728132B2 (en) | Synthetic-ferrimagnet sense-layer for high density MRAM applications | |
| US7656700B2 (en) | Magnetoresistive sensor memory with multiferroic material | |
| JP2004165661A (ja) | 非対称に被覆された導体を有するｍｒａｍ | |
| JP2004064073A (ja) | 磁気メモリデバイスおよび方法 | |
| US20080273377A1 (en) | Methods of writing data to magnetic random access memory devices with bit line and/or digit line magnetic layers | |
| KR20120069577A (ko) | 측방 피닝을 이용하는 비-휘발성 메모리 | |
| JP4338926B2 (ja) | 多値の磁気抵抗読取り／書込みメモリー、ならびに、このメモリーからの読取り方法およびこのメモリーへの書込み方法 | |
| JP4477829B2 (ja) | 磁気記憶デバイスを動作させる方法 | |
| JP2003188359A (ja) | 磁気的に軟らかい合成フェリ磁性体基準層を含む磁気抵抗素子 | |
| US7312506B2 (en) | Memory cell structure | |
| JP2003197872A (ja) | 磁気抵抗効果膜を用いたメモリ | |
| KR100933355B1 (ko) | 수직자기이방성 스핀밸브 자기저항소자를 이용한 메모리소자 및 ｍｒａｍ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| MM4A | Annulment or lapse of patent due to non-payment of fees |