JP4818523B2 - メモリセル装置及びその製造方法 - Google Patents
メモリセル装置及びその製造方法 Download PDFInfo
- Publication number
- JP4818523B2 JP4818523B2 JP2001066411A JP2001066411A JP4818523B2 JP 4818523 B2 JP4818523 B2 JP 4818523B2 JP 2001066411 A JP2001066411 A JP 2001066411A JP 2001066411 A JP2001066411 A JP 2001066411A JP 4818523 B2 JP4818523 B2 JP 4818523B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- layers
- data
- memory cell
- magnetic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 9
- 238000000926 separation method Methods 0.000 claims description 39
- 238000002955 isolation Methods 0.000 claims description 15
- 230000008878 coupling Effects 0.000 claims description 13
- 238000010168 coupling process Methods 0.000 claims description 13
- 238000005859 coupling reaction Methods 0.000 claims description 13
- 230000005294 ferromagnetic effect Effects 0.000 claims description 8
- 239000000463 material Substances 0.000 claims description 8
- 230000004888 barrier function Effects 0.000 claims description 6
- 239000004065 semiconductor Substances 0.000 claims description 5
- 239000000758 substrate Substances 0.000 claims description 5
- 239000000696 magnetic material Substances 0.000 claims 4
- 230000005291 magnetic effect Effects 0.000 description 102
- 210000004027 cell Anatomy 0.000 description 81
- 239000013598 vector Substances 0.000 description 37
- 230000003068 static effect Effects 0.000 description 15
- 230000000694 effects Effects 0.000 description 11
- 230000005641 tunneling Effects 0.000 description 11
- 229910052751 metal Inorganic materials 0.000 description 8
- 239000002184 metal Substances 0.000 description 8
- 230000005290 antiferromagnetic effect Effects 0.000 description 7
- 239000004020 conductor Substances 0.000 description 6
- 239000010949 copper Substances 0.000 description 5
- 238000000034 method Methods 0.000 description 5
- 230000008859 change Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 3
- KJTLSVCANCCWHF-UHFFFAOYSA-N Ruthenium Chemical compound [Ru] KJTLSVCANCCWHF-UHFFFAOYSA-N 0.000 description 3
- 229910052802 copper Inorganic materials 0.000 description 3
- 238000013500 data storage Methods 0.000 description 3
- 230000007423 decrease Effects 0.000 description 3
- 230000001419 dependent effect Effects 0.000 description 3
- 230000006870 function Effects 0.000 description 3
- 229910052707 ruthenium Inorganic materials 0.000 description 3
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 230000001066 destructive effect Effects 0.000 description 2
- 230000005415 magnetization Effects 0.000 description 2
- 210000000635 valve cell Anatomy 0.000 description 2
- 229910001030 Iron–nickel alloy Inorganic materials 0.000 description 1
- KGWWEXORQXHJJQ-UHFFFAOYSA-N [Fe].[Co].[Ni] Chemical compound [Fe].[Co].[Ni] KGWWEXORQXHJJQ-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052786 argon Inorganic materials 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 229910017052 cobalt Inorganic materials 0.000 description 1
- 239000010941 cobalt Substances 0.000 description 1
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 239000003302 ferromagnetic material Substances 0.000 description 1
- UGKDIUIOSMUOAW-UHFFFAOYSA-N iron nickel Chemical compound [Fe].[Ni] UGKDIUIOSMUOAW-UHFFFAOYSA-N 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 230000007723 transport mechanism Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N50/00—Galvanomagnetic devices
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
- G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
- G11C11/5607—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using magnetic storage elements
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N50/00—Galvanomagnetic devices
- H10N50/10—Magnetoresistive devices
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C2211/56—Indexing scheme relating to G11C11/56 and sub-groups for features not covered by these groups
- G11C2211/561—Multilevel memory cell aspects
- G11C2211/5615—Multilevel magnetic memory cell using non-magnetic non-conducting interlayer, e.g. MTJ
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C2211/56—Indexing scheme relating to G11C11/56 and sub-groups for features not covered by these groups
- G11C2211/561—Multilevel memory cell aspects
- G11C2211/5616—Multilevel magnetic memory cell using non-magnetic conducting interlayer, e.g. GMR, SV, PSV
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Mram Or Spin Memory Techniques (AREA)
- Semiconductor Memories (AREA)
- Hall/Mr Elements (AREA)
- Thin Magnetic Films (AREA)
Description
【発明の属する技術分野】
本発明は、不揮発性メモリの分野に関連し、メモリセル装置及びその製造方法に関する。特に、本発明は、多ビット磁気メモリセル及びその製造方法に関する。
【0002】
【従来の技術】
不揮発性メモリの或るタイプのものは、磁気抵抗原理に基づいている。特に、有用な磁気抵抗効果は、巨大磁気抵抗(GMR)効果と呼ばれる。一実施形態では、GMRに基づく磁気メモリセルは多層構造を有しており、その多層構造は、複数の導電性磁性層と1つの導電性非磁性金属層とを備えている。セルの磁気的状態は、一方の磁性層の中の磁気ベクトルに対する他方の磁性層の中の磁気ベクトルの相対的な方向(例えば、平行又は反平行)によって決定される。セルの抵抗は、2つの磁気ベクトルの相対的な方向によって異なる。従って、セルの状態は、セルに対して電圧を印加し、その結果として生じるセンス電流を測定することによって、決定され得る。
【0003】
1つのタイプのGMRメモリセルは、2層のうちの一方の層の磁気ベクトルを「ピン留め」(pin)する。ピン留めされた磁気ベクトルを有する層は、基準層と呼ばれる。その場合には、セルの状態は、他方の層の中の磁気ベクトルの方向を変えることによって制御される。ピン留めされていない磁性層は、データ層とも呼ばれる。データ層の中の磁気ベクトルの方向は、少なくとも低磁場強度ではピン留め層の中の磁気ベクトルに殆ど影響を与えない磁場の印加により、制御される。このタイプのセルは、スピンバルブセル又はGMRセルと呼ばれる。
【0004】
スピン依存型トンネリングセルは、基準層とデータ層との間に、金属層の代わりに誘電材料のような非導電性バリア層を使用する。基準層とデータ層との間の輸送メカニズムは、バリア層を通したトンネリングである。そのため、このセルは、トンネリング磁気抵抗(TMR)セルとも呼ばれる。TMRセルは、導電性GMRセルに対して多くの利点を有している。特に、TMRセル構造では、GMRセル構造に対して、より大きな抵抗変化が得られる。
【0005】
【発明が解決しようとする課題】
GMRセル構造及びTMRセル構造の両方に関して、基準(リファレンス)層又はピン留め層は、データ層の中に静磁界又は減磁化磁界を生成することができる。これは、基準層とデータ層とが近接していることによる。基準層からの静磁界は優勢磁界になることができて、これより、データ層の磁化を永久的に変化させることができる。これより、データ記憶の信頼性が損なわれる。金属分離層の高さを増してGMRセル構造内の静磁界を補償することはできるが、TMR構造内のバリアの高さは、量子トンネリングを発生できるほど十分に薄いバリアを設ける必要性によって、制約される。
【0006】
従来技術の磁気メモリセル構造は、2つのデータ層を使用して多ビットを記憶する。この構造の問題点は、静磁界の影響を低減するために各層の長さ対幅のアスペクト比を5以上にする必要があり、これによって、そのようなセルから構成される装置の記憶密度が減少することである。他の問題点は、この従来技術の構造が2つの抵抗値しか実現することができない点である。装置の状態の決定には、破壊的なリードバック・スキームに続いて書き直し動作を行う必要がある。
【0007】
【課題を解決するための手段】
既知のシステム及び方法の限界を考慮して、磁気メモリセル構造とその構造を製造する方法とが以下に説明される。
【0008】
多ビット磁気メモリセルの一実施形態では、第1及び第2のデータ層が含まれる。反強磁性的に結合された第1及び第2の基準層が、これら第1及び第2のデータ層の間に配置され、導電性結合層が前記反強磁性的に結合された第1及び第2の基準層間に配置される。一実施形態では、前記第1及び第2のデータ層が異なる保磁力を有している。このメモリセル構造は、第1及び第2のデータ層の各々を反強磁性的に結合された前記第1及び第2の基準層からから分離する第1及び第2の分離層を備えている。一実施形態では、この分離層は非導電性である。他の実施形態では、この分離層は導電性である。
【0009】
様々な実施形態では、層の高さ及び長さは、データ層の間の静磁界を改善するように選択される。一実施形態では、第1及び第2のデータ層の高さが同じではない。他の実施形態では、第2のデータ層と反強磁性的に結合された一対の層との間の分離層の高さが、第1のデータ層と基準層の反強磁性的に結合された一対の層との間の分離層の高さとは、同じではない。
【0010】
多ビット磁気メモリセルの製造方法は、半導体基板の上に第1の強磁性層を形成するステップを含んでいる。この製造方法は、第1の強磁性層の上に、第1の分離層を形成するステップを含んでいる。さらに、前記第1の分離層上の反強磁性的に結合された一対の基準層と、当該一対の基準層間の導電性結合層とを形成し、前記一対の基準層の上に、第2の分離層を形成し、前記第2の分離層の上に、第2の強磁性層を形成するステップを含んでいる。
【0011】
本発明の他の特徴及び効果は、添付の図面及び以下の詳細な説明から明らかになるであろう。
【0012】
【発明の実施の形態】
本発明が、添付の図面において、限定としてではなく、一例として描かれている。これらの図面中では、同じ参照番号は同様の要素を示している。
【0013】
巨大磁気抵抗(GMR)効果は、交互に存在する磁性層の中における磁気ベクトルの相対的な方向が印加磁界の関数として変化するときに、多層の強磁性層/非磁性層構造において観測される抵抗の変化から生じる。この構造の抵抗は、隣接する磁性層における磁気ベクトル間の角度の関数である。互いに同じ方向を有する磁気ベクトルは、「平行である」と呼ばれる。また、互いに反対方向を向いた磁気ベクトルは、反平行であると呼ばれる。
【0014】
磁性金属の電気抵抗率は、その層の磁気ベクトルに対する電子スピンの方向に依存する。平行スピンを有する電子は散乱が少なく、その結果として、その材料に対する抵抗率がより低くなる。磁性層のベクトルが低磁場強度にて反平行であると、低散乱率を有する電子は両方の磁性層の中に存在しない。これより、その材料の抵抗率が増加する。このように、多層になった強磁性層/非磁性層構造の電気抵抗率は、異なった磁性層の磁気ベクトルの相対的な方向に依存する。
【0015】
図1は、磁気メモリセル100の一つの実施形態を示しており、この磁気メモリセル100は、2つの磁性層110及び130と、これらの磁性層110及び130の間に挟まれた非磁性分離層120をそれぞれ有している。磁性層110及び130の各々は、磁気ベクトル112及び132をそれぞれ有している。図示されている磁気ベクトル112及び132は、互いに反平行である。磁性層110及び130は、導電性の金属層である。1つのタイプの磁気メモリセル(すなわち、GMR)では、分離層120は導電性金属層である。
【0016】
図2は、磁気メモリセル200の他の実施形態を示している。この磁気メモリセル200は、誘電体又は非導電性分離層220と、この分離層220によって分離された2つの磁性層210及び230を含んでいる。磁気ベクトル212及び232は、この例では互いに平行である。電流は、分離層220を通した磁性層210及び230の間の量子トンネリングによって確立される。このタイプの磁気メモリセル200は、スピン依存型トンネリング磁気抵抗(TMR)セルである。
【0017】
磁気メモリセルは、複数層のうちの一層における磁気ベクトルを「ピン留め」して、変化を妨げるように構成され得る。そのような磁気メモリセルは、スピンバルブセルと呼ばれる。図1及び図2において、一方の磁性層130及び230がピン留めされている状態の下では、他方の磁性層110及び210はデータ層(データ記憶層)と呼ばれ、一方の磁性層130及び230は基準層(リファレンス層)と呼ばれる。磁気メモリセルの状態は、データ層と基準層との間における磁気ベクトルの相対的な方向によって決定される。基準層が固定された磁気ベクトル232を有している場合、磁気メモリセル200は、単一ビットの情報に対応する2つの状態を表すことができる。磁気メモリセル100,200は、多ビットの情報を記憶するように設計することも可能である。
【0018】
磁性層の間の距離が減少するにつれて、データ層に対する基準層の磁気ベクトルの効果が、より顕著になってくる。図3において、基準層330は、静磁界をデータ層310に作用せしめる。静磁界は、図3においてベクトル312及び332によって示されるように、データ層310の中に基準層330に対して反平行の磁気ベクトルを誘起するように作用する。データ層310と基準層332との間に介在された分離層320の寸法が減少すると、基準層330の静磁界により、磁気メモリセル300が信頼性のあるデータ記憶を行なうことが不可能となるようにデータ層310の磁化が永久的に変化される。非トンネリングセル装置又はGMRセル装置に関しては、金属分離層120の高さを増すことによって、この望ましくない効果をいくらか改善することができる。しかし、トンネリング構造に対しては、分離層220の高さは、量子トンネリングをサポートする必要性のために制約される。
【0019】
図4は、多ビット磁気メモリセル400のある実施形態を示している。このセル400は、一対の基準層430,450と2つのデータ層410,470とを有している。基準層430と450とは、薄い分離層440によって互いに分離されている。分離層440の高さ及び組成は、基準層430,450間に永久的な反強磁性的結合が得られるように選択される。一実施形態では、分離層440の厚さは、0.5〜1.0nmの間の範囲である。様々な実施形態において、分離層440は、ルテニウム(Ru)又は銅(Cu)にて構成されている。
【0020】
第1のデータ層410は、第1の分離層420によって基準層430から分離されている。同様に、第2のデータ層470は、第2の分離層460によって基準層450から分離されている。一実施形態では、分離層420及び460は、セル400がTMRセルであるように、非導電性の非金属層である。他の実施形態では、分離層420及び460は、セル400がGMRセルであるように、導電性金属層である。
【0021】
反強磁性的に結合された一対の基準層430,450は、逆向きの静磁界をセットアップする。しかし、各データ層410,470同士の近接の程度に比べて基準層430,450同士のほうが近接しているため、これらの基準層430,450にセットアップされる逆向きの静磁界は、実質的にお互いにキャンセルし合う。これにより、基準層430及び450の中の反平行磁気ベクトルによって生成されるこれらの逆向きの静磁界は、データ層410又はデータ層470に対しては、実質的に有効な正味の効果を及ぼさない。さらに、セル内部における個々の層の高さは、データ層410,470からお互いへ及ぼす静磁界の効果を減らすように選択され得る。
【0022】
2つのデータ層410,470を使用することにより、セル400は、2ビットの情報を記憶することができる。かくして、セル400は、複数ビット又は多ビットメモリセルである。一実施形態では、データ層410及び470は、異なった保磁力を有している。これは、例えば、データ層410及び470を異なる材料から形成することによって達成され得る。データ層410の高さ又は厚さは、T1である。データ層470の高さ又は厚さは、T2である。一実施形態では、データ層410及び470は、T1≠T2であるように異なる高さ又は厚さを有している。
【0023】
データ層410と基準層430との間の抵抗値は、これらの層410,430における磁気ベクトル412及び432が平行であるときにはR1である。この抵抗値R1は、磁気ベクトル412及び432が反平行であると、大きさdR1だけ増加する。一実施形態においては、R1は約1MΩであり、dR1は約200kΩである。
【0024】
基準層450とデータ層470との間の抵抗値は、これらの層450,470における磁気ベクトル452及び472が平行であるときにはR2である。この抵抗値R2は、磁気ベクトル452及び472が反平行であると、大きさdR2だけ増加する。一実施形態では、R2は約2MΩであり、dR2は約400kΩである。
【0025】
図5の表500は、磁気ベクトル412及び470の方向と、R1,R2,dR1,及びdR2の関数として表示されたセル400のスタック抵抗値との関係を示している。なお、抵抗は、基準層430及び450とは無関係に、第1のデータ層410と第2のデータ層470との間で測定されている。しかし、反強磁性的に結合された一対の基準層430,450は、それらの磁気ベクトル432及び452が永久的に不変の方向であるので、この場合には基準層とされている。
【0026】
メモリセル400は、dR1≠dR2であるときに、4つの異なるスタック抵抗値を実現することができる。これは、分離層420及び460の材料又は高さを変えることによって実現されてもよい。これは、一実施形態では、例えば層420(高さ又は厚さG1)及び460(高さ又は厚さG2)の寸法を、G1がG2とは実質的に異なる(すなわち、G1≠G2)ように選択することによって、達成される。抵抗/ベクトルの組み合わせの代わりに独特の抵抗値によって各状態を表示することができると、破壊読出しプロセスの排除が可能になる。
【0027】
T2≒4nm、G2≒2.5nm、TP(基準層430と分離層440と基準層450の積層部分の高さ又は厚さ)≒9nm、G1≒1.5nm、及びT1≒2nmという寸法では、データ層410の厚み方向の中央部は、データ層470の厚み方向の中央部から16nm離れる。この距離では、データ層410に対するデータ層470の静磁界の効果は、顕著に低減される。この効果は、図6に示されているように、厚い方のデータ層620の長さ(L2)を薄い方のデータ層610の長さ(L1)に対して増やすことによって、さらに低減させることができる。すなわち、メモリセル600の厚い方のデータ層620からの静磁界の薄い方のデータ層610に対する効果は、厚い方のデータ層620の長さ(L2)を薄い方のデータ層610の長さ(L1)に対して増やすことによって、低減させることができる。なお、この場合、第2のデータ層620の長さL2は、第1のデータ層の長さL1よりも長く、L2>L1である。
【0028】
図7のセル700に示されているように、セル構造を拡大して2ビットより多くのビットを記憶することができる。セル700は、第1のデータ層710,第2のデータ層730,及び第3のデータ層750を含んでいる。第1の反強磁性的に結合された層の対720が、第1のデータ層710と第2のデータ層730との間に配置されている。第2の反強磁性的に結合された層の対740が、第2のデータ層730と第3のデータ層750との間に配置されている。セル700では、8つまでの磁気ベクトルの組み合わせが可能である。層材料の適切な選択を通じて、各状態に対応するスタック抵抗を異なったものにすることができる。これより、セル700は、8つの異なった抵抗値を通じて、3ビットの情報を表すことができる。必要であれば、セル構造をさらに拡大して、より高い記憶密度をサポートすることができる。
【0029】
複数のメモリセルを配列して、磁気ランダムアクセスメモリ(MRAM)記憶装置を形成することができる。セルは、個々にMRAMセルと呼ばれる。一実施形態では、MRAM記憶装置はMRAMセルのアレイを備えており、これらは、電気導体のメッシュ又はグリッドに配置されたセンス線及びワード線によって個々にアクセスされる。一実施形態では、MRAMセルのアレイは半導体基板の上に形成され、MRAM記憶装置は集積回路パッケージの形状ファクタを有することができる。
【0030】
図8は、半導体基板の上に個々の多ビット磁気メモリセルを形成する方法を示している。ステップ810において、導体層が半導体基板の上に形成される。ステップ820において、シード層が導体層の上に形成される。第1のデータ層が、ステップ830において、シード層の上に形成される。その後に、第1の分離層が、ステップ832において、第1のデータ層の上に形成される。
【0031】
ステップ840において、反強磁性の一対の層のうちの第1の層が、外部磁界の存在下で第1の分離層の上に堆積される。反強磁性の一対の層を結合する結合層が、ステップ842において、反強磁性の一対の層のうちの前記第1の層の上に形成される。反強磁性的に結合される一対の層うちの第2の層は、ステップ844において、反強磁性の一対の層を結合する前記結合層の上に形成される。
【0032】
一実施形態では、反強磁性の一対の層を結合する結合層のために選択された材料は、高い異方性(Hk)を有している。一実施形態では、反強磁性的に結合された一対の層のために選択された材料は、コバルト(Co)である。様々な実施形態において、結合層はルテニウム又は銅から構成されている。結合層の反強磁性結合磁界は、第2の層の磁気ベクトルをピン留めする。一実施形態では、結合層の厚さは、1nmより薄い。
【0033】
ステップ850において、第2の分離層が、反強磁性的に結合された一対の層のうちの第2の層の上に形成される。一実施形態においては、第1及び第2の分離層の各々は、アルミニウム(Al)層を堆積し、これをアルゴン/酸素(Ar/O2)プラズマ中で酸化して酸化アルミニウムトンネルバリアを形成することによって、形成される。一実施形態では、分離層は、導電性金属材料から構成される。
【0034】
ステップ860において、第2のデータ層が、第2の分離層の上に形成される。第1及び第2のデータ層は、強磁性材料をスパッタリング又は蒸着することによって形成することができる。一実施形態では、第1及び第2のデータ層の各々は、ニッケル・鉄(NiFe)合金又はニッケル・鉄・コバルト(NiFeCo)合金から構成される。
【0035】
ステップ870に示されているように、キャップ層を磁気メモリセル・スタックに対して形成してもよい。ステップ880において、頂部導体がスタックの上に形成され、セルがこの頂部導体と上述の底部導体との間に挟まれた状態となされる。
【0036】
以上述べた説明を要約すると、次の通りである。多ビット磁気メモリセル400は、第1のデータ層410及び第2のデータ層470を含んでいる。反強磁性的に結合された一対の層430,450が、第1及び第2のデータ層410,470間に配置される。一実施形態においては、第1及び第2のデータ層410,470は、異なった保持力を有している。メモリセル構造は、第1及び第2のデータ層410,470と、反強磁性的に結合された一対の層430,450との間を分離する複数の分離層420,460を含んでいる。一実施形態では、反強磁性的に結合された一対の層430,450の間に配置された結合層(分離層)440は、ルテニウム(Ru)又は銅(Cu)にて構成されている。一実施形態では、第1及び第2のデータ層410,470の各々と、反強磁性的に結合された層430,450の対との間にそれぞれ配置される分離層420,460が非導電性となされ、この場合は、このセルがスピン依存型トンネリング(TMR)セルとなる。これに代えて、分離層420,460は導電性となされ、この場合は、このセルが巨大磁気抵抗(GMR)セルとなる。本発明によれば、記憶密度が高く、2を越える数の異なる抵抗値を得ることができるようなメモリセル装置及びその製造方法を提供することができる。
【0037】
以上の詳細な説明では、本発明が、その特定の例示的な実施形態を参照しつつ説明されている。これに対して、様々な改変及び変更を、請求の範囲に述べられている本発明のより広範な考え及び範囲から逸脱することなく施すことが可能である。従って、明細書及び図面は、制限的な意味ではなく例示的な意味で解釈されるべきものである。
【図面の簡単な説明】
【図1】GMR(巨大磁気抵抗)セル構造を有する磁気メモリセルの一実施形態を示す図である。
【図2】TMR(トンネリング磁気抵抗)セル構造の一実施形態を示す図である。
【図3】基準層によって生成された静磁界に基づいて生ぜしめられる、基準層内の磁気ベクトルに対して反平行であるデータ層の磁気ベクトルを示す図である。
【図4】多ビット磁気メモリセル構造の一実施形態を示す図である。
【図5】図4のデータ層における磁気ベクトルの相対的な方向に対応する抵抗値の表を示す図である。
【図6】異なる長さのデータ層を有する磁気メモリセル構造のある実施形態を描いた図である。
【図7】3ビット磁気メモリセル構造の一実施形態を示す図である。
【図8】2つのデータ層の間に配置された、反強磁性的に結合された一対の層を有する多ビット磁気メモリセルを形成する一実施形態を示す図である。
【符号の説明】
410 第1のデータ層
420 第1の分離層
430 基準層
440 分離層(結合層)
450 基準層
460 第2の分離層
470 第2のデータ層
G1 第1の分離層の高さ
G2 第2の分離層の高さ
T1 第1のデータ層の高さ
T2 第2のデータ層の高さ
TP 一対の基準層及びこれらに挟まれた分離層の積層部分の高さ
Claims (10)
- 磁性材料から成る第1及び第2のデータ層と、
前記第1及び第2のデータ層の間に配置され、反強磁性的に結合された第1及び第2の基準層と、
前記反強磁性的に結合された第1及び第2の基準層間の導電性結合層と、
前記第1及び第2のデータ層を、前記第1及び第2の基準層から各々分離させる第1及び第2の分離層と、
をそれぞれ備えることを特徴とするメモリセル装置。 - 前記第1のデータ層は、高さG1の前記第1の分離層によって前記第1の基準層から分離され、前記第2のデータ層は、高さG2の前記第2の分離層によって前記第2の基準層から分離され、G1≠G2であることを特徴とする請求項1に記載のメモリセル装置。
- 前記各分離層が、非導電性の非磁性材料から成るバリアであることを特徴とする請求項1または2に記載のメモリセル装置。
- 前記各分離層が、導電性の非磁性材料から構成されていることを特徴とする請求項1または2に記載のメモリセル装置。
- 前記第1及び第2のデータ層が、異なる保磁力を有していることを特徴とする請求項1乃至4の何れか1項に記載のメモリセル装置。
- 前記第1のデータ層の高さT1が、前記第2のデータ層の高さT2とは実質的に異なっており、T1≠T2であることを特徴とする請求項1乃至5の何れか1項に記載のメモリセル装置。
- 前記第2のデータ層の長さL2が、前記第1のデータ層の長さL1よりも長く、L2>L1であることを特徴とする請求項1乃至6の何れか1項に記載のメモリセル装置。
- 前記第2のデータ層上の磁性材料から成る第3のデータ層と、
前記第2のデータ層及び第3のデータ層の間に配置され、反強磁性的に結合された第3及び第4の基準層と、
前記反強磁性的に結合された第3及び第4の基準層間の第2導電性結合層と、
前記第2及び第3のデータ層を、前記第3及び第4の基準層から分離させる第3及び第4の分離層をさらに備えることを特徴とする請求項1乃至7の何れか1項に記載のメモリセル装置。 - (a)半導体基板の上に第1の強磁性層を形成するステップと、
(b)前記第1の強磁性層の上に、第1の分離層を形成するステップと、
(c)前記第1の分離層上の反強磁性的に結合された一対の基準層と、当該一対の基準層間の導電性結合層とを形成するステップと、
(d)前記一対の基準層の上に、第2の分離層を形成するステップと、
(e)前記第2の分離層の上に、第2の強磁性層を形成するステップと、
を含むことを特徴とするメモリセル装置の製造方法。 - 前記第1及び第2の分離層は、非導電性の非磁材料から形成されることを特徴とする請求項9に記載のメモリセル装置の製造方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US09/522,308 US6590806B1 (en) | 2000-03-09 | 2000-03-09 | Multibit magnetic memory element |
US09/522308 | 2000-03-09 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2001313377A JP2001313377A (ja) | 2001-11-09 |
JP4818523B2 true JP4818523B2 (ja) | 2011-11-16 |
Family
ID=24080344
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001066411A Expired - Fee Related JP4818523B2 (ja) | 2000-03-09 | 2001-03-09 | メモリセル装置及びその製造方法 |
Country Status (8)
Country | Link |
---|---|
US (1) | US6590806B1 (ja) |
EP (1) | EP1132919B1 (ja) |
JP (1) | JP4818523B2 (ja) |
KR (1) | KR20010089201A (ja) |
CN (1) | CN1319070C (ja) |
DE (1) | DE60119199D1 (ja) |
HK (1) | HK1041098A1 (ja) |
TW (1) | TW514914B (ja) |
Families Citing this family (49)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6911710B2 (en) * | 2000-03-09 | 2005-06-28 | Hewlett-Packard Development Company, L.P. | Multi-bit magnetic memory cells |
US6576480B2 (en) * | 2001-07-26 | 2003-06-10 | Micron Technology, Inc. | Structure and method for transverse field enhancement |
US6803616B2 (en) | 2002-06-17 | 2004-10-12 | Hewlett-Packard Development Company, L.P. | Magnetic memory element having controlled nucleation site in data layer |
DE10142594A1 (de) * | 2001-08-31 | 2003-03-27 | Infineon Technologies Ag | Kompensation eines magnetischen Biasfeldes in einer Speicherschicht einer magnetoresistiven Speicherzelle |
JP3866567B2 (ja) * | 2001-12-13 | 2007-01-10 | 株式会社東芝 | 半導体記憶装置及びその製造方法 |
KR100457158B1 (ko) * | 2001-12-26 | 2004-11-16 | 주식회사 하이닉스반도체 | 대칭적인 스위칭 특성을 위한 마그네틱 메모리 셀 |
US6593608B1 (en) * | 2002-03-15 | 2003-07-15 | Hewlett-Packard Development Company, L.P. | Magneto resistive storage device having double tunnel junction |
TWI222763B (en) * | 2002-03-29 | 2004-10-21 | Toshiba Corp | Magnetic logic element and magnetic logic element array |
US6728132B2 (en) * | 2002-04-03 | 2004-04-27 | Micron Technology, Inc. | Synthetic-ferrimagnet sense-layer for high density MRAM applications |
US6985384B2 (en) * | 2002-10-01 | 2006-01-10 | International Business Machines Corporation | Spacer integration scheme in MRAM technology |
US6956766B2 (en) * | 2002-11-26 | 2005-10-18 | Kabushiki Kaisha Toshiba | Magnetic cell and magnetic memory |
US6667901B1 (en) * | 2003-04-29 | 2003-12-23 | Hewlett-Packard Development Company, L.P. | Dual-junction magnetic memory device and read method |
JP4066361B2 (ja) | 2003-07-30 | 2008-03-26 | トヨタ自動車株式会社 | 燃料電池の冷却システム |
US6985385B2 (en) * | 2003-08-26 | 2006-01-10 | Grandis, Inc. | Magnetic memory element utilizing spin transfer switching and storing multiple bits |
JP2005150482A (ja) * | 2003-11-18 | 2005-06-09 | Sony Corp | 磁気抵抗効果素子及び磁気メモリ装置 |
US6925000B2 (en) | 2003-12-12 | 2005-08-02 | Maglabs, Inc. | Method and apparatus for a high density magnetic random access memory (MRAM) with stackable architecture |
JP2005310840A (ja) * | 2004-04-16 | 2005-11-04 | Toshiba Corp | 磁気ランダムアクセスメモリ |
US7502248B2 (en) * | 2004-05-21 | 2009-03-10 | Samsung Electronics Co., Ltd. | Multi-bit magnetic random access memory device |
EP1890296B1 (en) | 2004-05-21 | 2010-11-17 | Samsung Electronics Co., Ltd. | Multi-bit magnetic random access memory device and methods of operating and sensing the same |
US7436632B2 (en) * | 2004-06-30 | 2008-10-14 | Seagate Technology Llc | Differential/dual CPP recording head |
US7061037B2 (en) * | 2004-07-06 | 2006-06-13 | Maglabs, Inc. | Magnetic random access memory with multiple memory layers and improved memory cell selectivity |
US7075818B2 (en) * | 2004-08-23 | 2006-07-11 | Maglabs, Inc. | Magnetic random access memory with stacked memory layers having access lines for writing and reading |
JP2006093432A (ja) * | 2004-09-24 | 2006-04-06 | Sony Corp | 記憶素子及びメモリ |
RU2310928C2 (ru) | 2004-10-27 | 2007-11-20 | Самсунг Электроникс Ко., Лтд. | Усовершенствованное многоразрядное магнитное запоминающее устройство с произвольной выборкой и способы его функционирования и производства |
US20060171197A1 (en) * | 2005-01-31 | 2006-08-03 | Ulrich Klostermann | Magnetoresistive memory element having a stacked structure |
US7173848B2 (en) * | 2005-02-01 | 2007-02-06 | Meglabs, Inc. | Magnetic random access memory with memory cell stacks having more than two magnetic states |
US7379321B2 (en) * | 2005-02-04 | 2008-05-27 | Hitachi Global Storage Technologies Netherlands B.V. | Memory cell and programmable logic having ferromagnetic structures exhibiting the extraordinary hall effect |
KR100647319B1 (ko) | 2005-02-05 | 2006-11-23 | 삼성전자주식회사 | 스핀 분극 전류를 이용한 멀티 비트 자기 메모리 소자와그 제조 및 구동 방법 |
US7285836B2 (en) * | 2005-03-09 | 2007-10-23 | Maglabs, Inc. | Magnetic random access memory with stacked memory cells having oppositely-directed hard-axis biasing |
US7453720B2 (en) * | 2005-05-26 | 2008-11-18 | Maglabs, Inc. | Magnetic random access memory with stacked toggle memory cells having oppositely-directed easy-axis biasing |
US8084835B2 (en) * | 2006-10-20 | 2011-12-27 | Avalanche Technology, Inc. | Non-uniform switching based non-volatile magnetic based memory |
US8018011B2 (en) * | 2007-02-12 | 2011-09-13 | Avalanche Technology, Inc. | Low cost multi-state magnetic memory |
US7732881B2 (en) * | 2006-11-01 | 2010-06-08 | Avalanche Technology, Inc. | Current-confined effect of magnetic nano-current-channel (NCC) for magnetic random access memory (MRAM) |
US20080246104A1 (en) * | 2007-02-12 | 2008-10-09 | Yadav Technology | High Capacity Low Cost Multi-State Magnetic Memory |
US8535952B2 (en) * | 2006-02-25 | 2013-09-17 | Avalanche Technology, Inc. | Method for manufacturing non-volatile magnetic memory |
US20070253245A1 (en) * | 2006-04-27 | 2007-11-01 | Yadav Technology | High Capacity Low Cost Multi-Stacked Cross-Line Magnetic Memory |
US8063459B2 (en) * | 2007-02-12 | 2011-11-22 | Avalanche Technologies, Inc. | Non-volatile magnetic memory element with graded layer |
US8508984B2 (en) * | 2006-02-25 | 2013-08-13 | Avalanche Technology, Inc. | Low resistance high-TMR magnetic tunnel junction and process for fabrication thereof |
US8058696B2 (en) * | 2006-02-25 | 2011-11-15 | Avalanche Technology, Inc. | High capacity low cost multi-state magnetic memory |
US8183652B2 (en) * | 2007-02-12 | 2012-05-22 | Avalanche Technology, Inc. | Non-volatile magnetic memory with low switching current and high thermal stability |
US7388776B1 (en) * | 2006-12-22 | 2008-06-17 | Hitachi Global Storage Technologies Netherlands, B.V. | Three-dimensional magnetic memory |
JP5455313B2 (ja) * | 2008-02-21 | 2014-03-26 | 株式会社東芝 | 磁気記憶素子及び磁気記憶装置 |
US8802451B2 (en) | 2008-02-29 | 2014-08-12 | Avalanche Technology Inc. | Method for manufacturing high density non-volatile magnetic memory |
US9929211B2 (en) * | 2008-09-24 | 2018-03-27 | Qualcomm Incorporated | Reducing spin pumping induced damping of a free layer of a memory device |
US8331141B2 (en) | 2009-08-05 | 2012-12-11 | Alexander Mikhailovich Shukh | Multibit cell of magnetic random access memory with perpendicular magnetization |
US8988934B2 (en) | 2010-07-27 | 2015-03-24 | Alexander Mikhailovich Shukh | Multibit cell of magnetic random access memory with perpendicular magnetization |
US8279662B2 (en) | 2010-11-11 | 2012-10-02 | Seagate Technology Llc | Multi-bit magnetic memory with independently programmable free layer domains |
US8203870B2 (en) | 2010-11-23 | 2012-06-19 | Seagate Technology Llc | Flux programmed multi-bit magnetic memory |
US9047964B2 (en) * | 2012-08-20 | 2015-06-02 | Qualcomm Incorporated | Multi-level memory cell using multiple magnetic tunnel junctions with varying MGO thickness |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5936293A (en) * | 1998-01-23 | 1999-08-10 | International Business Machines Corporation | Hard/soft magnetic tunnel junction device with stable hard ferromagnetic layer |
US5930164A (en) * | 1998-02-26 | 1999-07-27 | Motorola, Inc. | Magnetic memory unit having four states and operating method thereof |
EP0971423A1 (en) * | 1998-07-10 | 2000-01-12 | Interuniversitair Micro-Elektronica Centrum Vzw | Spin-valve structure and method for making same |
US6278589B1 (en) * | 1999-03-30 | 2001-08-21 | International Business Machines Corporation | Dual GMR sensor with a single AFM layer |
-
2000
- 2000-03-09 US US09/522,308 patent/US6590806B1/en not_active Expired - Lifetime
-
2001
- 2001-02-09 TW TW090102977A patent/TW514914B/zh not_active IP Right Cessation
- 2001-02-26 DE DE60119199T patent/DE60119199D1/de not_active Expired - Lifetime
- 2001-02-26 EP EP01301747A patent/EP1132919B1/en not_active Expired - Lifetime
- 2001-03-08 KR KR1020010011899A patent/KR20010089201A/ko not_active Application Discontinuation
- 2001-03-09 JP JP2001066411A patent/JP4818523B2/ja not_active Expired - Fee Related
- 2001-03-09 CN CNB011112263A patent/CN1319070C/zh not_active Expired - Lifetime
-
2002
- 2002-04-08 HK HK02102604.2A patent/HK1041098A1/zh unknown
Also Published As
Publication number | Publication date |
---|---|
TW514914B (en) | 2002-12-21 |
HK1041098A1 (zh) | 2002-06-28 |
DE60119199D1 (de) | 2006-06-08 |
US6590806B1 (en) | 2003-07-08 |
CN1319070C (zh) | 2007-05-30 |
EP1132919A3 (en) | 2002-08-21 |
EP1132919A2 (en) | 2001-09-12 |
KR20010089201A (ko) | 2001-09-29 |
CN1316746A (zh) | 2001-10-10 |
JP2001313377A (ja) | 2001-11-09 |
EP1132919B1 (en) | 2006-05-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4818523B2 (ja) | メモリセル装置及びその製造方法 | |
US6911710B2 (en) | Multi-bit magnetic memory cells | |
US8178363B2 (en) | MRAM with storage layer and super-paramagnetic sensing layer | |
US7227773B1 (en) | Magnetic element utilizing spin-transfer and half-metals and an MRAM device using the magnetic element | |
KR100816746B1 (ko) | 자기 메모리 셀 | |
EP1248273B1 (en) | Cladded read conductor for a tunnel junction memory cell | |
US6593608B1 (en) | Magneto resistive storage device having double tunnel junction | |
JP4815051B2 (ja) | 低切替磁界磁性トンネル接合 | |
JP5009622B2 (ja) | 磁気エレクトロニクス情報デバイス及び磁気エレクトロニクスランダムアクセスメモリ素子 | |
US20050167657A1 (en) | Multi-bit magnetic memory cells | |
KR100624762B1 (ko) | 고밀도 mram 어플리케이션을 위한 합성-페리자성체센스-층 | |
JP2004006844A (ja) | 磁界シンク層を有する磁気抵抗記憶素子 | |
JP2003188359A (ja) | 磁気的に軟らかい合成フェリ磁性体基準層を含む磁気抵抗素子 | |
JP2003197872A (ja) | 磁気抵抗効果膜を用いたメモリ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20070706 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070906 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110317 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110405 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110705 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110802 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110831 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140909 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4818523 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |