TW576021B - Master slave flip-flop circuit functioning as edge trigger flip-flop - Google Patents
Master slave flip-flop circuit functioning as edge trigger flip-flop Download PDFInfo
- Publication number
- TW576021B TW576021B TW092102174A TW92102174A TW576021B TW 576021 B TW576021 B TW 576021B TW 092102174 A TW092102174 A TW 092102174A TW 92102174 A TW92102174 A TW 92102174A TW 576021 B TW576021 B TW 576021B
- Authority
- TW
- Taiwan
- Prior art keywords
- data
- circuit
- slave
- state
- output
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
- H03K3/356—Bistable circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
- H03K3/356—Bistable circuits
- H03K3/3562—Bistable circuits of the master-slave type
- H03K3/35625—Bistable circuits of the master-slave type using complementary field-effect transistors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
- H03K3/356—Bistable circuits
- H03K3/356104—Bistable circuits using complementary field-effect transistors
- H03K3/356113—Bistable circuits using complementary field-effect transistors using additional transistors in the input circuit
- H03K3/356121—Bistable circuits using complementary field-effect transistors using additional transistors in the input circuit with synchronous operation
Landscapes
- Logic Circuits (AREA)
- Inverter Devices (AREA)
Description
576021 五、發明說明(l) - 發明所屬之技術領域 本發明有關於一種減低電力消耗的主從正及 先前技術 第7圖為習知主從正反器的構造圖,於圖中,21為時 脈輸入驅動器,輸入時脈信號(CLK),並輸出與時脈信號 同相位之正相時脈信號τ與逆相的時脈信號Tc。22為主閉 鎖電路,對應於時脈信號(CLK)的低位準(以下稱為”[)設\^ 於資料流通狀態,對應於時脈信號(CLK)的高位準(以 為H)設定於資料保持狀態,於資料流通狀態下自資料信號 (D)載入新值,之後於資料保存狀態下保持該新值。為ϋ 從閉鎖電路,對應於時脈信號(CLK)^高位準(以下稱為η) 设定於資料流通狀態,對應於時脈信號( CLK)的低位準(以 下稱為L)設定於資料保持狀態,於資料流通狀態下,將資 科保持狀態下的.主閉鎖電路22所保持的新值載入,之後於 貝料保存狀態下保持該新值成為前值。2 4為輸出驅動器, 反向輸出該保持於從閉鎖電路2 3之前值。 時脈輸入驅動器21為由P溝道型M〇s電晶體(以下以ptr 表示)21a與N溝道型M0S電晶體(以下以Ntr表示)所構成的 反相器,以及由Ptr21c與Ntr21d所構成的反相器所連接而 成。對應於輸入信號(CLK),輸出正相時脈信號Tjk逆相的 時脈信號TC。 又,主閉鎖電路22為,由二個開關元件22a、22b以及 Ptr22c與Ntr22d所構成之反相器,以及ptr22e與Ntr22f所 構成的反相器,依圖所示所連接而構成,信號(D)輸入於
576021 五、發明說明(2) 開關元件22a。 主閉鎖電路23亦為同樣的構造,二個開關元件23a、 23b以及Ptr23c與Ntr23d所構成之反相器,以及Ptr22e與 Ntr22f所構成的反相器,依圖所示所連接而構成,將來自 主閉鎖電路22的輸出,輸入於開關元件23a。 輸出驅動器24為由Ptr24a與Ntr24b所構成的反相器以 及?1^24〇:與1^1^24(1所構成的反相器所組成。從閉鎖電路23 的輸出QC、Q輸入於該反相器,來自同一輸出驅動器24的 正松資料信號Qout以及反相資料信號QCout分別輸出。
每個開關元件22a、22b、22c、22d分別由Ptr與Ntr構 成。由時脈輸入驅動器2 1輸入的正相時脈信號T以及逆相 時'脈信號TC做0Ν與OFF。具體而言,開關元件22a與22b — 方為0N時另一方為〇FF,交互地作ON,OFF。開關元件23a 與23b也同樣地交互做on,〇FF。又,該ON,OFF的時序為 開關元件22a與23b相同,開關元件22b與23a相同。 各開關元件的ON,OFF由時脈信號(CLK)的高位準(以 下稱H)或低位準(以下稱l)的關係預先決定。 例如’時脈信號(CLK)為L時,主閉鎖電路22的開關元 件2 2 a為0 N,此時開關元件2 2 b由前一次的狀態變成〇 ρ f。
資料信號(D)通過開關元件22a輸入於ptr22c、Ntr22d、 Ptr22e以及Ntr2Zf的電路,同由Ptr22e與…以所組成的反 相器所輸出。此時,從閉鎖電路23的開關元件23a為〇叮。 此狀態為主閉鎖電路之流通狀態,由資料信號(D)載入新
2103-5471-PF(Nl).ptd 第6頁 576021 五、發明說明(3) 一方面,上述狀態時的從閉鎖電路23的開關元件23b 為ON,而從閉鎖電路23為資料保持狀態(保持前值)。 對此,時脈信號(CLK)為Η時產生與上述相反的動作, 主閉鎖電路22為資料保持狀態,從閉鎖電路23為 狀態。 7慨逋 為此,主閉鎖電路22與從閉鎖電路23由時脈信號 (CLK)在保持與流通的動作間反覆進行,正相資料信"號 Qout及反相信號QC〇ut由輸出驅動器24輸出。 儿 發明内容 發明欲解決之課題 習知的主從正反器由以上所構成’因此由時脈信 CLK產生動作的電晶體有ptr21a、Ntr21b、ptr2lc、; Ntr21d以及四個開關元件22a、22b、23&、2扑各自
與Ntr合計12個。對該等閘極電流,每#由時脈信 J 動作時’充放電電流流經各閉極電容b 極容量),由此產生電力的消耗,妨害半導體寄生= 低電力消耗。 T平肢積菔冤路的 本發明考慮上述之問韻 ^ . f 正反器。 1崚,棱供一種低電力消耗的主從 解決課題之手段 本發明提供一種主你X — 資料浐通肤能极&认足正反器,包括一主閉鎖電路,於 接收的輸入資肖,作為主=:於#枓保持狀態保持該所 料流通狀態,•收:=資料;一從閉鎖電路,於資 收保持於上述之主閉鎖電路中的主輸出資 576021 電力。因此,第 動作的電晶體數量減 五、發明說明(4) 料,於資料保持狀態 ^輪出資料,並輸出 置,於時脈信號的第 鎖電路以及從閉鎖電 線連接至連接主閉鎖 故’分別將該主閉鎖 電路設定於資料保持 電位線與第一線連接 因此分別使主閉鎖電 設定於資料流通狀態 實施方式 Μ下對本發明的 第一實施型態 主從正反器為, 及由輸入資料信號而 而產生動作的電晶體 力。一方面,輸入資 因此’例如即使由輸 多’由輸入資料信號 由時脈信號而產生動 如’一個由時脈信號 約等於十個由輸入資 與 ,保持該所接收的主輸出 該從輸出資料;一電路設 一位準,自第一電位線將 路的第一線切斷,而且, 電路以及從閉鎖電路的第 電路設定於資料流通狀態 狀態,於時脈信號的第二 ’並且自第二電位線將第 路設定於資料保持狀態而 信號而產 作的電晶 頻率做0Ν 無法以高 信號產生 作的電晶 晶體所消 動作的電 而產生動 施型態中 資料,作為 定控制裝 連接於主閉 將第二電位 二線的緣 而該從閉食貞 位準,第一 二線切斷, 從閉鎖電路 實施型態,並參照附加圖示說明 由時脈 產生動 ’ 以南 料信號 八資料 產生動 作的電 而產生 料信號 第二實 少。 生動作的電晶體,以 體構成。由時脈信號 與OFF,會消耗電 頻率做位準的變化。 動作的電晶體數量 體所消耗的電力,較 耗的電力為少。例 晶體所消耗的電力大 作的電晶體所消耗的 ’由時脈信號而產生
2103-5471-PF(Nl).Ptd 第8頁 576021 五、發明說明(5) 第1圖本發明第一實施型態之主從正反器的構造圖。 於第1圖中’1為時脈輸入驅動器,由汲極互相連接的P溝 道型M0S電晶體(以下稱ptr)之Ptrl與n溝道型M0S電晶體 (以下稱Ntr)之Ntrl所構成。於時脈輸入驅動器1中,輸入 時脈信號CLK1 (或時脈信號)輸入於ptri與Ntrl之閘極,得 到整理波形後的反相時脈信號(CLK 2 ),反相時脈信號 (CLK2 )由沒極的連接點輸出。 2為資料輸入驅動器,由汲極互相連接的ptr2與以“ 所構成。資料輸入驅動器2中,資料輸入信號(D)輸入於 Ptr2與Ntr2的汲極,輸入信號與正相輸入資料信號(D)輸 出於線路L1—同時,輸入信號與反相輸入資料信號(DC)由汲 極的連接點輸出於線路L 2。 3為電路設定控制裝置,由源極連接於電源Vdd線路3 的Ptr3與源極接地((jnd)端子的Ntr3所構成。電路設定控 制裝置3中,時脈信號CLK2輸入於以“與““之閘極,自 =源Vdd線路L3經過Ptr3往第一電路設定線路4 (V0)的電 /;,L或者疋自第2電路設定線路L 5 (GO),經過Ptr4朝接地 (G N D )、子的電流各自做〇 n,〇 j? ρ的控制,因此後述之主閉 鎖電路6及從閉鎖電路7各別設定於資料流通的電路狀態或 資料保持的電路狀態做切換。 6為主閉鎖電路,由Ptr4至丨丨以及Ntr4至7所構成。經 過電路設定控制裝置3的第i電路設定線路L4(v〇)(或第i線 路)以及第2電路設定線路L5(G〇)(或第2線路),資料流通 的電路狀態或資料保持的電路狀態做切換,將正相輸入資
576021 五、發明說明(6) 料信號(D)以及反向輸入資料信號(DC)輸入,並將正相輸 出資料信號P以及反向輸出資料信號PC輸出。詳細而言, Ptr4及PtrlO的源極連接於電源vdd線路L3,Ptr6及Ptr8的 源極連接於第一電路設定線路L4,ptr5的源極連接於ptr4 的及極’ Ptr7的源極連接於ptr6的汲極,ptr9的源極連接 於Ptr8的沒極,Ptrl 1的源極連接於ptri 〇的汲極。Ntr4與 Ntr7之源極連接於第2電路設定線路L5,Ntr5與““之源 極連接於接第端子(GND),Ptr5、Ptr7、Ntr4以及Ntr5的 沒極連接於線路L7,Ptr9、Ptrll、Ntr6以及Ntr7的汲極 連接於線路L6。Ptr9、Ptrll以及Ntr6的閘極連接於線路 L7 ’Ptr5、Ptr7以及Ntr5的閘極連接於線路L6,Ptr4、
Ptr8以及Ntr4的閘極連接於線路LI,Ptr 6、Ptr 1 〇以及 Ntr 7的閘極連接於線路L2。 又,7為從閉鎖電路,由Ptr 12至15以及Ntr 8至15所 構成。經過電路設定控制裝置3的第j電路設定線路u(v〇) =及第2電路設定線路L5(G〇),資料流通的電路狀態或資 料保持的電路狀態做切換,將正相輸入資料信號?以及反 向^ ^資料信號PC由主閉鎖電路6輸入,並將正相輸出資 料信號P以及反向輸出資料信號PC輸出。詳細而言,Pt]r 13及Ptr 14的源極連接於電源Vdd線路L3,ptr 12&ptr 15的源極連接於第1電路設定線路L4,Ptr 11及Ptr 13的 ==第2電路設定線路L5,Nt"與Ntr 15之源極連 M 鸲子(GND),Ntr 8的源極連接於Ntr9的汲極, r的源極連接於N tr 11的汲極,N t r 1 2的源極連接於
2103-5471.PF(Nn.mH 第10頁 576021 五、發明說明(7)
Ntr 13的汲極,Ntr 14的源極連接於以^5的汲極。 12、Ptr 13、Ntr 8以及Ntr 1〇的汲極連接於線路L9,ptr 14、 Ptr 15、Ntr 12以及Ntr 14的汲極連接於線路u。 Ptr 12、Ntr 9以及Ntr 13的閘極連接於線路L6,ptr 15、 Ntr 11以及Ntr 15的閘極連接於線路L7,ptr η、 N t r 1 2以及N t r 1 4的閘極連接於線路[g。 8為輸出驅動器,由汲極互相連接的ptr 16與“厂16 •構成的反相器,以及由汲極互相連接的p t r丨7與N t r丨7構 成妁反相器所組成,並將正相輸出資料信號Q輸入於ptr 16與Ntr 16的閘極,反相資料信號QC〇ut由ptr 16與[^1^ 16的沒極連接點輸出,反相輸出資料信號QC輸入於ptr 17 與Ntr 1 7的閘極·,以及輸出反相資料信.號QC〇ut。 由上述之構造,與時脈信號CLκ丨之前沿及後沿同時動 作的電晶體為Ptrl、Ptr3、Ntrl與Ntr3四個。 第2(3)圖為.當時脈信號(:1^1為[時,第1圖的主閉鎖電 路的一部分NOR閘的構造說明圖。第2(b)圖為當時脈信號 CLK1為L時’相當於第1.圖的主·閉鎖電路的RS正反器的構造 說明圖。第2(c)圖為當時脈信號CLK1為[時,第!圖的從閉 鎖電路的一部分反相器的構造說明圖。 第3(&)圖為當時脈信號(:1^1為11時,第1圖的主閉鎖電 路的一部分的反相器的構、造說明圖。第3(b)圖為當時脈信 號CLK1為Η時,第1圖的從閉鎖電路的一部分的NAND閘的構 造說明圖。第3圖(c)為當時脈信號CLK1為Η時,相當於第! 圖的從閉鎖電路的RS正反器的構造說明圖。
2103-5471-PF(Nl).ptd — '第 ^ 頁 " ----- ^/0021
其次針對第1圖的具體動作加以說明β 為,ΐΐίϋ鎖電路與從閉鎖電路的主從式正反器電路 保持;料=路Ϊ流通資料的狀態時’⑼閉鎖電路成為 閉鎖‘主閉鎖電路於保持資料的狀態時,從 持眘%I Μ成為k通資料的狀態,該流通資料的狀態與該保 、’的狀態依時脈信號做交互切換的動作。 ^第1圖所不為對於主閉鎖電路6與從閉鎖電路7的基 脈d,的電路設定控制裝置3。於同一裝置3中,由時 。琥CLK1,以時脈輸入驅動器!,將反相後的時脈信號 LLK2輸入。 上述電路設定控制裝置3,主閉鎖電路6與從閉鎖電路 、’使^一方處於流通資料的狀態時,另一方處於保持資料 =狀Ί 做電路设定的切換。該切換,藉由時脈輸入驅動 器1,由時脈信號CLK1的[及η,改變第一電路設定線路匕4 及第二電路設定線路L5的狀態。 具體而言,時脈信號CLK 1由Η變成L的情況下,由時 脈輸入驅動器1所輸出的時脈信號CLK 2成為Η。由此,電 路設定控制裝置3的Ptr 3成為OFF狀態,Ntr3成為ON狀 態。 因此,第一電路設定線路L4,由電源Vdd線路L3浮起 之電路連接線路,第二電路設定線路L5為接地線路。 第一電路設定線路L4與第二電路設定線路L5於上述之 狀況下,因電源不施加於ptr6至Ptr9、Ptrl2、Ptrl5上, 故形成高阻抗。Ntr 4、7、11、13與Ntr 5、6、9、15同
2103-5471-PF(Nl).ptd 第12頁 576021 五、發明說明(9) 樣接地。 因此,主閉鎖電路6如第2(a)圖所示,Ptr4、Ptr5以 及 Ntr4、Ntr5 形成一個 NOR 閘(N0R1) 同樣,未於圖中表示,PtrlO、Ptrll以及Ntr6、Nti·了 形成另一NOR閘(N0R2)。 上述N0R1的輸出輸入於N0R2,而N0R2的輸出輸入於 N0R1,形成如第2(b)圖所示的RS正反器。 上述R S正反器的N0R閘(N0R1)的輸入端為Ptr4與Ntr4 的各閘極的連接點·,來自資料輸入驅動器2的正相輸入資 料信號D輸入於此(第2(a)圖)。又,N0R閘(N0R1)的輸出端 為Ptr5與Ntr4以及Ntr5的連接點,反相輸出資料信號pc由 此輸出(第2(a)圖)。 又’另一N0R閘(N0R2)的輸入端為ptrlO與Ntr7的各閘 極連接點’來自資料輸入驅動器2的反相輸入資料信號dc 輸入於此。又,另一輸出端為以及Ntr7的連 接點’正相輸出資料信號P由此輸出。 又’正相輸出資料信號p返回ptr5與Ntr5的各閘極連 接點(第2(a)圖),而且,反相輸出資料信號pc返回ptrU 與Ntr6的各閘極連接點,形成交又之配置。 於此,、正相輸入資料信號D為Η的狀態,該反相輸入資 二k號DC成為L,如第2(a)圖所示之N〇R閘(N〇R1),Ntr4為 ,Ptr4為OFF、L·的反相輸出資料信號pc由N〇R閘(N〇R1) =線路L7輸出。又,於_閘(_2),由於L的反相輸入資 呌k號DC以及L的反相輸出資料信號pc,使Ntr6為〇1?{?,
2103-5471-ΡΡίΝη ntn 第13頁 576021 五、發明說明(ίο) — --
Ntr7 為OFF,PtrlO 為ON,Ptrl!為0N,H 的正相輸出 號P由NOR閘(N0R2)對線路L6輸出β 又,施加於Ptrio、u,即使L的反相輸出資料信號pc 使Ptr9為ON,由於Ή的正相輸入資料信號D使?1^8為〇叮,
Ptr8 遮斷由電源Vdd 經 PtrlO、Ptrll、ptr9、Ptr8傳遞至 第一電路設定線路L4(VO)的電源電位,防止電源電位傳遞 至從閉鎖電路7。於此,上述Ptr 8為電源電位遮斷裝置。 欠結果,對應於Η的正相輸入資料信號D,H的正相輸出 資料信號Ρ以及L的反相輸出資料信號pc輸出於從閉鎖電路 7 〇 又,正相輸入資料信號D為!^的狀態下,該反相輸入資 料信號 DC 為Η,於N0R 閘(N0R2),Ntr7 為 ON,PtrlO 為 〇FF, L的正相輸出資料信號ρ由⑽^閘(N〇R2)對線路u輸出。 又二第2(a)圖所表示的NOR閘“⑽丨),由於L的正相輸入資 料k 以及L的正相輸出資料信號p,Ntr4為〇FF,Ntr 5 為OFF,Ptr 4為ON,Ptr 5為0N,H的反相輸出資料信號pc 由NOR閘(N0R1)對線路L7輸出。又,施加於Ptr 4、5 ,即 使L的正相輸出資料信號ρ使ptr 7為⑽,由於H的反相輸入 資料信號DC使Ptr 6為OFF,ptr 6遮斷由電源Vdd經ptr 4、Ptr 5、Pt r 7、Ptr 6傳遞至第一電路設定線路 L4( VO)的電源電位,防止電源電位傳遞至從閉鎖電路7。 於此’上述Ptr 6為電源電位遮斷裝、置。 —^果’對應於L的正相輪入資料信號d,L的正相輸出 資料k 以及Η的反相輸出資料信號pC輸出於從閉鎖電路
576021
時脈信號CLK1成為[時,形成於由上述所構成 及反相於益i的主閉鎖電路6,接收正相輸入資料信號d以 輸入資料信號DC ’對應於正相輸入資料信號D以及 料信號DC做資料流通的動作,正相輸入資料信 ;、5相位的正相輸出資料信號P設定於主閉鎖電路6的 ,路L6 ’反相輸人資料信號D(:與同相位的反相輸出資料信 號PC ”又定於主閉鎖電路6的線路L7。總之,主閉鎖電路6設 定於資料流通狀態。 方面’從閉鎖電路7於第2(c)圖所示為ptri3及Ntr8 至Ntrll所形成的一反相器。 同樣地’圖中所未表示者為PtrH以及Ntrl2至Ntrl5 所形成的另一反相器。 一個反相器的輸入端如第2(c)圖所示為Ntr 9的閘 極’來自主閉鎖電路6的正相輸出資料信號p輸入於此。 同樣地’上述另一反相器的輸入端為““^的閘極, 來自主閉鎖電路6的反相輸出資料信號PC輸入於此。 又’上述之一的反相器的輸出端如第2(c)gI所示為 Ptr 13與Ntr 8以及Ntr 10的、連接點,.反相輸出資料信號 QC於此輸出。 同樣地,另一反相器的輸出端為ptr 14與Ntr 12以及 Ntr 14的連接點,正相輸出資料信號q於此輸出。 又’第2(c)圖所示,上述之一的反相器輸出端為ptr 13與Ntr 8以及Ntr 10的各別閘極的連接點,於另一反相
2103-5471-PF(Nl).ptd 第15頁 576021 五、發明說明(12) 器所設定之正相輸出資料信號Q輸入於此’同樣地,另一 反相器輸出端為Ptr 14與Ntr 12以及Ntr 14的各別閘極的 連接點如第2 (c)圖所示,於反相器所設定之反相輸出資料 信號QC輸入於此。 第2(c)圖所示為一輸入於反相器之正相輸出資料信號 Q為Η的狀態,Ptrl3為OFF,Ntr 8、10為0N,做輸入正相 輸出資料信號P的Ntr9或是做輸入反相輸出資料信號pc的 Ntr 11為0N。另一輸入於反相器之反相輸出資料信號qc為 L的狀態,Ptrl4為OFF,Ntr 12及Ntrl4為OFF,正相輸出 資料信號Q為Η。因此,與正相輸出資料信號p及反相輸出 資料信號PC無關,正相輸出資料信號Q必為η。 又’第2(c)圖所示的輸入於一反相器的正相輸出資料 信號Q為L的狀態,ptrl3為ON,Ntr8、10為OFF。因此,與 正相輸出資料信號P及反相輸出資料信號PC無關,反相輸、 出資料化號QC必為Η。其他的反相器,由於η的反相輸出資 料=號QC,Ptrl4為OFF,Ntrl2及Ntrl4為0Ν,輸入正相輸 出貝料化號P的从打13或輸入反相輸出資料信號pC的“^已 為ON。因此,與正相輸出資料信號p及反相輸出資料信號 PC無關,正相輸出資料信號卩必定為… 正相:ί二ΐ從閉鎖電路7,為使即使來自主閉鎖電路6的 以及反相輸出資料信、娜亦不變化,遮“ 閉出資料信號pc。因此,於從 馮貝枓保持狀悲,恰於資料保持狀態前的資
2103.547l.PF(Nl).ptd
第16頁 576021 五、發明說明(13) 料巧通狀態所設定的正相輸出資料信號〇以及反相 料信號QC被保持住。該正相輸出資料信號。以及反相屮 資料信號QC於驅動器8被輸出,作為反相的正相 =
Qout以及反相資料信號Qc〇ut。 、 號 又,L的時脈信號CLK1變為!!的狀態下,由時脈輸入 動器1所輸出的時脈信號CLK2成為。為此,電路設定 裝置3的Ptr3為0N狀態,Ntr3為〇FF狀態。為此,第_ ^ = =定線路L4係施加電源Vdd的電路連接線路,第二電路設 定線路L 5為由接地浮起的電路連接線路。 …又,第一電路設定線路L4及第二電路設定線路L5為上 述之狀態,施加電源電位於Ptr6至?1:1«9、ptrl2、15而產 生動作’為了不施加接地電位於Ntr4、7 上,而使其成為高阻抗。 u至Ntrl3 由此,主閉鎖電路6側以反相器構成,從閉鎖電路7側 以RS正反器構成。 具體而言,主閉鎖電路6側為第3(c)圖所表示,以 Ntr5及Ptr4至Ptr7形成一反相器,同樣地,未表示於圖中 者,Ntr6及Ptr8至Ptrll形成另一反相器。 第3(a)圖表示一反相器,來自資料輸入驅動器2的正 相輸入資料信號D輸入於Ptr 4的閘極,來自資料輸入驅動 器2的反相輸入資料信號DC輸入於p t r 6的閘極。又,反相 輸出資料信號PC由Ptr5、Ptr7以及N、tr5的連接點輸出。 同樣地’其他的反相器’來自資料輸入驅動器2的正 相輸入資料信號D輸入於Ptr 8的閘極,來自資料^入驅動
576021 五、發明說明(14) 器2的反相輸入資料信號j)C輸入於ptr 1〇的閘極。又,正 相輸出資料信號P由ptr9、Ptrll以及Ntr6&連接點輸出。 又’於第3(a)圖所示的一反相器,將設定於另一反相 器的正相輸出資料信號P輸入於Ptr5、Ptr7及Ntr5個別的 閘極。同樣地,於另一反相器,將設定於第3 (a)圖所示的 反相器的反相輸出資料信號PC輸入於ptr9、Ptrll &Ntr6 個別的閘極。 第3(a)圖所示輸入於反相器的正相輸出資料信號p為η 的狀態,Ptr5及Ptr7為OFF,Ntr5為ON。因此,與正相輸 入貪料信號D及反相輸入資料信號DC無關,反相輸出資料 信號PC必為L。其他的反相器,由於L的反相輸出資料信號 PC,Ptr9、Ptrl 1為ON,Ntr6為OFF,輸入正相輸入資料信 號D的Ptr8或輸入反相輸入資料信號DC的以1^5為〇N。因 此’與正相輸入資料信號D及反相輸入資料信號DC無關, 正相輸出資料信號P必定為Η。 又第3(a)圖所示輸入於反相器的正相輸出資料传辨 p為上的?態,Ptr5及仏7細,Ntr5為_,輸入貝二7 入貝料七號D的Ptr4及輸入反相輸入資料信號冗的^“為 ON。因此,與正相輸入資料信及反相輸入資料信號此 無關,反相輸出資料信號PC必為H。其他的反相器,由於h =^相輸出資斟信號PC,ptr9、ptrU為〇叮,Ntr6為⑽。 A t ^相輸出信號P為L。因此,與正相輸入資料信號D 目剧入=貝料^號DC無關,正相輸出資料信號p必定為
576021 五、發明說明(15) "~—---— 、因此,於主閉鎖電路6,為使即使正相輸入資料信 以及反相輸入資料信號DC變化,正相輸出資料信號p以及 反相輸出資料信號PC亦不變化,遮斷正相輸入資料信 及反相輸入資料信號DC。因此,於主閉鎖電路6成為資^ 保持狀態,恰於資料保持狀態前的資料流通狀態所設定的 正相輸出資料信號p以及反相輸出資料信號pc被保持住。 又,從閉鎖電路7側如第3(b)圖所示,Ptrl2、13以及
Ntr 8、9形成一 NAND 閘(NAND1)。 、同樣地,未表示於圖中,Ptrl4、15以及Ntrl4、15带 成另一NAND 閘(NAND2)。 乂
上述NAND1的輸出,輸入於NAND2 , NAND2的輸出, 入於NAND1,如第3(c)圖所示,構成RS正反器。 則 於上述RS正反器的NAND閘(NAND1),來自主閉鎖電路6 相輸出資料信、號P輸入於Ptrl2&Ntr9,反相輸出資料 、號PC由Ptrl2、Ptrl3以及Ntr8的汲極連接點輸出(第、 3(b)圖)。 、乐 於上述RS正反器的NAND閘(NAND2),來自主閉鎖電路6 、的^,輸出資料信號PC輸入於Ptrl 5及Ntrl 5,正相輸出資 料化號(3由Ptrl4、Ptrl5以及“『14的汲極連接點輸出。
又’正相輸出資料信號Q返回於ptrl3與Ntr9的各閘極 (第3(b)圖)。而且,反相輸出資料信號QC返回於ptri4與 Ntr 14的各閘極,形成交叉的配置% 於此’ Η的正相輸出資料信號p變成[的狀況下,該反 相輸出資料信號?(:成為Η,於第3(b)圖所示的“〇閘極
576021
(NANDI),Ntr9為OFF,Ptrl2為ON,Η的反相輸出資料信號 QC輸出於線路L9。又,於NAND閘(NAND2),由Η的反相輸出 資料信號PC及Η的反相輸出資料信號qc,Ntr 14為0Ν, Ntrl5為ON,Ptrl4為OFF,Ptrl5為OFF,L的正相輸出資料 信號Q輸出於線路L8。 又,施加於N tr 1 4、1 5,為使即使由Η的反相輸出資料 k號QC使Ntrl2為0Ν,由L的正相輸出資料信號ρ使Ntrl3為 OFF,Ntrl3 遮斷由接地(GND)端經由 Ntrl5、Ntrl4、
Ntrl2、Ntrl3向第二電路設定線路L5(、G0)傳遞的接地電 位,防止傳向主閉鎮電路七的接地電位。於此,上述Ntrl 3 為接地電位遮斷裝置。 又’ L的正相輸出資料信號p變成η的狀況下,該反相 輸出資料信號PC成為L,於NAND閘(NAND2),由L的反相輸 出資料信號PC,Ntrl 5為OFF,Ptrl 5為ON,Η的正栢輸出資 料信號Q輸出於線路L8。又,於第3(b)圖所示的NAND閘極 (NAND1 ),由Η的正相輸出資料信號q以及η的正相輸出資料 信號P,Ntr8、Ntr9 為0N,Ptrl2、Ρ13 為OFF,Η 的反相輸 出資料信號QC輸出於線路L9。 又,施加於Ntr8、9,為使即使由Η的正相輸出資料信 號Q使NtrlO為0Ν,由L的反相輸出資料信號pc使Ntrl l為 OFF,Ntrll 遮斷由接地(GND)端經由Ntr9、Ntr8、NtrlO、
Ntrll向第二電路設定線路υπό)傳、遞的接地電位,防止 傳向主閉鎖電路6的接地電位。於此,上述Ntrl 1為接地電 位遮斷裝置。
576021
=此,時脈信號CLK1成為以夺,形成於由上 之RS正反器上的從閉鎖電路7,接 所構成 二:輸出資料信號P及反相輸出資料信號p:,^ ::6的 :出資料信號P以及反相輪出資料信號pc做資:f 作’正相輸出資料信號p與同相位的正 ::動 定於從閉鎖電路7的線路L8,反相輸出 :立的反相輸出資料信娜設定於從閉鎖電路;的 = 同相 總之,從閉鎖電路7設定於資料流通㈣。的線路L7 由以上的說明,於第一實施型態中,電路
門i ϊ 定線路L5的狀態,將主閉鎖電路6以及從 才’鎖:路7做電路設定於資料流通狀態或資料保持狀態。 丄以上所述,主從正反器,於時脈信號CLK1由L·變成Η ^^^資料信號D載入新值’以正邊沿觸發型正
^ β ^所述,該第一實施型態包括實施時脈信號波形 整的輸入驅動器1,I合時脈信號實施線路連接及切離 的電路设定控制裝置3,由電路設定控制裝置3交互設定於 資料流通狀態或資料保持狀態的主閉鎖電路6,以及由電 路設定控制裝置3交互設定於資料流通狀態或贵料保持狀 態的從閉鎖電路7。於電路設定控制裝置3,自設定於第一 電路設定線路L4電源電位的線路L3切離、,且配合時脈信號 的第一邊沿(例如,脈衝後沿),實施與第二電路設定線路 L5的接地端子的連接。主閉鎖電路6設定於資料流通狀
2103-5471-PF(Nl).ptd 第21頁 576021
五、發明說明(18) 態,而從閉鎖電路7設定咨立 的第二邊沿(例如,脈衝前f:,保實 定線路u電源電位的線定於第-電路設 接祕她工+ Μ 啄峪Ld連接以及自電路設定線路L5的 接地端子切離。主閉鎖電路6設定於資 閉鎖電路7設定於資料流通狀離。忽”夺狀〜、而從 :電路6,連接於二體於狀 :相γ連接於接地端子(gnd)的電晶:形 ί入資料信號D以及反相輸入資料信號 資料作%pc =次少為正相輸出資料信號p以及反相輸出 路L3的雷日# 閉鎖電路6,連接於線 路L3的電日曰體,連接於第一電路設定線路l =連接於接地料(GND)的電晶體形 ,體’ 益。設定於資料流通狀態反相輸出資第-反相 反::ί =1及反相輸入資料信號Dc無關的第- "又;―貝料机通狀態正相輸出資料作沪ρ,俘牲 於與正相輸入資料信號!) 叶1口就Η保持 第二反相器。 波D以及反相輸入資料信號DC無關的 4於、1 ϋ流通狀態的從閉鎖電路7,連接於線路L3的電 b日體,連接於第一電路設定線路u的電晶 接地端子(GND)的電晶體形成RS正反器。保持於乂及連鎖接於 路6的正相輸出資料信號p以 、、閉鎖電 正反器。又’於資料保持狀態的從t垃通,!s ^L3 „ t ^ ^ f ^ ^L5 及連接於接地端子(⑽)的電晶體形成第三及第四曰曰反體相
2103-5471-PF(Nl).ptd 第22頁 576021
五、發明說明(19) 器。設定於資料流通狀態反相輸出資料信號Qc,保持於與 正相輸出資料信號p以及反相輸出資料信號?(:無關的第三、 反相器,設定於資料流通狀態正相輸出資料信號Q,保^ 於與正相輸出資料信號P以及反相輸出資料信無關的 因此,由時脈信號的變化而動作的電晶體,由習知技 術中(第7圖)的1 2個大幅減少為4個。由此,由時脈信號的 變化,對應於閘極電極的寄生容量的充放電電流大^ ^減 低’得到減低電力消耗的效果。 ' 又 ’Ptr8 遮斷由電源 vdcl 經 ptri〇、ptrU、ptr9、 Ptr8,傳往第一電路設定線路u(v〇)的電源電位,ptr6遮 斷由電源Vdd經Ptr4、Ptr5、Ptr7、Ptr6,傳往第一電路 設定線路L4(V0)的電源電位。因此,ptr6及以“為主閉鎖 電路6的電源電位遮斷裝置,防止電源電位傳往從閉鎖電 又,Ntrl3 遮斷由接地(gnd)經 Ntrl5、Ntrl4、
Ntr12、NtrU,傳往第二電路設定線路L5(G0)的接地電 位 Ntr 1 1,斷由接地(gnd)經Ntr9、Ntr8、NPtr 1 〇、 Ntrll ’傳往第一電路設定線路L5(G〇)的接地電位。因 此N tr 11及N t r 1 3為從閉鎖電路7的電源電位遮斷裝置, 防止電源電,傳往主閉鎖電路6。 於f g施型態中,為使波形整形後的時脈信號輸入 於電路°又疋控制裝置3,時脈輸入驅動器1配置於主從正反 益 疋’右輪入正反器電路的時脈信號CLK1係充分做
576021 五、發明說明(20) 過波形整形,時脈信號輸入驅動器丨就不需要。此狀況, 由時脈信號的變化而動作的電晶體再減少兩個。因此,得 到更進一步減低電力消耗的效果。 第二實施型態 第4圖為本發明第二實施型態的主從正反器的構造 圖。於第4圖中,11為主閉鎖電路,由ptrllsPtrl5以及 Ntr8至Ntrl5所構成。12為主閉鎖電路,由ptr4至Ptrll以 及Ntr4至Ntr7所構成。 第4圖的構造與第1圖相異點為,第1圖的構造,時脈 信號CLK1由L變成Η時,主從正反器由正向輸入資料信號〇 載入新值,所謂的正邊沿觸發型的正反器。第4圖的構 造二時脈信號CLK1由Η變成L時,主從正反器由正向輸入資 料信號D載入新值,所謂的負邊沿觸發型的正反器。 該負邊沿觸發型的正反器可由於第丨圖之主閉 與從閉鎖電路7交換而成。 第4圖為已做交換後,各ptr或^的連接關係為,與 目同之70件給予相同之符號。各資料信號D、DC ' P、PC、Q以及QC等係第4圖中所表示的輸入或輸出。 由上述之構造,主閉鎖電路u與第丨圖的從 做相同的動作,時脈信號在Η時流通,在L時保拄 , 電路12與第1圖的主閉鎖電路6做相同的動作/、拄 閉鎖 L時流通,在Η時保持。此時,主二脈信號在 Η變成L時,由正相輸入資料信號^栽鎖入電新路^於^信號自 邊沿觸發型的正反器。 Ρ所明的負
576021
又’如第4圖的構造,Ntrll及Ntrl3為主閉鎖電路u 的接地電位遮斷裝置,Ptr6及ptr8為從閉鎖電路i2 電位遮斷裝置。 愿 其他的動作與第1圖相同,省略其說明。 由此,第一實施型態(第J圖)中的主閉鎖電路6以從閉 鎖電路7代替,由於作為個別的主閉鎖電路丨丨及從閉鎖電 路1 2,對應於第一實施型態正邊沿觸發型的正反器,負 沿觸發型的正反器可容易地實施。 、 由以上所述,该第二實施型態,由時脈信號的變化而 動作的電晶體,由習知技術中的丨2個大幅減少為4個,此 與第一實施型態相同。由此,由時脈信號的雙化,對廡於 =電極的寄生容量的充放電電流大幅的減低,得到減低 電力消耗的效果。 第三實施型態 κ第^ f及第6圖為本發明之第三實施型態的主閉鎖電路 的變化例的構造圖°第5圖為主閉鎖電路6 的第6圖為從閉鎖電路7的變化例,第5圖及第6圖 、各tr及Ntr給予與第i圖相同的符號。 點為第5笛=ί 6圖的構造與第一實施型態(第1圖)的相異 &Ntrl4。 ,移除Ptr5及Ptrl 1,第6圖中,移除Ntr8
Ptm構的主閉鎖電路6的ptr、5與Ptr7,以及ptr9與 的動作的觀點而言,以其中之一门的g動作。習知中,由電 从具甲之一,即於第5圖中所示,可
2103-5471-PF(Nl).ptd 第25頁 576021 五、發明說明(22) 由Ptr7及Ptr9組成。 又’構成第1圖的從閉鎖電路7的Ntr8與NtrlO,以及 Ntrl2與Ntrl4也使閘極與汲極共通,做相同的動作。習知 中’由電的動作的觀點而言,以其中之一,即於第6圖中 所示’可由Ntr 1 0及Ntr l 2組成。 第5圖及第6圖電路全體的動作與第1圖相同,省略該 說明。 又,第5圖及第6圖係對於第1圖適用,對於第二實施 型態(第4圖)無法適用。 由以上所述,該第三實施型態,第一實施型態中的主 閉鎖電路6及從閉鎖電路7,或者是第二實施型態中(第4 主閉鎖電路11及從閉鎖電路12,各各所使用的電晶體 !到電路構造的合理化之外,第-實施型態及 第一 κ把型恶也同樣得到降低電力消耗的效果。 發明之效果 明提供一種主從正反器,由於包括一主閉鎖 路,於-貝料流通狀態接收輸入的資 持該所接收的輸入資料,作為 %;”態保 路’於資料流通狀態,接收保持二,閉鎖電 主輸出資料,於資料伴持妝能、/述之主閉鎖電路中的 枓’作為從輸出資料,並輸出該從輸出資料 3出資 控制裝置,於時脈信號的第一位準輸路設定 於主閉鎖電路以及從閉鎖電路二=斷電:線將連接 接至連接主閉鎖電路以及從閉鎖電路的第二線
576021 五、發明說明(23) 的緣故,分別將該主閉鎖電路設定於資料流通狀態而該從 閉鎖電路設定於資料保持狀態,於時脈信號的第二位準, 第一電位線與第一線連接,並且自第二電位線將第二線切 斷,因此分別使主閉鎖電路設定於資料保持狀態而從閉鎖 電路設定於資料流通狀態,由時脈信號的變化而產生動作 的電晶體數較習知構造中大幅的減少,由此,由時脈信號 的變化而對應於閘極寄生容量產生的充放電電流大幅的減 少,具有降低電力消耗的效果。
2103-5471-PF(Nl).ptd 第27頁 576021 圖式簡單說明 第1圖為本發明之第一實施裂態的主從正反器構造 圖; 第2(a)圖為時脈信5虎CLK1為L時’第1圖之主閉鎖電路 一部分的N0R閘的構造說明圖; 第2(b)圖為時脈信號CLK1為L時,與第!圖之主閉鎖電 路相當的RS正反器的構造說明圖; 第2(c)圖為時脈信號CLK1為L時,第1圖之從閉鎖電路 一部分的反相器的構造說明圖; 第3(a)圖為時脈信號CLK1為Η時’第1圖之主閉·鎖電路 一部分的反相器的構造說明圖; 第3(b)圖為時脈信號CLK1為Η時,第i圖之從閉鎖電路 一部分的NAND閘的構造說明圖; 第3 ( c)圖為時脈信號CLK1為Η時,與第1圖之從閉鎖電 路相當的RS正反器的構造說明圖; 第4圖為本發明之第二實施型態的主從正反器構造 圖; ° ^ 閉鎖電路的變化 第5圖為本發明之第三實施型態的主 例的構造圖; 型態的從閉鎖電路的變化 構造圖。 2〜>料輪入驅動器; 4〜第1線路; 第6圖為本發明之第三實施 例的構造圖;以及 第7圖為習知的主從正反器 符號說明 1〜時脈輸入驅動器; 3〜電路設定控制裝置;
576021 圖式簡單說明 5〜第2線路; 6、11、13〜主閉鎖線路; 7、1 2、1 4〜從閉鎖線路;8〜輸出驅動器;
Ntr〜N溝道型M0S電晶體;
Ptr〜P溝道型M0S電晶體。
2103-5471-PF(Nl).ptd 第29頁
Claims (1)
- 六、申請專利範圍 1二從正反器,包括: 主閉鎖電路,於眘极法、 於資料保持狀態保_斛^二通狀態使輸入的資料通過, 資料; 、Μ所通過的輸入資料,作為主輸出 一從閉鎖電路,/次h 4 主閉鎖電路中的主態,接收保持於上述之 接收的主輸出資料,盔二於貝料保持狀態,保持該所 料; 、 作為攸輸出資料,並輸出該從輸出資 一電路設定控制裝置, 一電位線路將連接协士叫M + t脈乜號的第一位準,自第 路切斷,而且,將帛3電路以及從閉鎖電路的第一線 及從閉鎖電路㈣線料接至連接主閉鎖電路以 定於資料法、ι办ί東緣故,分別將該主閉鎖電路設 於時舭π = = Ϊ L而該從閉鎖電路設定於資料保持狀態, 且白J二ί:第二位準,第一電位線路與第一線連接,並 Μ —=電位線路將第二線切斷,因此分別使主閉鎖電路 設定於資料保持狀態而從閉鎖電路設定於資料流通狀態。 2 ·如申請專利範圍第1項所述之主從正反器,其中該 第一電位為電源電位,第二電位為較電源電位低的接地電 位。 3 ·如申請專利範圍第2項所述之主從正反器,其中主 閉鎖電路被設定為,於資料流通狀態設定時,由第一N〇]R 閘以及第二NOR閘組成的RS正反器電、路,在第—N0R閘使輸 入資料以及自第二N 〇 R閘所輸出的主輸出資料輸入,而再 第一 NOR閘使反向輸入資料以及自第一NOR閘所輸出的反向2103-5471-PF(Nl).ptd 第30頁 576021 六、申請專利範圍 主輸出資料 及第二反相 流通狀態下 而使與反向 輸出資料保 從閉鎖 一NAND閘及 NAND閘使主 料輸入,而 NAND閘所輸 定時,設定 使與主輸出 輸出資料保 而於資料流 器。 4.如申 閉鎖電路具 態時,遮斷 位; 輸入,於資料保持 机… 器所構成的電路,使=二疋日,,由第一反相器 所設定的反向主輪:匕入資料無關而於資料 給入次祖μ I輸出為料保持於第一反相器, 輸入貝料無關而於蒈祖、、六 持於第二反相器;…通狀態下所設定的主 :路被設定為’於資料流通狀態設定時,由第 第二NAND閘所構成的Rs正反器電路,在第一 輸出資料以及自第二NAND閘所輸出的從輸出資 在第二N0R閘使反向主輸出資料以及自第一 出的反向從輸出資料輸入,於資料保持狀態設 於由第三反相器及第四反相器所構成的電路, 資料無關而於資料流通狀態下所設定的反向從 持於第三反相器,而使與反向主輸出資料無關 通狀態下所設定的從輸出資料保持於第四反相 請專利範圍第2項所述之主從正反器,其中主 有電源電位遮斷裝置,於該主閉鎖電路流通狀 由該主閉鎖電路傳遞至該從閉鎖電路的電源電 從閉鎖電路具有接地電位遮斷裝置,於該從閉鎖電路 流通狀態時,遮斷由該從閉鎖電路傳遞至該主閉鎖電路的 接地電位。 、 5·如申請專利範圍第1項所述之主從正反器,其中該 第一電位為電源電位,第一電位為較電源電位低的接地電2103-5471.PF(Nl).ptd 第31頁 576021位0 6·如申請專利範圍第5項所述之主從正 閉鎖電路設定為’ ☆資料流通狀態設 ”:中 以及第二NAND閘組成的^ 由第一NAND閘 入資料以及自第_ΝΑΜη„反益電路,於第—NAND閘使輸 入貧村以及目第_NAND閘所輸出的主輸出資 第二NAND :使反向輸入資料以及自第一N㈣閘戶:輸出的反 向主輸出負料輸入,於資料保持狀態設;反 斜-请壯離下辦二! 與輸入資料無關而於資 ji肖心下所5又疋的反向主輸出資料保持於第一 器’而使與反向輸入資料無關而於資料 的主輸出資料保持於第二反相器; 狀〜、下所,又疋 從閉鎖電路設定為,於資料流通狀態設定時一 N0R閘及第一N0R閘所構成的RS正反器電路,於 使主輸出=料以及自第二_問所輸出的從輸=閘 而於第二nor閑反向主輸出資料以及自第一輸 出的反向從輸出資料輸入,力資料保持狀態設定時,設定 於由第二反相器及第四反相器所構咸的電⑬,使與 資料無關而於資料流通狀態下所設定的反向從輸出資料保 持於第一反相n ’而使與反向主輸出資料無關而於資料济: 通狀態下所設定的從輸出資料保持於第四反相器。 7·如申請專利範圍第5項所述之主從正反器,其中主 閉鎖電路具有接地電位遮斷裝置,於該主閉鎖電路資 通狀態時,遮斷由該主閉鎖電路傳遞至該從閉鎖電路的= 地電位,2103-5471-PF(Nl).ptd 第32頁 576021 六、申請專利範圍 從閉鎖電路具有電源電位遮斷裝置,於該從閉鎖電路 資料流通狀態時,遮斷由該從閉鎖電路傳遞至該主閉鎖電 路的電源電位。 8 ·如申請專利範圍第1項所述之主從正反器,其中電 路設定控制裝置具有第一電晶體,對應於時脈信號實施第 一電位線與第一線的切斷連接,以及第二電晶體,對應於 時脈信號實施第二電位線與第二線的切斷連接。2103-5471-PF(Nl).ptd 第33頁
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002229127A JP2004072426A (ja) | 2002-08-06 | 2002-08-06 | マスタースレーブフリップフロップ回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
TW576021B true TW576021B (en) | 2004-02-11 |
TW200402936A TW200402936A (en) | 2004-02-16 |
Family
ID=31492283
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW092102174A TW576021B (en) | 2002-08-06 | 2003-01-30 | Master slave flip-flop circuit functioning as edge trigger flip-flop |
Country Status (5)
Country | Link |
---|---|
US (1) | US6714060B2 (zh) |
JP (1) | JP2004072426A (zh) |
KR (1) | KR20040014160A (zh) |
CN (1) | CN1474505A (zh) |
TW (1) | TW576021B (zh) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI506956B (zh) * | 2010-06-03 | 2015-11-01 | Advanced Risc Mach Ltd | 主從正反電路 |
TWI842255B (zh) * | 2022-12-05 | 2024-05-11 | 瑞昱半導體股份有限公司 | 閂鎖器 |
Families Citing this family (31)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE10320793B4 (de) * | 2003-04-30 | 2005-04-21 | Infineon Technologies Ag | Schaltungs-Einrichtung, insbesondere Latch- oder Phasen-Detektor-Einrichtung |
JP2005151170A (ja) * | 2003-11-14 | 2005-06-09 | Renesas Technology Corp | 半導体集積回路 |
KR100896177B1 (ko) * | 2004-11-17 | 2009-05-12 | 삼성전자주식회사 | 고속 플립플롭 |
US7564263B2 (en) * | 2005-04-21 | 2009-07-21 | Supertex, Inc. | High-speed logic signal level shifter |
US8344988B2 (en) * | 2005-07-15 | 2013-01-01 | Sharp Kabushiki Kaisha | Signal output circuit, shift register, output signal generating method, display device driving circuit, and display device |
US7224197B2 (en) * | 2005-08-26 | 2007-05-29 | National Chung Cheng University | Flip-flop implemented with metal-oxide semiconductors using a single low-voltage power supply and control method thereof |
KR200454119Y1 (ko) * | 2009-07-07 | 2011-06-16 | 주식회사 폰텔 | 핸드폰 보관함 |
US8742796B2 (en) | 2011-01-18 | 2014-06-03 | Nvidia Corporation | Low energy flip-flops |
US8373483B2 (en) | 2011-02-15 | 2013-02-12 | Nvidia Corporation | Low-clock-energy, fully-static latch circuit |
US9911470B2 (en) | 2011-12-15 | 2018-03-06 | Nvidia Corporation | Fast-bypass memory circuit |
US8730404B2 (en) * | 2012-05-31 | 2014-05-20 | Silicon Laboratories Inc. | Providing a reset mechanism for a latch circuit |
US9435861B2 (en) | 2012-10-29 | 2016-09-06 | Nvidia Corporation | Efficient scan latch systems and methods |
US9842631B2 (en) | 2012-12-14 | 2017-12-12 | Nvidia Corporation | Mitigating external influences on long signal lines |
US8988123B2 (en) | 2012-12-14 | 2015-03-24 | Nvidia Corporation | Small area low power data retention flop |
JP5875996B2 (ja) | 2013-02-13 | 2016-03-02 | 株式会社東芝 | フリップフロップ回路 |
US9742382B2 (en) | 2013-05-08 | 2017-08-22 | Qualcomm Incorporated | Flip-flop for reducing dynamic power |
US10141930B2 (en) | 2013-06-04 | 2018-11-27 | Nvidia Corporation | Three state latch |
EP2869467B1 (en) * | 2013-11-01 | 2020-08-05 | Nxp B.V. | Latch circuit |
CN103825586B (zh) * | 2013-12-11 | 2016-10-05 | 中国人民解放军国防科学技术大学 | 抗单粒子翻转和单粒子瞬态的可置复位扫描结构d触发器 |
CN103825580B (zh) * | 2013-12-11 | 2016-10-05 | 中国人民解放军国防科学技术大学 | 抗单粒子翻转和单粒子瞬态的可置位的扫描结构d触发器 |
CN103825585B (zh) * | 2013-12-11 | 2016-10-05 | 中国人民解放军国防科学技术大学 | 抗单粒子翻转和单粒子瞬态可同步复位扫描结构d触发器 |
CN103716016B (zh) * | 2013-12-27 | 2016-06-15 | 北京理工大学 | 一种支持多值逻辑的四稳态rs触发器 |
US9473117B2 (en) | 2015-02-13 | 2016-10-18 | Samsung Electronics Co., Ltd. | Multi-bit flip-flops and scan chain circuits |
US9525401B2 (en) | 2015-03-11 | 2016-12-20 | Nvidia Corporation | Low clocking power flip-flop |
CN105450202B (zh) * | 2015-12-14 | 2017-11-21 | 武汉芯昌科技有限公司 | 一种带置位和复位信号的复用两数据输入主从型d触发器 |
CN105720956B (zh) * | 2016-01-22 | 2019-01-08 | 宁波大学 | 一种基于FinFET器件的双时钟控制触发器 |
CN105720948B (zh) * | 2016-01-22 | 2019-01-08 | 宁波大学 | 一种基于FinFET器件的时钟控制触发器 |
CN105790734B (zh) * | 2016-03-31 | 2018-09-07 | 中国人民解放军国防科学技术大学 | 带自纠检错的抗单粒子翻转的三模冗余d触发器 |
CN105897223B (zh) * | 2016-03-31 | 2018-10-12 | 中国人民解放军国防科学技术大学 | 一种抗单粒子翻转的d触发器 |
CN105897222B (zh) * | 2016-03-31 | 2019-04-05 | 中国人民解放军国防科学技术大学 | 抗单粒子翻转的高速可置位和复位的扫描结构d触发器 |
JP6386130B2 (ja) * | 2017-04-26 | 2018-09-05 | クゥアルコム・インコーポレイテッドQualcomm Incorporated | 動的な電力を減らすためのフリップフロップ |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0648779B2 (ja) * | 1985-07-18 | 1994-06-22 | 富士通株式会社 | フリップフロップ回路 |
US5001361A (en) * | 1988-05-13 | 1991-03-19 | Fujitsu Limited | Master-slave flip-flop circuit |
US5155383A (en) * | 1992-02-03 | 1992-10-13 | Motorola, Inc. | Circuit and method of resetting a master/slave flipflop |
JPH09232920A (ja) | 1996-02-28 | 1997-09-05 | Nec Ic Microcomput Syst Ltd | フリップフロップ回路 |
JPH09294056A (ja) | 1996-04-25 | 1997-11-11 | Mitsubishi Electric Corp | 半導体集積回路 |
JP2001127595A (ja) | 1999-10-22 | 2001-05-11 | Matsushita Electric Ind Co Ltd | フリップフロップ回路 |
US6624677B1 (en) * | 2002-07-08 | 2003-09-23 | International Business Machines Corporation | Radiation tolerant flip-flop |
-
2002
- 2002-08-06 JP JP2002229127A patent/JP2004072426A/ja active Pending
-
2003
- 2003-01-30 TW TW092102174A patent/TW576021B/zh active
- 2003-02-05 US US10/358,157 patent/US6714060B2/en not_active Expired - Fee Related
- 2003-04-16 KR KR1020030023983A patent/KR20040014160A/ko not_active Application Discontinuation
- 2003-04-17 CN CNA031229131A patent/CN1474505A/zh active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI506956B (zh) * | 2010-06-03 | 2015-11-01 | Advanced Risc Mach Ltd | 主從正反電路 |
TWI842255B (zh) * | 2022-12-05 | 2024-05-11 | 瑞昱半導體股份有限公司 | 閂鎖器 |
Also Published As
Publication number | Publication date |
---|---|
KR20040014160A (ko) | 2004-02-14 |
JP2004072426A (ja) | 2004-03-04 |
US20040027184A1 (en) | 2004-02-12 |
TW200402936A (en) | 2004-02-16 |
CN1474505A (zh) | 2004-02-11 |
US6714060B2 (en) | 2004-03-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TW576021B (en) | Master slave flip-flop circuit functioning as edge trigger flip-flop | |
CN105471410B (zh) | 具有低时钟功率的触发器 | |
US9438213B2 (en) | Low power master-slave flip-flop | |
CN108476021A (zh) | 可调节电源轨复用 | |
TW478254B (en) | Latch circuit and register circuit | |
CN102907000B (zh) | 具有平衡的工作循环的电平移位器 | |
JP2013131242A (ja) | 不揮発性状態保持ラッチ | |
TW201001919A (en) | Dual mode edge triggered flip-flop | |
TW200537806A (en) | Control signal generator, latch circuit, flip-flop and method for controlling operations of the flip-flop | |
US7440534B2 (en) | Master-slave flip-flop, trigger flip-flop and counter | |
TW200541073A (en) | Bidirectional high voltage switching device and energy recovery circuit having the same | |
TWI234927B (en) | Level shifting circuit and active matrix driver | |
JP3921456B2 (ja) | 信号経路およびパワーゲート方法ならびにフルサイクルラッチ回路 | |
CN112583383A (zh) | 高速电平移位复用器 | |
TWI277297B (en) | Circuit for power management of standard cell application | |
TW201027921A (en) | Clocked D-type flip flop circuit | |
US20050280442A1 (en) | Semiconductor integrated circuit | |
US9584121B2 (en) | Compact design of scan latch | |
JPH10117127A (ja) | 論理記憶回路及び論理回路 | |
JP2002111453A (ja) | 動作電力及び漏れ電力の少ないdタイプ・フリップ・フロップ | |
TW201106631A (en) | Register with reduced voltage clock, integrated chip with the register, and method for registering data | |
JP3513376B2 (ja) | フリップフロップ回路 | |
US5789956A (en) | Low power flip-flop | |
US7924086B2 (en) | Boosting circuit | |
CN114567296B (zh) | 电路单元、逻辑电路、处理器和计算装置 |