CN103716016B - 一种支持多值逻辑的四稳态rs触发器 - Google Patents

一种支持多值逻辑的四稳态rs触发器 Download PDF

Info

Publication number
CN103716016B
CN103716016B CN201310741770.7A CN201310741770A CN103716016B CN 103716016 B CN103716016 B CN 103716016B CN 201310741770 A CN201310741770 A CN 201310741770A CN 103716016 B CN103716016 B CN 103716016B
Authority
CN
China
Prior art keywords
input
output terminal
stable state
triggering devices
state
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201310741770.7A
Other languages
English (en)
Other versions
CN103716016A (zh
Inventor
李艳梅
马天宝
任会兰
宁建国
余文
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beijing Institute of Technology BIT
Original Assignee
Beijing Institute of Technology BIT
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beijing Institute of Technology BIT filed Critical Beijing Institute of Technology BIT
Priority to CN201310741770.7A priority Critical patent/CN103716016B/zh
Publication of CN103716016A publication Critical patent/CN103716016A/zh
Application granted granted Critical
Publication of CN103716016B publication Critical patent/CN103716016B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Logic Circuits (AREA)

Abstract

本发明涉及一种支持多值逻辑的四稳态RS触发器，属于数字电路技术领域。具体包括四个与非门G1、G2、G3和G4，两个反向门G5和G6。其中，G1、G2、G3、G4分别包括两个输入端和一输出端，G5和G6分别包括一个输入端和一个输出端。四稳态RS触发器的两个输入为S、R，两个输出为Q、N，即分别为G1和G2的输出；能获得00、01、10、11四种能够持续保持的状态，能用于构建基于数字电路多值逻辑的分子计算机。

Description

一种支持多值逻辑的四稳态RS触发器
技术领域
本发明涉及一种支持多值逻辑的四稳态RS触发器，属于数字电路技术领域。
背景技术
分子计算是基于多值逻辑的，而四稳态RS触发器是构建基于数字逻辑电路的分子计算的基础部件之一。分子计算以缄基（A、T、C、G）编码的DNA为“数据”，以DNA生化反应为“运算”，反应前的DNA作为问题的“输入”，反应后DNA为“输出”，经多项式时间“运算”，最终获得并读出“答案”。
分子计算是一种基于空间的处理模式，它通过高效的信息编码和巨大的并行存储及处理系统，能同时生成、处理和存储指数个数据，实现指数的加速计算和时空复杂性转换。
分子计算的编码中的A,T,G,C可以通过用两位二进制来表示四种状态，00表示空状态，01表示0状态，10表示1状态，11即包含01也包含10。
DNA作为信息的载体，存储容量是非常大的，但是容器中DNA存在不可控性，且DNA链使用后不可复用等劣势。利用集成电路技术的形式来实现DNA计算的结构，从而很好地结合二者的优点，实现一个新的体系结构。
目前基本的RS触发器只能获得01,10两种稳定态，无法获得稳定的11和00状态，为了获得稳定的00,10,10和11同时能够进行保存，特发明次支持多值逻辑的四稳态RS触发器。
发明内容
本发明的目的是为解决现有RS触发器不能获得11状态的问题，提出一种支持多值逻辑的四稳态RS触发器，能获取00，01,10,11三种稳定状态。
一种支持多值逻辑的四稳态RS触发器，包括四个与非门G1、G2、G3和G4，两个反向门G5和G6。其中，G1、G2、G3、G4分别包括两个输入端和一输出端，G5和G6分别包括一个输入端和一个输出端。四稳态RS触发器的两个输入为S、R，两个输出为Q、N，即分别为G1和G2的输出。
组成部分间的连接关系为：G5的输入端接S，G6的输入端接R，G3的两个输入端的输入分别为Q和R，G4的两个输入端分别N和S，G1的两个输入端分别连接G4和G5的输出端，G2的两个输入端分别连接G3和G6的输出端，G1的输出端为Q，G2的输出端N。
所述G5和G6的作用为取反态。
当四稳态RS触发器的两个输入S、R为不同逻辑电平时，两个输出端Q和N为两种互补的稳定状态，即Q和N分别输出01和10，或者分别输出10和01。所述稳定状态的含义为不受外界干扰而变化，一旦输出既能持续保持的状态。
当四稳态RS触发器的两个输入S、R均为高电平时，触发器状态为11。
当四稳态RS触发器的两个输入S、R均为低电平时，触发器输出端Q和N均为00，且能持续保持。
所述的四稳态RS触发器能够获得稳定的00，01,10和11四种状态。
所述的四稳态RS触发器，其特征方程为：
Qn+1＝S
Nn+1＝R
其中，Qn+1和Nn+1分别表示第n+1时刻的输出端状态。
有益效果
本发明的四稳态RS触发器能获得00、01、10、11四种能够持续保持的状态，能用于构建基于数字电路多值逻辑的分子计算机。
附图说明
图1为本发明的四稳态RS触发器的逻辑符号图；
图2为本发明的四稳态RS触发器的电路图；
图3为具体实施方式中四稳态RS触发器的仿真图。
具体实施方式
下面结合附图和实施例，对本发明内容进行进一步说明。
本发明的四稳态RS触发器的逻辑符号如图1所示，其内部电路如图2所示，G5的输入端接S，G6的输入端接R，G3的两个输入端的输入分别为Q和R，G4的两个输入端分别N和S，G1的两个输入端分别连接G4和G5的输出端，G2的两个输入端分别连接G3和G6的输出端，G1的输出端为Q，G2的输出端N。
所述G1的两个输入端分别为a1、b1，一输出端为Q，
所述G2包括两个输入端a2、b2和一输出端N，
所述G3包括两个输入端a3、b3和一个输出端a5，
所述G4包括两个输入端a4、b4和一个输出端a6，
所述G5包括输入端S和一个输出端a7。
所述G6包括个输入端R和一个输出端a8。
连接关系为：a3连接Q，a4连接N,b3连接R,b4连接S；a5连接b2,a6连接b1；a1连接a7，a2连接a8。
当S=0,R=0时，触发器的状态为00，即Q=0，N=0。此时经过G5和G6取反后得a1和a2均为1，经过G3和G4与非门后b1和b2也都为1，故触发器状态为00。
当S=1,R=1时，触发器的状态为11，即Q=1，N=1。此时经过G5和G6取反后得a1和a2均为0，不论Q和N状态为多少，均得到Q和N都为1。
当S=0,R=1时，触发器的状态为01，即Q=0，N=1。此时经过G5取反后得a1为1，经过G4门得b1为1，故Q为0，经过G6取反后得a2为0，故N为1。
当S=1,R=0时，触发器的状态为10，即Q=1，N=0。此时经过G5取反后得a1为0，故Q为1，经过G6取反后得a2为1，经G3取反后的b2为0，故N为0。
仿真结果见图3，说明此四稳态RS触发器具有稳定的00、01、10和11四态。
其真值表为：
S R Qn+1 Nn+1 说明
0 0 0 0 Qn+1＝0,Nn+1＝0触发器状态置00
0 1 0 1 Qn+1＝0,Nn+1＝1触发器状态置01
1 0 1 0 Qn+1＝1,Nn+1＝0触发器状态置10
1 1 1 1 Qn+1＝1,Nn+1＝1触发器状态置11
以上通过具体实施方式和范例性实例已对本发明进行详细说明，不过这些实施方式和实例仅是说明性的，并不对本发明的保护范围构成任何限制，在不偏离本发明精神和范围的情况下，本领域技术人员能对本发明及其实施方式进行多种改进、等价替换或修改，这些均落入本发明的保护范围内。本发明的保护范围以所附权利要求书为准。

Claims (3)

1.一种支持多值逻辑的四稳态RS触发器，其特征在于：包括四个与非门G1、G2、G3和G4，两个反向门G5和G6；其中，G1、G2、G3、G4分别包括两个输入端和一输出端，G5和G6分别包括一个输入端和一个输出端；四稳态RS触发器的两个输入为S、R，两个输出为Q、N，分别为G1和G2的输出；
组成部分间的连接关系为：G5的输入端接S，G6的输入端接R，G3的两个输入端的输入分别为Q和R，G4的两个输入端分别N和S，G1的两个输入端分别连接G4和G5的输出端，G2的两个输入端分别连接G3和G6的输出端，G1的输出端为Q，G2的输出端为N；
所述G5和G6的作用为取反态；
当四稳态RS触发器的两个输入S、R为不同逻辑电平时，两个输出端Q和N为两种互补的稳定状态，即S为01，R为10时，Q和N分别输出01和10；或者S为10，R为01时，Q和N分别输出10和01；
当四稳态RS触发器的两个输入S、R均为高电平时，触发器状态为11；
当四稳态RS触发器的两个输入S、R均为低电平时，触发器输出端Q和N均为00，且能持续保持；
所述的四稳态RS触发器，其特征方程为：
Qn+1＝S；
Nn+1＝R
其中，Qn+1和Nn+1分别表示第n+1时刻的输出端状态。
2.根据权利要求1所述的一种支持多值逻辑的四稳态RS触发器，其特征在于：所述稳定状态的含义为不受外界干扰而变化，一旦输出即能持续保持的状态。
3.根据权利要求1所述的一种支持多值逻辑的四稳态RS触发器，其特征在于：所述的四稳态RS触发器能够获得稳定的00，01,10和11四种状态。
CN201310741770.7A 2013-12-27 2013-12-27 一种支持多值逻辑的四稳态rs触发器 Expired - Fee Related CN103716016B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201310741770.7A CN103716016B (zh) 2013-12-27 2013-12-27 一种支持多值逻辑的四稳态rs触发器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310741770.7A CN103716016B (zh) 2013-12-27 2013-12-27 一种支持多值逻辑的四稳态rs触发器

Publications (2)

Publication Number Publication Date
CN103716016A CN103716016A (zh) 2014-04-09
CN103716016B true CN103716016B (zh) 2016-06-15

Family

ID=50408677

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310741770.7A Expired - Fee Related CN103716016B (zh) 2013-12-27 2013-12-27 一种支持多值逻辑的四稳态rs触发器

Country Status (1)

Country Link
CN (1) CN103716016B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1474505A (zh) * 2002-08-06 2004-02-11 三菱电机株式会社 主从触发电路
US7123057B2 (en) * 2003-06-19 2006-10-17 Texas Instruments Incorporated Self-biased comparator with hysteresis control for power supply monitoring and method
CN101138155A (zh) * 2005-01-10 2008-03-05 高通股份有限公司 多阈值mos电路
CN102355237A (zh) * 2011-08-02 2012-02-15 江苏大学 一种多输入-多时钟维持阻塞型jk触发器

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1474505A (zh) * 2002-08-06 2004-02-11 三菱电机株式会社 主从触发电路
US7123057B2 (en) * 2003-06-19 2006-10-17 Texas Instruments Incorporated Self-biased comparator with hysteresis control for power supply monitoring and method
CN101138155A (zh) * 2005-01-10 2008-03-05 高通股份有限公司 多阈值mos电路
CN102355237A (zh) * 2011-08-02 2012-02-15 江苏大学 一种多输入-多时钟维持阻塞型jk触发器

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
具有三轨输出的三值触发器及其在三值时序电路中的应用;吴训威;《中国科学》;19850731;第643-653页 *

Also Published As

Publication number Publication date
CN103716016A (zh) 2014-04-09

Similar Documents

Publication Publication Date Title
CN101682338B (zh) 用于并行涡轮解码器的多址访问
CN105684316A (zh) 一种Polar码编码方法、装置
CN101902228B (zh) 快速循环冗余校验编码方法及装置
CN102857324B (zh) 基于查找表的深空通信中ldpc串行编码器和编码方法
CN103078645B (zh) 一种宏单元、二进制码到温度计码的译码方法及译码电路
CN103701450B (zh) 一种支持多值逻辑的三稳态rs触发器
CN103427844A (zh) 一种基于gpu和cpu混合平台的高速无损数据压缩方法
CN105515997A (zh) 基于bf_tcam实现零范围扩张的高效范围匹配方法
CN102799558B (zh) 基于cpci总线的rs422通讯模块
CN103716016B (zh) 一种支持多值逻辑的四稳态rs触发器
CN104409098A (zh) 容量翻倍的芯片内部表项及其实现方法
CN109063024A (zh) 一种社交平台用户影响力计算方法及装置
CN103812510A (zh) 译码方法及装置
CN105430665B (zh) 实现多网混合规模组网的方法及系统
CN103957016A (zh) 一种低存储容量的Turbo码译码器及其设计方法
CN105099458A (zh) 温度计译码器
CN101228698A (zh) 4电平逻辑解码器
CN104678815A (zh) Fpga芯片的接口结构及配置方法
CN103885362A (zh) 基于cpci-e总线的多dsp并行处理板
CN102902510A (zh) 一种有限域求逆器
CN112905506A (zh) 一种基于多值apuf的可重构系统
TW201729114A (zh) 用於串擾駕馭式傳訊的以邏輯為基礎之解碼器
CN205862315U (zh) 一种基于fpga的cam结构
CN102832951B (zh) 一种基于概率计算的ldpc译码公式的实现方法
CN102065007B (zh) 可配置数据重组网络单元

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20160615

Termination date: 20161227