CN103701450B - 一种支持多值逻辑的三稳态rs触发器 - Google Patents
一种支持多值逻辑的三稳态rs触发器 Download PDFInfo
- Publication number
- CN103701450B CN103701450B CN201310729152.0A CN201310729152A CN103701450B CN 103701450 B CN103701450 B CN 103701450B CN 201310729152 A CN201310729152 A CN 201310729152A CN 103701450 B CN103701450 B CN 103701450B
- Authority
- CN
- China
- Prior art keywords
- flop
- inputs
- stable state
- set flip
- outfan
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Abstract
本发明涉及一种支持多值逻辑的三稳态RS触发器，属于数字电路技术领域。包括三个与非门G1、G2和G3，两个与门AND1和AND2。三稳态RS触发器的两个输入为S、R，两个输出为Q、N。G3的四输入端的输入分别为S、R、Q、N，G1的三个输入端分别连接G3的输出端、S、AND2的输出端，G2的三个输入端分别连接G3的输出端、R、AND1的输出端；AND1的两个输入端均连接G1的输出Q，AND2的两个输入端均连接G2的输出N。本发明能获取01,10,11三种稳定状态，实现多值逻辑，结构简单易行，为构建基于数字电路的分子计算机提供技术支持。
Description
技术领域
本发明涉及一种支持多值逻辑的三稳态RS触发器，属于数字电路技术领域。
背景技术
分子计算是基于多值逻辑的，而三稳态RS触发器是构建基于数字逻辑电路的分子计算的基础部件之一。分子计算以缄基（A、T、C、G）编码的DNA为“数据”，以DNA生化反应为“运算”，反应前的DNA作为问题的“输入”，反应后DNA为“输出”，经多项式时间“运算”，最终获得并读出“答案”。
分子计算是一种基于空间的处理模式，它通过高效的信息编码和巨大的并行存储及处理系统，能同时生成、处理和存储指数个数据，实现指数的加速计算和时空复杂性转换。
分子计算的编码中的A,T,G,C可以通过用两位二进制来表示四种状态，00表示空状态，01表示0状态，10表示1状态，11即包含01也包含10。
DNA作为信息的载体，存储容量是非常大的，但是容器中DNA存在不可控性，且DNA链使用后不可复用等劣势。利用集成电路技术的形式来实现DNA计算的结构，从而很好地结合二者的优点，实现一个新的体系结构。
01,10,11是使用较多的状态，目前基本的RS触发器只能获得01,10两种稳定态，无法获得稳定的11状态。
发明内容
本发明的目的是为解决现有RS触发器不能获得11状态的问题，提出一种支持多值逻辑的三稳态RS触发器，能获取01,10,11三种稳定状态。
一种支持多值逻辑的三稳态RS触发器，包括三个与非门G1、G2和G3，两个与门AND1和AND2。其中，G1和G2分别包括三输入端和一输出端，G3包括四输入端和一个输出端，AND1和AND2分别包括两个输入端和一个输出端。三稳态RS触发器的两个输入为S、R，两个输出为Q、N，即分别为G1和G2的输出。
组成部分间的连接关系为：G3的四输入端的输入分别为S、R、Q、N，G1的三个输入端分别连接G3的输出端、S、AND2的输出端，G2的三个输入端分别连接G3的输出端、R、AND1的输出端；AND1的两个输入端均连接G1的输出Q，AND2的两个输入端均连接G2的输出N。
所述AND1和AND2的作用为产生延迟。
当三稳态RS触发器的两个输入S、R为不同逻辑电平时，两个输出端Q和N为两种互补的稳定状态，即Q和N分别输出01和10，或者分别输出10和01。所述稳定状态的含义为不受外界干扰而变化，一旦输出既能持续保持的状态。
当三稳态RS触发器的两个输入S、R均为高电平时，触发器保持上一个状态不变。
当三稳态RS触发器的两个输入S、R均为低电平时，触发器输出端Q和N均为1，且能持续保持。
所述的三稳态RS触发器能够获得稳定的01,10和11三种状态。
所述的三稳态RS触发器，其特征方程为：
Qn+1＝S+QnR
Nn+1＝R+NnS
其中，Qn和Nn分别表示第n时刻的输出端状态，Qn+1和Nn+1分别表示第n+1时刻的输出端状态。
有益效果
本发明的三稳态RS触发器能获取01,10,11三种稳定状态，实现多值逻辑，结构简单易行，为构建基于数字电路的分子计算机提供技术支持。
附图说明
图1为本发明的三稳态RS触发器的逻辑符号图；
图2为本发明的三稳态RS触发器的电路图；
图3为具体实施方式中三稳态RS触发器的仿真图。
具体实施方式
下面结合附图和实施例，对本发明内容进行进一步说明。
本发明的三稳态RS触发器的逻辑符号如图1所示，其内部电路如图2所示，包括三个与非门G1、G2和G3，两个与门AND1和AND2。其中，G1和G2分别包括三输入端和一输出端，G3包括四输入端和一个输出端，AND1和AND2分别包括两个输入端和一个输出端。三稳态RS触发器的两个输入为S、R，两个输出为Q、N，即分别为G1和G2的输出。
所述G1的三输入端分别为a1、b1、c1，一输出端为Q，
所述G2包括三输入端a2、b2、c2和一输出端N，
所述G3包括四输入端a3、b3、c3、d3和一个输出端e3，
所述AND1包括两个输入端A1、B1和一个输出端C1。
所述AND2包括两个输入端A2、B2和一个输出端C2。
连接关系为：a3连接Q，b3连接N,c3连接R,d3连接S；e3分别连接b1和b2，S分别连接a1和c3，R分别连接a2和d3，A1和B1连接Q,A2和B2连接N,C1连接c2,C2连接c1。
当R=0,S=1时，触发器状态直接置为01。不论触发器的初始状态如何，G3的输出为1，即G1和G2的第二个输入端均为1；G2的第一个输入端为为0，使得N为1，再反馈到G1的第三个输入端，使得Q为0，若此时R信号消失后（即返回1），G3的输出仍然为1，由于有Q端的0接回G2的另一个输入端，因此触发器为01状态；
当R=1,S=0时，触发器状态直接置为10。不论触发器的初始状态如何，G3的输出为1，即G1和G2的第二个输入端均为1；G1的第一个输入端为为0，使得Q为1，再反馈到G2的第三个输入端，使得N为0，若此时S信号消失后（即返回1），G3的输出仍然为1，由于有N端的0接回G1的另一个输入端，因此触发器为10状态；
当R=1,S=1时，此时触发器状态保持不变。G1，G2的第一个输入端均为1；假设原来状态Qn＝1,Nn＝0，G3输出端为1，即G1、G2的第二个输入端为1，G1第三个输入端为0，G2第三个输入端为1，故触发器新的状态Qn+1＝1,Nn+1＝0；初始状态Qn＝0,Nn＝1时，状态同样保持原态，有记忆功能；假设初始状态为Qn＝1,Nn＝1，G3输出端为0，即G1、G2的第二个输入端为0，此时新状态与初始状态一致。
当R=0,S=0时，G1和G2的第一个输入端为分别为0和0；触发器被强制置为Qn+1＝1,Nn+1＝1，当两个负脉冲同时撤除变为R=1,S=1时，G3的输出为0，即G1和G2的第二个输入端均为0；Q和N通过各自的与门后，与第二个输入端信号同时到达G1和G2，此时Q端,为1，N段也为1，触发器为11状态，状态得以保存。
仿真结果见图3，说明此三稳态RS触发器具有稳定的01、10和11三态。其真值表为：
| R | S | Qn | Qn+1 | Nn+1 |
| 0 | 0 | 0 | 1 | 1 |
| 0 | 0 | 1 | 1 | 1 |
| 0 | 1 | 0 | 0 | 1 |
| 0 | 1 | 1 | 0 | 1 |
| 1 | 0 | 0 | 1 | 0 |
| 1 | 0 | 1 | 1 | 0 |
| 1 | 1 | 0 | 0 | 1 |
| 1 | 1 | 1 | 1 | 0 |
简化真值表为：
| R | S | Qn+1 | Nn+1 | 说明 |
| 0 | 0 | 1 | 1 | Qn+1＝1,Nn+1＝1触发器状态置11 |
| 0 | 1 | 0 | 1 | Qn+1＝0,Nn+1＝1触发器状态置01 |
| 1 | 0 | 1 | 0 | Qn+1＝1,Nn+1＝0触发器状态置10 |
| 1 | 1 | Qn | Nn | Qn+1＝Qn触发器保持原态 |
以上通过具体实施方式和范例性实例已对本发明进行详细说明，不过这些实施方式和实例仅是说明性的，并不对本发明的保护范围构成任何限制，在不偏离本发明精神和范围的情况下，本领域技术人员能对本发明及其实施方式进行多种改进、等价替换或修改，这些均落入本发明的保护范围内。本发明的保护范围以所附权利要求书为准。
Claims (3)
1.一种支持多值逻辑的三稳态RS触发器，其特征在于：包括三个与非门G1、G2和G3，两个与门AND1和AND2；其中，G1和G2分别包括三输入端和一输出端，G3包括四输入端和一个输出端，AND1和AND2分别包括两个输入端和一个输出端；三稳态RS触发器的两个输入为S、R，两个输出Q、N分别为G1和G2的输出；
组成部分间的连接关系为：G3的四输入端的输入分别为S、R、Q、N，G1的三个输入端分别连接G3的输出端、S、AND2的输出端，G2的三个输入端分别连接G3的输出端、R、AND1的输出端；AND1的两个输入端均连接G1的输出Q，AND2的两个输入端均连接G2的输出N；
当三稳态RS触发器的两个输入S、R为不同逻辑电平时，两个输出Q和N为两种互补的稳定状态；
当三稳态RS触发器的两个输入S、R均为高电平时，触发器保持上一个状态不变；
当三稳态RS触发器的两个输入S、R均为低电平时，触发器输出端Q和N均为1，且持续保持；
所述的三稳态RS触发器，其特征方程为：
Qn+1＝S+QnR
Nn+1＝R+NnS
其中，Qn和Nn分别表示第n时刻的输出端状态，Qn+1和Nn+1分别表示第n+1时刻的输出端状态。
2.根据权利要求1所述的一种支持多值逻辑的三稳态RS触发器，其特征在于：所述稳定状态的含义为不受外界干扰而变化，一旦输出既能持续保持。
3.根据权利要求1所述的一种支持多值逻辑的三稳态RS触发器，其特征在于：所述的三稳态RS触发器能够获得稳定的01,10和11三种逻辑状态。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310729152.0A CN103701450B (zh) | 2013-12-25 | 2013-12-25 | 一种支持多值逻辑的三稳态rs触发器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310729152.0A CN103701450B (zh) | 2013-12-25 | 2013-12-25 | 一种支持多值逻辑的三稳态rs触发器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN103701450A CN103701450A (zh) | 2014-04-02 |
| CN103701450B true CN103701450B (zh) | 2016-06-15 |
Family
ID=50362872
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201310729152.0A Expired - Fee Related CN103701450B (zh) | 2013-12-25 | 2013-12-25 | 一种支持多值逻辑的三稳态rs触发器 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN103701450B (zh) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104410391A (zh) * | 2014-10-31 | 2015-03-11 | 广西师范学院 | 一种三稳态电路 |
| CN104393855B (zh) * | 2014-10-31 | 2017-04-19 | 广西师范学院 | 一种三稳态触发器 |
| CN108960032B (zh) * | 2018-04-02 | 2021-09-17 | 安徽大学 | 一种三稳态逻辑随机共振方法 |
| CN111030669B (zh) * | 2019-12-30 | 2023-08-04 | 科世达(上海)机电有限公司 | 一种rs锁存器、rs触发器及控制器 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6078196A (en) * | 1997-09-17 | 2000-06-20 | Intel Corporation | Data enabled logic circuits |
| CN102474257A (zh) * | 2009-07-22 | 2012-05-23 | 高通股份有限公司 | 高电压逻辑电路 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7218144B2 (en) * | 2004-02-25 | 2007-05-15 | Ternarylogic Llc | Single and composite binary and multi-valued logic functions from gates and inverters |
-
2013
- 2013-12-25 CN CN201310729152.0A patent/CN103701450B/zh not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6078196A (en) * | 1997-09-17 | 2000-06-20 | Intel Corporation | Data enabled logic circuits |
| CN102474257A (zh) * | 2009-07-22 | 2012-05-23 | 高通股份有限公司 | 高电压逻辑电路 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN103701450A (zh) | 2014-04-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103701450B (zh) | 一种支持多值逻辑的三稳态rs触发器 | |
| Hoffman | On simple linear programming problems | |
| CN108182959B (zh) | 基于阻变器件交叉阵列结构实现逻辑计算的方法 | |
| CN104657502A (zh) | 基于Hadoop对海量数据进行实时统计的系统和方法 | |
| CN103838770A (zh) | 一种数据逻辑分区的方法和系统 | |
| CN102437857A (zh) | 一种ira-ldpc码的构造方法及其编码器 | |
| CN105515997A (zh) | 基于bf_tcam实现零范围扩张的高效范围匹配方法 | |
| CN108092660B (zh) | 一种亚阈值电路的优化方法及系统 | |
| Klimowicz et al. | Structural models of finite-state machines for their implementation on programmable logic devices and systems on chip | |
| CN105488237A (zh) | 基于fpga的寄存器使能信号优化方法 | |
| CN105446666A (zh) | 一种基于移动终端的全数字序列存储方法及系统 | |
| US20200335165A1 (en) | Method for implementing logic calculation based on a crossbar array structure of resistive switching device | |
| CN103294407A (zh) | 存储装置和数据读写方法 | |
| CN104409098A (zh) | 容量翻倍的芯片内部表项及其实现方法 | |
| CN103729523A (zh) | 一种面向参数化系统的自动验证方法 | |
| CN105874713B (zh) | 一种可扩展可配置的逻辑元件和fpga器件 | |
| Shi et al. | An enhanced multiway sorting network based on n-sorters | |
| US3745535A (en) | Modular synchronous buffer unit for a buffer having a capacity depending on the number of interconnected identical buffer units | |
| Pandey et al. | Comparative analysis of carry select adder using 8T and 10T full adder cells | |
| CN103716016B (zh) | 一种支持多值逻辑的四稳态rs触发器 | |
| CN114780533A (zh) | 基于双数组字典树的存储空间分配方法、装置及电子设备 | |
| CN104572432B (zh) | 一种无锁链表管理装置 | |
| CN114257248A (zh) | 一种低翻转率的移位寄存器型串并转换电路 | |
| CN102902510A (zh) | 一种有限域求逆器 | |
| Gill | Realization of input-output relations by sequential machines |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20160615 Termination date: 20161225 |