CN101902228B - 快速循环冗余校验编码方法及装置 - Google Patents

Abstract

本发明公开了一种快速循环冗余校验编码方法，包括：将循环冗余校验CRC编码生成多项式映射生成r+1阶转移矩阵，其中r为生成多项式的最高次数；删除所述r+1阶转移矩阵的第一行以及第一列，获得r阶转移矩阵；由r+1阶转移矩阵的第2至r+1行的第一列形成r×1列矩阵；由r阶转移矩阵和r×1列矩阵获得CRC编码的零输入转移矩阵和零状态转移矩阵；在输入比特流前面添加空位比特，添加空位比特后的输入比特流的比特个数为并行运算位宽的整数倍；根据零输入、零状态转移矩阵、和添加空位比特后的输入比特流，获得CRC编码校验序列。本发明还公开了一种快速CRC编码装置。本发明能够在一个时钟对多个输入比特进行CRC编码。

Description

快速循环冗余校验编码方法及装置

技术领域

本发明涉及通信技术领域中编解码技术，尤其涉及一种快速循环冗余校验(CRC，Cyclic Redundancy Check)编码方法及装置。

背景技术

CRC编码是一种常用的错误检测码，宽带码分多址/时分-同步码分多址/长期演进系统(WCDMA/TD-SCDMA/LTE)等各版本的协议中都使用了多种不同长度的CRC编码，以保证各种传输格式下信息传输的正确性。

CRC编码是一种系统循环码，编码后的数据分为信息序列和校验序列两部分，信息序列在左，校验序列在右。CRC编码作为一种循环码，其校验序列每循环一位，都可能作为某一特定消息序列的校验序列。

现行的CRC编码方法一般基于以下原理：

我们假设循环码的生成多项式为g(x)，待编码的信息多项式为u(x)，g(x)和u(x)的次数分别为r和k-1，由于信息序列在左，校验序列在右，码多项式C(x)的第n-1次至n-k次的系数是信息位，其余为校验位，其中n-k等于r。因为码多项式C(x)一定是生成多项式的倍式，故有：

C(x)＝u(x)x^n-k+r(x)≡0I_modg(x)(1.1)

其中，a≡bI_mod(m)表示a和b关于m同余。式(1.1)中

g(x)＝x^r+g_r-1x^r-1+…+g₁x+1(1.2)

是生成多项式；

u(x)＝u_k-1x^k-1+u_k-2x^k-2+…+u₁x+u₀(1.3)

是信息多项式，u_k-1、u_k-2、…u₁、u₀是信息位，且

r(x)＝r_n-k-1x^n-k-1+r_n-k-2x^n-k-2+…+r₁x+r₀(1.4)

是校验多项式，相应的系数是CRC编码后输入比特流的校验位，由式(1.1)可得

r(x)＝C(x)+u(x)x^n-k≡u(x)x^n-kI_modg(x)(1.5)

由式(1.5)可知求CRC校验位可以通过以g(x)为模做除法的方式来实现，现行CRC编码器基本都是以该方法实现的。

除法电路通常使用反馈移位寄存器来实现，图1为现有用r级移位寄存器来实现编码的CRC编码器结构示意图，图1中D_r-1为移位寄存器，g_r-1为生成多项式g(x)的系数，Reg为寄存器。采用该结构的CRC编码器每个时钟只能处理1个输入比特，对于大规模系统来说，该电路系统开销大，系统运行效率低。

发明内容

有鉴于此，本发明的主要目的在于提供一种快速CRC编码方法及装置，能够在一个时钟对多个输入比特进行CRC编码，节省系统开销，提高系统运行效率。

为达到上述目的，本发明的技术方案是这样实现的：

本发明提供一种快速循环冗余校验编码方法，包括：

将循环冗余校验CRC编码生成多项式映射生成r+1阶转移矩阵J，其中r为生成多项式的最高次数；

删除所述r+1阶转移矩阵J的第一行以及第一列，获得r阶转移矩阵T；由所述r+1阶转移矩阵J的第2至r+1行的第一列形成r×1列矩阵S；

根据所得到的r阶转移矩阵T和r×1列矩阵S，获得CRC编码的零输入转移矩阵P和零状态转移矩阵Ω；

在输入比特流前面添加空位比特，添加空位比特后的输入比特流的比特个数为并行运算位宽N的整数倍，N为大于1的正整数；

根据所得到的零输入转移矩阵P、零状态转移矩阵Ω和添加空位比特后的输入比特流，获得输入比特流的CRC编码校验序列。

上述技术方案中，所述r+1阶转移矩阵J的映射生成包括：

生成多项式的系数g_k等于1时，将转移矩阵J的第r+1-k行第1和第2列设置为1，其中k＝0，1，2，3，...r；

设置转移矩阵J的第i行第i+1列为1，其中i＝2，3，...r。

上述技术方案中，所述零输入转移矩阵P等于r阶转移矩阵T的N次方；所述零状态转移矩阵Ω等于[T^N-1S T^N-2S....TS S]。

所述空位比特为N-mod(M，N)位，其中M为添加空位比特前输入比特流的比特数。

所述CRC编码校验序列通过下述公式获得：C_K＝PC_K-1+ΩI_K，其中K为时钟，K＝1、2、...L/N，L为添加空位比特后的输入比特流的比特数；初始时刻C₀为r×1的零矩阵；I_K为K时刻的N比特输入序列，C_K代表K时刻的寄存器值。

本发明还提供了一种快速CRC编码装置，包括：转移矩阵映射生成模块、转移矩阵分解模块、零输入/零状态转移矩阵生成模块、输入比特流调整模块、及编码校验序列计算模块；具体的：

转移矩阵映射生成模块，用于将CRC编码生成多项式映射生成r+1阶转移矩阵，之后将所述r+1阶转移矩阵发送给转移矩阵分解模块，其中r为生成多项式的最高次数；

转移矩阵分解模块，用于分解得到的r+1阶转移矩阵，删除所述r+1阶转移矩阵的第一行以及第一列后获得r阶转移矩阵，由所述r+1阶转移矩阵的第2至r+1行的第一列形成r×1列矩阵，之后将获得的r阶转移矩阵及r×1列矩阵发送给零输入/零状态转移矩阵生成模块；

零输入/零状态转移矩阵生成模块，用于根据得到的r阶转移矩阵及r×1列矩阵，获得CRC编码的零输入转移矩阵和零状态转移矩阵，之后将零输入转移矩阵、零状态转移矩阵发送给编码校验序列计算模块；

输入比特流调整模块，用于在输入比特流前面添加空位比特，添加空位比特后的输入比特流的比特个数为并行运算位宽的整数倍，之后将添加空位比特后的输入比特流自左边开始按照并行运算位宽分段，依次发送给编码校验序列计算模块；

编码校验序列计算模块，用于根据收到的零输入转移矩阵、零状态转移矩阵及分段输入比特流，进行循环运算获得输入比特流的CRC编码校验序列。

本发明的快速CRC编码方法及装置，具有以下主要优点：

(1)采用并行运算方式，运算所需时钟约为现有串行计算所需时钟的1/N，提高了运算效率，其中N为并行运算位宽；

(2)矩阵参数采用类推的方式产生，运算位宽可拓展性强；

(3)编码矩阵的计算均在基带芯片外完成，计算方式简单方便；

(4)硬件只需做加法、异或操作即可，易于实现。

综合以上优点，与现有技术相比，本发明充分利用了CRC编码的特点，采用并行结构，运算速度快，实现了鲁棒的、高速并行的CRC编码，便于硬件集成与实现，节省了电路系统开销，提高了系统的编码效率。

附图说明

图1为现有用r级移位寄存器来实现编码的CRC编码器结构示意图；

图2为r+1阶转移矩阵J分解为r阶转移矩阵T和r×1列矩阵S的过程示意图；

图3为本发明快速CRC编码方法的实现流程示意图；

图4为在输入比特流前添加空位比特方法示意图；

图5为本发明快速CRC编码装置的组成结构示意图。

具体实施方式

本发明的基本思想是：利用转移矩阵的概念，由CRC编码生成多项式映射生成转移矩阵，进而得到零输入转移矩阵和零状态转移矩阵，同时在输入比特流前面添加空位(dummy)比特，使添加空位比特后的输入比特流的比特个数为并行运算位宽的整数倍，将添加空位比特后的输入比特流自左边开始按照并行运算位宽分段，根据上述零输入转移矩阵、零状态转移矩阵及自左开始每段输入比特流进行循环运算，获得输入比特流的CRC编码校验序列。

本发明可以在WCDMA/TD-SCDMA/LTE等基带芯片的CRC编码单元中使用，节约CRC编码所需时钟，提高芯片整体效率。

本发明提供一种快速CRC编码方法，图3为本发明快速CRC编码方法的实现流程示意图，如图3所示，该快速CRC编码方法包括以下步骤：

步骤1、将CRC编码生成多项式映射生成r+1阶转移矩阵J，其中r为生成多项式的最高次数；

步骤2、删除所述r+1阶转移矩阵J的第一行以及第一列，获得r阶转移矩阵T；由所述r+1阶转移矩阵J的第2至r+1行的第一列形成r×1列矩阵S；

步骤3、根据所得到的r阶转移矩阵T和r×1列矩阵S，获得CRC编码的零输入转移矩阵P和零状态转移矩阵Ω；

步骤4、在输入比特流前面添加空位比特，添加空位比特后的输入比特流的比特个数为并行运算位宽N的整数倍，N为大于1的正整数；

步骤5、根据所得到的零输入转移矩阵P、零状态转移矩阵Ω和添加空位比特后的输入比特流，获得CRC编码校验序列。

其中，步骤1中，所述CRC编码生成多项式g(x)＝x^r+g_r-1x^r-1+…+g₁x+1映射生成r+1阶转移J，其中r为生成多项式g(x)的最高次数。

生成多项式g(x)通过以下步骤映射生成转移矩阵J：

步骤a、转移矩阵J的第1和r+1行设置为[1 1 0 0 0...0]；

步骤b、转移矩阵J的第i行第i+1列设置为1，其中i＝2，3，...r；

步骤c、若生成多项式g(x)中g_k等于1，则将转移矩阵J的第r+1-k行第1和第2列设置为1，其中k＝1，2，3，...r-1。

步骤2中，所述矩阵分解是指将上述r+1阶转移矩阵J分解为一个r阶转移矩阵T和一个r×1列矩阵S，图2为r+1阶转移矩阵J分解为r阶转移矩阵T和r×1列矩阵S的过程示意图。

步骤3中，所述零输入转移矩阵P为上述r阶转移矩阵T的N次方。由公式(2.3)可知与矩阵P相乘的信息仅与当前寄存器状态有关，和当前输入信息无关，故矩阵P称为CRC编码的零输入转移矩阵。为了便于硬件实现，还需将矩阵P对2取余，其运算表达式如下：

P＝mod(T^N，2)(2.1)

其中，mod(a，b)表示a对b取余，N为CRC编码并行运算位宽，N为大于1的正整数。

进一步地，步骤3中所述零状态转移矩阵Ω为[T^N-1S T^N-2S....TS S]。在后续说明中可知与矩阵Ω相乘的信息仅与当前输入信息有关，和当前寄存器状态无关，故矩阵Ω称为CRC编码的零状态转移矩阵。为了便于硬件实现，还需将Ω矩阵对2取余，其运算表达式如下：

Ω＝mod([T^N-1S T^N-2S....TS S]，2)(2.2)

其中N为CRC编码并行运算位宽。

进一步地，步骤4中，所述输入比特流为信息多项式的系数序列，添加空位比特是指当输入比特流的比特数M不是并行运算位宽N的整数倍时，需要在输入比特流的最前面添加N-mod(M，N)位0，得到比特数为L的比特流，参见图4，为在输入比特流前添加空位比特方法示意图。

进一步地，步骤5中CRC编码校验序列的获得具体为：将比特数为L的输入比特流自左边开始分为L/N段，每一段的比特数为N，则输入比特流的CRC编码校验序列通过公式(2.3)循环运算获得：

$C_K=\mathrm{mod}(T^N{C}_{K-1}+\underset{j=N-1}{\overset{0}{\mathrm{\Σ}}}{T}^j{\mathrm{Si}}_{N-1-j},2)$

$=\mathrm{mod}\left(\begin{array}{c}{T}^N{C}_{K-1}+\end{array}\left[\begin{array}{ccccc}{T}^{N-1}S& T^{N-2}S& ....& \mathrm{TS}& S\end{array}\right]\left[\begin{array}{c}{i}_0\\ i_1\\ i_2\\ .\\ .\\ i_{N-2}\\ i_{N-1}\end{array}\right],2\right)---\left(2.3\right)$

$=\mathrm{mod}({\mathrm{PC}}_{K-1}+{\mathrm{\ΩI}}_K,2)$

其中K为时钟，K＝1，2，...L/N；初始时刻C₀为r×1的零矩阵；P为零输入转移矩阵，Ω为零状态转移矩阵，I_K为K时刻的N比特输入序列，C_K-1代表K-1时刻的寄存器值，C_K代表K时刻的寄存器值，以此类推，K＝L/N时刻的寄存器值C_L/N，即是CRC编码校验序列。

为了便于描述，将硬件每个时钟看成一次循环，其运算过程如下。

for m＝1:1:L/N

Y＝mod(mod(P*C，2)+mod(Ω*M((m-1)*N+1:M*N)，2)，2)；

C＝Y；

end

上述乘法器在硬件实现中用加法器实现即可，运算结束后寄存器C中的值即为输入序列的CRC校验序列。

为了能使本发明的技术方案及其技术优势更加清晰，下面结合实施例进一步说明本发明用于基带芯片的快速CRC编码方法。

本实施例中，以WCDMA/TD-SCDMA/LTE中基带芯片都用到的编码长度为8的CRC编码为例，并行运算位宽N＝4，CRC编码生成多项式g_CRC8(x)＝x⁸+x⁷+x⁴+x³+x+1，信息多项式u(x)＝x¹³+x¹²+x⁹+x⁸+x⁵+x⁴+x²+x¹。

本发明用于基带芯片的快速CRC编码方法包括：

步骤11、将CRC编码生成多项式g_CRC8(x)＝x⁸+x⁷+x⁴+x³+x+1映射生成9阶转移矩阵J：

$J=\left[\begin{array}{ccccccccc}1& 1& 0& 0& 0& 0& 0& 0& 0\\ 1& 1& 1& 0& 0& 0& 0& 0& 0\\ 0& 0& 0& 1& 0& 0& 0& 0& 0\\ 0& 0& 0& 0& 1& 0& 0& 0& 0\\ 1& 1& 0& 0& 0& 1& 0& 0& 0\\ 1& 1& 0& 0& 0& 0& 1& 0& 0\\ 0& 0& 0& 0& 0& 0& 0& 1& 0\\ 1& 1& 0& 0& 0& 0& 0& 0& 1\\ 1& 1& 0& 0& 0& 0& 0& 0& 0\end{array}\right]$

其中9阶转移矩阵J通过以下步骤获得：

步骤a1、将9阶转移矩阵的第1和9行设置为[1 1 0 0 0...0]；

步骤b1、分别将9阶转移矩阵的第i行对应的第i+1列设置为1，其中i＝2，3，4，...8；

步骤c1、其中g₇，g₄，g₃，g₁均为1，故将9阶转移矩阵的第2/5/6/8行的第1和第2列设置为1；

通过上述三个步骤获得9阶转移矩阵J。

步骤12、将上述9阶转移矩阵J分解为一个8阶转移矩阵T和一个8×1列矩阵S；

$T=\left[\begin{array}{cccccccc}1& 1& 0& 0& 0& 0& 0& 0\\ 0& 0& 1& 0& 0& 0& 0& 0\\ 0& 0& 0& 1& 0& 0& 0& 0\\ 1& 0& 0& 0& 1& 0& 0& 0\\ 1& 0& 0& 0& 0& 1& 0& 0\\ 0& 0& 0& 0& 0& 0& 1& 0\\ 1& 0& 0& 0& 0& 0& 0& 1\\ 1& 0& 0& 0& 0& 0& 0& 0\end{array}\right]$ $S=\left[\begin{array}{c}1\\ 0\\ 0\\ 1\\ 1\\ 0\\ 1\\ 1\end{array}\right]$

其中8阶转移矩阵为9阶转移矩阵J删除第一行以及第一列后获得，8×1列矩阵由9阶转移矩阵J的第2至9行的第一列元素组成。

步骤13、根据步骤12中获得的转移矩阵T以及公式P＝mod(T⁴，2)，获得CRC编码的零输入转移矩阵P：

$P=\left[\begin{array}{cccccccc}0& 1& 1& 1& 1& 0& 0& 0\\ 0& 1& 0& 0& 0& 1& 0& 0\\ 0& 0& 1& 0& 0& 0& 1& 0\\ 1& 0& 0& 1& 0& 0& 0& 1\\ 1& 0& 1& 1& 0& 0& 0& 0\\ 0& 0& 1& 0& 0& 0& 0& 0\\ 0& 0& 0& 1& 0& 0& 0& 0\\ 1& 1& 1& 1& 0& 0& 0& 0\end{array}\right]$

步骤14、根据步骤12中获得的转移矩阵T以及公式Ω＝mod([T³S T²S TS S]，2)，获得CRC编码的零状态转移矩阵Ω：

$\mathrm{\Ω}=\left[\begin{array}{cccc}0& 1& 1& 1\\ 0& 1& 0& 0\\ 0& 0& 1& 0\\ 1& 0& 0& 1\\ 1& 0& 1& 1\\ 0& 0& 1& 0\\ 0& 0& 0& 1\\ 1& 1& 1& 1\end{array}\right]$

步骤15、在输入比特流前面添加两位空位比特；

本步骤中，输入比特流的M＝14，并行运算位宽N＝4，为使输入比特流的比特个数是并行运算位宽的整数倍，在输入比特流前添加4-mod(14，4)＝2位0，添加空位比特后的输入比特流的比特数L等于16。

步骤16、将添加空位比特后的输入比特流分为L/N＝4段，自左边开始将每4位输入比特代入公式(2.3)中，循环运算获得CRC编码校验序列：

本实施例中输入序列为：11001100110110，使用本发明方法获得的CRC编码校验序列为：10010110。

用现有方法获得上述CRC编码校验序列需要14个时钟，而使用本发明方法获得上述CRC校验序列仅需要4个时钟，解决了现有CRC编码占用时钟多，运算效率低的问题，本发明的CRC编码方法采用并行结构，多个比特同时参与运算，大大提高了CRC编码的效率，节约了系统开销，提高了系统运行效率。

本发明还提供了一种用于实现本发明快速CRC编码方法的装置，图5为本发明快速CRC编码装置的组成结构示意图，如图5所示，本发明快速CRC编码装置包括：转移矩阵映射生成模块100、转移矩阵分解模块110、零输入/零状态转移矩阵生成模块120、输入比特流调整模块130、及编码校验序列计算模块140；具体的：

转移矩阵映射生成模块100，用于将CRC编码生成多项式映射生成r+1阶转移矩阵，之后将该r+1阶转移矩阵发送给转移矩阵分解模块110，其中r为生成多项式的最高次数；

转移矩阵分解模块110，用于分解得到的r+1阶转移矩阵，删除该r+1阶转移矩阵的第一行以及第一列后获得r阶转移矩阵，由该r+1阶转移矩阵的第2至r+1行的第一列获得r×1列矩阵，之后将获得的r阶转移矩阵及r×1列矩阵发送给零输入/零状态转移矩阵生成模块120；

零输入/零状态转移矩阵生成模块120，用于根据得到的r阶转移矩阵及r×1列矩阵，获得CRC编码的零输入转移矩阵和零状态转移矩阵，之后将零输入转移矩阵、零状态转移矩阵发送给编码校验序列计算模块140；

输入比特流调整模块130，用于在输入比特流前面添加空位比特，添加空位比特后的输入比特流的比特个数为并行运算位宽的整数倍，之后将添加空位比特后的输入比特流自左边开始按照并行运算位宽分段，依次发送给编码校验序列计算模块140；

编码校验序列计算模块140，用于根据收到的零输入转移矩阵、零状态转移矩阵及分段输入比特流，进行循环运算获得输入比特流的CRC编码校验序列。

本发明的快速CRC编码方法及装置，对提升WCDMA/TD-SCDMA/LTE等基带芯片中的CRC编码效率，节约基带芯片资源起到相当大的作用。利用转移矩阵的概念对生成多项式进行变形，得到输入、输出之间的转移矩阵，用转移矩阵对串并转换后的输入序列进行运算，得到若干比特处理后的寄存器新状态，如此反复，直至处理完所有输入比特，即可得到该输入比特流的CRC编码校验序列。

本发明所述快速CRC编码装置可以通过硬件电路或软硬件结合的方式实现。

当为硬件实现时，芯片设计完成后，不能再进行修改。因此由于WCDMA/TD-SCDMA/LTE等系统均支持多种长度的CRC编码，只需将通过本发明方法获得的对应于各CRC生成多项式的零输入/零状态矩阵参数固化在系统中，硬件按照寄存器配置来选择其中一个硬件逻辑模块进行运算即可实现可变长度CRC编码。

当为硬件和软件结合实现时，芯片内部采用软件计算的方式计算CRC编码，则可以通过更新存储在存储器中的矩阵参数来实时修改其所对应的CRC生成多项式，以满足版本升级，模块通用等要求。

当然，本发明还可有其它多种实施例，在不违背本发明精神及其实质的情况下，熟悉本领域的技术人员当可根据本发明做出各种相应的改变和变形，但这些相应的改变和变形都应属于本发明的保护范围。

Claims (6)

1.一种快速循环冗余校验CRC编码方法，其特征在于，包括：

将CRC编码生成多项式映射生成r+1阶转移矩阵J，其中r为生成多项式的最高次数；

删除所述r+1阶转移矩阵J的第一行以及第一列，获得r阶转移矩阵T；由所述r+1阶转移矩阵J的第2至r+1行的第一列形成r×1列矩阵S；

根据所得到的r阶转移矩阵T和r×1列矩阵S，获得CRC编码的零输入转移矩阵P和零状态转移矩阵Ω；

在输入比特流前面添加空位比特，添加空位比特后的输入比特流的比特个数为并行运算位宽N的整数倍，N为大于1的正整数；

根据所得到的零输入转移矩阵P、零状态转移矩阵Ω和添加空位比特后的输入比特流，获得输入比特流的CRC编码校验序列。

2.根据权利要求1所述的快速CRC编码方法，其特征在于，所述r+1阶转移矩阵J的映射生成包括：

生成多项式的系数g_k等于1时，将转移矩阵J的第r+1-k行第1和第2列设置为1，其中k＝0，1，2，3，...r；

设置转移矩阵J的第i行第i+1列为1，其中i＝2，3，...r。

3.根据权利要求1或2所述的快速CRC编码方法，其特征在于，所述零输入转移矩阵P等于r阶转移矩阵T的N次方；所述零状态转移矩阵Ω等于[T^N-1S T^N-2S....TS S]。

4.根据权利要求3所述的快速CRC编码方法，其特征在于，所述空位比特为N-mod(M，N)位，其中M为添加空位比特前输入比特流的比特数。

5.根据权利要求4所述的快速CRC编码方法，其特征在于，所述CRC编码校验序列通过下述公式获得：C_K＝PC_K-1+ΩI_K，其中K为时钟，K＝1、2、...L/N，L为添加空位比特后的输入比特流的比特数；初始时刻C₀为r×1的零矩阵；I_K为K时刻的N比特输入序列，C_K代表K时刻的寄存器值。

6.一种快速CRC编码装置，其特征在于，包括：转移矩阵映射生成模块、转移矩阵分解模块、零输入/零状态转移矩阵生成模块、输入比特流调整模块、及编码校验序列计算模块；具体的：

转移矩阵映射生成模块，用于将CRC编码生成多项式映射生成r+1阶转移矩阵，之后将所述r+1阶转移矩阵发送给转移矩阵分解模块，其中r为生成多项式的最高次数；

转移矩阵分解模块，用于分解得到的r+1阶转移矩阵，删除所述r+1阶转移矩阵的第一行以及第一列后获得r阶转移矩阵，由所述r+1阶转移矩阵的第2至r+1行的第一列形成r×1列矩阵，之后将获得的r阶转移矩阵及r×1列矩阵发送给零输入/零状态转移矩阵生成模块；

零输入/零状态转移矩阵生成模块，用于根据得到的r阶转移矩阵及r×1列矩阵，获得CRC编码的零输入转移矩阵和零状态转移矩阵，之后将零输入转移矩阵、零状态转移矩阵发送给编码校验序列计算模块；

输入比特流调整模块，用于在输入比特流前面添加空位比特，添加空位比特后的输入比特流的比特个数为并行运算位宽的整数倍，之后将添加空位比特后的输入比特流自左边开始按照并行运算位宽分段，依次发送给编码校验序列计算模块；

编码校验序列计算模块，用于根据收到的零输入转移矩阵、零状态转移矩阵及分段输入比特流，进行循环运算获得输入比特流的CRC编码校验序列。

Images