CN108809323A - 循环冗余校验码的生成方法和装置 - Google Patents

循环冗余校验码的生成方法和装置 Download PDF

Info

Publication number
CN108809323A
CN108809323A CN201710303212.0A CN201710303212A CN108809323A CN 108809323 A CN108809323 A CN 108809323A CN 201710303212 A CN201710303212 A CN 201710303212A CN 108809323 A CN108809323 A CN 108809323A
Authority
CN
China
Prior art keywords
shift register
redundancy check
register group
cyclic redundancy
check code
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201710303212.0A
Other languages
English (en)
Other versions
CN108809323B (zh
Inventor
张永伟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TD Tech Ltd
TD Tech Chengdu Co Ltd
Original Assignee
TD Tech Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TD Tech Ltd filed Critical TD Tech Ltd
Priority to CN201710303212.0A priority Critical patent/CN108809323B/zh
Publication of CN108809323A publication Critical patent/CN108809323A/zh
Application granted granted Critical
Publication of CN108809323B publication Critical patent/CN108809323B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/033—Theoretical methods to calculate these checking codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/09—Error detection only, e.g. using cyclic redundancy check [CRC] codes or single parity bit

Landscapes

  • Physics & Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Error Detection And Correction (AREA)
  • Detection And Correction Of Errors (AREA)

Abstract

本申请公开了一种循环冗余校验码的生成方法和装置，其中方法包括：将预设的生成多项式G(X)转换成二进制码G(n)；将待生成循环冗余校验码的信息M(X)转换成二进制码M(k)；其中，n＝0,1,…..,N；k＝0,1,…..,K‑1；N为G(X)的阶数，K为M(k)的位数；根据所述M(k)和所述G(n)，利用预设的反馈移位寄存器组，采用逐次移位的方法，计算M(k)*XN模2除以G(n)的余数，将所述余数作为所述M(k)的循环冗余校验码；其中，所述反馈移位寄存器组按照Q(i‑1)＝G(0)*Q(i‑1)*X‑N+G(1)*Q(i‑1)*X‑(N‑1)+...+G(N‑1)*Q(i‑1)*X‑1+M(i‑1)+G(N)构建得到；所述Q(i‑1)表示第i‑1次移位相除的商，所述+表示模2加运算符号，所述*表示乘运算符号，X‑n表示逻辑右移n次的符号，i＝1,…..,K。采用本发明，可以节约计算开销、有效提高CRC的生成效率。

Description

循环冗余校验码的生成方法和装置
技术领域
本发明涉及移动通信技术，特别是涉及一种循环冗余校验码(Cyclic RedundancyCheck，CRC)的生成方法和装置。
背景技术
循环冗余校验码是数据通信领域中最常用为一种差错校验码，其特征是信息字段和校验字段的长度可以任意选定。在发送时，发送方根据CRC生成多项式，计算得到发送数据的CRC校验码，并将该CRC校验码附在发送数据的后面发送出去。在接收时，接收方同样根据CRC生成多项式，计算得到接收数据的CRC校验码，并与接收到的CRC校验码进行比较，以检测数据传输的正确性。具体地，生成CRC校验码的二进制多项式定义如下：
M(X)*XN＝G(X)*Q(X)+R(X)。
其中：M(X)为信息多项式，G(X)为生成多项式，N为G(X)的阶数，Q(X)为商，R(X)为余数。
根据上面的公式，用M(X)*XN除以生成多项式G(X)，得到余数R(X)，那么R(X)即定义为CRC校验码。需要说明的是，这里进行除法操作过程中，在循环相减时位与位之间使用模2减法的运算规则：1-1＝0，1-0＝1，0-1＝1，0-0＝0，在相减时，不需要判断二者之间的大小，无进位，也无借位。
为了便于对CRC校验码的实现机制的理解，下面对二进制数码与多项式之间的对应关系进行详细说明：
多项式的各幂次对应二进制数码的各位，多项式每个幂次的系数等于二进制数码相应位的二进制数字。如生成多项式G(X)＝X4+X3+1，G(X)的最高幂次为N＝4，那么其对应的二进制数码G(n)＝11001，G(n)的位数则为N+1＝5。
基于上述原理，传统的CRC校验码的生成过程包括如下步骤：
步骤101、产生生成多项式G(X)对应的二进制码G(n),n＝[0,1,2,...,N]，N为G(X)的阶数。
步骤102、产生信息多项式M(X)对应的二进制码M(k),k＝[0,1,2,...,K-1]，K为M(k)的位数。
步骤103、生成M(X)*XN对应的二进制码，设M′(k)＝M(k)*XN，M′(k)即是在M(k)的后面添加N个零得到的二进制码。
步骤104、用M′(k)模2除以G(n)，得到的余数即是CRC校验码。
本步骤具体实现时，需要采用逐次移位，相除的方式来实现，移位的次数等于信息二进制码M′(k)的位数K。假设二进制码G(n)的位数为5，那么反馈移位寄存器组的实现结构如图1所示，图1中，使用了4个移位寄存器来保存上次的计算结果，Q(i-1)表示第i-1次移位相除的商，M′(i-1)表示二进制码M′(k)中的第i-1位数值，设4个寄存器的值分别为D1，D2，D3，D4，那么运算结果将按照左边为最高位的表示方式为D4,D3,D2,D1，并且与当前输入的M′(k)组成当前的被除数D4,D3,D2,D1,M′(k)。被除数与除数(生成多项式G(n))进行除法操作时，只有当高比特为1时，才进行模2减法操作，而当高比特位为0时，只是完成右移运算。由于模2减法与模2加法是等价的，通常使用模2加法来替代模2减法。在运算完成后，寄存器中D4,D3,D2,D1的值即是CRC结果。
发明人发现：上述传统的CRC校验码生成方法中，由于移位的次数等于原二进制码信息流M(k)添加N个零后的M′(k)的位数，使得在当CRC生成多项式的阶数N较高时，会明显增加计算CRC时的移位次数，从而增加了计算量，进而影响了数据的处理效率。
发明内容
有鉴于此，本发明的主要目的在于提供一种循环冗余校验码的生成方法和装置，可以节约计算开销、有效提高CRC的生成效率。
为了达到上述目的，本发明提出的技术方案为：
一种循环冗余校验码的生成方法，包括：
将预设的生成多项式G(X)转换成二进制码G(n)；将待生成循环冗余校验码的信息M(X)转换成二进制码M(k)；其中，n＝0,1,…··,N；k＝0,1,…··,K-1；N为G(X)的阶数，K为M(k)的位数；
根据所述M(k)和所述G(n)，利用预设的反馈移位寄存器组，采用逐次移位的方法，计算M(k)*XN模2除以G(n)的余数，将所述余数作为所述M(k)的循环冗余校验码；其中，所述反馈移位寄存器组按照Q(i-1)＝G(0)*Q(i-1)*X-N+G(1)*Q(i-1)*X-(N-1)+...+G(N-1)*Q(i-1)*X-1+M(i-1)+G(N)构建得到；所述Q(i-1)表示第i-1次移位相除的商，所述+表示模2加运算符号，所述*表示乘运算符号，X-n表示逻辑右移n次的符号，i＝1,…··,K+1。
一种循环冗余校验码的生成装置，包括：
二进制码转换单元，用于将预设的生成多项式G(X)转换成二进制码G(n)；将待生成循环冗余校验码的信息M(X)转换成二进制码M(k)；其中，n＝0,1,…··,N；k＝0,1,…··,K-1；N为G(X)的阶数，K为M(k)的位数；
CRC校验码生成单元，用于根据所述M(k)和所述G(n)，利用预设的反馈移位寄存器组，采用逐次移位的方法，计算M(k)*XN模2除以G(n)的余数，将所述余数作为所述M(k)的循环冗余校验码；其中，所述反馈移位寄存器组按照Q(i-1)＝G(0)*Q(i-1)*X-N+G(1)*Q(i-1)*X-(N-1)+...+G(N-1)*Q(i-1)*X-1+M(i-1)+G(N)构建得到；所述Q(i-1)表示第i-1次移位相除的商，所述+表示模2加运算符号，所述*表示乘运算符号，X-n表示逻辑右移n次的符号，i＝1,…··,K+1。
综上所述，本发明提出的循环冗余校验码的生成方法和装置，按照Q(i-1)＝G(0)*Q(i-1)*X-N+G(1)*Q(i-1)*X-(N-1)+...+G(N-1)*Q(i-1)*X-1+M(i-1)+G(N)构建反馈移位寄存器组，利用该反馈移位寄存器组生成循环冗余校验码，这样，不需要再对待生成循环冗余校验码的信息对应的二进制码M(k)进行添零，整个循环冗余校验码生成过程中，也不需要基于添零后得到的M′(n)进行移位相除，而是直接基于M(k)进行移位相除的操作，如此，反馈移位寄存器组仅需要进行K次移位，即可完成循环冗余校验码的生成，从而可以大幅度减小反馈移位寄存器组的移位次数，进而可以节约计算开销、有效提高CRC的生成效率。
附图说明
图1为现有的反馈移位寄存器组实现结构示意图；
图2为本发明的反馈移位寄存器组示例的结构示意图；
图3为本发明实施例的方法流程示意图；
图4为本发明实施例的一反馈移位寄存器组结构示意图；
图5为本发明实施例与现有方法的反馈移位寄存器组移位过程对比示意图；
图6为本发明实施例的系统结构示意图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚，下面将结合附图及具体实施例对本发明作进一步地详细描述。
本发明的核心思想是：对反馈移位寄存器组进行改造，减少CRC生成过程中反馈移位寄存器组的移位次数，以节约计算开销、提高CRC的生成效率。
为了清楚阐述本发明，下面以生成多项式G(X)的阶数等于4为例，对本发明的实现原理说明如下：
第i-1次相除的商Q(i-1)可以表示为：
[[[[(M′(i-1)+G(0)*Q(i-1)]*X-1+G(1)*Q(i-1)]*X-1+G(2)*Q(i-1)]*X-1+G(3)*Q(i-1)]*X-1+G(4)＝Q(i-1)
上式中，i＝1,…..,K+1,K为待生成循环冗余校验码的信息对应的二进制码M(k)的位数，M′(i-1)表示二进制码M′(k)中的第i-1位数值，“+”表示模2加运算符号，“*”表示乘运算符号，“X-1”表示逻辑右移一次的符号。
在求CRC时，把M′(i-1)＝M(i-1)*X4代入到方程中，并对方程进行化简，化简过程如下所示：
Q(i-1)＝G(0)*Q(i-1)*X-4+G(1)*Q(i-1)*X-3+G(2)*Q(i-1)*X-2+G(3)*Q(i-1)*X-1+M(i-1)+G(4)
其中，M(i-1)表示二进制码M(k)中的第i-1位数值，
通过以上化简可以消除需要添零生成的M′(i-1)，图2为基于上述简化公式Q(i-1)＝G(0)*Q(i-1)*X-4+G(1)*Q(i-1)*X-3+G(2)*Q(i-1)*X-2+G(3)*Q(i-1)*X-1+M(i-1)+G(4)所实现的反馈移位寄存器组的结构示意图，如图2所示，该反馈移位寄存器组将以M(k)作为输入端的值，这样，不需要再对待生成循环冗余校验码的信息对应的二进制码M(k)执行添零操作，反馈移位寄存器组只需要进行K次移位，即可完成循环冗余校验码的生成，从而可以节约计算开销、提高CRC的生成效率。
同理，当生成多项式G(X)的阶数等于N时，采用相同的化简过程，可以得到Q(i-1)＝G(0)*Q(i-1)*X-4+G(1)*Q(i-1)*X-3+G(2)*Q(i-1)*X-2+G(3)*Q(i-1)*X-1+M(i-1)+G(4)，采用该系统方程构造反馈移位寄存器组，可以达到上述节约计算开销、提高CRC生成效率的技术效果。
图3为本发明实施例的方法流程示意图，如图3所示，该实施例实现的循环冗余校验码的生成方法，包括：
步骤301、将预设的生成多项式G(X)转换成二进制码G(n)；将待生成循环冗余校验码的信息M(X)转换成二进制码M(k)。
其中，n＝0,1,…··,N；k＝0,1,…··,K-1；N为G(X)的阶数，K为M(k)的位数。
步骤302、根据所述M(k)和所述G(n)，利用预设的反馈移位寄存器组，采用逐次移位的方法，计算M(k)*XN模2除以G(n)的余数，将所述余数作为所述M(k)的循环冗余校验码；其中，所述反馈移位寄存器组按照Q(i-1)＝G(0)*Q(i-1)*X-N+G(1)*Q(i-1)*X-(N-1)+...+G(N-1)*Q(i-1)*X-1+M(i-1)+G(N)构建得到；所述Q(i-1)表示第i-1次移位相除的商，所述+表示模2加运算符号，所述*表示乘运算符号，X-n表示逻辑右移n次的符号，i＝1,…··,K+1。
本步骤中，如前所述由于是按照Q(i-1)＝G(0)*Q(i-1)*X-N+G(1)*Q(i-1)*X-(N-1)+...+G(N-1)*Q(i-1)*X-1+M(i-1)+G(N)构建反馈移位寄存器组，总的移位次数由M(k)的位数K决定，因此相比传统方案可以减少移位次数，提高CRC的生成效率。
较佳地，可以采用下述步骤计算M(k)*XN模2除以G(n)的余数：
步骤x1、将所述反馈移位寄存器组的输入端初始化为M(0)，并将其中的各移位寄存器初始化为零，i＝1。
步骤x2、利用当前所述反馈移位寄存器组和所述G(n)，按照Q(i-1)＝G(0)*Q(i-1)*X-N+G(1)*Q(i-1)*X-(N-1)+...+G(N-1)*Q(i-1)*X-1+M(i-1)+G(N)，计算第i-1次移位相除的商Q(i-1)。
步骤x3、当i<K+1时，i＝i+1，将M(i-1)输入至所述反馈移位寄存器组的输入端，将所述反馈移位寄存器组中的各移位寄存器移位一次，执行步骤x2；当i＝K+1时，将当前移位寄存器组合DN,…,Dn,…,D1对应的数值作为所述M(k)的循环冗余校验码，其中，寄存器Dn为所述反馈移位寄存器组中与Q(i-1)＝G(0)*Q(i-1)*X-N+G(1)*Q(i-1)*X-(N-1)+...+G(N-1)*Q(i-1)*X-1+M(i-1)+G(N)中的X-n对应的移位寄存器。
需要说明的是，根据反馈移位寄存器组构造公式Q(i-1)＝G(0)*Q(i-1)*X-N+G(1)*Q(i-1)*X-(N-1)+...+G(N-1)*Q(i-1)*X-1+M(i-1)+G(N)，在步骤x1的初始化基础上，Q(0)的初始值为寄存器DN中的值与M(0)的和。
下面以信息多项式为M(X)＝X7+X5+X+1、生成多项式为G(X)＝X4+X+1为例，对上述实施例的具体实现进行详细说明：
生成多项式G(X)和M(X)对应的二进制码：G(n)＝10011，M(k)＝10100011，M(k)左移4位对应的二进制码为M′(k)＝101000110000。
此时，根据G(n)＝10011，M(k)＝10100011和公式Q(i-1)＝G(0)*Q(i-1)*X-N+G(1)*Q(i-1)*X-(N-1)+...+G(N-1)*Q(i-1)*X-1+M(i-1)+G(N)，可以得到系统方程Q(n)＝Q(n)*X-4+Q(n)*X-3+M(n)，采用该系统方程构造反馈移位寄存器组，将会得到图4所示的反馈移位寄存器组结构。从图4结构可以看出，输入的M(i-1)从移位寄存器的最左边移到了最右边，等效于乘上了X4。采用该结构可以不再需要输入最后的0，在数据序列M(k)输完后就可以得到余数R(n)。
图5中给出了分别采用传统方法和上述实施例生成CRC时的移位示意图，其中，左边的移位过程为传统方法实现的，右边的移位过程为本发明实施例实现的，从图5中可以看出两者的结果相同都是正确的，但是右边的移位次数明显减少。
图6为与上述方法相对应的一种循环冗余校验码的生成装置结构示意图，如图2所示，该装置包括：
二进制码转换单元，用于将预设的生成多项式G(X)转换成二进制码G(n)；将待生成循环冗余校验码的信息M(X)转换成二进制码M(k)；其中，n＝0,1,…··,N；k＝0,1,…··,K-1；N为G(X)的阶数，K为M(k)的位数；
CRC校验码生成单元，用于根据所述M(k)和所述G(n)，利用预设的反馈移位寄存器组，采用逐次移位的方法，计算M(k)*XN模2除以G(n)的余数，将所述余数作为所述M(k)的循环冗余校验码；其中，所述反馈移位寄存器组按照Q(i-1)＝G(0)*Q(i-1)*X-N+G(1)*Q(i-1)*X-(N-1)+...+G(N-1)*Q(i-1)*X-1+M(i-1)+G(N)构建得到；所述Q(i-1)表示第i-1次移位相除的商，所述+表示模2加运算符号，所述*表示乘运算符号，X-n表示逻辑右移n次的符号，i＝1,…··,K+1。
较佳地，所述CRC校验码生成单元，用于将所述反馈移位寄存器组的输入端初始化为M(0)，并将其中的各移位寄存器初始化为零，i＝1；触发利用所述反馈移位寄存器组执行K次移位相除运算，其中，每次移位相除运算的过程包括：利用当前所述反馈移位寄存器组和所述G(n)，按照Q(i-1)＝G(0)*Q(i-1)*X-N+G(1)*Q(i-1)*X-(N-1)+...+G(N-1)*Q(i-1)*X-1+M(i-1)+G(N)，计算第i-1次移位相除的商Q(i-1)，当i<K+1时，i＝i+1，将M(i-1)输入至所述反馈移位寄存器组的输入端，将所述反馈移位寄存器组中的各移位寄存器移位一次；在所述K次移位相除运算结束后，将当前移位寄存器组合DN,…,Dn,…,D1对应的数值作为所述M(k)的循环冗余校验码，其中，寄存器Dn为所述反馈移位寄存器组中与Q(i-1)＝G(0)*Q(i-1)*X-N+G(1)*Q(i-1)*X-(N-1)+...+G(N-1)*Q(i-1)*X-1+M(i-1)+G(N)中的X-n对应的移位寄存器。
综上所述，以上仅为本发明的较佳实施例而已，并非用于限定本发明的保护范围。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (4)

1.一种循环冗余校验码的生成方法，其特征在于，包括：
将预设的生成多项式G(X)转换成二进制码G(n)；将待生成循环冗余校验码的信息M(X)转换成二进制码M(k)；其中，n＝0,1,…..,N；k＝0,1,…..,K-1；N为G(X)的阶数，K为M(k)的位数；
根据所述M(k)和所述G(n)，利用预设的反馈移位寄存器组，采用逐次移位的方法，计算M(k)*XN模2除以G(n)的余数，将所述余数作为所述M(k)的循环冗余校验码；其中，所述反馈移位寄存器组按照Q(i-1)＝G(0)*Q(i-1)*X-N+G(1)*Q(i-1)*X-(N-1)+...+G(N-1)*Q(i-1)*X-1+M(i-1)+G(N)构建得到；所述Q(i-1)表示第i-1次移位相除的商，所述+表示模2加运算符号，所述*表示乘运算符号，X-n表示逻辑右移n次的符号，i＝1,…..,K+1。
2.根据权利要求1所述的方法，其特征在于，所述计算M(k)*XN模2除以G(n)的余数包括：
x1、将所述反馈移位寄存器组的输入端初始化为M(0)，并将其中的各移位寄存器初始化为零，i＝1；
x2、利用当前所述反馈移位寄存器组和所述G(n)，按照Q(i-1)＝G(0)*Q(i-1)*X-N+G(1)*Q(i-1)*X-(N-1)+...+G(N-1)*Q(i-1)*X-1+M(i-1)+G(N)，计算第i-1次移位相除的商Q(i-1)；
x3、当i<K+1时，i＝i+1，将M(i-1)输入至所述反馈移位寄存器组的输入端，将所述反馈移位寄存器组中的各移位寄存器移位一次，执行步骤x2；当i＝K+1时，将当前移位寄存器组合DN,…,Dn,…,D1对应的数值作为所述M(k)的循环冗余校验码，其中，寄存器Dn为所述反馈移位寄存器组中与Q(i-1)＝G(0)*Q(i-1)*X-N+G(1)*Q(i-1)*X-(N-1)+...+G(N-1)*Q(i-1)*X-1+M(i-1)+G(N)中的X-n对应的移位寄存器。
3.一种循环冗余校验码的生成装置，其特征在于，包括：
二进制码转换单元，用于将预设的生成多项式G(X)转换成二进制码G(n)；将待生成循环冗余校验码的信息M(X)转换成二进制码M(k)；其中，n＝0,1,…..,N；k＝0,1,…..,K-1；N为G(X)的阶数，K为M(k)的位数；
CRC校验码生成单元，用于根据所述M(k)和所述G(n)，利用预设的反馈移位寄存器组，采用逐次移位的方法，计算M(k)*XN模2除以G(n)的余数，将所述余数作为所述M(k)的循环冗余校验码；其中，所述反馈移位寄存器组按照Q(i-1)＝G(0)*Q(i-1)*X-N+G(1)*Q(i-1)*X-(N-1)+...+G(N-1)*Q(i-1)*X-1+M(i-1)+G(N)构建得到；所述Q(i-1)表示第i-1次移位相除的商，所述+表示模2加运算符号，所述*表示乘运算符号，X-n表示逻辑右移n次的符号，i＝1,…..,K+1。
4.根据权利要求3所述的装置，其特征在于，所述CRC校验码生成单元，用于将所述反馈移位寄存器组的输入端初始化为M(0)，并将其中的各移位寄存器初始化为零，i＝1；触发利用所述反馈移位寄存器组执行K次移位相除运算，其中，每次移位相除运算的过程包括：利用当前所述反馈移位寄存器组和所述G(n)，按照Q(i-1)＝G(0)*Q(i-1)*X-N+G(1)*Q(i-1)*X-(N-1)+...+G(N-1)*Q(i-1)*X-1+M(i-1)+G(N)，计算第i-1次移位相除的商Q(i-1)，当i<K时，i＝i+1，将M(i-1)输入至所述反馈移位寄存器组的输入端，将所述反馈移位寄存器组中的各移位寄存器移位一次；在所述K次移位相除运算结束后，将当前移位寄存器组合DN,…,Dn,…,D1对应的数值作为所述M(k)的循环冗余校验码，其中，寄存器Dn为所述反馈移位寄存器组中与Q(i-1)＝G(0)*Q(i-1)*X-N+G(1)*Q(i-1)*X-(N-1)+...+G(N-1)*Q(i-1)*X-1+M(i-1)+G(N)中的X-n对应的移位寄存器。
CN201710303212.0A 2017-05-03 2017-05-03 循环冗余校验码的生成方法和装置 Active CN108809323B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710303212.0A CN108809323B (zh) 2017-05-03 2017-05-03 循环冗余校验码的生成方法和装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710303212.0A CN108809323B (zh) 2017-05-03 2017-05-03 循环冗余校验码的生成方法和装置

Publications (2)

Publication Number Publication Date
CN108809323A true CN108809323A (zh) 2018-11-13
CN108809323B CN108809323B (zh) 2021-10-19

Family

ID=64053479

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710303212.0A Active CN108809323B (zh) 2017-05-03 2017-05-03 循环冗余校验码的生成方法和装置

Country Status (1)

Country Link
CN (1) CN108809323B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109861788A (zh) * 2019-01-11 2019-06-07 中电海康集团有限公司 一种并行crc计算的实现方法及装置
CN110194180A (zh) * 2019-06-20 2019-09-03 北京智行者科技有限公司 自动停车的方法及系统
CN111343605A (zh) * 2020-03-06 2020-06-26 知轮(杭州)科技有限公司 一种用于车辆局域网高速传输数据的无线通信方法

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0918354A (ja) * 1995-07-04 1997-01-17 Oki Electric Ind Co Ltd 周期冗長検査方式の誤り検出符号生成装置及び誤り検出装置
US6272187B1 (en) * 1998-03-27 2001-08-07 Lsi Logic Corporation Device and method for efficient decoding with time reversed data
CN1353521A (zh) * 2000-11-10 2002-06-12 三星电子株式会社 检测带逆序校验位的循环冗余校验码中的错误的装置和方法
US6456875B1 (en) * 1999-10-12 2002-09-24 Medtronic, Inc. Cyclic redundancy calculation circuitry for use in medical devices and methods regarding same
CN101404557A (zh) * 2008-11-28 2009-04-08 炬力集成电路设计有限公司 一种循环冗余校验码生成装置及方法
CN101795175A (zh) * 2010-02-23 2010-08-04 中兴通讯股份有限公司 数据的校验处理方法及装置
CN102739258A (zh) * 2011-04-14 2012-10-17 普天信息技术研究院有限公司 一种计算循环冗余校验码的方法及装置
CN103516478A (zh) * 2012-06-29 2014-01-15 华为技术有限公司 信息发送方法和设备
CN106130566A (zh) * 2016-06-30 2016-11-16 江苏鼎昌科技有限公司 一种72比特状态信息大数据溯源系统可纠错编解码方法

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0918354A (ja) * 1995-07-04 1997-01-17 Oki Electric Ind Co Ltd 周期冗長検査方式の誤り検出符号生成装置及び誤り検出装置
US6272187B1 (en) * 1998-03-27 2001-08-07 Lsi Logic Corporation Device and method for efficient decoding with time reversed data
US6456875B1 (en) * 1999-10-12 2002-09-24 Medtronic, Inc. Cyclic redundancy calculation circuitry for use in medical devices and methods regarding same
CN1353521A (zh) * 2000-11-10 2002-06-12 三星电子株式会社 检测带逆序校验位的循环冗余校验码中的错误的装置和方法
CN101404557A (zh) * 2008-11-28 2009-04-08 炬力集成电路设计有限公司 一种循环冗余校验码生成装置及方法
CN101795175A (zh) * 2010-02-23 2010-08-04 中兴通讯股份有限公司 数据的校验处理方法及装置
CN102739258A (zh) * 2011-04-14 2012-10-17 普天信息技术研究院有限公司 一种计算循环冗余校验码的方法及装置
CN103516478A (zh) * 2012-06-29 2014-01-15 华为技术有限公司 信息发送方法和设备
CN106130566A (zh) * 2016-06-30 2016-11-16 江苏鼎昌科技有限公司 一种72比特状态信息大数据溯源系统可纠错编解码方法

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
MANOHAR AYINALA等: "Efficient parallel VLSI architecture for linear feedback shift registers", 《 2010 IEEE WORKSHOP ON SIGNAL PROCESSING SYSTEMS》 *
王利伟: "循环冗余校验算法的查表法实现方法", 《SILICON VALLEY》 *

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109861788A (zh) * 2019-01-11 2019-06-07 中电海康集团有限公司 一种并行crc计算的实现方法及装置
CN109861788B (zh) * 2019-01-11 2021-12-10 中电海康集团有限公司 一种并行crc计算的实现方法及装置
CN110194180A (zh) * 2019-06-20 2019-09-03 北京智行者科技有限公司 自动停车的方法及系统
CN110194180B (zh) * 2019-06-20 2021-01-26 北京智行者科技有限公司 自动停车的方法及系统
CN111343605A (zh) * 2020-03-06 2020-06-26 知轮(杭州)科技有限公司 一种用于车辆局域网高速传输数据的无线通信方法
CN111343605B (zh) * 2020-03-06 2023-08-29 知轮(杭州)科技有限公司 一种用于车辆局域网高速传输数据的无线通信方法

Also Published As

Publication number Publication date
CN108809323B (zh) 2021-10-19

Similar Documents

Publication Publication Date Title
TWI383595B (zh) 用於低密度奇偶校驗解碼器之有效校驗節點訊息轉換近似
US8862651B2 (en) Method and apparatus for modulus reduction
CN101902228B (zh) 快速循环冗余校验编码方法及装置
CN105322973B (zh) 一种rs码编码器及编码方法
CN101277119B (zh) 里德所罗门码解码器硬件复用方法及其低硬件复杂度解码装置
CN108809323A (zh) 循环冗余校验码的生成方法和装置
CN107239362A (zh) 一种并行crc校验码的计算方法及系统
US20170250710A1 (en) Method and device for calculating a crc code in parallel
CN102004627B (zh) 乘法舍入实现方法和装置
Zhu et al. High-speed re-encoder design for algebraic soft-decision Reed-Solomon decoding
Zhu et al. A class of constacyclic codes over Zpm
CN110971243A (zh) 解码bch编码码字的系统和方法
Vollala et al. Efficient modular exponential algorithms compatible with hardware implementation of public‐key cryptography
CN102646033B (zh) 提供了加密和签名功能的rsa算法的实现方法和装置
Zhang et al. Systematically re-encoded algebraic soft-decision Reed–Solomon decoder
Thampi et al. Montgomery multiplier for faster cryptosystems
CN108268243B (zh) 一种基于查找的复合域乘法装置
Zhang et al. Low-power design of Reed-Solomon encoders
CN100440738C (zh) BCH编码中Galois扩域运算的快速实现方法
US20160156368A1 (en) Implementation of log and inverse operation in a galois field
CN107846272B (zh) 一种Golden序列的快速生成装置及方法
US9672009B2 (en) Method and system of improved galois multiplication
Li et al. An Efficient Hardware Design for Fast Implementation of HQC
Burrage et al. Linear complexity for sequences with characteristic polynomial ƒ v
Ghodeswar et al. Three-parallel syndrome computation block for RS decoder

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant