566007 玖、發日月說明 (發明說明應敘明：發明所屬之技術領域、先前技術、內容、實施方式及圖式簡單說明） t發明所屬之技術領域3 相關申請案之相互參照 此申請案係基於在日本提出申請之申請案第2002-93878號，其内容係藉由參照而合併進此說明書中。 5 本發明之界定範圍 本發明係論及一種A/D(類比/數位）轉換器電路之高速運 作。 t先前技術1 相關技藝之說明 10 第10圖係顯示一傳統式A/D(類比/數位）轉換器，更明 確地說，其係一 4-位元輸出型串列-並列A/D轉換器。此 A/D轉換器係包括··一些高次比較器COMP11、12、和13 ，彼等係受到一高次比較器控制電路10所輸出之控制信號 ΙΑ、1B、和1C的控制；和一些低次比較器COMP21、22、 15 和23，彼等係受到一低次比較器控制電路20所輸出之控制 信號2A、2B、和2C的控制。有一些對應之比較器COMP11 、12、和13、COMP21、22、和23之輸入端子（ON)，係連 接至此類比/數位轉換器之一輸入端子（AIN)。此等對應比 較器之參考電Μ端子處，係一些經適當選擇及輸入之不同 20 電壓位準，彼等在取得上係藉由一梯型電阻元件陣列，將 上述類比輸入電壓VAIN之輸入電壓範圍分割成16個（最大 參考電壓：VRH，最小參考電壓：VRL)。 該等高次比較器11、12、和13之參考電壓端子（REF) ，係分別連接至一些分壓端子（Nl)、（N2)、和（N3)，彼等 0續次頁（發明說明頁不敷使用時，請註記並使用續頁） 5 566007 _ 砍、發明說明 發明說明，續頁 在取得上係藉由上述之梯型電阻元件陣列，將上述類比輸 入電壓VAIN之輸入電壓範圍分割成4個。在A/D轉換之時 刻下，首先，上述類比輸入電壓VAIN之電壓位準，係做 粗略之偵測，以及將會進行彼等高次位元之A/D轉換。彼 5 等輸出端子（011)、（012)、和（013)，係連接至一開關選擇 電路30。此開關選擇電路30，可依據彼等高次位元之A/D 轉換結果，選擇輸出彼等開關控制信號S1至S4中的任何一 個。 該等低次比較器COMP21、22、和23之參考電壓端子 10 (RJEF)，係透過該等換向開關組SW1至SW4，係連接至其 梯型電阻元件陣列之分壓端子。此等換向開關組SW1至 SW4，係依據彼等開關控制信號S1至S4之類型，做兩者擇 一之選擇。由此，將可決定出該等低次比較器COMP21、 22、和23之參考電壓。亦即，在該類比輸入電壓VAIN等 15 於或高於其梯型電阻元件陣列之一分壓端子處的高次參考 電壓VN1.之情況中，其換向開關組SW1將會被選擇，以及 彼等低次參考電壓VN01、VN02、和VN03，將會分別輸入 至該等比較器COM21、22、和23之參考電壓端子。理應注 意的是，在前節和下節中，每一分壓端子之電壓位準，係 20 以一分壓端子加上字首”Vn之名稱來表示。類似於上述之 情況，在該類比輸入電壓VAIN等於或高於其高次參考電 壓VN2及低於VN1之情況中，其換向開關組SW2將會被選 擇，以及將會輸入彼等低次參考電壓VN11、VN12、和 VN13。在該類比輸入電壓VAIN低於VN3之情況中，其換 0續次頁（發明說明頁不敷使用時，請註記並使用續頁） 6 566007 發明說明$賣Μ 玖、發明說明 向開關組SW4將會被選擇，以及將會輸入彼等低次參考電 壓 VN31、VN32、和 VN33。 一 4·位元輸出可以下列之方式得到。亦即，一輸出之 位元，係被分割成高次位元和低次位元，以及該等比較器 5 COMP11、12、和 13、和比較器 COMP21、22、和 23 之輸 出011、012、013、021、022、和023的邏輯位準，接著將 會分別被編碼。 第11圖係顯示彼等之運作波形。第10圖之A/D轉換器 ，在運作上係與一時鐘信號CLK同步。此A/D轉換器係採 10 用一時鐘信號CLK之（1/2)周期，作為其運作所需之時間步 長。其中有三種運作狀態，亦即，上述類比輸入電壓 VAIN之抓取運作（I)、此抓取電壓之保持運作（II)、和電壓 比較運作（III)，係每一時間步長做一次交換。彼等時間步 長〜1至〜5，係構成一運作單元，以及將可進行一 A/D轉換 15 運作。 在一時間步長〜1-〜2期間，一高次比較器COMPlx(x=l 、2、和3，以下之說明相同），和一低次比較器COMP2x， 將會抓取上述之類比輸入電壓VAIN(運作（I))。此時間步長 下所抓取之電壓位準，將會自其等於或高於其梯型電阻元 20 件陣列之一端子（N2)處的高次參考電壓VN2及低於其端子 N1處的高次參考電壓VN1之電壓位準VN1X，轉換至其最 大電壓位準VRH。彼等相對於比較器COMPlx和COMP2x 之内部端子的電容元件，將會向上充電至上述類比輸入電 壓VAIN有關之電壓位準VRH。 0續次頁（發明說明頁不敷使用時，請註記並使用續頁） 7 566007 發明說明$賣胃 玖、發明說明 其次，在一時間步長〜2-〜3期間，每一低次比較器 COMP2x·，將會保持該電壓位準VRH(運作（II))，以及每一 高次比較器COMPlx，將會轉變至其比較狀態（運作（3))。 彼等對應高次比較器COMPlx之内部端子處的電壓位準， 5 將會透過該等參考電壓端子（REF)，自該最大電壓位準 VRH，變遷至其對應之高次參考電壓VNx(x=l、2、和3， 以下之說明相同）。結果，自彼等對應高次比較器COMPlx 之參考電壓端子（REF)，將會由於該等内部端子之電容元 件的充電及放電，而有電流流動。第11圖係顯示其高次比 10 較器COMP11之情況。其尖峰電流1100之流出電流，係由 於放電而流出。此流出電流係朝向其梯型電阻元件陣列中 之端子（RL)流動。所以，其正比於流出電流之電壓上昇， 會使其分壓端子（N01)處之低次參考電壓VN01的位準，反 映成為其電壓變動之量。其對應於電壓變動量之尖峰電壓 15 ，係假定為V100。 其次，在一時間步長〜3-〜4期間，在彼等對應低次比 較器COMP2x之比較運作前，將會設定出一低次參考電壓 。基於彼等對應高次比較器COMPlx之比較結果，其開關 選擇電路30，將會選擇一要被決定之換向開關組。在第11 20 圖之情況中，彼等換向開關組，將會自一前行周期下之電 壓位準VN1X有關的換向開關組SW2，改變至適用於其電 壓位準VRH之換向開關組SW1。由於此等開關組之換向所 致，每一換向開關SW1至SW4與每一低次比較器COMP2x 間之電容成分Cpl、Cp2、和Cp3將會改變，因而可使端電 0續次頁（發明說明頁不敷使用時，請註記並使用續頁） 8 566007 發明說明_胃 玖、發明說明 壓，自電壓位準VN1變遷至VRH。在此一階段下，電流係 由一端子（RH)供應。結果，其分壓端子（N01)處之低次參 考電壓VN01將會昇高。假定此一階段下電壓變動之量為 V2。理應注意的是，該等電容成分Cpl、Cp2、和Cp3，係 5 等於每一換向開關組SW1至SW4、每一低次比較器 COMP2x、和接線處所得之寄生電容成分的總和。 進而，在一時間步長〜4-〜5期間，每一高次比較器 COMPlx，將會保持此比較狀態（運作（III))，以及每一低次 比較器COMP2X，將會轉變至其比較狀態（運作（III)) 〇在此 10 一階段下，彼等對應低次比較器COMP2X之内部端子在運 作之方式上，係與彼等對應高次比較器COMPlx在其時間 步長〜2-〜3下者相同。亦即，彼等對應低次比較器COMP2x 之内部端子的電壓位準，將會透過該等參考電壓端子 (REF)，自該最大電壓位準VRH，變遷至其對應之低次參 15 考電壓VN0x(x= 1、2、和3，以下之說明相同）。由於此時 間步長〜4-〜5下之變遷電壓的寬度，係窄於其時間步長〜2_ 〜3下者·，其離一尖峰電壓設定值之電壓變動量將為 V3(<V100)。 毋庸置疑的是，雖然第11圖係僅顯示其低次參考電壓 20 VN01之電壓位準變遷，而做為一範例，其他之低次參考 電壓VN02和VN03的電壓位準，係以一與VN01相同之方 式做變遷。 然而，在此傳統式A/D轉換器中，每一高次比較器 COMPlx，在時間步長〜2-〜5期間，將會保持其比較狀態， 0續次頁（發明說明頁不敷使用時，請註記並使用續頁） 9 566007 發明說明_頁 玖、發明說明 對應之參考 以及每一高次參考電壓VNx，將會供應至每一 電壓端子（REF)。其電流將會做充電/放電，直至該等高次 比較器COMPlx之内部端子處的電壓，自上述在時間步長 〜1-〜2下所抓取到之類比輸入電壓VAIN的電壓位準，變遷 5 至彼等對應之高次參考電壓VNx為止。該等内部端子在此 階段下之電壓變遷，可能幾乎會是一輸入電壓範圍内之最 大電壓位準VRH與最小電壓位準VRL間的全寬電壓變遷， 雖然其係依據上述類比輸入電壓VAIN之電壓位準而定。 所以，如第11圖中所示，其中可能會有的一種情況是 10 ，該等内部端子之電壓變遷，並未在一時間步長〜2-〜3内 完成。在該情況中，由於該等内部端子之電壓變遷所造成 的參考電壓端子（REF)之流出電流（亦即，在所抓取之類比 輸入電壓VAIN的電壓位準，高於該高次參考電壓VNx之情 況）所致，其梯型電阻元件陣列所設定之對應高次和低次 15 參考電壓的電壓位準，在時間〜3之時間步長中，將會偏離 彼等對應之設定值。該等對應之高次比較器COMPlx之比 較運作所造成的參考電壓偏差，可在後繼之狀態下被保持 ，亦即，該等對應之低次比較器COMP2x之比較狀態(時間 步長〜4-〜5)，並不會被清除。結果，在該等對應之低次比 20 較器COMP2x處，其比較運作係以偏離其設定值之低次參 考電壓來進行。在如此之比較運作下，將無法得到正確之 電壓比較結果，此將會成為一項問題。 隨著所產生一可使上述傳統式A / D轉換器運作之時鐘信 號CLK之振盪頻率的加快，彼等電壓值之偏離，將會變為 0續次頁（發明說明頁不敷使用時，請註記並使用續頁） 10 566007 玖、發明說明 翻說明續頁 更加明顯。所以’在彼等鳩轉換器尋求高速率運作之趨勢 下’一些類似傳統式A/D轉換器之轉換誤差，將會變為一項 更加嚴重之問題。 【明内容;j 5 本發明之概要 本發明旨在解決以上所述之問題。因此，本發明之一 目地，旨在提供-種可高速運作之A/D(類比/數位）轉換器電 路，其亚無彼等會影響到低次比較器所致之電壓比較的參 考電壓之電壓位準的高次比較器所致之比較運作所致之參 10 考電壓的變動。 為達成此目地，依據本發明之一特徵，其中係提供一 種A/D轉換裔電路，其係包括··一或多可進行八①轉換器之 轉換的電壓比較器；和一電阻成分元件陣列，其可甩以在 此電阻成分元件陣列之每一分壓端子處，產生該等對應電 15壓比較器有關之對應參考電壓；其中之a/d轉換器電路，係 進一步包括一參考電壓保持區段，其可用以保持每一分壓 端子所供應之對應參考電壓，以及可於每一分壓端子與對 應之參考電壓保持區段形成電氣隔離後，將其中所保持之 對應參考電壓，供應至該等對應之電壓比較器。 ί〇 在依據本發明之一特徵的A/D轉換器電路中，其電阻成 分元件陣列之每一分壓端子處，將會產生一對應之參考電 壓，而作為該等對應電壓比較器之參考電壓。該等對應之 參考电壓，首先會供應至該等對應之參考電壓保持區段， 以及將會被保持其中。其後，該等對應之參考·保持區 0續次頁（發明說明頁不敷使用時，請註記並使用續頁） 566007 坎、發明說明 &係與母一分麼端子相隔離，以及該等所保持之對應參 *電i：將會自違等對應之參考電壓保持區段，供應至該 等對應之電壓比較器。 正當其電阻成分元件陣列之每一分麼端子處所產生的 5參考電麼，供應至及保持在其對應之參考電廢保持區段的 當兒，彼等要供應至電壓比較器之參考電壓，將可在每一 分麼端子與其參考電壓保持區段相隔離後，自其參考電壓 保持區段，供應至該等電壓比較器。因此，當上述之參考 健供應至其電壓比較器時，其電阻成分元件陣列之分壓 10 ^子處將絕不會發生電壓變動。 此外’依據本發明之另-特徵，其中係提供一種a/d轉 換器電路，其係包括：一或多之高次位元識別電壓比較器 ，其可在彼等低次位元之A/D轉換前，進行彼等高次位元之 A/D轉換；和-電阻成分元件陣列，其可用以在每—高次分 15壓端子處’產生母—高次位元之a/d轉換有關的每—高次參 考電壓，以及在每一低次分壓端子處，產生每_低次位元 之A/D轉換有關的每_低次參考電壓，此電阻成分元件陣列 ’係連接於彼等高電麼側參考電壓與低電壓侧參考電壓之 間；其中之A/D轉換器電路，係進一步包括_些參考電壓保 2〇持區段’彼等各可用以保持每一高次分壓端子所供應之高 次參考電壓，以及可於每一高次分壓端子與每一參考電 壓保持區段形成電氣隔離後，將其中所保持之每一高次參 考電壓，供應至每一高次位元識別電壓比較器。 在依據本發明之另一特徵的A/D轉換器電路中，其電阻 0續次頁（發明說明頁不敷使用時，請註記並使用續頁） 566007 玖、發明說明 發明說明續頁 成分元件陣列之每一高次分壓端子處，將會各產生一高次 參考電壓’而作為每一高次位元識別電壓比較器有關之參 考電壓。每一高次參考電壓，首先會供應至每一高次參考 電壓保持區段，以及將會被保持其中。其後，每一參考電 5壓保持區段，係與每一高次分壓端子相隔離，以及每一所 保持之高次參考電壓，將會自每一高次參考電壓保持區段 ’供應至每一高次位元識別電壓比較器。 正當其電阻成分元件陣列之高次分壓端子處所產生的 參考電壓，供應至及保持在其參考電壓保持區段之際，彼 10等要供應至高次位元識別電壓比較器之高次參考電壓，將 可在其高次分壓端子與其參考電壓保持區段相隔離後，自 其參考電壓保持區段，供應至其高次位元識別電壓比較器 。因此，當一咼次參考電壓供應至其高次位元識別電壓比 較器時，其電阻成分元件陣列之高次分壓端子處，將絕不 15會發生電壓變動。此外，在彼等低次位元繼彼等高次位元 所進行之A/D轉換的時刻下，其電壓變動在低次參考電壓中 將絕不會殘存。亦即，其將可消除彼等低次位元之a/d轉換 的時刻下，因彼等高次位元之A/D轉換所致的影響。 此外，其並不需要耗費時間來緩和相對於其電阻成分 0元件陣列之咼-人S壓端子處的高次參考電壓之電壓變動。 因此，彼等高次位元之A/D轉換與彼等低次位元之a/d轉換 間，亚不需要設定不必要之緩和時間。因而可達成一快速 之運作。 本發明之以上和進一步之目地和新型特徵，將可於閱 0續次頁（翻麵頁顿使鹏，旨_搬臓頁） 13 566007 玖、發明說明 發明說明續頁 讀下文配合所附諸圖之詳細說明時，而有更完全之瞭解。 然而’理應明白瞭解的是，該等製圖僅係為例示計，以及 並非意欲界定本發明之限制範圍。 圖式簡單說明 5 第1圖係一可顯示一針對本實施例之A/D轉換器的電 路圖；· 第2圖係一可顯示一比較器之特定範例的電路圖； 第3圖係一比較器之運作狀態的列表； 第4圖係一可顯示一高次比較器控制電路之特定範例 10 的電路圖； 第5圖係顯示一高次比較器控制電路之運作波形； 第6圖係顯示一低次比較器控制電路之特定範例的運 作波形；ι 第7圖係顯示一低次比較器控制電路之運作波形； 15 第8圖係顯示一針對本實施例之A/D轉換器的運作波 形； 第9圖係顯示一針對本實施例之a/D轉換器的轉換表 第10圖係一可顯示一傳統式A/D轉換器的電路圖；而 20 第11圖則係顯示一傳統式A/D轉換器之運作波形。 【實施方式3 較佳實施例之詳細說明 一依據本發明之A/D轉換益電路的較佳實施例，將在 下文參照第1圖至第9圖詳加說明。 0續次頁（發明說明頁不敷使用時，請註記並使用續頁） 14 566007 _ 玖、發明說明 發明說明續頁 第1圖係顯示一 4-位元輸出型串列-並列a/D轉換器。 就上述之傳統式4-位元輸出型串列-並列A/D轉換器（第10 圖）而言，其高次比較器COMP11、12、和13之參考電壓端 子（REF)，係分別直接連接至該等分壓端子（Nl)、（N2)、 5 和（N3)。然而，在本創新性A/D轉換器中，其分壓端子 (Nl)、（N2)、和（N3)，係透過彼等第一開關SW11A、 SW12A、和 SW13A、和第二開關 SW11B、SW12B、和 SW13B，分別連接至彼等高次比較器COMP11、12、和13 之參考電壓端子（REF)。彼等對應電壓保持電容元件C11、 10 C12、和C13之二個端子中的一個，係分別連接至彼等連 接點（SW11A，SW11B)、（SW12A，SW12B)、（SW13A，SW13B) ，以及彼等之另一端子，係連接至其接地電壓。
一 g次比較器控制電路10所輸出之控制信號1C和1B ，將會控制該等第一開關SW11A、SW12A、和SW13A、 15 和第二開關SW11B、SW12B、和SW13B之傳導率。 第2圖係顯示一高次比較器之特定範例。此係一所謂 之截波器型比較器。其一輸入端子（IN)，和一參考電塵端 子（REF)，係分別連接至彼等開關SWA和SWB。此等開關 SWA和SWB之另一端子，均係連接至一電壓比較電容元件 20 C0之一端子。其另一端子係連接至一反相器邏輯閘INV之 一輸入碱子，以及此反相器邏輯閘INV之一輸出端子 (OUT)，將會輸出一電壓比較結果。其一開關SWC之一端 子，係連接至其電壓比較電容元件C0與一反相器邏輯閘 INV之輸入端子中間，以及其另一端子，係連接至此反相 0續次頁（發明說明頁不敷使用時，請註記並使用續頁） 15 566007 _ 玫、發明說明 器邏輯閘INV之輸出端子與其輸出端子（out)中間。理應 注意的是，一般而言，由於彼等至開關SWA、SWB之元件 結構所致，其中係伴隨有一些寄生電容。在第2圖中，此 等寄生電容成分，係以寄生電容Cpa、Cpb來指明。 5 第2圖之比較器所致的電壓比較運作，將參照第3圖中 所顯示之列表，來加以說明。誠如第3圖中所示，此比較 器係具有三個依據彼等開關SWA、SWB、和SWC之導通狀 態的運作狀態。亦即，其電壓比較運作在進行上，係依據 以下之時間系列：（I)抓取一類比輸入電壓至其輸入端子 10 (IN)之抓取運作；（II)保持此抓取之類比電壓的保持運作； 和（III)電壓比較運作。 在抓取運作（I)期間，該等開關SWA和SWC，係呈導通 狀態（’ΌΝ”），而其開關SWB係呈非導通狀態（"OFF’1)。該 類比電壓，係透過其開關SWA，自其輸入端子（IN)，被抓
15 取至其電壓比較電容元件C0之一端子處。由於其開關SWC 係呈導通狀態（’ΌΝ”），以及該等輸入端子和輸出端子 (OUT)係呈短路，此等被短路之端子，係加偏壓至其反相 器邏輯閘INV之輸入/輸出特性的中間狀態。亦即，此等端 子將會在大約1/2之電源電壓VCC((1/2)VCC電壓）（即其反 20 相器邏輯閘INV之臨界電壓）左右處尋求平衡。因此，其電 壓比較電容元件C0連接至此邏輯閘輸入端子之另一端子，
係加偏壓至大約1/2 VCC之電壓。其正比於大約（1/2)VCC 電壓與該類比電壓間之電壓的電荷，將會儲存進其電壓比 較電容元件C0内。由於有寄生電容Cpa和Cpb存在於其電 0續次頁（發明說明頁不敷使用時，請註記並使用續頁） 16 566007 發明說明,續頁; 彼等電荷係儲 玖、發明說明 壓比較電容元件co之一端子與接地電壓間 存於該等寄生電容Cpa和cpb内。
該等開關SWA，SWB 其次，在其保持運作（2)期間 、和SWC，係處於-非導通狀態（，off")中。其電壓比較 浮接狀態中’以及上述在其抓取運 作期間所抓取之類比電壓，係、被保持為其電壓比較電容元 件co所儲存之電荷。同理，該等寄生電容cpa、⑽所儲 存之電荷，將會被保持。 透過其抓取運作⑴和保持運作（2)所抓取及保持之類 比電壓上面，係施加有該等大約〇/2)Vcc電壓與類比電壓 間之電壓差，以使此電壓差以電荷方式儲存進其電壓比較 電容元件CG内。其中進-步亦施加有該等接地電壓與類比 電壓間之電壓差，以使此電壓差以電荷方式儲存進該等寄 生電容Cpa與Cpb内。 15 在此種狀態下，將可進行其電壓比較運作（ΙΠ)。其開 關SWB將會變成導通狀態（”0N”），以及其開關SWA將會變 成非導通狀態（"OFF”）。一旦透過其開關SWB，自該等參 考電壓端子（REF)，供應上述之參考電壓，該等電壓比較 電容元件C0和寄生電容Cpa和Cpb中所儲存之電荷，將會 20依據其相對於上述所抓取或保持之類比電壓的電壓差，而 進行充電或放電。 在其要輸入至參考電壓端子（REF)之參考電壓的供應 源，為本實施例（見第1圖）之電壓源的情況中，該等電壓比 較電容元件C0和寄生電容Cpa和cpb有關之充電或放電將 0續次頁（發明說明頁不敷使用時，請註記並使用續頁） 17 566007 發明說明糸養 玖、發明說明 會繼續，直至該等參考電壓端子之端電壓與其參考電壓相 一致為止，因而可使其充電或放電所必需之電荷，能透過 該等參考電壓端子（REF)保持供應。然而，在其如第i圖中 所顯示之結構中，由於其要輸入至參考電壓端子（ref)之 供應源，為彼等電壓保持電容元件Cii、C12、和C13之情 況中，其參考電壓之供應，係等於該等電壓保持電容元件 Cll、C12、和C13、電壓比較電容元件C0、和寄生電容 Cpa、和Cpb中之電荷分佈所必需的電荷。 在上述傳統式A/D轉換器（第1〇圖）之情況中，由於其 10參考電壓之供應所致，其電壓比較電容元件c〇之兩端子中 的一個處之電壓位準，將會自類比電壓轉變至參考電壓。 另一方面，在本實施例（第1圖）之情況中，其中之電壓位準 ，將會轉變至其所得到之電壓位準，以致該等電壓保持電 容元件Cll、C12、和C13、和電壓比較電容元件c〇、等等 15中所儲存之電荷的量，將會依據彼等對應元件之電容值， 而分佈於彼等之中。其電壓比較電容元件(：〇之兩端子中的 一個處之電壓變遷，將會由於電容耦合所致，傳遞至其另 一端子’因而可使其輸入端子加偏壓至其反相器邏輯閘 INV之臨界電壓（大約（丨/2)vcc電壓）的電壓位準做轉變。 20其反相器邏輯閘INV，將會接收此一電壓變遷，而自其輸 出端子（OUT)，輸出一電壓比較結果。 亦即’在上述所抓取或保持之類比電壓的電壓位準高 於其參考電壓之情況中，其輸入端子處之電壓位準，將會 於供應該參考電壓時，轉變至其低電壓側。結果，其輸出 0續次頁（發明說明頁不敷使用時，請註記並使用續頁） 18 566007 玫、發明說明 發明說明續頁 端子（OUT)，將會輸出一高邏輯位準之電壓比較結果。反 之亦然，在上述所抓取或保持之類比電壓的電壓位準低於 其參考電壓之情況中，其輸入端子處之電壓位準，將會於 供應該參考電壓時，轉變至其高電壓側。結果，其輸出端 5 子（ουτ)，將會輸出一低邏輯位準之電壓比較結果。 理應注意的是，其電壓比較電容元件C0之兩端子中的 一個處之電壓，於供應該參考電壓時，並不需要自類比電 壓轉變至參考電壓。亦即，由於其電壓比較電容元件C〇之 電容麵合所致，其電壓變遷必定能傳遞至其輸入端子，以 10致其一端子處之電壓，必定能基於彼等類比電壓與參考電 壓間之電壓差，變遷至其相較於反相器邏輯閘INV之臨界 電壓（大約（1/2)VCC電壓）的預定電壓方向。由於其輸入端 子在電壓比較運作（III)之前，於其抓取運作⑴或保持運作 (Π)期間，係加偏壓至其反相器邏輯閘INV之臨界電壓（大 为（l/2)vcc電壓）’ 一小電壓差便足以供其反相器邏輯閘 INV來偵測其電壓變遷之量。在本實施例中，該等電壓保 持電容元件Cll、C12、和C13之電容值，將可被設定很小 第4圖係顯示一高次比較器控制電路1〇之一特定範例 。此高次比較器控制電路10，係包括兩個〇_型正反器^和 13 ’彼等之時鐘信號端子（CLK)，可接收_些輸入之時鐘 20 信號CLK。其D_型正反㈣之正輸出端子⑼，係連接至 其D-型正反器13之一輸入端+⑼，以及其d_型正反器u 之正輪出端子（Q)，係回授至其型正反⑽之—輸入端 0續次頁(發明說頓不敷使騰，護記雌膽頁） 19 566007 坎、發明說明 發明說明，續頁 子（D)，因而構成一除法電路。一出自一輸出端子⑴)之除 得信號DC1和時鐘信號CLK，將會輸入至一 nand邏輯閘 15，以及接著將會自其輸出一為上兩信號之一合成信號的 控制k號1B。此外，此控制信號1B，將會在彼等反相器 5邏輯閘17和19處被反相，以及此等反相器邏輯閘17和；19， 將會分別輸出一些控制信號1A和1C。 第5圖係顯示上述高次比較器控制電路1〇之運作波形 。在上兩D-型正反器1丨和13所構成之除法電路中，其一輸 出信號DC 1之邏輯位準，將會隨著上述時鐘信號之上昇緣 10做變遷’·以及其中將會產生一除得信號，其周期長度為一 時鐘信號CLK之兩倍。由於一時鐘信號CLK與一邏輯信號 DC1間之NAND所致，當此兩信號CLK和DC1，處於高邏 輯位準中時，便會有一高邏輯位準之控制信號1β輸出。彼 專控制#號1A和1C ’將會輸出而成為一控制信號a之反 15相信號。彼等控制信號1A、1B、和1C，將可分別控制彼 等高次比較器COMP11、12、至13之開關SWA、SWB、和 SWC(見声2圖）’藉以在高邏輯位準條件下，設定該等開 關之導通狀態（’ΌΝ’’）。因此，每一控制信號（ia，ib，ic)之 邏輯位準，將會在其抓取運作⑴期間，顯示一（高、低、 20高）之狀態，以及在其電壓比較運作（III)期間，顯示一（低 、高、低）之狀態。該等高次比較器COMP11、12、和13， 係受控於（1/2)-時鐘信號周期之狀態⑴下，和後繼之（3/2)_ 時鐘信號周期的狀態下。 第6圖係顯示一低次比較器控制電路2〇之特定範例，取 0續次頁（赛明說明頁不敷使用時，請註記並使用續頁） 20 566007 玖、發明說明 發明說明，續頁 代上述高次比較器控制電路10之電路結構，此低次比較器 控制電路20，係包括一 NOR邏輯閘21，其上將會有一除得 L旒DC2和一時鐘信號CLK輸入。此N〇R邏輯閘21，將會 輸出一控制信號2B。此外，彼等反相器邏輯閘17和19，將 5會分別輸出一些控制信號2A和2C。 第7圖係顯示上述低次比較器控制電路之運作波形。 彼等控制信號2A和2C，係輸出成為一些類似於上述控制信 號丨八和⑴之邏輯信號。由於一控制信號2b，係一出自其 NOR邏輯閘21之輸出信號，正當一除得信號dC2* 一時鐘 〇乜遽CLK兩者，係處於低邏輯位準中之際，便會有一高邏 輯位準下之控制信號2B輸出。在該等低次比較器c〇Mp2i 、22、和23，具有一類似第2圖之電路結構的情況中，彼等 才工制L唬2A、2B、和2C，將可分別控制該等開關s WA、 SWB、和SWC，藉以在高邏輯位準條件下，設定該等開關 之‘通狀怨（ON ’）。在第7圖中，該等低次比較器c〇Mp2 j 、22、和23，係受控於一（1/2)_時鐘信號周期之狀態⑴下， 和一後繼之（2/2)-時鐘信號周期的狀態下。 第8圖係顯示第i圖之A/D轉換器的運作波形。與第11圖 之傳統A/D轉換器的情況相類似，彼等比較器在運作上係與 該等時鐘信號CLK同步。其一（叫時鐘信號周期，係相對 於一單位之時間步長。其中，其A/D轉換運作在進行上，係 採用時間步長〜丨至〜5作為一單位。在⑴、(π)、和㈣期間 有關该等南次比較器C0Mplx和低次比較器COMPk之運 作狀態，係與其先存技藝之情況相類似。 0續次頁(翻說類不敷麵時，請註記並使臓頁） 566007 玖、發明說明 發明說明，續頁 在本貫施例針對第1圖之A/D轉換器中，該等第一開關 SW11A、SW12A、和SW13A，係在進行其抓取運作⑴而將 該類比輸入電壓VAIN抓取至該等高次比較器c〇Mpix和低 -人比較為COMP2x之時間步長〜丨一2下，被設定成其導通狀 5恶。結果，彼等南次參考電壓VN1、VN2、和VN3，將會分 別供應至該等電壓保持電容元件cn、C12、和C13。第8圖 係顯不一種情況，其中之類比輸入電壓VAIN，係一等於或 阿於其前行周期中之高次參考電壓VN2及低於其高次參考 電壓VN1的電壓位準VN1X。亦即，彼等儲存之電荷，將會 10因前行運作周期之電壓比較運作（III)中的電荷分佈所致而. 降低，以及上述供應至其電壓保持電容元件C丨丨之電荷所保 持的電壓值，業已自一高次參考電壓VN1之一設定值下降 。結果，其端電壓veil之電壓位準，將會恢復至其設定值 VN1。由於彼等補充電荷，係透過其梯形電阻元件陣列， 15自該等端子（RH)，供應至其電壓保持電容元件cU，電流將 會暫時在其梯形電阻元件陣列中流動，而被導至其分壓端 子（N1)。結果，此電流流動期間之參考電壓的位準，將會 短暫地下降。 第8圖係顯示此一現象發生於低次電壓vn〇 1為一範例 2〇 之情況。由於其高次比較器COMP11之參考電壓端子（REF) ’在其電壓比較運作（III)期間，並不會充電或放電至其高 次參考電壓VN1，其電壓保持電容元件C11之電容值可能 會报小。此外，由於彼等要被補充之電荷量係很小，其尖 峰電壓VI之變動量，可被設定很小。因此，在時間步長 0續;欠頁（發明說明頁不敷使用時，請註記並使用續頁） 22 566007 玖、發明說明 發明說明續頁 〜1-〜2期間，電荷可完全補充給其電壓保持電容元件cU。 亦即，其梯型電阻元件陣列處因其電荷補充所造成之低次 參考電壓VN01的電壓變動，將可在時間步長〜卜〜2期間完 全恢復。. 5 在時間步長〜2一3期間，高次比較器COMP11，將會轉 、吏至其比較狀恶（運作（III))。在本實施例中，其電壓比較運 作在進行上，係藉由其充電至類比輸入電壓電壓比 較電容元件c〇等與其電壓位準被充電至高次參考電壓vni 之電壓保持電容元件c 11間的電荷分佈所致之電壓變遷。因 10此，其中並不需要使其高次比較器(：0]^1>11處之參考電壓端 子（Ref)的電壓位準，充電或放電至其高次參考電壓vni。 所以，其高次比較器C0MP11處之參考電壓端子（REF)所出 的流出電流，係一顯著小的尖峰電流n。此一尖峰電流U， 係小於上述針對其先存技藝之尖峰電流1100(第11圖），以及 15係能夠免除其時間步長〜2-〜3期間之流出電流。 理應注意的是，其電壓保持電容元件cu處之端電壓 veil的電壓位準，由於其電壓比較運作（ιπ)之電荷分佈所 致係回於上述作為一設定值之高次參考電壓VN 1。彼等 對應於一·自此高次參考電壓VN1上昇之電壓值的多餘電荷 20 ，將會在次一運作周期之時間〜5後得以放電。此一階段之 尖療電壓變動量V1，亦係一很小之值。所以，其電摩變動 可在8守間步長〜2_〜3内被清除。 在其先存技藝中’該等高次參考電壓VN1、VN2、和 ，係在時間步長〜2_〜3期間，自其梯型電阻元件陣列 _次頁（發鴨類不驗觸，纖記雖用續頁） 23 566007 _ 玖、發明說明 供應出。反之，在本實施例中，該等高次參考電壓VN1、 VN2、和VN3 ’係在時間步長〜2—3前之時間步長〜1 —2期 間，自其梯型電阻元件陣列供應出，因為其中係設置有該 等保持電壓電容元件Cll、C12、和C13。除此而外，在其 5 先存技藝中，當要供應該等高次參考電壓VN1、VN2、和 VN3時，其將需要供應電荷，直至其參考電壓端子(REF) 處之電壓位準，充電或放電至該等高次參考電壓VN1、 VN2、和VN3為止。反之，在本實施例中，其對應於電荷 分佈所造成之電壓變動的電荷量，將可由於該等電壓保持 10 電容元件Cll、C12、和C13之安排，而得到補充。亦即， 在該等低次比較器COMP21、COMP22、和COMP23處之電 壓比較運作被執行的時間步長〜4_〜5期間，或者，在該等 換向開關組SW1、SW2、SW3、和SW4之選擇被執行藉以 在電壓比較運作前設定低次參考電壓的時間步長〜3-〜4期 15 間，其梯形電阻元件陣列處之參考電壓的電壓變動，將絕 不會殘存。因此，該等低次比較器COMP21、COMP22、 和COMP23處之電壓比較，將可正確地加以進行。 雖然並未顯示在第8圖中，該等高次比較器COMP12 、和COMP 13，將可在一與其高次比較器COMP11相同之 20 方式中，進行彼等之比較運作。毋庸置疑的是，該等電壓 保持電容元件C12、C13處之端電壓VC12、VC13、該等高 次比較器COMP12和COMP13之每一參考電壓端子（REF)所 出之流出電流、和該等低次參考電壓VN02和VN03等之電 壓變動，係與以上所述之方式相同。 0續次頁（發明說明頁不敷使用時，請註記並使用續頁） 24 566007 發明說明_頁； 玖、發明說明 的轉換表。 第9圖係顯示上述針對第1圖之a/d轉換器 上述之類比輸入電壓VAIN，係被其梯型電阻元件陣列， 分割成16個電壓範圍，以及此16個電壓範圍，係被每一高 •人比較為' COMP lx ’概略地分割成四個。其高次比較写 5 COMPlx所出之輸出信號011、012、和〇13，將會被編碼， 以產生一些高次二位元數位碼。同時，該等開關控制信號 S1至S4，將會受到控制。基於此等開關控制信號以至料， 此等換向開關組SW1至SW4中之一將會被選定，以及在每 一低次比較器COMP2x處，將會進行其電壓比較運作。因 10而可使上述被分割成四個之類比輸入電壓VAIN，進一步 被为軎J成四個。其低次比較器COMP2x所出之輸出信號〇21 、022、和023將會被編碼，以產生一些低次二位元數位碼 〇 誠如上文所說明，在本發明之串列_並列A/D轉換器中 15 ’該等咼次參考電壓VN1、VN2、和VN3，係自其梯型電阻 元件陣列作為此梯型電阻元件陣列之高次分壓端子的分壓 端子Nl、N2、和N3，分別供應至該等電壓保持電容元件 Cll、C12、和C13。正當該等電壓保持電容元件C11、C12 、和C13，保持该專南次參考電壓vn 1、VN2、和VN3之際 20 ，在該等分壓端子N1、N2、和N3與該等電壓保持電容元件
Cll、C12、和C13形成電氣隔離之後，其要供應至該等作 為南次位元識別電壓比較器之高次比較器Cqmpii、 COMP12、和COMP13的高次參考電壓VN1、VN2、和VN3 ，將可自該等電壓保持電容元件C11、C12、和C13供應出 0續次頁（發明說明頁不敷使用時，請註記並使用續H) 25 566007 發明說明β頁 玖、發明說明 。因此，當該等高次參考電壓VN1、VN2、和VN3，供應至 該等高次比較器COMP11、COMP12、和COMP13時，其梯 形電阻組件陣列之分壓端子Nl、Ν2、和Ν3處，並不會發生 電壓變動。在隨繼所進行有關低次位元之A/D轉換的時刻下 5 ，電壓變動並不會殘存在其低次參考電壓中。因此，在彼 等低次位元有關之A/D轉換前，將可消除彼等高次位元有關 之A/D轉換的影響。 此外，其將毋須考慮相對於其梯形電阻元件陣列之分 壓端子Nl、Ν2、和Ν3處的高次參考電壓VN1、VN2、和 10 VN3因彼等高次位元之A/D轉換運作所致之電壓變動的緩和 時間。因此，彼等高次位元之A/D轉換與彼等低次位元者之 A/D轉換間，並不需要設定不必要之緩和時間，因而其A/D 轉換器電路將可達成快速之運作。 此外，彼等低次參考電壓可被供應出，而無該等高次 15 參考電壓VN1、VN2、和VN3分別自該等分壓端子Nl、Ν2 、和Ν3供應至該等電壓保持電容元件Cll、C12、和C13時 在該等分壓端子Nl、Ν2、和Ν3處所發生之電壓變動的影 響。 此外，在彼等低次位元電壓有關之A/D轉換的時刻下 20 ，將可消除因彼等高次位元有關之A/D轉換運作所致的電 壓變動之影響。因此，彼等低次位元有關之A/D轉換的期 間，其低次位元參考電壓之電壓位準，可被設定至一無電 壓變動之正常設定值。 此外，除彼等低次位元有關之A/D轉換外，可暫時地 0續次頁（發明說明頁不敷使用時，請註記並使用續頁） 26 566007 玖、發明說明 發明說明，續頁 進行該奪分別至電壓保持電容元件C11、C12、和C13之高 次參考電壓VN1、VN2、和VN3的供應運作。所以，直至 彼等低次位元有關之A/D轉換開始前，其梯型電阻元件陣 列之分壓端子Nl、N2、和N3處，絕不會殘存該等分別至 電壓保持電谷元件Cll、C12、和C13之高次參考電壓vn 1 、VN2、和 VN3。 此外，其將毋須耗費特定長度之時間，來將該等高次 參考電壓VN1、VN2、和VN3，分別供應至該等電壓保持 電谷元件C11、c 12、和c 13。因此，彼等高次位元之A/D 1〇轉換並不要耗費較長之時間。因此，如此之結構將無為必 要設定上述相對於該等分壓端子N1、N2、和1^3處之高次 參考電壓VN1、VN2、和VN3因彼等高次位元之A/D轉換 所造成的電壓變動之緩和時間。此外，其亦可達成高速之 A/D轉換運作。 15 此外，本實施例之截波器型比較器，可於一電壓比較 電容元件C0之端子處的電壓變遷之寬度，達至等於或高於 一預疋之電壓值時’進行其電壓比較運作。此預定之電壓 值，可以是一小電壓值，因為其反相器邏輯閘INV可偵測 出此電壓。因此，當該等高次參考電壓VN1、VN2、和 20 VN3，就其比較運作而施加時，其並無必要使該電壓比較 電容元件C0之端子處的電壓，充電或放電至該等高次參考 電壓VN1、VN2、和VN3之位準。取而代之的是，該等電 壓保持電容元件Cll、C12、和C13，可能具有一些大至足 以藉由該等電壓比較電容元件C0與電壓保持電容元件c 11 0續次頁（發明說明頁不敷使用時，請註記並使用續頁） 27 566007 發明說明,f賣頁 之電壓值的 玖、發明說明 、C12、和C13間之電荷分佈來造成上述預定 電壓變遷之電容值。該等電壓保持式電容元件C11、C12 ίο 15 、和⑶處所消耗之電荷量，相較於其電壓比較電容元件 C0之端子處的電壓使充電或放電至該等高次參考電壓彻 、VN2、和VN3之位準的情況，可能是报少。亦即，當該 等高次參考電壓VN1、VN2、和VN3，供應至㈣保= 壓之電容元件C11、C12、和C13時，其電流消耗係很小， 以及其高次參考電壓可在短時間内供應。因此，其將可以 一低電流消耗，來達成一高速之A/D轉換器轉換運作。 此外，該等第一開關SW11A、SW12A、*swi3A、 和第二開關SW11B、SW12B、和SW13B之傳導率，將可加 以控制。因此，該等高次參考電壓VN1、VN2、和vn3， 將可分別供應至該等電壓保持電容元件cn、C12、和cn ，以及至該等高次比長器c〇MPU、c〇Mpi2、和c〇Mpi3 。基於該等高次比較器C0MP11、c〇Mpi2、和 之A/D轉換運作所使用的控制信號lc、1B ,該等電壓保持 電谷兀件Cll、C12、和C13之傳導率，將可加以控制。因 此’當該等咼次參考電壓VN1、VN2、和VN3，可在與彼 等低次位tl有關之A/D轉換運作非同步中，供應至該等電 2〇壓保持電容元件時，電流將會流經其梯型電阻元件陣列。 因此’彼等低次參考電壓之電壓變動，並不會在彼等低次 位元有關之A/D轉換的時刻下殘存。 本發明並非受限於以上所說明之實施例，以及在本發 明之範圍和精神内，當然可以不同之方式來加以改良或修 _次頁（廻_頁不雜鹏，證記並麵顏） 28 566007 玖、發明說明 翻說明續頁 飾。 ' - 舉例而σ ’本貝施例係說明一種其中之電壓保持電容 元件Cll C12、和C13的參考端子係連接至接地電壓的情 況。然而’此等參考端子，可使連接至該等用以供應最大 5參考電壓VRH之端子（RH)、該等用以供應最小參考電壓 VRL之端子（RL)、或其A/D轉換器之電源電壓vcc。 此外，本實施例係說明一種串列·並列a/d轉換器之情 況。然而，此A/D轉換器之類型，並非受限於一串列_並列 型。本發明之特徵，毋庸置疑的，係可應用至其他類型之 10 A/D轉換器。在此一情況中，其梯型電阻元件陣列處所產 生之參考電壓，首先會充電給其電壓保持電容元件。其後 ，此梯形電阻元件陣列，將會與其電壓保持電容元件相隔 離，以及其電壓比較運作，將會在一比較器處進行。因此 ，其電壓比較所致之影響，並不會傳遞至其梯形電阻元件 15 陣列。 在一針對本發明之A/D轉換器電路中，彼等因高次比 較器之tb：較運作所致參考電壓的變遷變動，並不會殘存至 彼等低次比較器之比較運作開始前。因此，當其電壓比較 運作開始％，彼專低次參考電壓並不會變動。由於在其低 2〇次比較器之比較運作前，並不需要等待其參考電壓之電壓 變動平穩下來，一 A/D轉換器電路將可實現高速之運作。 【圖式簡單說明】 第1圖係一可顯示一針對本實施例之A/D轉換器的電 路圖；. Ξ續次頁（翻晒跡_鹏，謙麵細顧） 566007 玖、發明說明 發明說明，續頁 第2圖係一可顯示一比較器之特定範例的電路圖； 第3圖係一比較器之運作狀態的列表； 第4圖係一可顯示一高次比較器控制電路之特定範例 的電路圖， 5 第5圖係顯示一高次比較器控制電路之運作波形； 第6圖係顯示一低次比較器控制電路之特定範例的運 作波形； 第7圖係顯示一低次比較器控制電路之運作波形； 第8圖係顯示一針對本實施例之A/D轉換器的運作波 10形； 第9圖係顯示一針對本實施例之A/D轉換器的轉換表 ， 第10圖係一可顯示一傳統式A/D轉換器的電路圖；而 第11圖則係顯示一傳統式A/D轉換器之運作波形。 15 0續次頁（發明說明頁不敷使用時，請註記並使用續頁） 30 566007 玖、發明說明 【圖式之主要元件代表符號表】 發明說明末頁 ίο...高次比較器控制電路 11，13...D-型正反器 15.. .NAND邏輯閘 17.19.. .反相器邏輯閘 20.. .低次比較器控制電路 21.. .NOR邏輯閘 30.. .開關選擇電路 C0...電壓比較電容元件 C0MP11,12,13…高次比較器 COMP21，22,23…低次比較器 Cpa，Cpb·.·寄生電容 INV...反相器邏輯閘 SW1-SW4...換向開關組 SW11A5SW12A9SW13A ...第一開關 SW11B，SW12B，SW13B ...第二開關 sm-swc...開關 (AIN)···輸入端子 (CLK).·.時鐘信號端子 (D)···輸入端子 (IN).··輸入端子 (>11)，@2)，(见)...分壓端子 (ON)…輸入端子 (OUT)…輸出端子 (Q)···正輸出端子 (REF)...參考電壓端子 (011)，(012)，(013)...輸出端子
31