KR100902812B1

KR100902812B1 - Ａ/ｄ 변환 회로

Info

Publication number: KR100902812B1
Application number: KR1020020063117A
Authority: KR
Inventors: 스즈끼히사오
Original assignee: 후지쯔 마이크로일렉트로닉스 가부시키가이샤
Priority date: 2002-03-29
Filing date: 2002-10-16
Publication date: 2009-06-12
Also published as: CN1326329C; EP1349283B1; KR20030078610A; DE60208331D1; JP2003298421A; CN1449118A; US6707412B2; US20030184465A1; TW566007B; JP3968261B2; EP1349283A3; EP1349283A2; DE60208331T2

Abstract

본 발명은 상위 비교기의 비교 동작에 따르는 기준 전압의 변동이 하위 비교기의 비교시의 기준 전압에 영향을 주는 일이 없어, 고속 동작이 가능한 A/D 변환 회로를 제공하는 것을 목적으로 한다.

상위 비교기(COMP11∼COMP13)의 기준 전압 단자(REF)와 래더 저항 소자열의 분압 단자(N1∼N3) 사이에 제1 스위치(SW11A∼SW13A)와 제2 스위치(SW11B∼SW13B)를 구비하여, 제1 스위치(SW11A∼SW13A)와 제2 스위치(SW11B∼SW13B)와의 접속점에 전압 유지 용량 소자(C11∼C13)가 접속된다. 입력 전압(VAIN)의 취득시에 제1 스위치(SW11A∼SW13A)를 온(ON)하여 전압 유지 용량 소자(C11∼C13)에 상위 기준 전압(VN1∼VN3)을 취득하고, 비교시에 제1 스위치(SW11A∼SW13A)를 오프(OFF)하여 제2 스위치(SW11B∼SW13B)를 온(ON)함으로써 상위 기준 전압(VN1∼VN3)을 공급한다.

Description

Ａ/Ｄ 변환 회로{A/D CONVERTER CIRCUIT}

도 1은 실시예의 A/D 컨버터를 도시하는 회로도.

도 2는 비교기의 구체예를 도시하는 회로도.

도 3은 비교기의 동작을 도시하는 동작 상태표.

도 4는 상위 비교기 제어 회로의 구체예를 도시하는 회로도.

도 5는 상위 비교기 제어 회로의 동작을 도시하는 동작 파형도.

도 6은 하위 비교기 제어 회로의 구체예를 도시하는 회로도.

도 7은 하위 비교기 제어 회로의 동작을 도시하는 동작 파형도.

도 8은 실시예의 A/D 컨버터의 동작을 도시하는 동작 파형도.

도 9는 실시예의 A/D 컨버터의 변환표.

도 10은 종래 기술의 A/D 컨버터를 도시하는 회로도.

도 11은 종래 기술의 A/D 컨버터의 동작을 도시하는 동작 파형도.

<도면의 주요부분에 대한 부호의 설명>

10 : 상위 비교기 제어 회로

20 : 하위 비교기 제어 회로

30 : 스위치 선택 회로

C0 : 전압 비교용 용량 소자

C11∼C13 : 전압 유지 용량 소자

COMP11∼COMP13 : 상위 비교기

COMP21∼COMP23 : 하위 비교기

SW1∼SW4 : 전환 스위치군

SW11A∼SW13A : 제1 스위치

SW11B∼SW13B : 제2 스위치

1A∼1C, 2A∼2C : 제어 신호

CLK : 클록 신호

S1∼S4 : 스위치 제어 신호

VAIN : 아날로그 입력 전압

본 발명은 A/D 변환 회로의 고속 동작에 관한 것이다.

도 10에 도시하는 A/D 컨버터는 종래 기술에 의한 4 비트 출력의 직병렬형 A/D 컨버터이다. 상위 비교기 제어 회로(10)에서 출력되는 제어 신호(1A∼1C)에 의해 제어되는 상위 비교기(COMP11∼COMP13)와, 하위 비교기 제어 회로(20)에서 출력되는 제어 신호(2A∼2C)에 의해 제어되는 하위 비교기(COMP21∼COMP23)를 구비하고 있다. 각 비교기(COMP11∼COMP13, COMP21∼COMP23)의 입력 단자(IN)는 A/D 컨버터의 입력 단자(AIN)에 접속되어 있다. 기준 전압 단자(REF)에는 아날로그 입력 전압(VAIN)의 입력 전압 범위(최대 기준 전압: VRH, 최소 기준 전압: VRL)를 래더 저항 소자열에 의해서 16 분할한 각각의 전압 레벨로부터 적절하게 선택되어 입력되고 있다.

상위 비교기(COMP11∼COMP13)의 기준 전압 단자(REF)는 아날로그 입력 전압(VAIN)의 입력 전압 범위를 래더 저항 소자열에 의해서 4분할한 각각의 분압 단자(N1∼N3)에 접속되어 있고, A/D 변환시 우선 대략적으로 아날로그 입력 전압(VAIN)의 전압 레벨이 검출되어 상위 비트의 A/D 변환이 행해진다. 각 비교기(COMP11∼COMP13)의 출력 단자(O11∼O13)는 스위치 선택 회로(30)에 접속되어 있다. 스위치 선택 회로(30)로부터는 비교기(COMP11∼COMP13)에 의한 상위 비트의 A/D 변환 결과에 따라서 스위치 제어 신호(S1∼S4) 중 어느 하나가 선택되어 출력된다.

하위 비교기(COMP21∼COMP23)의 기준 전압 단자(REF)는 전환 스위치군(SW1∼SW4)을 통해 래더 저항 소자열의 분압 단자에 접속되어 있다. 전환 스위치군(SW1∼SW4)은 스위치 제어 신호(S1∼S4)에 따라서 택일적으로 선택되어 하위 비교기(COMP21∼COMP23)에서의 하위 기준 전압이 결정된다. 즉, 아날로그 입력 전압(VAIN)이 래더 저항 소자열의 분압 단자(N1)의 상위 기준 전압(VN1)(이하의 설명에서는 각 분압 단자의 전압 레벨을 분압 단자명의 선두에 "V"를 붙여 기재함) 이상인 경우에는 전환 스위치군(SW1)이 선택되어, 비교기(COMP21∼COMP23)의 각 기준 전압 단자(REF)에는 하위 기준 전압(VN01∼VN03)이 입력된다. 이하 마찬가지로, 아날로그 입력 전압(VAIN)이 상위 기준 전압 VN2 이상이고 VN1 미만일 경우에는 전 환 스위치군 SW2가 선택되어 하위 기준 전압(VN11∼VN13)이 입력되고, 아날로그 입력 전압(VAIN)이 상위 기준 전압 VN3 이상이고 VN2 미만일 경우에는 전환 스위치군 SW3이 선택되어 하위 기준 전압(VN21∼VN23)이 입력되며, 아날로그 입력 전압(VAIN)이 상위 기준 전압 VN3 미만일 경우에는 전환 스위치군 SW4이 선택되어 하위 기준 전압(VN31∼VN33)이 입력된다.

4 비트 출력은 상위 비트와 하위 비트로 분할되어, 비교기(COMP11∼COMP13 및 COMP21∼COMP23)의 각 출력(O11∼O13 및 O21∼O23)의 논리 레벨을 인코드함으로써 얻어진다.

도 11에는 동작 파형을 도시한다. 도 10의 A/D 컨버터는 클록 신호(CLK)에 동기하여 동작하고 있고, 클록 신호(CLK)의 (1/2) 주기를 하나의 타임 스텝으로서 동작하고 있다. 아날로그 입력 전압(VAIN)의 취득 동작(I), 취득된 전압의 유지 동작(II), 전압 비교 동작(III)의 각 동작 상태가 타임 스텝마다 전환되어, 타임 스텝 ①∼⑤를 1 단위로서 A/D 변환 동작이 실행된다.

타임 스텝 ①-②에서 상위, 하위의 각 비교기(COMP1x, COMP2x)(x=1∼3, 이하의 설명에서도 동일함)에 아날로그 입력 전압(VAIN)이 취득된다[동작(I)]. 이 때, 취득되는 전압 레벨은 래더 저항 소자열의 단자(N2)의 상위 기준 전압(VN2) 이상이고 단자(N1)의 상위 기준 전압(VN1) 미만인 전압 레벨(VN1X)로부터 최대 전압 레벨(VRH)로 시프트하는 것으로 한다. 각 비교기(COMP1x, COMP2x)의 내부 단자의 용량 성분은 아날로그 입력 전압(VAIN)의 전압 레벨(VRH)에 충전된다.

계속되는 타임 스텝 ②-③에 있어서, 각 하위 비교기(COMP2x)가 전압 레벨(VRH)을 유지하는 동시에[동작(II)], 각 상위 비교기(COMP1x)는 비교 상태로 이행한다[동작(III)]. 이 때, 각 상위 비교기(COMP1x)의 내부 단자는 기준 전압 단자(REF)를 통해 최대 전압 레벨(VRH)로부터 상위 기준 전압(VNx)(x=1∼3. 이하의 설명에서도 동일함)으로 천이한다. 그 때문에, 각 상위 비교기(COMP1x)의 기준 전압 단자(REF)로부터는 내부 단자의 용량 성분으로부터의 충방전에 따르는 전류가 흐른다. 도 11에는 상위 비교기(COMP11)의 경우를 도시하고 있다. 방전에 따르는 피크 전류(I100)의 유출 전류가 흘러나온다. 이 유출 전류는 래더 저항 소자열을 단자(RL)를 향해 흐르기 때문에, 분압 단자(N01)에서의 하위 기준 전압(VN01)에는 유출 전류에 따른 전압 상승이 전압 변동분으로서 나타난다. 이 전압 변동분의 피크 전압은 V100인 것으로 한다.

다음에, 타임 스텝 ③-④에 있어서, 각 하위 비교기(COMP2x)의 비교 동작에 앞서서, 하위 기준 전압의 설정이 행해진다. 각 상위 비교기(COMP1x)의 비교 결과에 기초하여 스위치 선택 회로(30)에 의해 결정되는 전환 스위치군이 선택된다. 도 11에서는, 앞의 사이클 전압 레벨(VN1X)에 대한 전환 스위치군(SW2)에서 전압 레벨(VRH)에 적합한 전환 스위치군(SW1)으로 교체되게 된다. 이 스위치군의 교체에 의하여 각 전환 스위치군(SW1∼SW4)과 각 하위 비교기(COMP2x) 사이에서의 용량 성분(Cp1∼Cp3)으로의 전하의 충전이 행해져, 단자 전압이 전압 레벨 VN1X에서 VRH로 천이한다. 이 때의 전류는 단자(RH)에서 공급되게 되며, 분압 단자(N01)에서의 하위 기준 전압(VN01)을 밀어 내리게 된다. 이 때의 전압 변동분은 V2인 것으로 한다. 여기서, 용량 성분(Cp1∼Cp3)은 각 전환 스위치군(SW1∼SW4)이나 각 하위 비교 기(COMP2x), 또한 배선에서의 기생 용량 성분의 총합이다.

또, 타임 스텝 ④-⑤에 있어서, 각 상위 비교기(COMP1x)가 비교 상태를 계속하는 동시에[동작(III)], 각 하위 비교기(COMP2x)도 비교 상태로 이행한다[동작(III)]. 이 때, 각 하위 비교기(COMP2x)의 내부 단자는 타임 스텝 ②-③에서의 각 상위 비교기(COMP1x)의 내부 단자와 동일하게 움직인다. 즉, 기준 전압 단자(REF)를 통해 최대 전압 레벨(VRH)에서 하위 기준 전압(VN0x)(x=1∼3, 이하의 설명에서도 동일함)으로 천이한다. 타임 스텝 ④-⑤에서는 천이하는 전압폭이 타임 스텝 ②-③에 비해 작기 때문에 피크 전압의 설정치에서의 변동분은 V3(<V100)이다.

또한, 도 11에서는 하위 기준 전압(VN01)에 관해서만 예시하고 있지만, 하위 기준 전압(VN02, VN03)에 관해서도 동일한 동작이 되는 것은 물론이다.

그러나, 상기한 종래 기술에 의한 A/D 컨버터에서는, 타임 스텝 ②-⑤에 있어서, 각 상위 비교기(COMP1x)가 비교 상태를 계속하여, 기준 전압 단자(REF)에는 각 상위 기준 전압(VNx)이 공급된다. 기준 전압 단자(REF)를 통해 접속되는 각 상위 비교기(COMP1x)의 내부 단자는 타임 스텝 ①-②에서 취득한 아날로그 입력 전압(VAIN)의 전압 레벨로부터 각 상위 기준 전압(VNx)에까지 충방전되게 된다. 이 때 내부 단자의 전압 천이는 아날로그 입력 전압(VAIN)의 전압 레벨에 따라서는, 입력 전압 범위의 최대 전압 레벨(VRH)과 최소 전압 레벨(VRL) 사이의 풀 스윙에 가까운 전압 천이가 되는 경우가 있다.

이 때문에, 도 11에 도시한 바와 같이, 내부 단자의 전압 천이가 타임 스텝 ②-③ 내에 완료하지 않는 경우가 있다. 이 경우에는, 시각 ③ 이후의 타임 스텝에 있어서, 내부 단자의 전압 천이에 따르는 기준 전압 단자(REF)로부터의 유출 전류에 의해[취득한 아날로그 입력 전압(VAIN)의 전압 레벨이 상위 기준 전압(VNx)에 비해 높은 경우], 래더 저항 소자열에 의해 설정되어 있는 각 상위 및 하위 기준 전압은 설정치로부터 어긋난 전압으로 되어 있다. 각 상위 비교기(COMP1x)의 비교 동작에 따르는 기준 전압의 어긋남이, 각 하위 비교기(COMP2x)의 비교 상태(타임 스텝 ④-⑤)에 있어서도 해소되지 않고 잔류하는 경우가 있어, 각 하위 비교기(COMP2x)에서 설정치로부터 어긋난 하위 기준 전압에 의해 비교 동작이 실행된다. 옳은 전압 비교 결과를 얻을 수 없게 될 우려가 있어 문제가 된다.

상기 과제는 A/D 컨버터를 동작시키는 클록 신호(CLK)의 발진 주파수가 고속화함에 따라서 현저해지기 때문에, A/D 컨버터의 고속화에 있어서 변환 오차가 점점 커질 우려가 있어 문제가 된다.

본 발명은 상기 종래 기술의 문제점을 해소하기 위해 이루어진 것으로, A/D 변환 회로에서 상위 비교기의 비교 동작에 따르는 상위 기준 전압의 변동이 하위 비교기의 비교시의 하위 기준 전압에 영향을 주는 일이 없고, 고속 동작이 가능한 A/D 변환 회로를 제공하는 것을 목적으로 한다.

상기 목적을 달성하기 위해서 청구 범위 제1항에 따른 A/D 변환 회로는, A/D 변환을 행하는 적어도 하나의 전압 비교기와, 전압 비교기의 각각에 대한 기준 전 압을 각 분압 단자에서 생성하는 저항 성분 소자열을 구비하는 A/D 변환 회로에 있어서, 분압 단자에서 공급되는 기준 전압을 유지하여, 분압 단자가 전기적으로 분리된 후에, 유지되어 있는 기준 전압을 전압 비교기에 공급하는 기준 전압 유지부를 구비하는 것을 특징으로 한다.

청구범위 제1항의 A/D 변환 회로에서는, 전압 비교기의 기준 전압으로서 저항 성분 소자열의 분압 단자에서 생성되는 기준 전압이 기준 전압 유지부에 공급되어 유지된 후, 기준 전압 유지부가 분압 단자에서 분리된 다음에 유지되어 있는 기준 전압이 기준 전압 유지부에서 전압 비교기로 공급된다.

이에 따라, 전압 비교기에 공급해야 할 기준 전압을 저항 성분 소자열의 분압 단자에서 기준 전압 유지부에 유지한 다음에, 분압 단자를 분리한 후에 기준 전압 유지부로부터 공급할 수 있기 때문에, 전압 비교기로 기준 전압을 공급할 때에 저항 성분 소자열의 분압 단자에 전압 변동이 생기는 일은 없다.

또한, 청구범위 제2항에 따른 A/D 변환 회로는, 적어도 하나의 상위 비트 판정용 전압 비교기와, 상위 및 하위 분압 단자를 구비하고 있고, 상위 및 하위 비트의 A/D 변환의 각각에 대한 상위 및 하위 기준 전압을 생성하는 저항 성분 소자열을 구비하는 A/D 변환 회로에서, 상위 분압 단자로부터 공급되는 상위 기준 전압을 유지하여, 상위 분압 단자가 전기적으로 분리된 후에, 유지되어 있는 상위 기준 전압을 상위 비트 판정용 전압 비교기에 공급하는 기준 전압 유지부를 구비하는 것을 특징으로 한다.

청구범위 제1항의 A/D 변환 회로에서는, 상위 비트 판정용 전압 비교기의 기 준 전압으로서, 저항 성분 소자열의 상위 분압 단자에서 생성되는 상위 기준 전압이 기준 전압 유지부에 공급되어 유지된 다음에, 기준 전압 유지부가 상위 분압 단자에서 분리된 후에, 유지되어 있는 상위 기준 전압이 기준 전압 유지부로부터 상위 비트 판정용 전압 비교기에 공급된다.

이에 따라, 상위 비트 판정용 전압 비교기에 공급해야 할 상위 기준 전압을 저항 성분 소자열의 상위 분압 단자로부터 기준 전압 유지부에 유지한 다음에, 상위 분압 단자를 분리한 후에 기준 전압 유지부로부터 공급할 수 있기 때문에, 상위 비트 판정용 전압 비교기로 상위 기준 전압을 공급할 때에, 저항 성분 소자열의 상위 분압 단자에 전압 변동이 생기는 일은 없다. 이어 행해지는 하위 비트를 A/D 변환할 때에, 하위 기준 전압에 전압 변동이 잔류하고 있는 경우는 없어, 하위 비트의 A/D 변환에서의 상위 비트의 A/D 변환의 영향을 배제할 수 있다.

또한, A/D 변환에 있어서, 상위 비트의 A/D 변환 동작에 의한 저항 성분 소자열의 상위 분압 단자에서의 상위 기준 전압의 전압 변동의 완화 시간을 고려할 필요가 없기 때문에, 상위 비트의 A/D 변환 동작과 상위 비트의 A/D 변환 동작 사이에 불필요한 완화 시간을 설정할 필요가 없어 고속 동작을 실현할 수 있다.

또한, 청구범위 제3항에 따른 A/D 변환 회로는, 청구범위 제2항에 기재한 A/D 변환 회로에 있어서, 상위 분압 단자로부터 기준 전압 유지부로 상위 기준 전압을 공급하는 것과, 하위 분압 단자로부터 하위 기준 전압을 공급하는 것이 다른 타이밍으로 행해지는 것을 특징으로 한다.

이에 따라, 상위 분압 단자로부터 기준 전압 유지부로 상위 기준 전압을 공 급할 때에 생기는 상위 분압 단자의 전압 변동의 영향을 하위 분압 단자가 받지 않는 타이밍으로 하위 기준 전압을 공급할 수 있다.

또한, 청구범위 제4항에 따른 A/D 변환 회로는 청구범위 제3항에 기재한 A/D 변환 회로에 있어서, 상위 분압 단자로부터의 상위 기준 전압의 공급은 하위 분압 단자로부터의 하위 기준 전압의 공급 개시 이전에 완료하는 것을 특징으로 한다.

이에 따라, 하위 비트의 A/D 변환 동작시에는 상위 비트의 A/D 변환 동작에 의한 상위 기준 전압의 전압 변동은 잔류하고 있지 않아, 하위 비트의 A/D 변환 동작시의 하위 기준 전압은 전압 변동이 없는 정규 설정치로 할 수 있다.

또한, 청구범위 제5항에 따른 A/D 변환 회로는 청구범위 제2항에 기재한 A/D 변환 회로에 있어서, 기준 전압 유지부로 상위 기준 전압을 공급하는 것은 상위 비트 판정용 전압 비교기로 입력 전압을 취득하는 동시에 행해지는 것을 특징으로 한다.

이에 따라, 기준 전압 유지부로의 상위 기준 전압의 공급 동작을 하위 비트의 A/D 변환 동작에 대해 시간적으로 이격시켜 행할 수 있어 기준 전압 유지부로의 상위 기준 전압의 공급 동작에 따르는 저항 성분 소자열의 상위 분압 단자에서의 전압 변동의 영향이 하위 비트의 A/D 변환 동작시까지 잔류하는 일은 없다.

또한, 기준 전압 유지부로 상위 기준 전압을 공급하기 위한 전용 시간은 필요하지 않아, 상위 비트의 A/D 변환 동작 시간이 증대하는 일은 없다. 상위 비트의 A/D 변환 동작에 의한 저항 성분 소자열의 상위 분압 단자에서의 전압 변동의 완화 시간의 설정이 불필요한 것과 더불어, A/D 변환 동작의 고속 동작을 실현할 수 있 다.

또한, 청구범위 제6항에 따른 A/D 변환 회로는 청구범위 제5항에 기재한 A/D 변환 회로에 있어서, 상위 비트 판정용 전압 비교기는 전압 비교용 용량 소자를 구비하는 초퍼형 전압 비교기이며, 전압 비교용 용량 소자의 일단에 입력 전압을 취득한 후, 상위 기준 전압을 취득함으로써 전압 비교 동작이 행해지는 것이 바람직하다. 이에 따라, 상위 비트 판정용 전압 비교기를 고속 동작에 알맞은 구성으로 할 수 있다.

또한, 청구범위 제7항에 따른 A/D 변환 회로는 청구범위 제6항에 기재한 A/D 변환 회로에 있어서, 기준 전압 유지부는 전압 유지용 용량 소자를 구비하여, 전압 비교 동작은 상위 비트 판정용 전압 비교기에 상위 기준 전압을 취득할 때, 전압 비교용 용량 소자와 전압 유지용 용량 소자 사이의 전하 분배에 의한 전압 비교용 용량 소자의 일단의 전압에서, 입력 전압으로부터의 전압 천이를 검출함으로써 행해지는 것을 특징으로 한다.

이에 따라, 초퍼형 전압 비교기에서는 비교 동작을 할 때, 전압 비교용 용량 소자 일단의 전압에서의 전압 천이폭이 소정 전압치 이상이 되면 전압 비교를 행할 수 있다. 그리고 이 소정 전압치는 미소 전압치이면 좋은 경우가 일반적이다. 따라서, 비교 동작에 있어서 상위 기준 전압이 공급될 때, 전압 비교용 용량 소자 일단의 전압을 상위 기준 전압에까지 충방전할 필요는 없고, 기준 전압 유지부의 전압 유지용 용량 소자는 전압 비교용 용량 소자와의 전하 분배에 의해 소정 전압치의 전압 천이가 발생하는 용량치를 갖고 있으면 좋다. 이 때 소비되는 전압 유지용 용 량 소자의 전하량은 전압 비교용 용량 소자 일단의 전압을 상위 기준 전압에까지 충방전하는 경우에 비해 소량이면 되고, 기준 전압 유지부에 상위 기준 전압을 공급할 때에 따르는 전류 소비는 근소하게, 또한 단시간에 공급할 수 있다. 저소비 전류이고 고속인 A/D 변환 동작을 실현할 수 있다.

또한, 청구범위 제8항에 따른 A/D 변환 회로는 청구범위 제2항에 기재한 A/D 변환 회로에 있어서, 기준 전압 유지부는 전압 유지용 용량 소자를 구비하고 전압 유지용 용량 소자와 상위 분압 단자를 도통 제어하는 제1 스위치부와, 전압 유지용 용량 소자와 상위 비트 판정용 전압 비교기를 도통 제어하는 제2 스위치부를 구비하는 것을 특징으로 한다.

청구범위 제8항의 A/D 변환 회로에서는, 제1 스위치부를 도통함으로써, 상위 분압 단자로부터 기준 전압 유지부의 전압 유지용 용량 소자에 상위 기준 전압이 공급되어, 제1 스위치부를 비도통으로 한 후에 제2 스위치부를 도통하여, 기준 전압 유지부의 전압 유지용 용량 소자로부터 상위 비트 판정용 전압 비교기에 상위 기준 전압을 공급한다.

이에 따라, 제1 및 제2 스위치부를 도통 제어함으로써 기준 전압 유지부로의 상위 기준 전압의 공급 및 상위 비트 판정용 전압 비교기로의 상위 기준 전압의 공급을 행할 수 있다. 상위 비트 판정용 전압 비교기에서의 A/D 변환 동작에서 사용되고 있는 제어 신호에 기초하여 기준 전압 유지부의 제어를 행할 수 있다.

또한, 청구범위 제9항에 따른 A/D 변환 회로는 청구범위 제2항에 기재한 A/D 변환 회로에 있어서, 저항 성분 소자열은 A/D 변환 후의 출력 비트수에 따른 분압 전압을 생성하는 래더 저항 소자열이며, 래더 저항 소자열을 구성하는 저항 소자간의 분압 단자는 하위 분압 단자로서 설정되는 소정수의 분압 단자마다 상위 분압 단자로서 설정되어 있고, 기준 전압 유지부에 상위 기준 전압을 공급하는데 있어서는 래더 저항 소자열을 통해 전류 공급이 행하여지는 것을 특징으로 한다.

이에 따라, 상위 비트의 A/D 변환 동작 및 하위 비트의 A/D 변환 동작에 필요한 상위 및 하위 기준 전압을 래더 저항 소자열에서 생성하면서, 상위 비트의 A/D 변환 동작에서의 전압 비교시에 선행한 타이밍으로 상위 기준 전압을 기준 전압 유지부에 공급하기 때문에, 상위 기준 전압의 공급시에 래더 저항 소자열을 통해 흐르는 전류를 하위 비트의 A/D 변환 동작과는 다른 타이밍으로 행하게 할 수 있다. 하위 비트의 A/D 변환 동작시에 상위 비트의 A/D 변환 동작에 의한 하위 기준 전압의 전압 변동이 잔류하는 일은 없다.

이하, 본 발명의 A/D 변환 회로에 관해서 구체화한 실시예를 도 1 내지 도 9에 기초하여 도면을 참조하면서 상세히 설명한다.

도 1에 도시하는 실시예의 4 비트 출력의 직병렬형 A/D 컨버터는 종래 기술의 A/D 컨버터(도 10)에서는 상위 비교기(COMP11∼COMP13)의 각 기준 전압 단자(REF)와 래더 저항 소자열의 분압 단자(N1)∼(N3)이 직결되어 있는 것 대신에, 분압 단자(N1)∼(N3)는 제1 스위치(SW11A∼SW13A)와 제2 스위치(SW11B∼SW13B)를 통해 상위 비교기(COMP11∼COMP13)의 각 기준 전압 단자(REF)에 접속되어 있다. 그리고, 제1 스위치(SW11A∼SW13A)와 제2 스위치(SW11B∼SW13B)의 접속점에는 전압 유지 용량 소자(C11∼C13)의 일단이 접속되어 있다. 전압 유지 용량 소자(C11∼C13)의 타단은 접지 전압에 접속되어 있다.

제1 스위치(SW11A∼SW13A) 및 제2 스위치(SW11B∼SW13B)는 상위 비교기 제어 회로(10)에서 출력되는 제어 신호(1C 및 1B)에 의해 도통 제어되고 있다.

도 2에는 상위 비교기의 구체예를 도시한다. 소위 초퍼형 비교기이다. 입력 단자(IN) 및 기준 전압 단자(REF)는 스위치(SWA 및 SWB)에 접속되어 있고, 스위치(SWA 및 SWB)의 타단은 모두 전압 비교용 용량 소자(C0)의 일단에 접속되어 있다. 전압 비교용 용량 소자(C0)의 타단은 인버터게이트(INV)의 게이트 입력 단자에 접속되어 있고, 인버터게이트(INV)의 게이트 출력 단자(OUT)로부터 전압 비교 결과가 출력된다. 인버터게이트(INV)의 게이트 입출력 단자 사이에는 스위치(SWC)가 접속되어 있다. 여기서, 스위치(SWA, SWB)에는 그 소자 구성에 기인하는 기생 용량 성분이 수반되는 것이 일반적이다. 도 2에 있어서는, 이 기생 용량 성분을 기생 용량(Cpa, Cpb)으로서 도시하고 있다.

도 3에 도시하는 동작 상태표에 기초하여 도 2의 비교기의 전압 비교 동작을 설명한다. 이 비교기는 도 3에 도시한 바와 같이, 스위치(SWA∼SWC)의 도통 상태에 따라 3 가지의 동작 상태를 가지고 있다. 즉, 입력 단자(IN)로의 아날로그 전압의 취득 동작(I), 취득한 아날로그 전압의 유지 동작(II), 및 전압 비교 동작(III)의 각 동작 상태가 시계열로 행해짐으로써 전압 비교 동작이 행해진다.

입력 단자(IN)로의 아날로그 전압의 취득 동작(I)에서는 스위치(SWA 및 SWC)가 도통 상태("ON")이며, 스위치(SWB)가 비도통 상태("OFF")이다. 스위치(SWA)를 통해 입력 단자(IN)로부터 전압 비교용 용량 소자(C0)의 일단에 아날로그 전압을 취득한다. 이 때, 스위치(SWC)가 도통 상태("ON")이며 게이트 입력 단자와 게이트 출력 단자(OUT)가 단락되어 있기 때문에, 단락된 양쪽 게이트 단자는 인버터게이트(INV)의 입출력 특성의 중간 상태에 바이어스되어 있다. 즉, 인버터게이트(INV)의 임계치 전압인 전원 전압(VCC)의 1/2[(1/2) VCC 전압] 부근에서 밸런스되어 있다. 따라서, 게이트 입력 단자에 접속되어 있는 전압 비교용 용량 소자(C0)의 타단도 (1/2) VCC의 전압 부근에 바이어스된 상태로 되어 있다. 전압 비교용 용량 소자(C0)에는 대략 (1/2) VCC 전압과 아날로그 전압과의 전압차에 따른 전하가 축적된다. 여기서, 기생 용량(Cpa, Cpb)이 전압 비교용 용량 소자(C0)의 일단과 접지 전압 사이에 존재하기 때문에 기생 용량(Cpa, Cpb)에도 전하가 축적된다.

다음에, 취득한 아날로그 전압의 유지 동작(II)에서는 스위치(SWA∼SWC)가 비도통 상태("OFF")이다. 전압 비교용 용량 소자(C0)는 플로우팅 상태가 되고, 아날로그 전압의 취득 동작(I)에서 취득한 아날로그 전압은 전압 비교용 용량 소자(C0)의 축적 전하로서 유지되어 있다. 기생 용량(Cpa, Cpb)으로의 축적 전하도 마찬가지로 유지되어 있다.

아날로그 전압의 취득 동작(I)으로 취득되고, 유지 동작(II)으로 유지되어 있는 아날로그 전압은 대략 (1/2) VCC 전압과의 전압차가 인가되어 전압 비교용 용량 소자(C0)에 전하로서 축적되어 있는 동시에, 접지 전압과의 전압차가 인가되어 기생 용량(Cpa, Cpb)에 전하로서 축적되어 있다.

이 상태에서 전압 비교 동작(III)이 행해진다. 스위치(SWB)가 도통 상태("ON")가 되고, 스위치(SWA 및 SWC)가 비도통 상태("OFF")가 된다. 스위치(SWB)를 통해 기준 전압 단자(REF)로부터 기준 전압이 공급되면, 취득 또는 유지되어 있는 아날로그 전압과의 전압차에 따라서 전압 비교용 용량 소자(C0) 및 기생 용량(Cpa, Cpb)에 축적되어 있는 전하의 충방전이 행해진다.

여기서, 기준 전압 단자(REF)에 입력되는 기준 전압의 공급원이 종래 기술(도 10)의 경우와 같이 전압원인 경우에는, 전압 비교용 용량 소자(C0) 및 기생 용량(Cpa, Cpb)은 그 단자 전압이 기준 전압에 일치할 때까지 충방전이 계속되어, 충방전에 필요한 전하가 기준 전압 단자(REF)를 통해 계속 공급되게 된다. 그러나, 실시예(도 1)의 구성에서는 기준 전압 단자(REF)에 입력되는 기준 전압의 공급원은 전압 유지 용량 소자(C11∼C13)이기 때문에, 기준 전압은 전압 유지 용량 소자(C11∼C13)와 전압 비교용 용량 소자(C0) 및 기생 용량(Cpa, Cpb)과의 전하 분배에 필요한 전하만큼 공급된다.

기준 전압이 공급됨으로써 전압 비교용 용량 소자(C0)의 일단의 전압은 종래 기술(도 10)의 구성의 경우에는 아날로그 전압으로부터 기준 전압으로의 전압 천이가 생기고, 실시예(도 1)의 구성에서는 전압 유지 용량 소자(C11∼C13)와 전압 비교용 용량 소자(C0) 등에 축적되어 있는 전하량이 각 용량치에 따라 적절히 분배되어 얻어지는 전압치로 전압 천이한다. 전압 비교용 용량 소자(C0)의 일단의 전압 천이는 용량 결합에 의해 타단에도 전파하여, 인버터게이트(INV)의 임계치 전압[(1/2) VCC 전압 부근]에 바이어스되어 있던 게이트 입력 단자의 전압 레벨을 천이한다. 이 전압 천이를 인버터게이트(INV)가 받아, 게이트 출력 단자(OUT)로부 터 전압 비교 결과가 출력된다.

즉, 기준 전압에 비해 취득 또는 유지되어 있던 아날로그 전압이 고전압인 경우에는, 기준 전압의 공급에 따라 게이트 입력 단자의 전압 레벨이 저전압측으로 전압 천이를 하기 때문에 게이트 출력 단자(OUT)로부터 하이 논리 레벨의 전압 비교 결과를 얻을 수 있다. 또한, 기준 전압에 비해 취득 또는 유지되어 있던 아날로그 전압이 저전압인 경우에는, 기준 전압의 공급에 따라 게이트 입력 단자의 전압 레벨이 고전압측으로 전압 천이를 하기 때문에 게이트 출력 단자(OUT)로부터 로우 논리 레벨의 전압 비교 결과를 얻을 수 있다.

여기서, 전압 비교용 용량 소자(C0)의 일단의 전압은 기준 전압의 공급에 의해 아날로그 전압으로부터 기준 전압에까지 전압 천이할 필요는 없다. 전압 비교용 용량 소자(C0)에 의한 용량 결합에 의해 전압 천이가 게이트 입력 단자에 확실하게 전파되어, 인버터게이트(INV)의 임계치 전압[(1/2) VCC 전압 부근]에 대해 아날로그 전압과 기준 전압과의 전압차에 기초하여 소정 전압 방향으로 확실하게 전압 천이하면 좋다. 전압 비교 동작(III)에 앞서, 아날로그 전압의 취득 동작(I) 또는 유지 동작(II)에서 게이트 입력 단자는 임계치 전압[(1/2) VCC 전압 부근]에 바이어스되어 있기 때문에 인버터게이트(INV)에 의한 검출에 필요한 전압 천이량은 약간의 전압차로 충분하다. 실시예에서 구비되는 전압 유지 용량 소자(C11∼C13)의 용량치를 작게 설정할 수 있다.

도 4에는, 상위 비교기 제어 회로(10)의 구체예를 도시한다. 클록 신호(CLK)가 클록 단자(CLK)에 입력되는 2 개의 D형 플립플롭(11, 13)을 구비하고 있다. D형 플립플롭(11)의 정회전 출력 단자(Q)는 D형 플립플롭(13)의 입력 단자(D)에 접속되어 있고, D형 플립플롭(13)의 정회전 출력 단자(Q)가 D형 플립플롭(11)의 입력 단자(D)에 피드백되어 있어, 분주 회로를 구성하고 있다. D형 플립플롭(13)의 출력 단자(Q)에서의 분주 신호(DC1)와 클록 신호(CLK)는 NAND 게이트(15)에 입력되어, 그 출력으로서 제어 신호(1B)가 출력된다. 또한, 제어 신호(1B)는 인버터게이트(17, 19)로 반전되어, 제어 신호(1A, 1C)가 출력된다.

도 5에 동작 파형을 도시한다. D형 플립플롭(11, 13)으로 구성되는 분주 회로는 클록 신호(CLK)의 상승 엣지로 출력 신호(DC1)의 논리 레벨이 천이하여, 클록 신호(CLK)에 대해 2분주된 분주 신호(DC1)가 생성된다. 클록 신호(CLK)와 분주 신호(DC1)와의 NAND 논리에 의해 양쪽 신호(CLK, DC1)가 모두 하이 논리 레벨의 상태로, 제어 신호(1B)가 하이 논리 레벨로서 출력된다. 제어 신호(1A, 1C)는 제어 신호(1B)의 반전 신호로서 출력된다. 제어 신호(1A∼1C)는 상위 비교기(COMP11∼COMP13)의 스위치(SWA∼SWC)(도 2, 참조)를 제어하여, 스위치를 하이 논리 레벨 상태에서 도통 상태("ON")로 설정한다. 따라서, 각 제어 신호(1A, 1B, 1C)의 논리 레벨에 관해, (하이, 로우, 하이)의 상태가 아날로그 전압의 취득 동작(I), (로우, 하이, 로우)의 상태가 전압 비교 동작(III)의 상태를 도시한다. (1/2) 클록 주기의 상태(I)와, 그것에 계속되는 (3/2) 클록 주기의 상태(III)로 상위 비교기(COMP11∼COMP13)가 제어되고 있다.

도 6에는 하위 비교기 제어 회로(20)의 구체예를 도시한다. 상위 비교기 제어 회로(10)의 회로 구성에 부가하여, NOR 게이트(21)가 구비되어 있고, 분주 신호(DC1)와 클록 신호(CLK)가 입력되고 있다. NOR 게이트(21)에서는 제어 신호(2B)가 출력된다. 또한, 인버터게이트(17, 19)에서는 제어 신호(2A, 2C)가 출력된다.

도 7에 동작 파형을 도시한다. 제어 신호(2A, 2C)는 제어 신호(1A, 1C)와 동일한 논리 신호로서 출력되고 있다. 제어 신호(2B)는 NOR 게이트(21)의 출력 신호이기 때문에 클록 신호(CLK)와 분주 신호(DC1)가 모두 로우 논리 레벨의 상태에서 하이 논리 레벨을 출력한다. 제어 신호(2A∼2C)는 하위 비교기(COMP21∼COMP23)가 도 2의 비교기의 회로 구성인 경우에 스위치(SWA∼SWC)를 제어하여, 스위치를 하이 논리 레벨의 상태에서 도통 상태("ON")로 설정한다. 도 7에서는 (1/2) 클록 주기의 상태(I), (2/2) 클록 주기의 상태(II), 또한 (1/2) 클록 주기의 상태(III)로 하위 비교기(COMP21∼COMP23)가 제어되고 있다.

도 8에 실시예의 A/D 컨버터(도 1)의 동작 파형을 도시한다. 종래 기술의 경우(도 11)와 마찬가지로, 클록 신호(CLK)에 동기하여 동작하고 있어, (1/2) 클록 주기를 하나의 타임 스텝으로 하고 있다. 타임 스텝 ①∼⑤을 1단위로 하여 A/D 변환 동작이 행해지고 있고, 각 타임 스텝에서의 상위 및 하위 비교기(COMP1x, COMP2x)의 (I)∼(III)의 동작 상태도 종래 기술과 동일하다.

실시예의 A/D 컨버터(도 1)에서는 상위, 하위의 각 비교기(COMP1x, COMP2x)에 대해, 아날로그 입력 전압(VAIN)의 취득 동작(I)이 행해지는 타임 스텝 ①-②에 있어서, 동시에 제1 스위치(SW11A∼SW13A)가 도통 상태가 되어, 전압 유지 용량 소자(C11∼C13)에 상위 기준 전압(VN1∼VN3)이 공급된다. 도 8에서는 전 동작 사이클 에 있어서, 아날로그 입력 전압(VAIN)이 상위 기준 전압(VN2) 이상이고 상위 기준 전압(VN1) 미만인 전압 레벨(VN1X)이었던 경우를 도시하고 있다. 전 동작 사이클에서의 전압 비교 동작(III)에서 전하 분배에 의해 축적 전하가 감소하여, 유지되어 있던 전압치가 상위 기준 전압(VN1)의 설정치에서 감소한 전압 유지 용량 소자(C11)에 대해 전하가 공급되어 단자 전압(VC11)이 설정치(VN1)까지 회복된다. 이 때의 보충 전하는 래더 저항 소자열을 통해 단자(RH)로부터 공급되기 때문에 분압 단자(N1)에 이르는 래더 저항 소자열에 과도적으로 전류가 흘러, 이 사이의 기준 전압이 과도적으로 저하한다.

도 8에서는 이 현상을 하위 기준 전압(VN01)에 관해 도시하고 있다. 전압 비교 동작(III)에 있어서, 상위 비교기(COMP11)의 기준 전압 단자(REF)를 상위 기준 전압(VN1)에까지 충방전할 필요가 없기 때문에 전압 유지 용량 소자(C11)는 작은 용량치라도 좋고, 보충해야 할 전하량이 근소하기 때문에 피크 전압 변동분(V1)을 작게 설정할 수 있다. 따라서, 타임 스텝 ①-②의 기간 내에 전압 유지 용량 소자(C11)로의 전하 보충을 충분히 행할 수 있다. 즉, 전하 보충에 따르는 래더 저항 소자열에서의 하위 기준 전압(VN01)의 전압 변동은 타임 스텝 ①-②의 기간 내에 충분히 회복된다.

계속되는 타임 스텝 ②-③에 있어서, 상위 비교기(COMP11)는 비교 상태로 이행한다[동작 (III)]. 실시예에서는 아날로그 입력 전압(VAIN)에 충전되어 있는 전압 비교용 용량 소자(C0) 등과, 상위 기준 전압(VN1)에 충전되어 있는 전압 유지 용량 소자(C11)와의 전하 분배에 의한 전압 천이에 의해 전압 비교 동작을 행하기 때문에 상위 비교기(COMP11)의 기준 전압 단자(REF)의 전압 레벨을 상위 기준 전압(VN1)에까지 충방전할 필요가 없다. 따라서, 상위 비교기(COMP11)의 기준 전압 단자(REF)로부터의 유출 전류는 작은 피크 전류(I1)가 된다. 종래 기술에서의 피크 전류(I100)(도 11)에 비해 작은 유출 전류이며, 타임 스텝 ②-③의 기간 내에 유출 전류를 해소시킬 수 있다.

또한, 전압 비교 동작(III)에서의 전하 분배에 의해 전압 유지 용량 소자(C11)의 단자 전압(VC11)은 설정치인 상위 기준 전압(VN1)에 비해 상승한 전압이 된다. 이 전압 상승분에 대응하는 여분의 전하의 방출은 다음 동작 사이클인 시각⑤ 이후에 행해진다. 이 때의 피크 전압 변동분(V1)도 작은 값이며, 타임 스텝 내에 전압 변동을 회복시킬 수 있다.

상위 기준 전압(VN1∼VN3)의 래더 저항 소자열로부터의 공급을 종래 기술에서는 타임 스텝 ②-③에서 행하고 있었던 데 비해, 실시예에서는 전압 유지 용량 소자(C11∼C13)를 구비함으로써 타임 스텝 ②-③에 대해 선행한 타임 스텝 ①-②에서 행할 수 있다. 부가적으로, 상위 기준 전압(VN1∼VN3)을 공급할 때 종래 기술에서는 기준 전압 단자(REF)가 상위 기준 전압(VN1∼VN3)에까지 충방전될 때까지 전하 공급이 필요한 데 비해, 실시예에서는 전압 유지 용량 소자(C11∼C13)를 구비함으로써 전하 분배에 따라 변동하는 전하량의 보충분을 공급하면 된다. 하위 비교기(COMP21∼COMP23)에서의 전압 비교 동작이 행해지는 타임 스텝 ④-⑤, 또는 전압 비교 동작에 앞서는 하위 기준 전압의 설정을 위한 전환 스위치군(SW1∼SW3)의 선택이 행해지는 타임 스텝 ③-④의 시점에서, 래더 저항 소자열의 기준 전압에 서의 전압 변동이 잔류하는 일은 없다. 따라서, 하위 비교기(COMP21∼COMP23)에서의 전압 비교 동작을 정밀도 좋게 행할 수 있다.

또한, 도 8에는 도시되어 있지 않지만, 상위 비교기(COMP11) 이외의 상위 비교기(COMP12, COMP13)에 관해서도 동일한 동작이 행해져, 전압 유지 용량 소자(C12, C13)의 단자 전압(VC12, VC13), 상위 비교기(COMP12, COMP13)의 각 기준 전압 단자(REF)로부터의 유출 전류, 및 하위 기준 전압(VN02, VN03) 등의 전압 변동에 관해서도 동일한 동작임은 물론이다.

도 9에는 실시예의 A/D 컨버터(도 1)의 변환표를 도시한다. 아날로그 입력 전압(VAIN)은 래더 저항 소자열에 의해 16 분할된 각 전압 범위에 대해 각 상위 비교기(COMP1x)에 의해 크게 4 분할된다. 각 상위 비교기(COMP1x)의 출력 신호(O11∼O13)를 인코드함으로써 상위 2 비트의 디지털 코드가 생성된다. 동시에 스위치 제어 신호(S1∼S4)가 제어된다. 이 제어 신호(S1∼S4)에 기초하여 전환 스위치군(SW1∼SW4) 중의 어느 하나가 선택되어 각 하위 비교기(COMP2x)에서 전압 비교 동작이 행해져, 4 분할된 아날로그 입력 전압(VAIN)은 다시 4 분할된다. 각 하위 비교기(COMP2x)의 출력 신호(O21∼O23)를 인코드함으로써 하위 2 비트의 디지털 코드가 생성된다.

이상 상세히 설명한 바와 같이, 본 실시예에 따른 직병렬형 A/D 컨버터에서는 상위 비트 판정용 전압 비교기인 상위 비교기(COMP11∼COMP13)에 공급해야 할 상위 기준 전압(VN1∼VN3)을 저항 성분 소자열의 상위 분압 단자인 래더 저항 소자열의 분압 단자(N1∼N3)로부터 기준 전압 유지부인 전압 유지 용량 소자(C11∼C13) 에 유지한 후에, 분압 단자(N1∼N3)를 분리한 후에 전압 유지 용량 소자(C11∼C13)로부터 공급할 수 있기 때문에, 상위 비교기(COMP11∼COMP13)에 상위 기준 전압(VN1∼VN3)을 공급할 때에 래더 저항 소자열의 분압 단자(N1∼N3)에 전압 변동이 생기는 일은 없다. 이어 속행되는 하위 비트를 A/D 변환할 때에 하위 기준 전압에 전압 변동이 잔류하고 있는 일은 없고, 하위 비트의 A/D 변환에서의 상위 비트의 A/D 변환의 영향을 배제할 수 있다.

또한, A/D 변환 동작에서, 상위 비트의 A/D 변환 동작에 의한 래더 저항 소자열의 분압 단자(N1∼N3)에서의 상위 기준 전압(VN1∼VN3)의 전압 변동의 완화 시간을 고려할 필요가 없기 때문에 상위 비트의 A/D 변환 동작과 하위 비트의 A/D 변환 동작과의 사이에 불필요한 완화 시간을 설정할 필요가 없어, 고속 동작을 실현할 수 있다.

또한, 분압 단자(N1∼N3)에서 전압 유지 용량 소자(C11∼C13)에 상위 기준 전압(VN1∼VN3)을 공급할 때에 생기는 분압 단자(N1∼N3)의 전압 변동의 영향을 받지 않는 타이밍으로 하위 기준 전압을 공급할 수 있다.

또한, 하위 비트의 A/D 변환 동작시에는 상위 비트의 A/D 변환 동작에 의한 상위 기준 전압(VN1∼VN3)의 전압 변동의 영향을 배제할 수 있어, 하위 비트의 A/D 변환 동작시의 하위 기준 전압은 전압 변동이 없는 정규 설정치로 할 수 있다.

또한, 전압 유지 용량 소자(C11∼C13)에의 상위 기준 전압(VN1∼VN3)의 공급 동작을 하위 비트의 A/D 변환 동작에 대해 시간적으로 이격시켜 행할 수 있어, 전압 유지 용량 소자(C11∼C13)에의 상위 기준 전압(VN1∼VN3)의 공급 동작에 따르는 래더 저항 소자열의 분압 단자(N1∼N3)에서의 전압 변동의 영향이 하위 비트의 A/D 변환 동작시까지 잔류하는 일은 없다.

또한, 전압 유지 용량 소자(C11∼C13)에 상위 기준 전압(VN1∼VN3)을 공급하기 위한 전용 시간은 필요하지 않아, 상위 비트의 A/D 변환 동작 시간이 증대하는 일은 없다. 상위 비트의 A/D 변환 동작에 의한 분압 단자(N1∼N3)에서의 상위 기준 전압(VN1∼VN3)의 전압 변동의 완화 시간의 설정이 불필요하다는 점과 더불어, A/D 변환 동작의 고속 동작을 실현할 수 있다.

또한, 초퍼형 비교기에서는, 비교 동작을 할 때 전압 비교용 용량 소자(C0)의 일단의 전압에서의 전압 천이폭이 소정 전압치 이상이 되면 전압 비교를 행할 수 있다. 그리고 이 소정 전압치는 인버터게이트(INV)에서 검출되기 때문에 미소 전압치이면 된다. 따라서, 비교 동작에서 상위 기준 전압(VN1∼VN3)이 공급될 때, 전압 비교용 용량 소자(C0)의 일단의 전압을 상위 기준 전압(VN1∼VN3)에까지 충방전할 필요는 없고, 전압 유지 용량 소자(C11∼C13)는 전압 비교용 용량 소자(C0)와의 전하 분배에 의해서 소정 전압치의 전압 천이가 발생하는 용량치를 가지고 있으면 된다. 이 때 소비되는 전압 유지 용량 소자(C11∼C13)의 전하량은 전압 비교용 용량 소자(C0)의 일단의 전압을 상위 기준 전압(VN1∼VN3)에까지 충방전하는 경우에 비해 소량이면 되고, 전압 유지 용량 소자(C11∼C13)로의 상위 기준 전압(VN1∼VN3)의 공급에 따르는 전류 소비는 근소하게, 또 단시간에 공급할 수 있다. 저소비 전류로 고속인 A/D 변환 동작을 실현할 수 있다.

또한, 제1 스위치(SW11A∼SW13A) 및 제2 스위치(SW11B∼SW13B)를 도통 제어 함으로써 전압 유지 용량 소자(C11∼C13)에의 상위 기준 전압(VN1∼VN3)의 공급 및 상위 비교기(COMP11∼COMP13)에의 상위 기준 전압(VN1∼VN3)의 공급을 행할 수 있다. 상위 비교기(COMP11∼COMP13)에서의 A/D 변환 동작에 있어서 사용되고 있는 제어 신호(1C, 1B)에 기초하여 전압 유지 용량 소자(C11∼C13)의 제어를 행할 수 있다.

또한, 상위 비트의 A/D 변환 동작 및 하위 비트의 A/D 변환 동작에 필요한 상위 및 하위 기준 전압을 래더 저항 소자열에서 생성하면서, 상위 비트의 A/D 변환 동작에서의 전압 비교시에 선행한 타이밍으로 상위 기준 전압(VN1∼VN3)을 전압 유지 용량 소자(C11∼C13)에 공급하기 때문에, 상위 기준 전압(VN1∼VN3)의 공급시에 래더 저항 소자열을 통해 흐르는 전류를 하위 비트의 A/D 변환 동작과는 다른 타이밍으로 행하게 할 수 있다. 하위 비트의 A/D 변환 동작시에 하위 기준 전압의 전압 변동이 잔류하는 일은 없다.

또한, 본 발명은 상기 실시예에 한정되는 것이 아니라, 본 발명의 취지를 일탈하지 않는 범위 내에서 여러 가지의 개량, 변형이 가능함은 물론이다.

예컨대, 본 실시예에서는 전압 유지 용량 소자(C11∼C13)의 기준 단자를 접지 전압에 접속하는 경우를 예를 들어 설명했지만, 본 발명은 이것에 한정되는 것이 아니라, 최대 기준 전압(VRH)을 공급하는 단자(RH), 최소 기준 전압(VRL)을 공급하는 단자(RL)에 접속하는 구성, 또는 A/D 컨버터의 전원 전압(VCC)에 접속하는 구성으로 할 수도 있다.

또한, 상기 실시예에서는 직병렬형 A/D 컨버터를 예로 들어 설명했지만, 본 발명은 이것에 한정되는 것이 아니라, 그 외의 방식의 A/D 컨버터에 있어서도 동일하게 적용할 수 있는 것은 물론이다. 이 경우, 래더 저항 소자열이 생성하는 기준 전압을 일단 전압 유지 용량 소자에 충전한 후, 래더 저항 소자열을 분리한 다음에 비교기의 전압 비교를 행하기 때문에, 래더 저항 소자열에 비교기의 전압 비교시의 영향이 전파되는 일은 없다.

본 발명에 따르면 A/D 변환 회로에서, 상위 비교기의 비교 동작에 따르는 기준 전압의 과도적인 변동이, 하위 비교기의 비교 시간까지 잔류하여 하위 비교기의 전압 비교 동작시에 하위 기준 전압이 변동하는 일은 없고, 하위 비교기의 비교 동작을 개시하기 전에 기준 전압의 전압 변동이 수습될 때까지 기다릴 필요가 없기 때문에 A/D 변환 회로의 고속 동작이 가능해진다.

Claims

삭제
하위 비트의 A/D 변환에 선행하여 상위 비트의 A/D 변환을 행하는 적어도 하나의 상위 비트 판정용 전압 비교기와, 고전압측 기준 전압과 저전압측 기준 전압 사이에 접속되어, 상위 분압 단자 및 하위 분압 단자에서, 상기 상위 및 하위 비트의 A/D 변환의 각각에 대한 상위 기준 전압 및 하위 기준 전압을 생성하는 저항 성분 소자열을 구비하는 A/D 변환 회로에 있어서,

상기 상위 분압 단자로부터 공급되는 상기 상위 기준 전압을 유지하고, 상기 상위 분압 단자가 전기적으로 분리된 후에, 유지되어 있는 상기 상위 기준 전압을 상기 상위 비트 판정용 전압 비교기에 공급하는 기준 전압 유지부를 구비하고,

상기 기준 전압 유지부는,

상기 상위 기준 전압을 유지하는 용량 소자와,

상기 상위 분압 단자와 상기 용량 소자를 단속하는 제1 스위치부와,

상기 용량 소자와 상기 상위 비트 판정용 전압 비교기를 단속하는 제2 스위치부를 구비하는 것

는 것을 특징으로 하는 A/D 변환 회로.
제2항에 있어서, 상기 상위 분압 단자로부터 상기 기준 전압 유지부로의 상 기 상위 기준 전압의 공급과, 상기 하위 분압 단자로부터의 상기 하위 기준 전압의 공급은 다른 타이밍으로 행해지는 것을 특징으로 하는 A/D 변환 회로.
제3항에 있어서, 상기 상위 분압 단자로부터의 상기 상위 기준 전압의 공급은 상기 하위 분압 단자로부터의 상기 하위 기준 전압의 공급 개시 이전에 완료하는 것을 특징으로 하는 A/D 변환 회로.
제2항에 있어서, 상기 기준 전압 유지부로의 상기 상위 기준 전압의 공급은 상기 상위 비트 판정용 전압 비교기에의 입력 전압의 취득과 동시에 행해지는 것을 특징으로 하는 A/D 변환 회로.
제5항에 있어서, 상기 상위 비트 판정용 전압 비교기는 전압 비교용 용량 소자를 구비하는 초퍼형 전압 비교기이며,

상기 전압 비교용 용량 소자의 일단에 상기 입력 전압을 취득한 후, 상기 상위 기준 전압을 취득함으로써 전압 비교 동작이 행해지는 것을 특징으로 하는 A/D 변환 회로.
제6항에 있어서, 상기 기준 전압 유지부는 전압 유지용 용량 소자를 구비하고,

상기 전압 비교 동작은,

상기 상위 비트 판정용 전압 비교기에 상기 상위 기준 전압을 취득할 때의 상기 전압 비교용 용량 소자와 상기 전압 유지용 용량 소자와의 사이의 전하 분배에 의한 상기 전압 비교용 용량 소자 일단의 전압에서의, 상기 입력 전압으로부터의 전압 천이를 검출함으로써 행해지는 것을 특징으로 하는 A/D 변환 회로.
삭제
제2항에 있어서, 상기 저항 성분 소자열은 A/D 변환 후의 출력 비트수에 따른 분압 전압을 생성하는 래더 저항 소자열이며,

상기 래더 저항 소자열을 구성하는 저항 소자간 분압 단자는, 상기 하위 분압 단자로서 설정되는 소정수의 분압 단자마다 상기 상위 분압 단자로서 설정되고, 상기 기준 전압 유지부로의 상기 상위 기준 전압의 공급에 있어서는, 상기 래더 저항 소자열을 통해 전류 공급이 행해지는 것을 특징으로 하는 A/D 변환 회로.