TW563315B - Signal transmission circuit for equalizing different delay characteristics, method for transferring signal, and data latch circuit of semiconductor device implementing the same - Google Patents

Signal transmission circuit for equalizing different delay characteristics, method for transferring signal, and data latch circuit of semiconductor device implementing the same Download PDF

Info

Publication number
TW563315B
TW563315B TW090113301A TW90113301A TW563315B TW 563315 B TW563315 B TW 563315B TW 090113301 A TW090113301 A TW 090113301A TW 90113301 A TW90113301 A TW 90113301A TW 563315 B TW563315 B TW 563315B
Authority
TW
Taiwan
Prior art keywords
signal
delay
delay time
output
transmission path
Prior art date
Application number
TW090113301A
Other languages
English (en)
Inventor
Jung-Bae Lee
Kyu-Hyoun Kim
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Application granted granted Critical
Publication of TW563315B publication Critical patent/TW563315B/zh

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/22—Arrangements for detecting or preventing errors in the information received using redundant apparatus to increase reliability
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/01—Shaping pulses
    • H03K5/04—Shaping pulses by increasing duration; by decreasing duration
    • H03K5/06—Shaping pulses by increasing duration; by decreasing duration by the use of delay lines or other analogue delay elements
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/14—Channel dividing arrangements, i.e. in which a single bit stream is divided between several baseband channels and reassembled at the receiver

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Pulse Circuits (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Electrophonic Musical Instruments (AREA)
  • Communication Control (AREA)
  • Information Transfer Systems (AREA)

Description

經濟部智慧財產局員工消費合作社印製 563315
File:7730pif.doc/009 A7 ____ B7 " 麵 — 五、發明說明（/) 本發明是有關於一種電路，且特別是有關於訊號傳 輸電路，與等化具有不同延遲特性之訊號傳輸路徑之不同 延遲時間之方法，及實施其之半導體元件的資料栓鎖電 路。 當訊號係經由訊號傳輸路徑來傳輸時，其:會被延遲。 延遲之時間取決於訊號傳輸路徑之各別特性與架構。因爲 訊號傳輸路徑之電阻與電容値改變，延遲時間也改變。然 而，在用以栓鎖資料之資料栓鎖電路中，在同步於時脈訊 號之時間點’兩個或多個訊號必需在相同時間點輸入。因 此，對具有不同延遲特性之訊號傳輸路徑之延遲時間必需 被等化。 參考第1圖，其顯示兩個訊號傳輸路徑A-A'12與B-B'14。A-A'訊號傳輸路徑之延遲時間係τΐ。B-B'訊號傳 輸路徑之延遲時間係T2。因爲其不同，需要補償方法來 等化不同的延遲時間ΤΙ，T2。 參考第2圖，其顯示補償T1與T2間之時間差。此 方法相關於插入額外延遲元件於B_B'訊號傳輸路徑14 中。此額外延遲元件反相器鏈26。也就是，延遲元件係電 阻-電容RC裝置。 底下係訊號傳輸電路之例子，其具有不同延遲特性。 第3A圖顯示訊號傳輸路徑A_A'與B-B'之輸出電容 Ca與Cb係不同。第3B圖顯示訊號傳輸路徑A-A'與B-B' 之串聯電阻Ra與Rb係不同。即使電容C3B係相似，仍 產生不同R-C時間常數。 4 本紙張尺度適用中國國家標準（CNS)A4規格（2】0 X 297公釐） (請先閱讀背面之注意事項再填寫本頁)
563315 le:7730pif.doc/009 A7 B7 經濟部智慧財產局員工消費合作社印製 五、發明說明（z) 第3C圖顯示只有訊號傳輸路徑A-A'與B-B'之內連 接長度Ta與Tb不同。此獨自產生在延遲時間上之不同。 第3D圖顯示有訊號傳輸路徑A-A'與B-B'之閘極類型不 同。第3E圖顯示閘極類型相似，但其數量不同。 第4圖顯示習知技術中之相關問題，其爲栓鎖電路 以調整四個資料Bl，B2，B3與B4至一個時脈訊號A。 時脈訊號A係輸入至四個栓鎖元件，且各資料B1〜B4係 輸入至相關於各資料之栓鎖元件。此問題是，時脈訊號A 之輸入緩衝器之輸出係4，而資料B1〜B4之輸入緩衝器之 輸出係1。所以，時脈訊號A與資料B1〜B4之延遲時間係 不同，因爲時脈之輸入緩衝與資料之輸入緩衝間之不同輸 出。在此例中，各栓鎖元件之資料設定/保持時間係惡化。 因此，整體操作速度降低。 不同延遲時間之問題是普遍的。如第2圖之解決只 有部份功效，且不持續。這是因爲額外延遲裝置之延遲時 間係會變化。此變化會由半導體裝置製造、施加電壓，以 /或操作溫度之變異而引起。因此，不容易精準補償在延 遲時間中之差異，或在操作時維持此補償。 本發明係克服習知中之問題。 一般而言，本發明提供第一與第二訊號傳輸路徑， 分別具有第一與第二延遲。額外之訊號傳輸路徑係另外接 收第一路徑之輸入訊號，並產生具有被相關於該第二延遲 時間之一第三延遲所延遲之一第一暫時訊號。控制單元係 感應第一路徑與輔助路徑之輸出間之延遲差異，並產生調 5 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公髮） (請先閱讀背面之注意事項再填寫本頁) -· — ϋ ϋ ϋ I ϋ ϋ · I ϋ ϋ I ϋ ·1 H I ^1 ϋ H ϋ ϋ I H ϋ ϋ ϋ I ϋ ϋ ϋ I ϋ ϋ ϋ ϋ ϋ I ϋ 563315 File:7730pif.doc/009 A7 B7 經濟部智慧財產局員工消費合作社印製 五、發明說明（3 ) 整控制訊號。可控延遲單元係接收該調整控制訊號以調整 其內部延遲時間。可控延遲單元接收該第二路徑之輸出， 更將其延遲其內部延遲以匹配於第一路徑之延遲。 在實施例中，輔助訊號傳輸路徑係第二傳輸路徑之 複製。因此，第三延遲係永遠相同於第二延遲，儘管導入 在習知技術中之變化。因爲連接關係，可獲得正確補償， 其導致同步化。甚至，即使在執行過程中操作條件改變， 同步化仍可維持。 本發明之應用包括資料栓鎖電路。同步化可發生於 所有資料，不管時脈訊號之差異輸出。 爲讓本發明之上述目的、特徵、和優點能更明顯易 懂，下文特舉一較佳實施例，並配合所附圖式，作詳細說 明如下： 圖式之簡單說明： 第1圖繪示具有不同時間傳輸特性之兩個訊號傳輸 路徑之簡化圖； 第2圖繪示依照習知技術本發明之補償第1圖之不 同延遲特性之圖示； 第3A〜3E圖顯示具有不同延遲特性之訊號傳輸電 路； 第4圖顯示習知之半導體裝置之資料栓鎖電路； 第5圖顯示根據本發明之實施例之訊號傳輸電路； 第6圖顯示根據本發明之第5圖之訊號傳輸電路之 第一特殊實施例； (請先閱讀背面之注意事項再填寫本頁) - 訂· --線. 本紙張尺度適用中國國家標準（CNS)A4規格（2】〇χ 297公釐） 經濟部智慧財產局員工消費合作社印製 563315
File:7730pif>d〇c/〇〇9 A7 五、發明說明（φ ) 第7圖顯示根據本發明之第5圖之訊號傳輸電路之 第二特殊實施例； 第8圖顯示根據本發明之第5圖之訊號傳輸電路之 第三特殊實施例； 第9圖顯示根據本發明之第5圖之訊號傳輸電路之 第四特殊實施例； 第10圖顯示使用於第8與9圖電路中之碼控制可變 延遲單元； 第11圖顯示使用於第9圖電路中之控制碼產生單元； 第12圖係根據本發明之實施例之半導體裝置之資料 栓鎖電路；以及 第13圖係根據本發明之實施例之訊號傳輸方法之流 程圖。 標號說明： 12 ' 14 :訊號傳輸路徑 26 :額外延遲元件反相器鏈 5〇 ' 60 ' 70 ' 80、90、1〇〇 :訊號傳輸電路 52與54 :訊號傳輸路徑 %:輔助訊號傳輸路徑 55 :控制單元 58 :可控延遲單元 63 :主可變延遲單元 65 :控制單元 68 :僕可控延遲單元 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閱讀背面之注意事項再填寫本頁) ;# 1SJ· 563315
File:773〇pif.d〇c/0〇9 A7 B7 五、發明說明（f) 69 :相位偵測器 72 :電荷充電單元 (請先閱讀背面之注意事項再填寫本頁) 73 :主可變延遲單元 78 :可控延遲單元 82 :電阻
83 :主可變延遲單元 88 :可控延遲單元 88 ： DTC 97 :控制碼產生單元 101，102，103，108 :延遲分支 109 :多工器 112 :延遲元件 114 :相位偵測器 116 :編碼器 120 :資料栓鎖電路 121 :訊號傳輸電路 經濟部智慧財產局員工消費合作社印製 122_1〜122_N :第一〜第N資料傳輸路徑 124_1〜124_N :僕可變延遲單元 126_1〜126_N :資料栓鎖元件 132 :時脈訊號傳輸路徑 134 :輔助訊號傳輸路徑 136 :主可變延遲單元 138 :相位偵測器 Π9 ··暫存器 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 563315
File:7730pif.doc/〇〇9 五、發明說明（fe ) 鲛佳實施例 將詳細描敘本發明。 (請先閱讀背面之注意事項再填寫本頁) 參考第5圖，其顯示根據本發明之一般實施例。訊 號傳輸電路50包括第一與第二訊號傳輸路徑52與54。這 些可由習知技術製造，如第3A〜3E圖般。 訊號傳輸路徑52與54接收輸入訊號IS1，IS2。第 一訊號傳輸路徑52輸出相關之輸出訊號OS1，具第一延 遲W1。第二訊號傳輸路徑54輸出相關之暫時訊號TS1， 具第二延遲W2。假設第二延遲W2係短於第一延遲W1。 如果不是，則電路50係以相反方式來等效架構。 根據本發明，電路50也包括輔助訊號傳輸路徑56。 在此實施例中，路徑56係路徑54之複製，雖然其非實施 本發明之必要。藉由複製，其由相同元件製造，及排列以 獲得相同延遲時間。這確保輔助訊號傳輸路徑56當成較 佳之參考。 線· 輔助訊號傳輸路徑56接收輸入訊號IS1，並輸出暫 時訊號TS1。訊號TS1係由第三延遲W3所延遲，其相關 於第二延遲W2。在此例中，路徑56係路徑54之複製， 經濟部智慧財產局員工消費合作社印製 則第三延遲W3相等於第二延遲W2。這在實施本發明之 實施例時係有利的。 甚至，根據本發明，電路50包括控制單元55。控制 單元55接收訊號〇Sl，TS1，並感應其間之時間差。單元 55接著輸出有關於所感應時間差之延遲調整訊號ADJ。因 爲這些訊號係持續接收，延遲調整訊號ADJ係隨時間改 9 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 563315
File:7730pif.doc/0〇9
五、發明說明（1 / 變。 ------------· I I (請先閱讀背面之注意事項再填寫本頁) 甚至根據本發明，電路50包括可控延遲單元58。可 控延遲單元58接收控制單元55所傳來之延遲調整訊號 ADJ，接著調整其內部延遲W4。因爲W4係有關於延遲調 整訊號ADJ，其有時標示爲W4(ADJ)。 可控延遲單元58也接收訊號TS2，並輸出相關第二 輸出訊號OS2。OS2係被單元58之內部延遲W4所延遲。 在此實施例中，內部延遲W4係使得第二輸出訊號〇S2 係與輸出訊號OS1之相同量所延遲。也就是，第一延遲 係相等於第二延遲W2與內部延遲W4之加總。因此， 單元55之內部延遲W4係等效於第一與第二輸出訊號之 延遲時間。 延遲之匹配與否係有關輔助訊號傳輸路徑56是否第 二訊號傳輸路徑54之複製。較好是，其真正是複製，其 造成較佳匹配。 控制單元55，連同可控延遲單元58可以各種方式實 施，數位及類比。某些方式係本發明之特殊實施例。 經濟部智慧財產局員工消費合作社印製 參考第6圖，電路60圍根據第一特殊實施例而描敘。 可控延遲單元58(第5圖）係由僕（slave)可控延遲單元68 所實施於第6圖中。
控制單元55包括主可變延遲單元63。單元63係用 以接收第一暫時訊號TS1。單元63係輸出相關於所接收 暫時訊號TS1之輸出訊號VS，且其由單元63之主內部延 遲所延遲。此外，主內部延遲係由相同調整控制訊號ADJ 本紙張尺度適用中國國家標準（CNS)A4規格（2】0 X 297公釐） 563315 File:7730pif.doc/009 A7 B7 經濟部智慧財產局員工消費合作社印製 五、發明說明（反） 來控制以控制僕可變延遲單元68之內部延遲。 控制單元55也包括控制單元65。單元65係用以接 收輸出訊號VS與第一輸出訊號0S1。單元65接著回應於 所接收之訊號而產生調整控制訊號ADJ。 在較佳實施例中，控制單元55實施回授回路。藉由 動態調整此調整控制訊號AD〗，單元65控制單元63之主 內部延遲相等於僕可變延遲單元68之內部延遲。此回授 回路導得第二輸出訊號0S2之相位係維持相同於第一輸出 訊號0S1之相位。這是因爲第一輸出訊號0S1之相位係 循著輸出訊號VS之相位，而輸出訊號VS1之相位係接著 循著第二輸出訊號0S2之相位。 回授回路係最好由架構主可變延遲單元63相同於僕 可變延遲單元68而完成。這使得單一訊號ADJ能有效於 主可變延遲單元63與僕可變延遲單元68。 參考第7與8圖，電路70與80分別描敘，根據本 發明之第二與第三特殊實施例。其分別爲電路60之類比 與數位形式。 電路70與80皆具有在控制單元65內之相位偵測器 69。在各例中，相位偵測器69係用以偵測在電路中之主 可變延遲單元之第一輸出訊號OS1與輸出訊號VS間之相 位差。（在各例中，主可變延遲單元之輸出訊號是輸出訊 號VS，其更由相關之主可變延遲單元所延遲）。偵測器69 回應於所偵測之相位差而產生偵測訊號DS。在各例中， 偵測器69係用以其餘電路(類比或數位）。 (請先閱讀背面之注意事項再填寫本頁) 言· Γ —矣· 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 563315
File：7730pif.doc/009 A7 r-___ B7 i、發明說明（气） ------------—--- (請先閱讀背面之注意事項再填寫本頁} 特別參考第7圖，控制單元65額外包括電荷充電單 元72。單元72回應於偵測訊號DS而產生控制訊號CONT。 利用根據偵測訊號DS而充電，控制訊號CONT之電位係 正比於偵測訊號DS。可了解，控制訊號CONT係調整控 制訊號ADJ之類比版。 在電路70中，主可變延遲單元73與可控延遲單元78 係由電壓控制可變延遲（VCD)單元所實施。其延遲時間係 由控制訊號CONT之電位所控制。 參考第8圖，控制單元65額外包栝電阻82。電阻82 產生控制碼訊號CONT—CODE，回應於偵測訊號DS。要 了解，控制碼訊號CONT_CODE係調整控制訊號ADJ之 數位版。其可爲具許多可能値之電壓，或具N個電壓匯流 排，其利用合倂以計量單一延遲，將由底下第10圖來顯 不° --線· 在電路80中，主可變延遲單元83與可控延遲單元88 係由碼控制可變延遲單元所實施。其可由數位至時間轉換 器（DTC)單元所形成。其延遲時間係由控制碼訊號 CONT—CODE 所控制。 經濟部智慧財產局員工消費合作社印製 參考第9圖，電路90係根據第5圖之電路50之第 四特殊實施例而描敘。 可控延遲單元58可由DTC88所實施，相同於第8圖 之描敘。控制單元55係用以根據第一輸出訊號OS1與第 一暫時訊號TS1間之相位差而產生控制碼訊號 CONT_CODE。單元55可由控制碼產生單元97所實施， 12 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 563315
File:7730pif.doc/009 A7 B7 五、發明說明（π ) (請先閱讀背面之注意事項再填寫本頁) 其可由時間至數位轉換器（TDC)單元所形成。要了解，控 制碼訊號CONT_CODE係調整控制訊號ADJ之另一數位 形式。單元97之特殊實施例係由底下之第11圖所描敘。 由控制碼產生單元97所產生之控制碼訊號 C〇NT—CODE具有如下定義之電位 CONT_CODE=Cl*DT (等式 1) 在此，CONT_CODE代表控制碼，C1代表第一比例 常數，DT代表由控制碼產生單元97輸入之兩個訊號間之 時間差。在此做法中，根據觀點，有時是定義爲時間差， 有時爲相位差。 碼控制可變延遲單元88之延遲時間是定義爲： DELT-C2*C0N_C0DE (等式 2) 在此，CON_CODE是控制碼訊號之電位，C2是第二 比例常數，而DELT代表碼控制可變延遲單元88之延遲 時間。 當比例常數滿足下列等式時，DT與DELT變得相同。 C1*C2=1 (等式 3) 經濟部智慧財產局員工消費合作社印製 參考第10圖，顯示可控延遲單元88之另一實施例。 要了解，第10圖之實施例是用於當訊號CONT_CODE非 單一訊號，而爲其組合係承載碼之複數N個訊號。 在第10圖中，電路100包括複數個延遲分支101， 102，103，108。在此只顯示N=4個分枝，並隱含著更多。 這只是用以描敘，可爲任意數量。 各延遲分支101，102，103，108具有相關延遲。這 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 563315
File:7730pif.doc/009 A7 B7 五、發明說明) 些延遲係分層，使得可獲得許多延遲選擇。在此實施例中， 總共有2N個延遲元件，具有如T，2T，3T，…2NT之延 遲時間。因此，延遲時間可由訊號CONT_CODE所選擇。 在第10圖中，多工器109接收CONT_CODE訊號。 多工器109回應於CONT_CODE訊號而選擇延遲分枝 101，102，103，108 之一。在此，數位控制碼 CONT_CODE 係包括N位元。因此，2N個延遲元件之輸出訊號之一可由 數位控制碼CONT_CODE之N位元所選擇。 在所示之例中，所有延遲分枝101，102，103，108 係連接於其開端。第二暫時訊號TS2係由所有延遲分枝 101，102，103，108所接收。多工器109接著選擇延遲分 枝101，102, 103, 108之一以允許變成第二輸出訊號OS2。 在等效第二實施例中，第二暫時訊號TS2係由多工 器109所接收。多工器109接著選擇延遲分枝101，102， 103，108之一以傳送之。所有延遲分枝1〇1，1〇2，103， 108係連接於其結束，其接收第二輸出訊號〇S2。第二實 施例不需要對各N個分枝拉高輸入訊號N次。 經濟部智慧財產局員工消費合作社印製 (請先閱讀背面之注意事項再填寫本頁) --線- 如此，在第三與第四實施例中之碼控制可變延遲單 元之延遲時間係受控以維持於T與2NT之間，藉由選擇2n 個分枝 101，102，103，108 之一。 參考第11圖，其描敘使用於第9圖中之控制碼產生 單元97之一例。要了解，其具有開回路架構，具有不連 接至輔助訊號傳輸路徑56之可變延遲單元。明顯地，當 下列描敘是以輸入訊號IN1，IN2來描敘時，其暗示著TS1， 14 本紙張尺度適用中國國家標準（CNS)A4規格（210x297公釐） 563315
File:773〇
Pif.doc/009 A7 B7 經濟部智慧財產局員工消費合作社印製 五、發明說明（v>) osi。 第u圖之電路包括：複數個延遲元件112,各接收 相同第一輸入訊號IN1 ;複數個相位偵測器114與編碼器 116。各延遲元件112具有既定延遲時間，當其輸出時係 延遲該第一輸入訊號IN1。在此，總共有2N個延遲元件， 具有如T，2T，3T，…2NT之延遲時間。因此，相位偵 測器Π4之數量係相同於延遲元件112之數量。各相位偵 測器114比較其相關延遲元件之輸出訊號與第二輸入訊號 IN2，並輸出其結果當成1位元訊號，也就是”1”或”〇”。 編碼116接收相位偵測器114之輸出位元，且產生N位元 之數位控制碼CON_CODE。因而，編碼器116係”2^"至N” 之編碼器，以將2N輸入訊號位元編碼成N位元輸出訊號。 參考第12圖，係描敘半導體裝置之資料栓鎖電路 120，其根據本發明之實施例。 電路120包括訊號傳輸電路121，資料栓鎖元件 126_1〜126_N。如上述，訊號傳輸電路121係等化不同延 遲特性之訊號傳輸電路。 電路121係相同於電路80，具複數個N僕可變延遲 單元。等效地，其可做成相同於電路60或70。
更特別是，電路121包括相位偵測器138，暫存器 139，主可變延遲單元136，與僕可變延遲單元 124_1〜124_N。電路121也包括時脈訊號傳輸路徑132, 第一〜第N資料傳輸路徑122_1〜122_N，以及輔助訊號傳 輸路徑134。在此，第一〜第N資料傳輸路徑122_1〜122_N 15 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閱讀背面之注意事項再填寫本頁) ^· i線· 563315
File: 7 7 3 Opi f. do c/0 0 9 A7 B7 經濟部智慧財產局員工消費合作社印製 五、發明說明（V3 ) 之延遲時間係相等。輔助訊號傳輸路徑134之延遲時間係 相等於第一〜第N資料傳輸路徑122_1〜122_N之延遲時 間。 主可變延遲單元136係連接至輔助訊號傳輸路徑 134，且僕可變延遲單元124_1〜124_N係連接至各第一〜第 N資料傳輸路徑122_J〜122_N。 資料栓鎖電路12〇透過輸入緩衝器而接收時脈訊號 CLK，與複數個資料Dl，D2，D3…DN，並提供該資料爲 內部資料。電路126_1〜126_N接著回應於所接收之時脈訊 號CLK而栓鎖資料Dl，D2，D3 — DN，並提供資料爲內 部資料。因此，較好是，時脈訊號傳輸路徑132係時脈訊 號之輸入緩衝，而第一〜第N資料傳輸路徑122_1〜122_N 是資料之輸入緩衝。 電路121所面對與要解決之問題是不同之輸出。輸 入緩衝器132之時脈輸出是N，而輸入緩衝器122_1〜122_N 之輸出是1，使得延遲時間之差異出現。因此，需要本發 明之訊號傳輸電路來等化延遲時間。 電路121之操作如下。 時脈訊號CLK是輸入至時脈訊號傳輸路徑132與輔 助訊號傳輸路徑134。時脈訊號傳輸路徑132之輸出訊號 DCLK與連接至輔助訊號傳輸路徑134之主可變延遲單元 136之輸出訊號VS，係輸入至相位偵測器138。偵測器138 輸出訊號DS至暫存器139。訊號DS代表輸入訊號VS與 DCLK間之相位差。暫存器139產生控制訊號C〇N CODE 16 本紙張尺度適用中國國家標準（CNS)A4規格（210 χ 297公釐） (請先閱讀背面之注意事項再填寫本頁) - --線- 經濟部智慧財產局員工消費合作社印製 563315
File:7730pif.doc/〇09 A7 B7 五、發明說明（γ~) 以控制主可變延遲單元136之延遲時間，與僕可變延遲單 元124_1〜124_N之延遲時間。當控制訊號C〇N_CODE是 數位碼時，主可變延遲單元136與各僕可變延遲單元 124_1〜124_N&需爲碼控制可變延遲單元。 訊號CON_CODE是持續控制，使得訊號VS與DCLK 間沒有相位差。因此，最終，輔助訊號傳輸路徑134與主 可變延遲單元136之總延遲時間變成相等於時脈訊號傳輸 路徑132之延遲時間。因此，各資料傳輸路徑與各僕可變 延遲單元之總延遲時間變成相等於時脈訊號傳輸路徑132 之延遲時間。 僕可變延遲單元124_1〜124_N之輸出訊號係輸入至 相關之資料栓鎖元件126_1〜126_N之一輸入端。時脈訊號 傳輸路徑132之輸出訊號DCLK係輸入至資料栓鎖元件 126_1〜126_N之另一輸入端。各資料栓鎖元件126_1〜126_N 藉由調整資料至輸入時脈訊號傳輸路徑132之輸出訊號 DCLK而栓鎖資料。接著，其輸出資料爲ID1，ID2，ID3，… IDN 〇 因此，輸入至各資料栓鎖元件126_1〜126_N之兩個 訊號之時脈可準確地同步化。因此，栓鎖元件之資料設定 與保持時間係改善，因而，可增加操作速度。 正反器可用於資料栓鎖元件126_1〜126_N。因此，較 好是，相位偵測器138也使用相同正反器。藉由使用相同 正反器，相位偵測器138與資料栓鎖元件126_1〜126_N之 特性差異係獲得補償。 17 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） ------------ — (請先閱讀背面之注意事項再填寫本頁) · ;線. 563315
File:7730pif.doc/009 pj _ B7 五、發明說明（1$ ) 參考第13圖’流程14〇係用以描敘根據本發明之實 施例之時間延遲補償方法。流程140之方法係如下。 在包括具不同延遲特性之第一與第二訊號傳輸路徑 之訊號傳輸電路中’輔助訊號傳輸路徑與串聯至輔助訊號 傳輸路徑之主可變延遲單元係額外加入（步驟142)。串聯 至第二訊號傳輸路徑之僕可變延遲單元係額外包括（步驟 144)。較好是，主可變延遲單元與僕可變延遲單元係具有 相同延遲特性與相同架構之延遲單元。 第一輸入訊號係輸入至第一訊號傳輸路徑與輔助訊 號傳輸路徑，且第二輸入訊號係輸入至第二訊號傳輸路徑 (步驟146)。相位差係由比較第一訊號傳輸路徑之輸出訊 號與主可變延遲單元之輸出訊號間之相位差而偵測（步驟 148)。當沒有相位差時，係產生具有固定値之控制訊號（步 驟152)。當有相位差時，係產生相關於相位差之控制訊號 (步驟150)。 主可變延遲單元之延遲時間係由控制訊號所控制（步 驟154)。僕可變延遲單元之延遲時間係控制成相同於主可 變延遲單元之延遲時間，藉由施加控制訊號至僕可變延遲 單元（步驟156)。較好是，步驟148〜156係自動重複。接 著，控制訊號係持續控制，使得第一訊號傳輸路徑之輸出 訊號與主可變延遲單元之輸出訊號間沒有相位差。因此， 第一輸入訊號之延遲時間與第二輸入訊號之延遲時間係等 化。 綜上所述，雖然本發明已以較佳實施例揭露如上， 18 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閱讀背面之注意事項再填寫本頁) •p ;線· 經濟部智慧財產局員工消費合作社印製 563315
File:7730pif.doc/0〇9 A7 _ B7 五、發明說明（丨b) 然其並非用以限定本發明，任何熟習此技藝者，在不脫離 本發明之精神和範圍內，當可作各種之更動與潤飾，因此 本發明之保護範圍當視後附之申請專利範圍所界定者爲 準。比如，傳輸路徑可爲時脈訊號傳輸路徑與資料訊號傳 輸路徑。 (請先閱讀背面之注意事項再填寫本頁) ;# --線. 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐）

Claims (1)

  1. 563315 經濟部智慧財產局員工消費合作社印製 A8 B8 File:7730pif.doc/009 §8 六、申請專利範圍 1. 一種訊號傳輸電路，包括： 一第一訊號傳輸路徑以接收一第一輸入訊號，且輸 出從該第一輸入訊號來延遲一第一延遲時間而得之一相關 第一輸出訊號； 一第二訊號傳輸路徑以接收一第二輸入訊號，且輸 出一相關第二暫時輸出訊號，其從該第二輸入訊號延遲一 第二延遲時間而得； 輔助訊號傳輸路徑以接收該第一輸入訊號，並輸出 具有相關於該第二延遲時間之一第三延遲之一第一暫時訊 號； 一控制單元，比較該第一輸入訊號與該第一暫時訊 號以產生一調整控制訊號；以及 一可控延遲單元，以接收該調整控制訊號以調整其 內部延遲時間，且接收該第二暫時訊號以輸出一第二輸出 訊號，其將該第二暫時訊號延遲該內部延遲時間而得。 2. 如申請專利範圍第1項所述之電路，其中該輔助訊號 傳輸路徑係該第二訊號傳輸路徑之複製。 3. 如申請專利範圍第1項所述之電路，其中該調整控制 訊號係使得該第一延遲時間本質上相等於該第二延遲時間 加上該內部延遲時間。 4. 如申請專利範圍第1項所述之電路，其中該可控延遲 單元係由電壓控制延遲所實施。 5. 如申請專利範圍第1項所述之電路，其中該可控延遲 單元包括： 2 0 本紙張尺度適用中國國家標準（CNS)A4規烙（210 X 297公釐) (請先閱讀背面之注意事項再填寫本頁)
    563315 A8 B8 File:7 73 0pif.doc/ 0 0 9 g|_ 六、申請專利範圍 複數個延遲分枝；以及 一多工器以回應於該調整控制訊號而選擇該延遲分 枝之一。 6. 如申請專利範圍第1項所述之電路，其中該控制單元 包括： 一主可變延遲單元，用以接收該第一暫時訊號，且 具有由該調整控制訊號所控制之一主內部延遲；以及 一控制單元，以接收該主可變延遲單元之輸出訊號 與該第一輸出訊號以產生該調整控制訊號。 7. 如申請專利範圍第6項所述之電路，其中： 該主可變延遲單元與該可控延遲單元係做成相同； 以及 該主內部延遲係受控成本質上相等於該可控延遲單 元之該內部延遲。 8. 如申請專利範圍第6項所述之電路，其中該主可變延 遲單元包括： 複數個延遲分枝；以及 一多工器，以回應於該調整控制訊號而選擇該延遲 分枝之一。 9. 如申請專利範圍第6項所述之電路，其中該控制單元 包括_· 一相位偵測器，用以偵測該第一輸出訊號與該主可 變延遲單元之該輸出訊號間之相位差，且回應於該相位差 而產生一偵測訊號。 21 本纸張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閱讀背面之注意事項再填寫本頁) 訂---------線！ 經濟部智慧財產局員工消費合作社印製 A8B8C8D8 563315 六、申請專利範圍 10. 如申請專利範圍第9項所述之電路，其中該主可變 延遲單元包括： 複數個延遲分枝；以及 一多工器，以回應於該調整控制訊號而選擇該延遲 分枝之一。 11. 如申請專利範圍第9項所述之電路，其中： 該控制單元更包括一充電單元以回應於該偵測訊號 而產生該調整控制訊號；以及 該主可變延遲單元與該可控延遲單元係由電壓控制 可變延遲單元所實施。 12. 如申請專利範圍第9項所述之電路，其中： 該控制單元更包括一暫存器以回應於該偵測訊號而 產生該調整控制訊號；以及 該主可變延遲單元與該可控延遲單元係由碼控制可 變延遲單元所實施。 13. 如申請專利範圍第1項所述之電路，其中： 該控制單元係根據該第一輸出訊號與該主可變延遲 單元之該輸出訊號間之相位差而而產生該調整控制訊號。 14. 如申請專利範圍第13項所述之電路，其中： 該調整控制訊號，根據一第一比例常數，而具有正 比於該相位差之一電位；以及 該內部相位延遲，根據一第二比例常數，而具有正 比於該調整控制訊號之電位之振幅。 15. 如申請專利範圍第14項所述之電路，其中： 22 表紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐) (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 · n n n n n a^i n · n ϋ ϋ ϋ 1 I n I ϋ n ϋ ϋ n n ·1 n n ϋ n ϋ 1 n ϋ ϋ I n m ϋ ϋ i^i ϋ I 563315 A8 B8 File:7730pif.doc/〇〇9 C8 D8 夂、申請專利範圍 該第一比例常數與該第二比例常數之乘積本質上等 於一。 16·如申請專利範圍第13項所述之電路，其中該控制單 元包括： 複數個延遲元件，各將該第一暫時訊號延遲一既定 延遲時間並輸出一延遲後輸出訊號； 相位偵測器，相關於該些延遲元件，各相位偵測器 係藉由比較該延遲元件之該輸出訊號之一個訊號之相位與 該第一訊號傳輸路徑之該相位而輸出相位比較結果；以及 一編碼器’接收從該相位偵測器所輸出之各相位比 較訊號並產生該控制碼。 17· —種半導體裝置之資料栓鎖電路，包括： 一參考訊號傳輸路徑，將一參考訊號延遲一既定第 一延遲時間，並輸出一延遲後參考訊號； 第一至第N個資料傳輸路徑，分別將第一至第N個 輸入資料延遲一既定第二延遲時間，並輸出各輸入資料之 延遲後資料； 一輔助訊號傳輸路徑，具有相等於該第一資料傳輸 路徑之延遲特性，以接收該參考訊號；· 一主可變延遲單元，串聯於該輔助訊號傳輸路徑， 且具有被一控制訊號F所控制之一延遲時間； 第一至第N個僕可變延遲單元，分別串聯於該第一 至第N個資料傳輸路徑，且具有被該控制訊號所控制之延 遲時間； 23 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閱讀背面之注意事項再填寫本頁) Αν · I I I I I I I « — — — — — — I— I - 經濟部智慧財產局員工消費合作社印製 563315 B8 C8 D8 File: 7 730pif.doc/009 六、申請專利範圍 一控制單元，接收該主可變延遲單元之一輸出訊號 與該參考訊號傳輸路徑之一輸出訊號，且回應而產生該控 制訊號；以及 第一至第N個資料栓鎖裝置，回應於該延遲後參考 訊號而分別接收該第一至第N僕可變延遲單元之輸出訊 18. 如申請專利範圍第17項所述之電路，其中該控制單 元包括： 一相位偵測器，用以偵測該參考訊號傳輸路徑之該 輸出訊號與該主可變延遲單元之該輸出訊號間之相位差， 且回應於該相位差而產生一偵測訊號。 19. 如申請專利範圍第18項所述之電路，其中： 該控制單元更包括一充電單元以回應於該偵測訊號 而產生該控制訊號；以及 該主可變延遲單元與該第一至第N個僕可變延遲單 元係由電壓控制可變延遲單元。 20·如申請專利範圍第18項所述之電路，其中： 該控制單元更包括一暫存器以回應於該偵測訊號而 產生該控制訊號；以及 該主可變延遲單元與該第一至第N個僕可變延遲單 元係數位碼控制可變延遲單元。 21·如申請專利範圍第18項所述之電路，其中： 該第一至第N個資料栓鎖裝置與該相位偵測器係正 反器。 24 本紙張尺度適用中國國家標準（CNS)A4規格（2〗0 X 297公餐） (請先閲讀背面之注意事項再填寫本頁) 訂---------線！ 經濟部智慧財產局員工消費合作社印製 563315 File:773Opif :/009 A8 B8 C8 D8 六 經濟部智慧財產局員工消費合作社印製 申請專利範圍 22. —種訊號傳輸方法，用於具有第一與第二訊號傳輸 路徑之一訊號傳輸電路中，該第一與第二訊號傳輸路徑具 有不同延遲特性，該方法包括： 額外包括一輔助訊號傳輸路徑，其具有相同於該第 二訊號傳輸路徑之延遲特性；以及串聯於該輔助訊號傳輸 路徑之一主可變延遲單元； 額外包括串聯於該第二訊號傳輸路徑之一僕可變延 遲單元； 輸入一第一輸入訊號至該第一訊號傳輸路徑與該輔 助訊號傳輸路徑，且輸入一第二輸入訊號至該第二訊號傳 輸路徑； 產生相關一相位差之一控制訊號，該相位差係藉由 比較該第一訊號傳輸路徑之一輸出訊號相位與該主可變延 遲單元之一輸出訊號相位而得； 控制該主可變延遲單元之該延遲時間，藉由施加該 控制訊號至該主可變延遲單元；以及 控制該僕可變延遲單元之該延遲時間以相同於該主 可變延遲單元之該延遲時間，係藉由施加該控制訊號至該 僕可變延遲單元。 23. 一種訊號傳輸電路，包括： 一第一訊號傳輸路徑以接收一第一輸入訊號，且輸 出從該第一輸入訊號來延遲一第一延遲時間而得之一相關 第一輸出訊號； 一第二訊號傳輸路徑以接收一第二輸入訊號，且輸 25 (請先閱讀背面之注意事項再填寫本頁)
    本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 563315 A8 B8 File:7730pif.d〇c/009 C8 D8 六、申請專利範圍 出一相關第二暫時輸出訊號，其從該第二輸入訊號延遲一 第二延遲時間而得； 一輔助訊號傳輸路徑，其爲該第二訊號傳輸路徑之 複製，以接收該第一輸入訊號，並輸出將該第一輸入訊號 延遲該第二延遲時間之一第一暫時訊號； 一控制單元，比較該第一輸入訊號與該第一暫時訊 號以產生一調整控制訊號；以及 一可控延遲單元，以接收該調整控制訊號以調整其 內部延遲時間，且接收該第二暫時訊號以輸出一第二輸出 訊號，其將該第二暫時訊號延遲該內部延遲時間而得。 24. 一種訊號傳輸電路，包括： 一第一訊號傳輸路徑以接收一第一輸入訊號，且輸 出從該第一輸入訊號來延遲一第一延遲時間而得之一相關 第一輸出訊號； 一第二訊號傳輸路徑以接收一第二輸入訊號，且輸 出一相關第二暫時輸出訊號，其從該第二輸入訊號延遲一 第二延遲時間而得； 一輔助訊號傳輸路徑，其爲該第二訊號傳輸路徑之 複製，以接收該第一輸入訊號，並輸出將該第一輸入訊號 延遲該第二延遲時間之一第一暫時訊號； 一控制單元，比較該第一輸入訊號與該第一暫時訊 號以產生一調整控制訊號；以及 一可控延遲單元，以接收該調整控制訊號以調整其 內部延遲時間，且接收該第二暫時訊號以輸出一第二輸出 26 本紙張尺度適用中國國家標準（CNS)A4規格（2】0 X 297公f y (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 - n n n I n n n 一一口，It MB BBS MM MM I n n I i — —ϋ ϋ ϋ n ϋ n I I I— n n n ϋ I n ϋ - 經濟部智慧財產局員工消費合作社印製 563315 File: 773〇pj_f .doc/009 C8 —D8 六、申請專利範圍 訊號’其將該第二暫時訊號延遲該內部延遲時間而得； 其中該第二延遲時間與該內部延遲時間之加總係控 制成本質上相等於該第一延遲時間。 25· 一種訊號傳輸電路，包括·· 一第一訊號傳輸路徑以接收一第一輸入訊號，且輸 出從該第一輸入訊號來延遲一第一延遲時間而得之一相關 第一輸出訊號； 一第二訊號傳輸路徑以接收一第二輸入訊號，且輸 出一相關第二暫時輸出訊號，其從該第二輸入訊號延遲一 第二延遲時間而得； 一輔助訊號傳輸路徑，其爲該第二訊號傳輸路徑之 複製’以接收該第一輸入訊號，並輸出將該第一輸入訊號 延遲該第二延遲時間之一第一暫時訊號； 一控制單元，包括一主可變延遲單元以接收該第一 暫時訊號與一調整控制訊號；以及一控制單元，其比較該 主可變延遲單元之輸出訊號與該第一訊號以產生該調整控 制訊號；以及 一僕可變延遲單元，以接收該調整控制訊號以調整 其內部延遲時間，且接收該第二暫時訊號以輸出一第二輸 出訊號’其將該第二暫時訊號延遲該內部延遲時間而得； 其中該第二延遲時間與該內部延遲時間之加總係控 制成本質上相等於該第一延遲時間。 26· —種訊號傳輸電路，包括·· 一時脈訊號傳輸路徑以接收一時脈輸入訊號，且輸 27 本紙張尺度適用中國g家標準（CNS)A4規格（21G χ撕公餐） (請先閱讀背面之注意事項再填寫本頁) *W > ϋ n n I t I n ϋ I ϋ n n an ϋ I ϋ ϋ I ϋ l l i I I ϋ ϋ n n I l n . n n n ϋ ϋ 經濟部智慧財產局員工消費合作社印製 563315 A8 B8 File：773Qpi£.doc/〇〇9 §8 六、申請專利範圍 出從該時脈輸入訊號來延遲一第一延遲時間而得之一相關 時脈輸出訊號； 一資料訊號傳輸路徑以接收一資料輸入訊號，且輸 出將該資料輸入訊號延遲一第二延遲時間而得之一相關資 料暫時輸出訊號； 一輔助訊號傳輸路徑，其爲該資料訊號傳輸路徑之 複製’以接收該時脈輸入訊號，並輸出將該時脈輸入訊號 延遲該第二延遲時間而得之一時脈暫時訊號； 一控制單元，比較該時脈輸出訊號與該時脈暫時訊 號以產生一調整控制訊號；以及 一可控延遲單元，以接收該調整控制訊號以調整其 內部延遲時間，且接收該資料暫時訊號以輸出一資料輸出 訊號，其將該資料暫時訊號延遲該內部延遲時間而得。 27. —種訊號傳輸電路，包括： 一時脈訊號傳輸路徑以接收一時脈輸入訊號，且輸 出將該時脈輸入訊號延遲一第一延遲時間而得之一相關時 脈輸出訊號； 一資料訊號傳輸路徑以接收一資料輸入訊號，且輸 出一相關資料暫時輸出訊號，其從該資料輸入訊號延遲一 第二延遲時間而得； 一輔助訊號傳輸路徑，其爲該資料訊號傳輸路徑之 複製，以接收該時脈輸入訊號，並輸出將該時脈輸入訊號 延遲該第二延遲時間而得之一時脈暫時訊號； 一控制單元，包括一主可變延遲單元以接收該時脈 28 本紙張尺度適用中國國家標準（CNS)A4規格（2】〇 X 297公爱） (請先閲讀背面之注意事項再填寫本頁) i n n n n II ϋ (ϋ 一50- n ·1 I n n n I ϋ n ϋ ϋ ϋ I n ϋ n ϋ I n I n I n n i I t ·1 1^1 I < 563315 A8 B8 File:7730pif.doc/009 C8 D8 六、申請專利範圍 暫時訊號與一調整控制訊號；以及一控制單元，其比較該 主可變延遲單元之輸出訊號與該時脈訊號以產生該調整控 制訊號；以及 一僕可變延遲單元，以接收該調整控制訊號以調整 其內部延遲時間，且接收該資料暫時訊號以輸出一資料輸 出訊號，其將該資料暫時訊號延遲該內部延遲時間而得。 28. 一種訊號傳輸電路，包括： • 一時脈訊號傳輸路徑以接收一時脈輸入訊號，且輸 出從該時脈輸入訊號來延遲一第一延遲時間而得之一相關 時脈輸出訊號， 一資料訊號傳輸路徑以接收一資料輸入訊號，且輸 出將該資料輸入訊號延遲一第二延遲時間而得之一相關資 料暫時輸出訊號； 一輔助訊號傳輸路徑，其爲該資料訊號傳輸路徑之 複製，以接收該時脈輸入訊號，並輸出將該時脈輸入訊號 延遲該第二延遲時間而得之一時脈暫時訊號； 一控制單元，包括一第一電壓控制可變延遲單元， 其接收該時脈暫時訊號與一調整控制訊號；一相位偵測器 以偵測該第一電壓控制可變延遲單元之該輸出訊號與該時 脈輸出訊號間之一相位差並回應於該相位差而產生一偵測 訊號；以及一充電單元，回應於該偵測訊號而產生該調整 控制訊號；以及 一第二電壓控制可變延遲單元，以接收該調整控制 訊號以調整其內部延遲時間，且接收該資料暫時訊號以輸 29 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 -- — — — — III — — — — — — — — — I— —— — — — — — — — — — — — — — —— — — — — — 563315 A8 B8 File:7730Pif.d〇c/009 §8 六、申請專利範圍 出一資料輸出訊號，其將該資料暫時訊號延遲該內部延遲 時間而得； 其中該第二延遲時間與該內部延遲時間之加總係控 制成本質上相等於該第一延遲時間。 29. 一種訊號傳輸電路，包括： 一時脈訊號傳輸路徑以接收一時脈輸入訊號，且輸 出從該時脈輸入訊號來延遲一第一延遲時間而得之一相關 時脈輸出訊號； 一資料訊號傳輸路徑以接收一資料輸入訊號，且輸 出將該資料輸入訊號延遲一第二延遲時間而得之一相關資 料暫時輸出訊號； 一輔助訊號傳輸路徑，其爲該資料訊號傳輸路徑之 複製，以接收該時脈輸入訊號，並輸出將該時脈輸入訊號 延遲該第二延遲時間而得之一時脈暫時訊號； 一控制單元，包括一第一數位碼控制可變延遲單元， 其接收該時脈暫時訊號與一數位碼訊號；一相位偵測器以 偵測該第一數位碼控制可變延遲單元之該輸出訊號與該時 脈輸出訊號間之一相位差並回應於該相位差而產生一偵測 訊號；以及一暫存器，回應於該偵測訊號而產生該數位碼 訊號；以及 一第二數位碼控制可變延遲單元，以接收該數位碼 訊號以調整其內部延遲時間，且接收該資料暫時訊號以輸 出一資料輸出訊號，其將該資料暫時訊號延遲該內部延遲 時間而得； 3 0 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐〉 (請先閱讀背面之注意事項再填寫本頁) ------丨丨訂丨—丨丨-丨I 線」 經濟部智慧財產局員工消費合作社印製 -n H «I H «I I ϋ a— n n n ϋ ·1 ϋ ϋ ϋ ϋ ϋ n n · 563315 A8 B8 File:7730pif.doc/009 C8 D8 六、申請專利範圍 其中該第二延遲時間與該內部延遲時間之加總係控 制成本質上相等於該第一延遲時間。 (請先閱讀背面之注意事項再填寫本頁) 訂---------線！ 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐）
TW090113301A 2000-06-26 2001-06-01 Signal transmission circuit for equalizing different delay characteristics, method for transferring signal, and data latch circuit of semiconductor device implementing the same TW563315B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020000035335A KR100335503B1 (ko) 2000-06-26 2000-06-26 서로 다른 지연 특성을 동일하게 하는 신호 전달 회로,신호 전달 방법 및 이를 구비하는 반도체 장치의 데이터래치 회로

Publications (1)

Publication Number Publication Date
TW563315B true TW563315B (en) 2003-11-21

Family

ID=19673917

Family Applications (1)

Application Number Title Priority Date Filing Date
TW090113301A TW563315B (en) 2000-06-26 2001-06-01 Signal transmission circuit for equalizing different delay characteristics, method for transferring signal, and data latch circuit of semiconductor device implementing the same

Country Status (6)

Country Link
US (1) US7085336B2 (zh)
JP (1) JP2002057559A (zh)
KR (1) KR100335503B1 (zh)
DE (1) DE10130732B4 (zh)
IT (1) ITMI20011235A1 (zh)
TW (1) TW563315B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI404037B (zh) * 2009-07-02 2013-08-01 Himax Tech Ltd 影像顯示器與源極驅動器、及其中信號同步方法

Families Citing this family (74)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100425446B1 (ko) 2001-04-27 2004-03-30 삼성전자주식회사 캘리브레이션 될 소정의 클럭신호를 선택하는클럭선택회로를 구비하는 반도체 메모리 장치의 입력회로및 소정의 클럭신호를 선택하는 방법
AU2003255884A1 (en) * 2002-09-13 2004-04-30 Koninklijke Philips Electronics N.V. Coding of information in integrated circuits
KR100551898B1 (ko) * 2004-07-29 2006-02-13 매그나칩 반도체 유한회사 시프트 레지스터 및 ｄ플립플롭
US7375593B2 (en) * 2005-01-19 2008-05-20 Paul William Ronald Self Circuits and methods of generating and controlling signals on an integrated circuit
US20060164141A1 (en) * 2005-01-21 2006-07-27 Self Paul W R Controlled delay line circuit with integrated transmission line reference
US7215208B2 (en) * 2005-01-19 2007-05-08 Paul William Ronald Self Fully integrated frequency generator
US20070096787A1 (en) * 2005-11-03 2007-05-03 United Memories, Inc. Method for improving the timing resolution of DLL controlled delay lines
KR100801058B1 (ko) * 2006-07-29 2008-02-04 삼성전자주식회사 스큐를 감소시키는 신호 전달 회로, 신호 전달 방법 및상기 회로를 구비하는 시스템
KR100727823B1 (ko) * 2006-11-23 2007-06-13 대륙화학공업 주식회사 성능 및 시공성이 향상된 바라스트매트
US9288089B2 (en) 2010-04-30 2016-03-15 Ecole Polytechnique Federale De Lausanne (Epfl) Orthogonal differential vector signaling
US9077386B1 (en) 2010-05-20 2015-07-07 Kandou Labs, S.A. Methods and systems for selection of unions of vector signaling codes for power and pin efficient chip-to-chip communication
US9450744B2 (en) 2010-05-20 2016-09-20 Kandou Lab, S.A. Control loop management and vector signaling code communications links
US9596109B2 (en) 2010-05-20 2017-03-14 Kandou Labs, S.A. Methods and systems for high bandwidth communications interface
US9246713B2 (en) 2010-05-20 2016-01-26 Kandou Labs, S.A. Vector signaling with reduced receiver complexity
US8593305B1 (en) 2011-07-05 2013-11-26 Kandou Labs, S.A. Efficient processing and detection of balanced codes
US9985634B2 (en) * 2010-05-20 2018-05-29 Kandou Labs, S.A. Data-driven voltage regulator
US9300503B1 (en) 2010-05-20 2016-03-29 Kandou Labs, S.A. Methods and systems for skew tolerance in and advanced detectors for vector signaling codes for chip-to-chip communication
US9251873B1 (en) 2010-05-20 2016-02-02 Kandou Labs, S.A. Methods and systems for pin-efficient memory controller interface using vector signaling codes for chip-to-chip communications
US9479369B1 (en) 2010-05-20 2016-10-25 Kandou Labs, S.A. Vector signaling codes with high pin-efficiency for chip-to-chip communication and storage
US9362962B2 (en) 2010-05-20 2016-06-07 Kandou Labs, S.A. Methods and systems for energy-efficient communications interface
US9401828B2 (en) 2010-05-20 2016-07-26 Kandou Labs, S.A. Methods and systems for low-power and pin-efficient communications with superposition signaling codes
US9106238B1 (en) 2010-12-30 2015-08-11 Kandou Labs, S.A. Sorting decoder
US9564994B2 (en) 2010-05-20 2017-02-07 Kandou Labs, S.A. Fault tolerant chip-to-chip communication with advanced voltage
US9288082B1 (en) 2010-05-20 2016-03-15 Kandou Labs, S.A. Circuits for efficient detection of vector signaling codes for chip-to-chip communication using sums of differences
US9124557B2 (en) 2010-05-20 2015-09-01 Kandou Labs, S.A. Methods and systems for chip-to-chip communication with reduced simultaneous switching noise
US9667379B2 (en) 2010-06-04 2017-05-30 Ecole Polytechnique Federale De Lausanne (Epfl) Error control coding for orthogonal differential vector signaling
JP5471964B2 (ja) * 2010-08-16 2014-04-16 富士通セミコンダクター株式会社 パルス幅制御回路及び半導体メモリ
US9275720B2 (en) 2010-12-30 2016-03-01 Kandou Labs, S.A. Differential vector storage for dynamic random access memory
JP5743063B2 (ja) * 2011-02-09 2015-07-01 ラピスセミコンダクタ株式会社 半導体集積回路、半導体チップ、及び半導体集積回路の設計手法
TWI456995B (zh) * 2011-06-07 2014-10-11 Realtek Semiconductor Corp 網路接收器及其調整方法
CN102820897B (zh) * 2011-06-09 2015-06-10 瑞昱半导体股份有限公司 网络接收器及其调整方法
US9268683B1 (en) 2012-05-14 2016-02-23 Kandou Labs, S.A. Storage method and apparatus for random access memory using codeword storage
WO2014124450A1 (en) 2013-02-11 2014-08-14 Kandou Labs, S.A. Methods and systems for high bandwidth chip-to-chip communications interface
CN105379170B (zh) 2013-04-16 2019-06-21 康杜实验室公司 高带宽通信接口方法和系统
WO2014210074A1 (en) 2013-06-25 2014-12-31 Kandou Labs SA Vector signaling with reduced receiver complexity
WO2015031520A1 (en) * 2013-08-27 2015-03-05 Kandou Labs, S.A. Data-driven voltage regulator
US9106465B2 (en) 2013-11-22 2015-08-11 Kandou Labs, S.A. Multiwire linear equalizer for vector signaling code receiver
US9806761B1 (en) 2014-01-31 2017-10-31 Kandou Labs, S.A. Methods and systems for reduction of nearest-neighbor crosstalk
US9369312B1 (en) 2014-02-02 2016-06-14 Kandou Labs, S.A. Low EMI signaling for parallel conductor interfaces
US9100232B1 (en) 2014-02-02 2015-08-04 Kandou Labs, S.A. Method for code evaluation using ISI ratio
US9363114B2 (en) 2014-02-28 2016-06-07 Kandou Labs, S.A. Clock-embedded vector signaling codes
US9509437B2 (en) 2014-05-13 2016-11-29 Kandou Labs, S.A. Vector signaling code with improved noise margin
US9148087B1 (en) 2014-05-16 2015-09-29 Kandou Labs, S.A. Symmetric is linear equalization circuit with increased gain
US9852806B2 (en) 2014-06-20 2017-12-26 Kandou Labs, S.A. System for generating a test pattern to detect and isolate stuck faults for an interface using transition coding
US9112550B1 (en) 2014-06-25 2015-08-18 Kandou Labs, SA Multilevel driver for high speed chip-to-chip communications
EP3138253A4 (en) 2014-07-10 2018-01-10 Kandou Labs S.A. Vector signaling codes with increased signal to noise characteristics
US9432082B2 (en) 2014-07-17 2016-08-30 Kandou Labs, S.A. Bus reversable orthogonal differential vector signaling codes
KR102243423B1 (ko) 2014-07-21 2021-04-22 칸도우 랩스 에스에이 다분기 데이터 전송
EP3175592B1 (en) 2014-08-01 2021-12-29 Kandou Labs S.A. Orthogonal differential vector signaling codes with embedded clock
US10996272B2 (en) 2014-08-27 2021-05-04 Teradyne, Inc. One-shot circuit
US9674014B2 (en) 2014-10-22 2017-06-06 Kandou Labs, S.A. Method and apparatus for high speed chip-to-chip communications
EP3314835B1 (en) 2015-06-26 2020-04-08 Kandou Labs S.A. High speed communications system
US9557760B1 (en) 2015-10-28 2017-01-31 Kandou Labs, S.A. Enhanced phase interpolation circuit
US9577815B1 (en) 2015-10-29 2017-02-21 Kandou Labs, S.A. Clock data alignment system for vector signaling code communications link
US10055372B2 (en) 2015-11-25 2018-08-21 Kandou Labs, S.A. Orthogonal differential vector signaling codes with embedded clock
WO2017132292A1 (en) 2016-01-25 2017-08-03 Kandou Labs, S.A. Voltage sampler driver with enhanced high-frequency gain
US10003454B2 (en) 2016-04-22 2018-06-19 Kandou Labs, S.A. Sampler with low input kickback
CN115085727A (zh) 2016-04-22 2022-09-20 康杜实验室公司 高性能锁相环
WO2017190102A1 (en) 2016-04-28 2017-11-02 Kandou Labs, S.A. Low power multilevel driver
US10153591B2 (en) 2016-04-28 2018-12-11 Kandou Labs, S.A. Skew-resistant multi-wire channel
US10333741B2 (en) 2016-04-28 2019-06-25 Kandou Labs, S.A. Vector signaling codes for densely-routed wire groups
US9906358B1 (en) 2016-08-31 2018-02-27 Kandou Labs, S.A. Lock detector for phase lock loop
US10411922B2 (en) 2016-09-16 2019-09-10 Kandou Labs, S.A. Data-driven phase detector element for phase locked loops
US10200188B2 (en) 2016-10-21 2019-02-05 Kandou Labs, S.A. Quadrature and duty cycle error correction in matrix phase lock loop
US10200218B2 (en) 2016-10-24 2019-02-05 Kandou Labs, S.A. Multi-stage sampler with increased gain
US10372665B2 (en) 2016-10-24 2019-08-06 Kandou Labs, S.A. Multiphase data receiver with distributed DFE
KR102334889B1 (ko) 2017-02-28 2021-12-07 칸도우 랩스 에스에이 멀티와이어 스큐를 측정하고 정정하기 위한 방법
US10116468B1 (en) 2017-06-28 2018-10-30 Kandou Labs, S.A. Low power chip-to-chip bidirectional communications
US10686583B2 (en) * 2017-07-04 2020-06-16 Kandou Labs, S.A. Method for measuring and correcting multi-wire skew
US10203226B1 (en) 2017-08-11 2019-02-12 Kandou Labs, S.A. Phase interpolation circuit
US10326623B1 (en) 2017-12-08 2019-06-18 Kandou Labs, S.A. Methods and systems for providing multi-stage distributed decision feedback equalization
US10554380B2 (en) 2018-01-26 2020-02-04 Kandou Labs, S.A. Dynamically weighted exclusive or gate having weighted output segments for phase detection and phase interpolation
US10243614B1 (en) 2018-01-26 2019-03-26 Kandou Labs, S.A. Method and system for calibrating multi-wire skew
CN112868207A (zh) 2018-06-11 2021-05-28 康杜实验室公司 正交差分向量信令码的时偏检测和校正

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6030898B2 (ja) * 1981-05-15 1985-07-19 テクトロニクス・インコ−ポレイテツド ロジツク・アナライザの入力装置
JPH02296410A (ja) * 1989-05-11 1990-12-07 Mitsubishi Electric Corp 遅延回路
JPH05199088A (ja) * 1991-02-25 1993-08-06 Toshiba Corp 遅延回路
US5724392A (en) * 1993-10-04 1998-03-03 Siemens Business Communication Systems, Inc. Automatic path delay compensation system
JPH07154381A (ja) * 1993-11-30 1995-06-16 Hitachi Ltd データ転送装置
JPH0818414A (ja) * 1994-04-26 1996-01-19 Hitachi Ltd 信号処理用遅延回路
WO1996029655A1 (en) * 1995-03-20 1996-09-26 Hitachi, Ltd. Device and method for transferring data
JPH0918305A (ja) * 1995-06-26 1997-01-17 Ando Electric Co Ltd 遅延回路
JP4070255B2 (ja) * 1996-08-13 2008-04-02 富士通株式会社 半導体集積回路
JP3739525B2 (ja) * 1996-12-27 2006-01-25 富士通株式会社 可変遅延回路及び半導体集積回路装置
TW401539B (en) * 1997-08-04 2000-08-11 Matsushita Electric Ind Co Ltd Delay time adjuster and adjusting method between multiple transmission lines
US6307906B1 (en) * 1997-10-07 2001-10-23 Applied Micro Circuits Corporation Clock and data recovery scheme for multi-channel data communications receivers
JP3349943B2 (ja) * 1998-03-03 2002-11-25 日本電気株式会社 半導体装置
US6240139B1 (en) * 1998-07-30 2001-05-29 International Business Machines Corporation Apparatus and method for repeating simultaneously transmitted signals on a single transmission path
JP2000322885A (ja) * 1999-05-07 2000-11-24 Fujitsu Ltd 半導体集積回路

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI404037B (zh) * 2009-07-02 2013-08-01 Himax Tech Ltd 影像顯示器與源極驅動器、及其中信號同步方法

Also Published As

Publication number Publication date
KR100335503B1 (ko) 2002-05-08
US7085336B2 (en) 2006-08-01
DE10130732A1 (de) 2002-01-10
JP2002057559A (ja) 2002-02-22
KR20020000459A (ko) 2002-01-05
US20010055344A1 (en) 2001-12-27
ITMI20011235A1 (it) 2002-12-12
DE10130732B4 (de) 2007-01-04

Similar Documents

Publication Publication Date Title
TW563315B (en) Signal transmission circuit for equalizing different delay characteristics, method for transferring signal, and data latch circuit of semiconductor device implementing the same
US10541693B2 (en) Method and apparatus for source-synchronous signaling
TW385403B (en) Clock signal generating circuit using variable delay circuit
TW397994B (en) Data masking circuit and data masking method of semiconductor memory device
US6166971A (en) Method of and apparatus for correctly transmitting signals at high speed without waveform distortion
TW408259B (en) Conversion circuit with duty cycle correction for small swing signals, and associated method
US6894933B2 (en) Buffer amplifier architecture for semiconductor memory circuits
US6580376B2 (en) Apparatus and method for decimating a digital input signal
US5486783A (en) Method and apparatus for providing clock de-skewing on an integrated circuit board
US8588281B2 (en) Transceiver having embedded clock interface and method of operating transceiver
US8125252B2 (en) Multi-phase signal generator and method
TW386189B (en) High resolution clock circuit
TWI298503B (en) Memory controller and memory system
US7535272B1 (en) Zero-delay buffer with common-mode equalizer for input and feedback differential clocks into a phase-locked loop (PLL)
CN101409102B (zh) 半导体存储器设备
TW466832B (en) Self-compensating phase detector
TWI307508B (en) Memory devices having power supply routing for delay locked loops that counteracts power noise effects
CN1271212A (zh) 利用延迟锁定环的延迟元件
EP1341181B1 (en) Semiconductor devices, circuits and methods for synchronizing the inputting and outputting data by internal clock signals derived from single feedback loop
TW293208B (zh)
US20070096787A1 (en) Method for improving the timing resolution of DLL controlled delay lines
US6983010B1 (en) High frequency equalizer using a demultiplexing technique and related semiconductor device
US20060156907A1 (en) System and method to align clock signals
TW511277B (en) Semiconductor integrated circuit
US6519218B2 (en) Receiving apparatus and method of same, recording apparatus and method of same, and data recording system

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees