TWI404037B - 影像顯示器與源極驅動器、及其中信號同步方法 - Google Patents
影像顯示器與源極驅動器、及其中信號同步方法 Download PDFInfo
- Publication number
- TWI404037B TWI404037B TW98122374A TW98122374A TWI404037B TW I404037 B TWI404037 B TW I404037B TW 98122374 A TW98122374 A TW 98122374A TW 98122374 A TW98122374 A TW 98122374A TW I404037 B TWI404037 B TW I404037B
- Authority
- TW
- Taiwan
- Prior art keywords
- clock
- signal
- data
- data stream
- latch
- Prior art date
Links
Landscapes
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Description
本發明係有關於一種信號同步技術,特別有關於影像顯示器之源極驅動器所使用的信號同步技術。
第1圖圖解一種影像顯示器,其中包括一顯示區域102、一時序控制器(timing controller)104、一掃描驅動器(scan driver)106、以及由複數個源極驅動器(source drivers)SD1
~SD6
所組成的一源極驅動電路108。
時序控制器104控制掃描驅動器106循序輸出複數個掃描信號,一列一列掃描顯示區域102內的像素。此外,時序控制器104更提供一時脈信號clk與複數條資料流(包括圖中data1
所示之複數條資料流、data2
所示之複數條資料流、…、data6
所示之複數條資料流)至源極驅動電路108。
源極驅動器SD1
接收時脈信號clk與該等資料流data1
、並根據時脈信號clk解讀該等資料流data1
以獲得複數筆資料;源極驅動器SD2
接收時脈信號clk與該等資料流data2
、並根據時脈信號clk解讀該等資料流data2
以獲得複數筆資料;…;源極驅動器SD6
接收時脈信號clk與該等資料流data6
、並根據時脈信號clk解讀該等資料流data6
以獲得複數筆資料。源極驅動器SD1
~SD6
把獲得的該些資料轉換為電壓形式,驅動顯示區域102內掃描中像素顯示影像。
然而,時序控制器104與該些源極驅動器SD1
~SD6
之間需要複雜的拉線。拉線將導致信號延遲,致使源極驅動器SD1
、…、或SD6
所接收到的時脈clk、與資料流data1
、…、或data6
不同步,導致資料判讀錯誤。顯示區域102將顯示錯誤影像。
本發明揭露一種影像顯示器,其中包括一顯示區域、一時序控制器以及具有信號同步技術的一源極驅動器。
時序控制器輸出一時脈信號、一第一資料流、以及一驗證信號。源極驅動器負責延遲該第一資料流一延遲量以產生一第二資料流,且根據該時脈信號、或該時脈信號的一反相時脈信號擷取該第二資料流以供該顯示區域顯示影像。
上述延遲量、與第二資料流之擷取時脈(時脈信號、或反相時脈信號)的驗證與最佳化由驗證信號控制。源極驅動器於驗證信號致能時驗證上述延遲量、與擷取時脈並求得最佳值,據以於驗證信號除能時設定之。
本發明更詳細揭露源極驅動器之信號同步技術。源極驅動器包括一時脈接收器、一反相器、一第一多工器、一資料接收器、一可調式延遲單元、一第一閂鎖、以及一同步控制單元。
時脈接收器接收一時脈信號。反相器耦接該時脈接收器,以產生一反相時脈信號。第一多工器耦接上述時脈接收器、與反相器,且根據一時脈反轉控制信號輸出上述時脈信號、或反相時脈信號。資料接收器接收一第一資料流。可調式延遲單元以一延遲量延遲該第一資料流,以產生一第二資料流。第一閂鎖根據該第一多工器之輸出擷取上述第二資料流。參考第一閂鎖之輸出,已成功克服信號不同步問題。
同步控制單元負責驗證、最佳化該可調式延遲單元所使用的上述延遲量、與該時脈反轉控制信號。同步控制單元接收一驗證信號、以及該第一閂鎖之輸出。驗證信號致能時,同步控制單元根據該第一閂鎖之輸出驗證該可調式延遲單元所使用之上述延遲量是否適用,據以設定該延遲量於該驗證信號除能時的值。此外,同步控制單元更於驗證信號致能時根據該第一閂鎖之輸出驗證上述時脈信號、反相時脈信號何者適合擷取該第二資料流,據以設定時脈反轉控制信號於驗證信號除能時之值。
上述信號同步技術並不限定於影像顯示領域中。上述信號同步裝置不僅可應用影像顯示器之源極驅動器內,更可應用於任何電子設備中。
本發明亦揭露一種信號同步方法,用以同步所接收的一時脈信號與一第一資料流。該信號同步方法包括:延遲該第一資料流一延遲量以產生一第二資料流;根據一擷取時脈擷取該第二資料流,以獲得該第一資料流所實際傳輸之資料,其中,該擷取時脈為該時脈信號、或該時脈信號的一反相時脈信號;於一驗證信號致能時,驗證該延遲量是否適用,據以設定該延遲量於該驗證信號除能時之值;以及,於該驗證信號致能時,更驗證上述時脈信號、反相時脈信號何者適合作為該擷取時脈,據以於該驗證信號除能時使用。
為讓本發明之上述和其他目的、特徵、和優點能更明顯易懂,下文特舉出較佳實施例,並配合所附圖式,作詳細說明如下。
第2圖圖解本案影像顯示器的一種實施方式。相較於第1圖之傳統技術,第2圖對時序控制器204與源極驅動電路208內的複數個源極驅動器SD1
’~SD6
’作了特別的設計。時序控制器204除了輸出一時脈信號clk、複數條資料流(包括複數條資料流data1
、複數條資料流data2
、…、以及複數條資料流data6
),更輸出一驗證信號de_skew。時序控制器204可以一專用線路輸出該驗證信號de_skew,亦可令該驗證信號de_skew載於傳統技術已存在之信號線中。
源極驅動器SD1
’接收驗證信號de_skew、時脈信號clk與複數條資料流data1
、源極驅動器SD2
’接收驗證信號de_skew、時脈信號clk與複數條資料流data1
、…、源極驅動器SD6
’接收驗證信號de_skew、時脈信號clk與複數條資料流data6
。在實際驅動顯示區域102前,各源極驅動器會對所接收的信號進行一信號同步操作。該些源極驅動器將於驗證信號de_skew致能時對此信號同步操作進行驗證與最佳化,據以於驗證信號de_skew除能時使用。
第3圖圖解本案源極驅動器的一種實施方式,其中僅以一源極驅動器所接收的複數個資料流之一資料流為例,圖解該資料流(標號為data,又稱第一資料流)與時脈信號clk之同步技術。第3圖所揭露之內容可應用於第2圖所有源極驅動器SD1
’~SD6
’中,同步源極驅動電路208所接收的所有信號。
參閱第3圖,源極驅動器300包括:一時脈接收器302、一反相器304、一第一多工器Mux1
、一資料接收器306、一可調式延遲單元308、一第一閂鎖Latch1
、以及一同步控制單元310。
時脈接收器302接收時脈信號clk。反相器304耦接時脈接收器302,以產生一反相時脈信號clk_inv。第一多工器Mux1
耦接時脈接收器302與反相器304,且根據一時脈反轉控制信號En輸出時脈信號clk、或反相時脈信號clk_inv。資料接收器306接收第一資料流data。可調式延遲單元308以一延遲量延遲該資料接收器306所接收到的第一資料流data,以產生第二資料流data_delay。根據第一多工器Mux1
之輸出,第一閂鎖Latch1
擷取上述第二資料流data_delay。源極驅動器300以第一閂鎖Latch1
之輸出供第2圖顯示區域102顯示影像。圖中將實際用於影像顯示之資料標示為data_drive。
此外,為了確保源極驅動器300內其他後續操作有正確的邏輯判斷,源極驅動器300更以第一多工器Mux1
之輸出作為後續使用之時脈,稱之為邏輯時脈clk_logic。由於資料data_drive之生成與第一閂鎖Latch1
所依據之時脈有關,且第一閂鎖Latch1
所依據之時脈與源極驅動器300其他後續操作皆採用一致的時脈-邏輯時脈clk_logic-故源極驅動器300內其他後續操作不會發生邏輯判斷錯誤。
至於可調式延遲單元308所使用的延遲量、與時脈反轉控制信號En之設定則由同步控制單元310決定。同步控制單元310根據驗證信號de_skew動作。驗證信號de_skew致能時,同步控制單元310根據該第一閂鎖Latch1
之輸出執行一驗證程序與一最佳化程序。該驗證程序將提供多種測試條件(不同的En設定、不同的延遲量設定)測試第3圖所示之電路。基於上述驗證程序之測試結果,該最佳化程序將找出該可調式延遲單元308之上述延遲量的最佳值、並且妥善設定時脈反轉控制信號En,以於驗證信號de_skew除能時使用。
第4A與4B圖以兩種信號不同步狀況說明第3圖中部分信號之關係;其中,隨著不同步程度之差異,已以上述驗證、最佳化程序決定時脈反轉控制信號En之致能、或除能,並已選擇好適當的延遲量。
參閱第4A圖,未有信號線延遲的第一資料流顯示為data_ideal,其中第一筆資料(1)必須根據時脈信號clk之上升緣讀取、第二筆資料(2)必須根據時脈信號clk之下降緣讀取…。然而,實際傳送到源極接收器300的第一資料流data並不與時脈信號clk同步,與理想資料流data_ideal存在一偏移402。針對偏移402,同步控制單元310根據驗證、最佳化程序之結果設定可調式延遲單元308提供一延遲量404,且致能該時脈反轉控制信號En。經過可調式延遲單元308作用後,第一資料流data經延遲量404延遲成第二資料流data_delay。此外,第一多工器Mux1
在致能的時脈反轉控制信號En操作下輸出反相時脈信號clk_inv操作第一閂鎖Latch1
擷取第二資料流data_delay。參閱第4A圖,第二資料流data_delay內第一、第二筆資料(1、2)分別由反相時脈信號clk_inv之上升緣、下降緣成功擷取。反相時脈信號clk_inv提供足夠的設定區間(setup time,如標號406)與維持區間(hold time,如標號408)擷取第二資料流data_delay,可確保資料判讀正確。
參閱第4B圖,其中,實際傳送到源極接收器300的第一資料流data與理想資料流data_ideal存在一偏移410。針對偏移410,同步控制單元310根據驗證、最佳化程序之結果設定可調式延遲單元308提供一延遲量412,且除能該時脈反轉控制信號En。經過可調式延遲單元308作用後,第一資料流data經延遲量412延遲成第二資料流data_delay。此外,由於時脈反轉控制信號En除能,第一多工器Mux1
輸出該時脈信號clk操作第一閂鎖Latch1
。第二資料流data_delay內第一、第二筆資料(1、2)分別由時脈信號clk之上升緣、下降緣成功擷取。如圖所示,時脈信號clk以足夠的設定區間(如標號414)與維持區間(如標號416)擷取第二資料流data_delay內的資料,可確保資料判讀正確。
接下來舉例說明上述驗證程序。假設可調式延遲單元308提供N種延遲量供使用者選擇,可延遲該第一資料流data零個至(N-1)個時間單位。驗證信號de_skew致能時,第一資料流data傳送2N個測試資料以提供2N次測試;對應之,第一閂鎖Latch1
之輸出呈2N個對照資料。詳細說明之,關於其中N個測試資料,同步控制單元310令時脈反轉控制信號En致能,且令該可調式延遲單元308在上述N個延遲量間切換;關於其餘N個測試資料,同步控制單元310令時脈反轉控制信號En除能,且令該可調式延遲單元308在上述N個延遲量間切換。比對上述2N個測試資料與2N個對照資料,同步控制單元310可得到2N個測試結果。上述2N測試資料可為同一樣版資料(test pattern)。
接著,進行最佳化程序。根據上述2N個測試結果,估算怎樣的延遲量、時脈反轉控制信號En設定為可行,其最佳值將在驗證信號de_skew除能時使用。
此段舉例說明上述最佳化方法。假設可調式延遲單元308提供8種延遲量(N=8)供使用者選擇,可延遲該第一資料流data零個至七個時間單位。在驗證程序進行16次(2N)測試後,最佳化程序可根據16次測試結果找出最佳的延遲量、En值設定。使用者可取三個時間單位之延遲量為一基準值n的初始值(即n=3),並且統計時脈反轉控制信號En為致能的狀態下延遲0~n(3)個時間單位的測試成功總數(稱為第一總合total1
)、時脈反轉控制信號En為致能的狀態下延遲n+1(4)~7個時間單位的測試成功總數(稱為第二總合total2
)、時脈反轉控制信號En為除能的狀態下延遲0~n(3)個時間單位的測試成功總數(稱為第三總合total3
)、時脈反轉控制信號En為除能的狀態下延遲n+1(4)~7個時間單位的測試成功總數(稱為第四總合total4
)。藉由反覆比較該等總數值total1
~total4
與調整該基準值n,可完成該最佳化程序。
第5圖以流程圖詳述該同步控制單元310於該驗證信號de_skew致能時之動作。首先執行上述驗證程序(S502),共包括2N次測試。接著,執行後續最佳化程序。步驟S504計算上述第一至第四總數(total1
~total4
)。步驟S506比較上述總數1~4(total1
~total4
)。若最大值為第一或第二總數(total1
或total2
),則致能該時脈反轉控制信號En(步驟S508),且以步驟S510比較第一、第二總數(total1
、total2
)。若第一總數(total1
)大於第二總數(total2
),則降低基準值n(步驟S512),且回到步驟S504。若第一總數(total1
)小於第二總數(total2
),則提升基準值n(步驟S514),且回到步驟S504。若第一總數(total1
)等於第二總數(total2
),則維持基準值n且結束流程。另外,若最大值為第三或第四總數(total3
或total4
),則除能該時脈反轉控制信號En(步驟S516),且以步驟S518比較第三、第四總數(total3
、total4
)。若第三總數(total3
)大於第四總數(total4
),則降低基準值n(步驟S520),且回到步驟S504。若第三總數(total3
)小於第四總數(total4
),則提升基準值n(步驟S522),且回到步驟S504。若第三總數(total3
)等於第四總數(total4
),則維持基準值n且結束流程。該流程之結束也可用時間控制(timeout)。第5圖所示之流程圖將完成時脈反轉控制信號En的設定(步驟S508或S516)。至於該可調式延遲單元308之延遲量,則在驗證信號de_skew除能時以上述基準值n設定之。
在影像顯示器之應用中,時序控制器(第2圖之204)可令驗證信號de_skew於畫面驅動的畫面準備區間(V-blanking)或列準備區間(H-blanking)中致能。第6圖圖解一畫面驅動與時間之間的關係。如圖所示,時間之行進以標號t顯示,顯示區間602對應顯示區域(第2圖之202)的驅動。首先,時間t需先經歷一段畫面準備區間V_blanking;接著,時間t反覆在列準備區間H_blanking與顯示區間602間穿梭,以在驅動每一列前先經歷一段準備時間。由於源極驅動器(如第2圖之SD1
’~SD6
’)在畫面準備區間V_blanking或列準備區間H_blanking中並不操作顯示區域(第2圖之202),故畫面準備區間V_blanking或列準備區間H_blanking很適合用來進行上述驗證、最佳化程序。
除了利用畫面準備區間V_blanking或列準備區間H_blanking於影像顯示同時一再執行上述驗證、最佳化程序(如第5圖之流程),亦可在影像顯示器開機之際就完成該驗證、最佳化程序。或者,甚至可在影像顯示器出廠之前就完成上述驗證、最佳化程序。
第7圖為本案源極驅動器的另一種實施方式。與第3圖之源極驅動器300相較,源極驅動器700改以時脈接收器302所接收之上述時脈信號clk作為邏輯時脈clk_logic,用以供源極驅動器700內其他後續電路使用。如此一來,若時脈反轉控制信號En致能,第一多工器Mux1
提供給第一閂鎖Latch1
之操作時脈將為反相時脈信號clk_inv,不同於後續電路所使用之邏輯時脈clk_logic(固定為clk)。若以第一閂鎖Latch1
之輸出最為data_drive使用,後續電路之邏輯運算會發生錯誤。為了避免源極驅動器700後續電路於時脈反轉控制信號En致能時發生邏輯判斷錯誤,第7圖特別設計一第二閂鎖Latch2
與一第二多工器Mux2
,其中,第二閂鎖Latch2
與後續電路一致由邏輯時脈clk_logic(為clk)操作,可將第一閂鎖Latch1
之輸出延遲至正確的時間點,避免源極驅動器700後續操作發生邏輯判斷錯誤。第二多工器Mux2
負責隨著時脈反轉控制信號En之致能/除能耦接第一栓鎖Latch1
之擷取結果、或第二栓鎖Latch2
之擷取結果作為資料data_drive,供後續電路使用。相較於源極驅動器300,源極驅動器700之設計亦可確保源極驅動器700其他後續操作能有正確的邏輯判斷。
本案所揭露之信號同步技術可有效限制可調式延遲單元308之尺寸。可調式延遲單元308最多僅需提供1/2時脈週期之延遲,因此尺寸無須太大。
此外,凡是相位偏移在-1/4~1/4時脈週期的資料流,都可藉上述技術解決。
此外,本案所使用之信號同步技術不限定安裝於影像顯示器之源極驅動器中,亦可應用於任何電子裝置中作為信號同步使用。
102...顯示區域
104...時序控制器
106...掃描驅動器
108...源極驅動電路
204...時序控制器
208...源極驅動電路
300...源極驅動器
302...時脈接收器
304...反相器
306...資料接收器
308...可調式延遲單元
310...同步控制單元
402、410...偏移
404、412...延遲量
406、414...設定區間
408、416...維持區間
602...顯示區間
clk...時脈信號
clk_inv...反相時脈信號
clk_logic...邏輯時脈
data...第一資料流
data_delay...第二資料流
data_drive...實際使用之資料
data1
、…、data6
...各為複數條資料流
de_skew...驗證信號
En...時脈反轉控制信號
H_blanking...列準備區間
Latch1
、Latch2
...第一、第二閂鎖
Mux1
、Mux2
...第一、第二多工器
SD1
、…、SD6
...源極驅動器
SD1
’、…、SD6
’...源極驅動器
t...時間軸
以及
V_blanking...畫面準備區間
第1圖圖解一種傳統影像顯示器;
第2圖圖解本案影像顯示器的一種實施方式;
第3圖圖解本案源極驅動器的一種實施方式;
第4A與4B圖以圖例說明第3圖中部分信號之關係;
第5圖以流程圖說明本發明一種實施方式,其中顯示
該驗證信號de_skew致能時,該同步控制單元310之動作;
第6圖圖解一畫面驅動與時間之間的關係;以及
第7圖為本案源極驅動器的另一種實施方式。
300...源極驅動器
302...時脈接收器
304...反相器
306...資料接收器
308...可調式延遲單元
310...同步控制單元
clk...時脈信號
clk_inv...反相時脈信號
clk_logic...邏輯時脈
data...第一資料流
data_delay...第二資料流
data_drive...實際使用之資料
de_skew...驗證信號
En...時脈反轉控制信號
Latch1
...第一閂鎖
Mux1
...第一多工器
Claims (20)
- 一種影像顯示器,包括:一顯示區域;一時序控制器,用以輸出一時脈信號、一第一資料流、以及一驗證信號;以及一源極驅動器,延遲該第一資料流一延遲量以產生一第二資料流,且根據該時脈信號、或該時脈信號的一反相時脈信號擷取該第二資料流以供該顯示區域顯示影像;其中,該源極驅動器更於該驗證信號致能時驗證該延遲量是否適用,據以設定該延遲量於該驗證信號除能時之值;其中,該源極驅動器更於該驗證信號致能時驗證上述時脈信號、反相時脈信號何者適合擷取該第二資料流,據以於該驗證信號除能時使用。
- 如申請專利範圍第1項所述之影像顯示器,其中該源極驅動器更包括:一時脈接收器,用以接收該時脈信號;一反相器,耦接該時脈接收器,以產生上述反相時脈信號;一第一多工器,耦接上述時脈接收器與反相器,且根據一時脈反轉控制信號輸出上述時脈信號、或反相時脈信號;一資料接收器,用以接收該第一資料流;一可調式延遲單元,以上述延遲量延遲該資料接收器所接收到的上述第一資料流,以產生上述第二資料流;一第一閂鎖,根據該第一多工器之輸出擷取上述第二資料流;以及一同步控制單元,接收上述驗證信號、與該第一閂鎖之輸出,其中,該同步控制單元於該驗證信號致能時根據該第一閂鎖之輸出驗證該可調式延遲單元所使用之上述延遲量是否適用,據以設定該延遲量於該驗證信號除能時之值,其中,該同步控制單元更於該驗證信號致能時根據該第一閂鎖之輸出驗證上述時脈信號、反相時脈信號何者適合擷取該第二資料流,據以該驗證信號除能時使用。
- 如申請專利範圍第2項所述之影像顯示器,其中該源極驅動器以該第一閂鎖之輸出驅動該顯示區域顯示影像,且將該第一多工器之輸出作為一邏輯時脈使用。
- 如申請專利範圍第2項所述之影像顯示器,其中該源極驅動器更包括:一第二閂鎖,接收該第一閂鎖之輸出且根據該時脈接收器所接收之上述時脈信號動作;以及一第二多工器,根據上述時脈反轉控制信號輸出上述第一、或第二閂鎖之輸出。
- 如申請專利範圍第4項所述之影像顯示器,其中該源極驅動器以該第二多工器之輸出驅動該顯示區域顯示影像,且將該時脈接收器所接收之上述時脈信號作為一邏輯時脈使用。
- 如申請專利範圍第2項所述之影像顯示器,其中該時序控制器令該驗證信號於一畫面準備區間、或一列準備區間內致能。
- 如申請專利範圍第2項所述之影像顯示器,其中該時序控制器在致能該驗證信號的同時更以該第一資料流傳送複數筆測試資料,使該第一閂鎖之輸出呈對應的複數筆對照資料。
- 如申請專利範圍第7項所述之影像顯示器,其中該同步控制單元更於該驗證信號致能時變動上述延遲量、與時脈反轉控制信號以測試該等測試資料,並且比較該等對照資料與該等測試資料以判斷出上述延遲量、與時脈反轉控制信號的最佳值,據以設定上述延遲量、與時脈反轉控制信號於該驗證信號除能時之值。
- 如申請專利範圍第7項所述之影像顯示器,其中上述複數筆測試資料為同一樣版資料。
- 一種源極驅動器,包括:一時脈接收器,用以接收一時脈信號;一反相器,耦接該時脈接收器,以產生一反相時脈信號;一第一多工器,耦接上述時脈接收器與反相器,且根據一時脈反轉控制信號輸出上述時脈信號、或反相時脈信號;一資料接收器,用以接收一第一資料流;一可調式延遲單元,以一延遲量延遲該資料接收器所接收到的上述第一資料流,以產生一第二資料流;一第一閂鎖,根據該第一多工器之輸出擷取上述第二資料流;以及一同步控制單元,接收一驗證信號、以及該第一閂鎖之輸出,其中,該同步控制單元於該驗證信號致能時根據該第一閂鎖之輸出驗證該可調式延遲單元所使用之上述延遲量是否適用,據以設定該延遲量於該驗證信號除能時之值,其中,該同步控制單元更於該驗證信號致能時根據該第一閂鎖之輸出驗證上述時脈信號、反相時脈信號何者適合擷取該第二資料流,據以於該驗證信號除能時使用。
- 如申請專利範圍第10項所述之源極驅動器,以該第一閂鎖之輸出驅動一顯示區域顯示影像,且將該第一多工器之輸出作為一邏輯時脈使用。
- 如申請專利範圍第10項所述之源極驅動器,更包括:一第二閂鎖,接收該第一閂鎖之輸出且根據該時脈接收器所接收之上述時脈信號動作,一第二多工器,根據上述時脈反轉控制信號輸出上述第一、或第二閂鎖之輸出。
- 如申請專利範圍第12項所述之源極驅動器,其中該源極驅動器以該第二多工器之輸出驅動一顯示區域顯示影像,且將該時脈接收器所接收之上述時脈信號作為一邏輯時脈使用。
- 如申請專利範圍第10項所述之源極驅動器,其中該驗證信號致能時該第一資料流傳送複數筆測試資料,使該第一閂鎖之輸出呈對應的複數筆對照資料。
- 如申請專利範圍第14項所述之源極驅動器,其中該同步控制單元更於該驗證信號致能時變動上述延遲量、與時脈反轉控制信號以測試該等測試資料,並且比較該等對照資料與該等測試資料以判斷上述延遲量、與時脈反轉控制信號的最佳值,據以設定上述延遲量、與時脈反轉控制信號於該驗證信號除能時之值。
- 如申請專利範圍第14項所述之源極驅動器,其中上述複數筆測試資料為同一樣版資料。
- 一種信號同步方法,用以同步所接收的一時脈信號與一第一資料流,該信號同步方法包括:延遲該第一資料流一延遲量以產生一第二資料流;根據一擷取時脈擷取該第二資料流,以獲得該第一資料流所實際傳輸之資料,其中,該擷取時脈為該時脈信號、或該時脈信號的一反相時脈信號;於一驗證信號致能時,驗證該延遲量是否適用,據以設定該延遲量於該驗證信號除能時之值;以及於該驗證信號致能時,更驗證上述時脈信號、反相時脈信號何者適合作為該擷取時脈,據以於該驗證信號除能時使用。
- 如申請專利範圍第17項所述之方法,更包括:於該驗證信號致能時令該第一資料流傳送複數筆測試資料,以令上述擷取第二資料流之步驟擷取到複數筆對照資料。
- 如申請專利範圍第18項所述之方法,更包括:於該驗證信號致能時變動上述延遲量、與擷取時脈之設定以測試該等測試資料,並且比較該等對照資料與該等測試資料以判斷出上述延遲量、與擷取時脈的最佳設定,據以於該驗證信號除能時使用。
- 如申請專利範圍第19項所述之方法,其中上述複數筆測試資料為同一樣版資料。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW98122374A TWI404037B (zh) | 2009-07-02 | 2009-07-02 | 影像顯示器與源極驅動器、及其中信號同步方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW98122374A TWI404037B (zh) | 2009-07-02 | 2009-07-02 | 影像顯示器與源極驅動器、及其中信號同步方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
TW201102993A TW201102993A (en) | 2011-01-16 |
TWI404037B true TWI404037B (zh) | 2013-08-01 |
Family
ID=44837705
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW98122374A TWI404037B (zh) | 2009-07-02 | 2009-07-02 | 影像顯示器與源極驅動器、及其中信號同步方法 |
Country Status (1)
Country | Link |
---|---|
TW (1) | TWI404037B (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI469118B (zh) * | 2012-07-16 | 2015-01-11 | Raydium Semiconductor Corp | 顯示裝置及其源極驅動器 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20020171659A1 (en) * | 2000-09-20 | 2002-11-21 | Kosuke Kubota | Video device and video display method |
TW563315B (en) * | 2000-06-26 | 2003-11-21 | Samsung Electronics Co Ltd | Signal transmission circuit for equalizing different delay characteristics, method for transferring signal, and data latch circuit of semiconductor device implementing the same |
TW200537418A (en) * | 2004-02-19 | 2005-11-16 | Sharp Kk | Liquid crystal display device |
TW200731204A (en) * | 2006-02-03 | 2007-08-16 | Toppoly Optoelectronics Corp | Method for transmitting a video signal and operation clock signal for a display panel |
TW200735011A (en) * | 2006-03-10 | 2007-09-16 | Novatek Microelectronics Corp | Display system capable of automatic de-skewing and method of driving the same |
TW200910311A (en) * | 2007-04-13 | 2009-03-01 | Sharp Kk | Display driving device and display device |
-
2009
- 2009-07-02 TW TW98122374A patent/TWI404037B/zh not_active IP Right Cessation
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW563315B (en) * | 2000-06-26 | 2003-11-21 | Samsung Electronics Co Ltd | Signal transmission circuit for equalizing different delay characteristics, method for transferring signal, and data latch circuit of semiconductor device implementing the same |
US20020171659A1 (en) * | 2000-09-20 | 2002-11-21 | Kosuke Kubota | Video device and video display method |
TW200537418A (en) * | 2004-02-19 | 2005-11-16 | Sharp Kk | Liquid crystal display device |
TW200731204A (en) * | 2006-02-03 | 2007-08-16 | Toppoly Optoelectronics Corp | Method for transmitting a video signal and operation clock signal for a display panel |
TW200735011A (en) * | 2006-03-10 | 2007-09-16 | Novatek Microelectronics Corp | Display system capable of automatic de-skewing and method of driving the same |
TW200910311A (en) * | 2007-04-13 | 2009-03-01 | Sharp Kk | Display driving device and display device |
Also Published As
Publication number | Publication date |
---|---|
TW201102993A (en) | 2011-01-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101319088B1 (ko) | 평판 패널용 화상 모드 제어기 및 그를 포함한 평판 표시장치 | |
JP6363353B2 (ja) | 表示デバイスのドライバ | |
JP5670622B2 (ja) | 送信装置、受信装置、送受信システムおよび画像表示システム | |
TWI362867B (en) | Parameter scanning for signal over-sampling | |
US7831855B2 (en) | System and method for generating a reset signal for synchronization of a signal | |
US10410595B2 (en) | Display driver | |
CN101105727B (zh) | 多影像讯号共存系统以及使用该系统的方法和键盘-屏幕-鼠标切换系统 | |
JP2007241230A (ja) | スキューを自動的に調整できる表示システム及び関連駆動方法 | |
TW201137821A (en) | Display with CLK phase or data phase auto-adjusting mechanism and method of driving the same | |
KR102025026B1 (ko) | Lvds 영상신호를 dp 영상신호로 변환하기 위한 방법 및 시스템 | |
JP2007041258A (ja) | 画像表示装置およびタイミングコントローラ | |
TWI433090B (zh) | 顯示驅動器的處理影像資料傳輸的方法及顯示系統 | |
TW200303505A (en) | Liquid crystal display having data driver and gate driver | |
TW201616482A (zh) | 顯示器驅動裝置、源極驅動器及偏移調整方法 | |
TWI410949B (zh) | 資料驅動器與用以決定資料驅動器之最佳偏移之方法 | |
TWI404037B (zh) | 影像顯示器與源極驅動器、及其中信號同步方法 | |
US10593288B2 (en) | Apparatus of transmitting and receiving signal, source driver of receiving status information signal, and display device having the source driver | |
TW201303838A (zh) | 源極驅動器陣列與其驅動方法、時序控制器與時序控制方法、以及液晶驅動裝置 | |
JP2016021629A (ja) | Cdr回路及び半導体装置 | |
TWI411990B (zh) | 影像顯示器與所使用之信號同步裝置、方法 | |
JP4584725B2 (ja) | 映像処理装置 | |
JP2006311274A (ja) | 水平レジスタ転送パルス生成回路及び撮像装置 | |
TWI446330B (zh) | 源極驅動晶片與信號同步方法 | |
JP2014147052A (ja) | 映像処理システム、映像処理装置及び方法、プログラム | |
TW201430798A (zh) | 源極驅動器與顯示裝置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
MM4A | Annulment or lapse of patent due to non-payment of fees |