TW561269B - Weighted random pattern test using pre-stored weights - Google Patents

Description

561269 A7

561269 A7

’將輸 或接收 出。其 產生器 、給積體 一掃描 出至積 知"描元 入狀態 般方式 時，掃 路。 W &的掃描元件 來自於另轉合的掃描元件或耦 中-個儲存裝置構成掃描鏈末端 接收-掃描輪入，這個掃描輸入 電路H料裝置構成掃描 輸出以提供至輪出捕獲電路，這 體電路的輸出接針。一旦適當的 件，則會啟動組合式邏輯組塊活 傳輸至組合式邏輯組塊，而組合 響應測試資料。當掃描元件切換 描元件捕獲結果，並且掃描鏈將 組塊， 塊的輸 試輸入 針提供 且提供 可能輸 移位至 是將輸 合的邏輯組 ’並且從測 可從輸入接 鏈末端，並 個掃描輸出 測試輸入已 動，其方式 式邏輯組塊會以一 至掃描鏈移位模式 結果轉送至捕獲電 先前技蟄測試法採用_種隨意模式測試輸人產生器，以 為測試中積體電路的每個掃描鏈（接著可選擇每個組合式邏 輯組塊）產生一邏輯1邏輯0位元的決定論測試模式，皇中 邏輯值β邏輯值0的機率很可能相等。另外，先前技藝測 試法採用-種隨意模式測試輸入產生器，以產生具有不同 於0.5之邏輯值1機率的隨意位元。 以生產線為基礎’難得會實際徹底測試積體電路的每個 π件。而是，按慣例測試電路到給定的精確度等級。高階 精確度通常需要適用於每個掃描鏈的複數個輸入測試設備 。測試設備包括多樣化決定論輸入加權。因此，大量的電 路元件需要大量資料，並且必須即時傳遞之測試令積體電 路以縮短測試時間至最低限度，其中無法接受不必要的測. -5- 本纸張尺度適用中S S家標準(CNS) Α4規格(210X297公I) '~ --------~ 561269 五 發明説明（ 試長度。另外，這個大量 „ 9 巧即3守貧料需要昂貴的測試設備。 喊疋為了達成極高的錯一— 隹曰士 决涵盍乾圍，必須將大量加權 市p 提供給晶圓上加權犍立 罹μ思模式產生哭。 ΜΛΛΛΛ3^ 口 本發明將藉由附圖顯干的-> ® ”，，貞丨、的不範性具體實施例來進行解說 ’但不是限制本發明。整 知附圖中完全一樣的數字標示相 同的元件。 圖1顯示本發明具體實施例之積體電路的圖式。 圖2顯示本發明具體實施例之加權產生器的圖式。 圖3顯示本發明具體實施例之加權操取器和散發器的圖 式。 。圖4顯示根據本發明具體實施例之用以將單一組控制信 號之加權測試資料位元流提供給掃描鏈之方法的流程圖。 說明書的順序不應視為暗示這些操作一定要依賴該順序。 發明詳細說昍 在前述的說明中已描述本發明的各種觀點及詳細。但是 :熟知技藝人士應明白，可只使用本發明部份觀點或所$ 觀點來貫施本發明。基於解說的目的，提出特定數字、材 料和组態配置以充分認識本發明。但是，熟知技藝人士應 明白，可實施本發明而不需要配合特定觀點和細節。在: 他情況下，為了不會混淆本發明，將省略或簡化已熟知^ 功能’包括裝置及方法步驟。 將按？、?、依序執行的多重分開步驟來進行說明各種彳二作 以此方式將會更容易瞭解本發明。但是，說明的順序 各 、不應 本紙張尺度適用中國國家標準(CNS) Α4規格(210 X 297公釐） ^61269 五、發明説明（4 視為這些操作必須以呈現的順序來執 該順序。會明確提及任何必要的順序… 賴 明白任何必要的順序。另外，會重複使用「在一❹ 施例中」及/或「一項具體實施 、豆貝 ^ 辭。但是，這些措辭 不一疋代表相同的具體實施例， 一 施例。 …、了％疋相同的具體實 清參考圖1，圖中顯示的測試中 j 4〒積體電路包括至少一掃 描鏈104，如掃描鏈1〇4^至1〇4所干 所不知描鏈駐存在晶圓102 上。掃描鏈104均包括測試中積體雷 一 、T W骽冤路的建構掃描元件（圖 中未顯示），每個建構掃描元件均轉合至測試中積體電路的 至少-建構組合式元件電路（圖中未顯示）。每個掃描鍵的 輸出端均是搞合至晶圓上(on_die)或非晶圓上(。ff_die)輸出捕 獲電路(如圖所示之多輸入簽名暫存器(mum_input __ register ’· MISR) 108)，用以在透過掃描鏈1〇4i(其中「丨」表示 任何實施的掃描鏈）傳輸之後捕獲每個組合式元件電路的輸 出。MISR 108比較捕獲的輸出位元與預測輸出位元，以決 定測試中電路的有效性。一般而言，壓縮資料會比較預測 輸出，並且照慣例稱為簽名。如果電路識別的簽名不同於 滞錯决電路版本的簽名，則表示偵測到錯誤。 每個掃描鏈的資料輸入係由本發明的加權產生器（WG)電 路U2 (如圖所示的加權產生器1 i2a至112η)提供，如圖所示 ’其中WG 112a提供輸入至掃描鏈l〇4a、WG 112b提供輸入 至掃描鏈112b、WG 112c提供輸入至掃描鏈112c以及WG 112η 提供輸入至掃描鏈104η。現在參考圖2來具體說明加權產生 本紙張尺度適用中國國家標準(CNS) Α4規格(210X 297公釐) 裝 訂 五、發明説明（5 ) 态112之具體實施例的設計。最好每個加權產生器112均是 晶圓上元件。每個加權產生器丨12i(其中r丨」表示任何實 方也的加權產生器）均將一決疋的偽隨意加權輸入提供給其柄 合的掃描鏈104i，本文中的「加權」表示在輸入至掃描鏈 l〇4i之每個位元中獲得壹位元值的機率。 每個加權產生器112i均接收來自於傳統偽隨意模式產生 器 120 (pseudo-random pattern generator ; PRPG)之「k」個分開 數位信號輸入116i形式的偽隨意信號輸入（其中「丨」表示 輸入至任何加權產生器112i的「k」個信號輸入，並且其中 每個信號輸入均包括至少一分開的信號線）。它特別考慮到 可區別每個加權產生器112i的數位信號數量，以及任一信 號輸入的高值與低值（或壹與零）的統計分佈。每個加權產 生器112i還額外接收來自於一電路（本發明人稱之為加權擷 取器和散發器（Weight Retriever and Distributor ; WRD)電路 128) 之構成一資料欄位的信號，本發明人將這個信號稱為「隨 意加權決定」信號輸入124i((其中「丨」表示輸入至加權產 生器「i」的實施隨意加權決定信號輸入，並且其中每個信 號輸入均包括至少一分開的信號線）。本說明書的下文中會 使用術語「隨意加權決定信號」及「加權擷取器和散發器 」。隨意加權決定信號輸入124i的信號值用來決定要供應 至掃描鏈112i之偽隨機加權掃描輸入位元，並且會據此參 考圖2和3說明產生隨意加權決定信號輸入包括導出輸入掃 描鏈104的加權。參考圖2說明的加權產生器112i具體實施 例發表加權決定信號如何決定所供應的加權掃描輸入位元 -8- 本紙張尺度逍用中國國家標準(CNS) A4規格(210X 297公釐） 561269 A7 B7

五、發明説明（ 。每個加權產生器112丨電路輪出-偽隨意加權位元信號 148ι(其中「〖」表不任何實施的偽隨意加權位元信號，此 處標示為a至n)，這是隨意加權決定信號12#決定之任何位 元的加權。加權位元信號被移位至最左邊的掃描鏈_正 反器，用以向下傳送至掃描鏈1〇4i，最後載人至組合式元 件電路。 資料下載電路168將儲存於記憶體136中的每個加權決定 信號U4資料欄位下載至適當的加權產生器電路u2i，並且 加權產生器電路1121將對應的測試資料位元同步提供給測 試資料位元流148i。在一項具體實施例中，資料下載電路 168包括一控制電路（如圖所示的分開單元丨28、〖η、1扣）， 用以將來自於記憶體136之資料集的每個資料襴位讀取至緩 衝器電路156，並且緩衝器電路丨56將來自於資料下載電路 168之資料集的每個資料襴位輸入至加權產生器電路η。， 而且加權產生器電路丨12i將對應的測試資料位元同步提供 給測試資料位元流148i。在較佳具體實施例中，資料下載 電路168包括分開的單元，如圖i和3所示的「加權擷取器 和散發器」電路128、 「加權隨意模式測試控制器」 (Weighted Random Pattern Test Controller ; WRPTC)電路 140以及 「記憶體映射單元」電路132。如熟知技藝人士所知，其他 特定的控制電路將隨意加權決定信號丨24從記憶體136提供 、七加權產生态1 12 i，並且均明具納入本發明中。例如，本 發明人偏好用最後狀態（finite siate)電路來實施電路，但是 替代電路包括已程式規劃的電腦。資料下載電路較佳具體 -9- 本纸張尺度適用+國國家標準(CNS)厶视格(21〇 χ 297公董) --------- 561269 A7 ____B7 五、發明説明（7 ) 實施例是位於與測試中積體電路相同晶圓上的電路。 下文中參考圖3來具體說明加權擷取器和散發器128的具 體實施例。加權擷取器和散發器電路128依據來自於本發明 人稱為「加權隨意模式測試控制器」電路M〇之電路的輸入 ’透過本發明人稱為「記憶體映射單元」電路132的控制器 電路接收來自於記憶體136的輸人。因此，當下文中參考圖 1和J谠明加權擷取器和散發器時，應說明記憶體丨36、記 憶體映射單元電路132及加權隨意模式測試控制器電路14〇 。本說明書的下文中會分別使用使用術語「記憶體映射單元 」及「加權隨意模式測試控制器」來描述電路132和14〇。 現在請參考圖2，加權產生器112i控制輸入至掃描鏈1〇心 之加權輸入信號的特定加權。在一項具體實施例中，加權 產生器112包括傳統隨意信號輸入ία，如圖所示之加權產 生窃112i的四條並聯線路1 i6ia至1 i6]id。信號1 i6ia至1 μη均 傳輸具有相等壹與零機率的偽隨意二進位信號。這些信號 構成邏輯電路的輸入以產生信號的邏輯組合。具體而言， 這四個信號輸入116ia至116id會產生15個不同的隨意加權信 號144 ’其中一個壹位元機率的範圍是從1/16至15/16。如圖 所示的隨意加權信號144a代表1/16機率、隨意加權信號144b 代表2/16機率、隨意加權信號144c代表4/16機率、隨意加權 k號144d代表10/16機率、隨意加權信號i44e代表8/16機率以 及隨意加權信號144f代表15/16機率。在有「n」個傳統隨意 加權信號輸入並且每個隨意加權信號輸入均具有一個壹與 一個零相等機率的最普遍情況下，會產生2η-1個不同的隨 -10- 本紙張尺度適用中國國家標準(CNS) Α4規格(210 X 297公釐) 561269 A7 __________B7 五、發明説明（8 ) 意加權信號，其機率的範圍係從1/2n至(2n-1)/2n。不同的隨 意加權信號均耦合至由隨意加權決定信號124i控制之開關（ 多工器）152的輸入端。開關ι52依據隨意加權決定信號124i 值從_合的不同隨意加權信號中選擇不同的隨意加權信號 。在較佳具體實施例中，隨意加權決定信號輸入124i提供 一 η位元資料攔位，以從個分開的隨意加權信號ι44切換 一想要的加權，其中最好將輸入組態成η條分開的線路， 每條線路均具有一位元。隨意加權決定信號124i以位元為 基礎來控制隨意加權位元信號148i的内容。隨意加權決定 信號係從記憶體136輸入至加權擷取器和散發器電路128。 隨意加權位元信號丨48i之隨意加權位元的每個隨意加權決 疋h號124i均可利用記憶體136中的儲存值明確決定。 現在請參考圖3，加權擷取器和散發器電路128以與隨意 加權位元信號148i速度同步的方式將加權決定信號124i提供 至每個加權產生器電路（112i)開關152。加權擷取器和散發 器電路128從記憶體136(請參考圖1 )擷取加權決定信號資料 ’並且將該資料下載至加權緩衝器電路156。加權緩衝器電 路156提供所下載記憶體資料的任何必要暫存區，以確保會 準時將切換隨意加權位元信號148丨的每個多位元向量傳遞 至每個加權產生器112i。加權緩衝器電路156使加權產生器 U2i的資料要求與記憶體136供應的資料量和格式一致。例 如，雖然建構加權緩衝信號124i之資料欄位的大小不同於 第一系列位元，但是可在第一組時間將該第一系列位元從 記憶體136下載至加權緩衝器電路156，並且在相當於產生

561269 A7 B7 加權位元信號148位元之不同組時間將該第一系列位元下載 至加權產生器，並且以此方式與用以將對應測試資料提供 給測試資料位元串148的加權產生器丨12i電路同步。如熟知 技藝人士所知，加權緩衝器電路156、記憶體136與加權擷 取器和散發器（Weight Retriever and Distributor ; WRD)控制電 路164的設計相互關連。在較佳具體實施例中，加權擷取器 和散發器電路128將時序信號提供給資料下载電路168和加 權產生器電路Π2的其餘部件，以提供加權緩衝器電路1 、記憶體132與加權產生器電路112丨之間的同步控制信號。 在另一項具體實施例中’資料下載電路168讀取已存在的時 脈（如加權產生器電路丨Hi時脈）以控制資料下載電路168與 加權產生器電路112i之其餘部件的介面）。 、 本發明的較佳具體實施例包括一屬於晶圓上記憶體的記 憶體單元136,記憶體最好已是不包含内建自行測試功能L 測試中積體電路的-部份，1且最好是積體電路的快取記 憶體。在另一項具體實施例中，記憶體136是一種晶圓上專 屬内建自行測試記憶體，而在另一項具體實施例中，記憶 體136是一種晶圓外記憶體單元。 〜 在一項具體實施例中，記憶體136儲存用以針對給定掃描 鏈l〇4i、針對每個掃描鏈104丨、至少一不同組之加權決定= 號輸入12 4的每個輸入所需的每個單一位元決定加權位元^ 號M8i之單-位元所需的每個多位向量，#中每個分開的 集合均包㈣以針對每個位元具有高值與低值之不同機率 的掃描鏈104來決定測試資料位元串148的資料，並且下文 -12- 561269 A7 B7 五、發明説明（10 中稱之為資料集。 例如，在一項具體實施例中’記憶體136儲存多組不同加 權決定信號資料攔位，其令每組加權決定信號均是是加權 決定信號資料欄位的集合，用以決定測試中電路中每個掃 描單元的加權掃描輸入位元。如果測試中電路包含,,⑺，，個 掃描鏈，並且每個掃描鏈包含"P ”個掃描單元（其中不要求 每個掃描鏈包括相同數量的單元），則有m*p個不同單元， 並且單一組加權決定信號可包含m*p加權決定向量。爪*口加 權決定向量係從記憶體136擷取（並且接著從資料不載電路 168擷取），以產生供應至掃描鏈l〇4i的平行模式。在本發明 電路的應用中’這個程序被重複多次，每次均抬員取相同的 m*p加權決定信號，以產生具有可能不同位值但相同機率 的不同平行模式。每個分開組的加權決定信號產生具有不 同機率的隨意位元信號148。 在分析測試中電路之後，儲存的多位元向量依據輸入信 號的期望加權，將決定論加權提供給測試中電路的組合電 路疋件。雖然本較佳具體實施例需要大量資料以驅動給定 測試中電路之開關152的每個開關，但是典型的測試中vLSI 電路記憶體容量具有可容納非常大量測試資料的儲存容量。 記憶體映射電路132為記憶體136提供傳統記憶體控制， 用以執行讀取及寫入記憶體136。在傳統DRAM裝置中，記 憶體映射電路通常被稱為記憶體控制器，而在傳統快取裝 置中’記憶體映射電路通常被稱為匯流排介面單元或記憶 體介面單元。在加權擷取器和散發器控制器電路164控制之 -13- 本紙張尺度itifl中國國家標準(CNS) A4規格(21〇 X 297公董) 561269 A7 B7 五、發明説明（11 ) 下，圮憶體映射單元電路從加權擷取器和散發器控制器電 路164提供的位址，將加權資料從記憶體136下載至加權缓 衝器電路156。 加權擷取器和散發器控制器電路丨64將控制信號提供給記 憶體映射單元，並且經由快取位址緩衝器16〇將用以下載資 料襴位之記憶體13 6中之儲存資料欄位的位址提供給加權緩 衝克電路1 56，以響應來自於本發明人稱之為隨意模式測試 控制器140之電路的擷取加權命令及加權集號碼，隨意模式 測試控制器140最好也是晶圓上電路。 現在請參考圖4，圖中顯示用以產生資料集之加權隨意 測試位元信號（148i)之方法的具體實施例，該方法包括步驟 21〇，用以在記憶體單元（136)中儲存包括每個控制信號丨24 的炱料集，用以決定要輸入至測試中積體電路之掃描鏈 (1〇41)之位元流（1481)的位元加權。不同組的控制信號124均 具有對應的不同資料集。於步驟22〇,與用以提供位元流之 對應位元的加權產生單元同步，將包含控制信號的資=欄 位從記憶體下載至加權產生單元⑴2〇。在一項具體實施例 中，下載步驟包括以在第一組時間第一位元數量的速度從 記憶體讀取資料集的一部份，將讀取部份儲存至緩衝電路 中，以及在第二組時間從緩衝電路下載資料襴位，其中該 第二組時間與資料位元流速度同#，以致位元流的位元加 榣取決於對應的資料欄位。這個處理程序的細節已參考圖 1至j解說。記憶體最好係位於積體電路上，並且已存在於 除了當作f/料集儲存裝置之外的積體電路±，如^電= -14- 561269 A7 ------- ---B7 五、發明説明（12 ) 單元。 — 於步驟2 3 0，加權姦/+· σσ - ★ %產生早疋將加權隨意測試位元 給掃描鏈1掃描鏈係位於積體電路晶圓⑽)上。^元流 的位元加權取决於屬於資料集一部份之對應的資料欄位， 並且其中該資料襴位被下載至加權產生單元。這個處理程 序勺、田：已’考圖1至3解說。請注意，在-項具體實施例 中’加榷產生皁元包括一開_，其具有複數個不同加權輸 入：元：以及一由實質上對應資料欄位所組成的控制信號 。月左思’在-項具體實施例中，加權產生單元係、位於積 體電路晶圓上。於步驟24〇，針對位元流的新位元與該位元 的特定控制信號，會重複步驟22〇和步驟23〇。 雖然附圖中已描述及呈現特定具體實施例，但是應明白 k二具體貝^例僅僅是解說本發明，而不是限制本發明 :本發明不限定於所呈現及描述的特定建構及排列，並且 熟知技藝人士應明白與本發明有關的替代具體實施例，而 不會脫離申清專利範圍的範疇。纟發明的範疇係由隨附的 申凊專利範圍定義，而不是由前面的說明書定義。 -15- 本紙張尺度適用中國國家標準(CNS) A4規格(210X 297公釐)

Claims (1)

1. 申請專利範圍 一種用於加權測試之電路，包括： 一晶圓上加權產生器電路，用以為一晶圓上掃插鏈提 f至少一加權測試資料位元流，其中該等資料位元流之 每個貝料位兀流的一測試資料位元加權取決於一資料集 之一下載至該加權產生器電路的對應資料攔位； 一記憶體，用以儲存該資料集；以及 )-資料下載電路，用以將該資料集的每個資料搁位從 該：憶體下載至該加權產生器電路，其同步於該加權產 生器電路將該對應測試資料位元提供給每個該測試資料 2·如申請專利範圍第1項之電路，其中該加權產生器電路 包括-開關以產生每個加權測試資料位元，該開關具有 -複數個不同加權位元流的輸入以及一對應資料欄：的 控制信號。 其中該記憶體是一晶圓 如申請專利範圍第i項之電路 上記憶體。 4·如申請專利範圍第W之電路，其中該資料 一晶圓上電路。 5 ·如申請專利範圍第1項之電路，其中·· - 該記憶體進一步德在5 ^ ^ 乂储存至少一其他資料集；以及 該資料下載電路係用來下藝 + Γ戰政等貝枓集之每個資料集 的每個資料攔位，i因牛 八门^於該加權產生器電路將該對應 測试負料位元提供仏备伽次 供、，，°母個貝枓集之每個該測試資料位元 O:\75\75089-920530.DOC 5 561269

   6·:申％專利範圍第丨項之電路’其中該資料下載電路包 产體=7路’用以將該資料集的每個資料攔位從該記 隐體續取至一緩衝器電路；以及 該緩衝器電路，用以將每個資料攔位從該資料 路輸出至該加權產生器電路。 7 ·如申請專利範圍第6項之電路 第一資料輸入至該加權產生器 電路的信號。 8 ·如申請專利範圍第1項之電路 由第系列位几所組成，並且該資料下载電路包括 -控制電路’用以於一第二時間週期以一第二系列 元將該資料集的一資料從該記憶體讀取至_緩衝器 路；以及 ％ 該緩衝器電路，用以於一第二時間週期將每個資料 位從該資料下載電路輸出至該加權產生器電路。 9·^申請專利範圍第8項之電路，其中該緩衝器將該第 資料輸入至該加權產生器，以響應一來自於該控制電 的信號。 10·—種用於加權測試之方法，包括·· 將一加權測試資料位元流從一加權產生器電路提供 一位於一積體電路晶圓上的掃描鏈，其中該位元流之 電 其中該緩衝器電路將 以響應一來自於該控制 該 其中每個資料攔位均 是 位 電 搁 給 位 -2- 巧張尺度適财國國家標準^X 297公釐） 申请專利範圍 元加權取決於一資隹 本 下载至該加權產生器電路的 對應資料欄位； 將至夕貝料集儲存於一記憶體單元中；以及 —字/對應貝料攔位從該記憶體下載至該加權產生單 凡’其同步於該加權產生單元提供該位元流之一對應位 元0 其中該加權產生器單元 其中該記憶體單元係位 u·如申請專利範圍第10項之方法 係位於該積體電路晶圓上。 12.如申請專利範圍第1〇項之方法 於該積體電路晶圓上。 其中該加權產生單元包 13·如申請專利範圍第1〇項之方法 權 括-開關，用以依據一控制信號之一内容輸出複數個 勺個輸入，並且S亥提供步驟包括將複數個不同加 位元流輸入至該開關，其中該控制信號實質上係由該 應資料欄位所組成。 以 取 14.如申明專利範圍第1〇項之方法，#中該下載步驟包括 在第一組時間一第一位元數量的速度從該記憶體讀〜 該等資料集之至少一資料集的一部份、將讀取部份儲存 至緩衝電路中，以及在一第二組時間從該緩衝電路下载 一資料攔位，其中該第二組時間與資料位元流速度同 步，以致位元流的一位元加權取決於該對應資料欄位。 15 · —種用於加權測試之電路，包括： 一至少一加權產生器電路，每個該加權產生器電路均 -3- 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐) 561269 A8 B8 C8 D8

   申請專利範園 92· 5· 3〇 修正 年月日、ϋ 、 補充 將-不同測試資料位元流提供給一不同積體電路測試掃 ’田鏈’其中該加權產生器電路係用來依據-從一位於誃 積體電路曰曰圓上之控制信號產生單元提供給該加權產生 為電路的-對應儲存控制信號，以決所提供測試資 位凡加推的一位元。 16•如申請專利範圍第15項之電路，其中該控制信號產生單 兀匕括α己隐體單疋及一控制電路，用以將每個儲存控 制信號從該記憶體單元下載至該加權產生單電路，其同 步於該加權產生器電路決定一位元。 Π.如申請專利範圍第15項之電路’其中該記憶體單元是該 積體電路上的一記憶體單元。 -4- ---J 本紙張尺度適用中國國家標準(CNS) Α4規格(210 X 297公釐)