KR20050094900A - 미리 기억된 가중치를 사용하는 가중치 랜덤 패턴 시험 - Google Patents

미리 기억된 가중치를 사용하는 가중치 랜덤 패턴 시험 Download PDF

Info

Publication number
KR20050094900A
KR20050094900A KR1020057015116A KR20057015116A KR20050094900A KR 20050094900 A KR20050094900 A KR 20050094900A KR 1020057015116 A KR1020057015116 A KR 1020057015116A KR 20057015116 A KR20057015116 A KR 20057015116A KR 20050094900 A KR20050094900 A KR 20050094900A
Authority
KR
South Korea
Prior art keywords
weight
random
circuit
memory
signal
Prior art date
Application number
KR1020057015116A
Other languages
English (en)
Other versions
KR100717207B1 (ko
Inventor
치-젠 엠. 린
데이빗 엠. 우
Original Assignee
인텔 코오퍼레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 인텔 코오퍼레이션 filed Critical 인텔 코오퍼레이션
Publication of KR20050094900A publication Critical patent/KR20050094900A/ko
Application granted granted Critical
Publication of KR100717207B1 publication Critical patent/KR100717207B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/26—Functional testing
    • G06F11/27—Built-in tests
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3183—Generation of test inputs, e.g. test vectors, patterns or sequences
    • G01R31/318385—Random or pseudo-random test pattern
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
    • G01R31/318533—Reconfiguring for testing, e.g. LSSD, partitioning using scanning techniques, e.g. LSSD, Boundary Scan, JTAG
    • G01R31/318544—Scanning methods, algorithms and patterns
    • G01R31/318547—Data generators or compressors

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Computer Hardware Design (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Testing, Inspecting, Measuring Of Stereoscopic Televisions And Televisions (AREA)
  • Ultra Sonic Daignosis Equipment (AREA)
  • Holo Graphy (AREA)
  • Transition And Organic Metals Composition Catalysts For Addition Polymerization (AREA)
  • Medicines Containing Material From Animals Or Micro-Organisms (AREA)

Abstract

랜덤하게 가중된 일련의 비트들이 스캔 체인으로 다운로드되고, 이 때 각각의 비트는 가중치 발생 장치에 의하여 실시간으로 결정된 가중치를 갖도록 된, 집적 회로를 시험하는 장치 및 방법가 개시된다. 가중치 발생 장치는 랜덤하게 가중된 비트들의 각 비트에 대한 특정의 저장된 비트에 의해 제어되는 스위치를 가진다. 이 스위치가 비트의 가중치를 결정한다. 제어 신호는 메모리 내에 기억되고, 비트의 발생과 동기하여 스위치 내로 다운로드된다. 바람직하기로는, 메모리는 온-다이이고, 또한 집적 회로의 일부이다.

Description

미리 기억된 가중치를 사용하는 가중치 랜덤 패턴 시험 {WEIGHTED RANDOM PATTERN TEST USING PRE-STORED WEIGHTS}
본 발명은 회로 시험, 보다 구체적으로는 가중치 시험 입력을 사용하는 집적 회로 시험에 관한 것이다.
하나의 반도체 칩 상에 제조된 복잡한 집적 회로는 순차 및 조합 양자 모두의 수천 개의 회로 소자를 포함한다. 이들 회로 소자는 개별적인 독립 시험을 위하여 물리적으로 접근할 수 없다. 회로 소자 간의 내부적인 상호 접속 및 상호 의존의 복잡함 때문에, 개별 회로 소자는 물론 전체 소자에 대한 시험에 소모되는 시간이 이 회로 소자의 개수가 증가함에 따라 점점 증가한다.
종래의 집적 회로 시험에서는, 래치 및 결합 스위치(멀티플렉서)를 포함하도록 피시험 회로 순차(또는 기억) 소자 중 적어도 일부 회로를 변형하고, 이들 래치 순차 소자를 직렬로 결합하여 시험 입력 발생 장치와 출력 검색 회로 사이에 적어도 하나의 시프트 레지스터를 형성한다. 래치는 시스템 클록에 의하여 각각 제어된다. 각각의 순차 소자의 직렬 결합을 스캔 체인 또는 스캔 레지스터라고 한다. 각각의 래치 순차 소자는 스캔 소자 또는 스캔 플립플롭이라고 한다. 시험 입력은 시험 발생 장치로부터 기억 소자 내에 스캔되고, 시험 결과는 기억 소자로부터 스캔 레지스터를 통해 스캔된다.
각각의 순차 회로 소자는 조합 논리 블록을 형성하는 적어도 하나의 조합 회로 소자에 추가로 결합된다. 조합 논리 블록의 기능 및 성능을 시험하기 위하여, 여러 가지의 시험 비트 조합을 스캔 레지스터를 통해 수신된 결합 스캔 소자로부터 조합 논리 블록에 입력한다. 각각의 스캔 소자(체인의 말단에 있는 소자는 제외)는 결합 스위치에 입력된 신호 입력 상태에 따라 다른 결합 스캔 소자 또는 결합 논리 블록에 입력을 전송하거나, 혹은 이들 다른 결합 소자 또는 결합 논리 블록으로부터의 출력을 수신한다. 기억 소자 중 하나는 체인의 일단을 형성하고, 입력 핀으로부터 집적 회로에 제공될 수 있는 시험 입력 발생 장치로부터 스캔 입력을 수신한다. 기억 소자 중 다른 하나는 체인의 타단을 형성하고, 집적 회로의 출력 핀일 수 있는 출력 검색 회로에 제공된 스캔 출력을 제공한다. 적절한 시험 입력이 스캔 소자 내로 이동한 경우, 일반적인 방식으로 시험 데이터에 응답하는 조합 논리 블록에 입력 상태를 전송함으로써 조합 논리 블록이 실행하도록 전환된다. 이 결과는 스캔 소자에 의하여 검색되고, 스캔 소자가 스캔 체인 이동 모드로 전환될 때 스캔 체인에 의하여 검색 회로에 전송된다.
종래 기술의 시험은 랜덤 패턴 시험 입력 발생 장치를 사용하여 피시험 집적 회로의 각 스캔 체인(및 선택적으로는 각각의 조합 논리 블록)에 논리 1 논리 0 비트의 확정적 시험 패턴을 발생시키고, 여기서 논리값 1 및 논리값 0은 균일하게 유사할 수 있다. 또한 종래 기술의 시험은 가중치 랜덤 패턴 시험 입력 발생 장치를 사용하여 0.5와 상이한 논리값 1을 가진 랜덤 비트를 발생시킬 수 있다.
생산 라인에 따라서, 실질적으로 집적 회로의 각 소자를 완전하게 시험할 수는 없다. 그 대신, 종래에는 회로를 소정 레벨의 정확도에 대하여 시험하였다. 일반적으로 고레벨의 정확도는 각각의 스캔 체인마다 복수개의 입력 시험 세트를 필요로 한다. 이들 시험 세트는 가변 확정 입력 가중치를 포함한다. 따라서, 다수의 회로 소자는 시험 시간을 최소화하도록 피시험 집적 회로에 실시간으로 전달되어야 하는 다수의 시험 데이터를 필요로 하고, 여기서 불필요하게 높은 시험 길이는 허용될 수 없다. 또한, 상기 다수의 실시간 데이터는 값비싼 시험 설비가 필요하다.
대단히 높은 고장 검출율(fault coverage)을 달성하기 위하여 다수의 가중치 세트를 실시간으로 온-다이 가중치 랜덤 패턴 발생 장치에 제공하는 것이 문제이다.
본 발명은 미리 기억된 가중치를 이용하여 높은 검출율로 가중치 랜던 패턴 시험을 행할 수 있는 집적 회로를 구비한 다이 및 이를 시험하는 방법을 제공하는 것을 목적으로 한다.
다음에, 본 발명의 여러 가지 양태 및 상세를 설명한다. 그러나, 본 발명은 본 발명의 단지 일부 양태 또는 모든 양태로 구현될 수 있다는 점을 당업자는 이해할 것이다. 설명을 위하여, 특정의 개수, 재료 및 구성을 본 발명의 완전한 이해를 위하여 설명한다. 그러나, 본 발명은 특정의 양태 및 상세없이 구현될 수 있다는 점을 당업자는 또한 이해할 것이다. 즉, 본 발명이 불명료하지 않도록 본 발명의 장치 및 방법의 단계를 포함하여 공지된 특징은 생략되거나 또는 간략하게 될 수 있다.
여러 가지 동작을 본 발명을 이해하는데 가장 바람직한 방식으로 차례로 실행된 다수의 개별 단계로서 설명한다. 그러나, 설명 순서는 이들 동작이 당연히 순서 의존적, 특히 단계가 있는 순서임을 포함하도록 설명되어야 한다. 임의의 필요한 순서가 대안으로 설명되거나 또는 당업자는 이해할 수 있을 것이다. 또한, "일 실시예" 및/또는 "실시예"라는 관용구가 반복해서 사용된다. 그러나, 이 관용구는 동일한 실시예일 수 있지만 이를 지칭하는 것은 당연히 아니다.
다음에, 본 발명을 한정하는 것은 아니지만 첨부 도면에 예시된 예시적인 실시예를 들어 설명한다. 도면에서 동일 부재는 동일 도면 부호로 표기하였다.
도 1을 참조하면, 피시험 집적 회로는 스캔 체인(104a-104n)으로 도시된 적어도 하나의 스캔 체인(104)을 포함한다. 스캔 체인은 다이(102) 상에 위치된다. 스캔 체인(104) 각각은 피시험 집적 회로의 적어도 하나의 구조화된 조합 소자 회로(도시되지 않음)에 각각 결합된 피시험 집적 회로의 구조화된 스캔 소자(도시되지 않음)를 포함한다. 각각의 스캔 체인의 출력쪽은 스캔 체인(104i)(여기서 "i"는 임의의 구현된 스캔 체인을 의미한다)을 통해 전송되어 온 각각의 조합 소자 회로의 출력을 획득하는, 온-다이 멀티-입력 서명 레지스터(multi-input signature register:MISR)(108)로서 도시된 온-다이 또는 오프-다이 출력 획득 회로에 결합된다. MISR(108)은 획득된 출력 비트를 예상 출력 비트와 비교하여 피시험 회로의 타당성을 판정한다. 일반적으로, 압축 데이터는 종래 서명이라고 하는 예상 출력과 비교된다. 회로에 의하여 파악된 서명이 회로의 결함없는 버전의 서명과 상이한 경우 결함이 검출된다.
각각의 스캔 체인에 입력된 데이터는 가중치 발생 장치(112a-112n)로 도시된 본 발명의 가중치 발생 장치(weight generator: WG) 회로에 의하여 제공되고, 도시된 바와 같이, WG 112a는 스캔 체인 104a에 입력을 제공하고, WG 112b는 스캔 체인 112b에 입력을 제공하며, WG 112c는 스캔 체인 112c에 입력을 제공하고, WG 112n는 스캔 체인 104n에 입력을 제공한다. 가중치 발생 장치(112)의 실시예의 설계를 특히 도 2를 참조하여 설명한다. 각각의 가중치 발생 장치(112)는 온-다이 상태가 바람직하다. 각각의 가중치 발생 장치(112i)(여기서 i는 임의의 구현된 가중치 발생 장치)는 자신이 결합되어 있는 스캔 체인(104i)에 결정된 의사-랜덤 가중된 입력을 제공하고, 여기서 "가중치"란 스캔 체인(104i)의 입력 내의 각 비트에 대해 하나의 비트값을 얻을 수 있는 확률을 의미한다.
각각의 가중치 발생 장치(112i)는 종래의 의사-랜덤 패턴 발생 장치(pseudo-random pattern generator: PRPG)(120)로부터 "k" 개의 별개의 디지털 신호 입력(116i) 형태로(여기서, "i"는 임의의 가중치 발생 장치(112i)에 입력된 "k" 신호 입력을 의미하며, 각각의 신호 입력은 적어도 하나의 별개의 신호 라인을 포함함) 의사-랜덤 신호 입력을 수신한다. 임의의 하나의 신호 입력 상에서의 하이 비트 및 로우 비트(또는 1 및 0)의 통계적인 분포뿐 아니라, 디지털 신호의 개수는 각각의 가중치 발생 장치(112i)마다 다를 수 있다는 점에 특히 유의해야 한다. 각각의 가중치 발생 장치(112i)는 발명자가 "가중치 검색 및 분배 장치(Weight Retriever and Distributor: WRD) 회로(128)"라고 정의하는 회로로부터 데이터 필드를 형성하는 "랜덤 가중치 결정" 신호 입력(124i)(여기서, "i"는 가중치 발생 장치 "i"에 대한 랜덤 가중치 결정 신호 입력을 의미하며, 각각의 신호 입력은 적어도 하나의 별개의 신호 라인을 포함함)이라고 정의하는 신호를 추가로 수신한다. 용어 "랜덤 가중치 결정 신호" 및 "가중치 및 분배 장치"는 후술하는 설명에서 사용된다. 랜덤 가중치 결정 신호 입력(124i)은 그 값이 스캔 체인(112i)에 인가되는 의사-랜덤 가중된 스캔 입력 비트를 결정하는 신호이고, 따라서 도 2 및 도 3을 참조하여 개시된, 이들 신호 입력의 발생은 가중치 입력을 스캔 체인(104)으로 유도하는 것을 포함한다. 도 2를 참조하여 개시된 가중치 발생 장치(112i)의 실시예는 가중치 결정 신호가 가중된 스캔 입력 비트를 결정하는 방법에 관하여 기재하고 있다. 각각의 가중치 발생 장치(112i) 회로는 의사-랜덤 가중치 비트 신호(148i)(여기서, "i"는 a-n으로 도시된 임의의 구현된 의사-랜덤 가중치 비트 신호를 의미함)를 출력하고, 임의의 비트의 가중치는 랜덤 가중치 결정 신호(124i)에 의하여 결정된다. 가중치 비트 신호는 스캔 체인(104i)의 가장 좌측 플립플롭 내로 이동하여 스캔 체인(104i)으로 전송된 다음 최종적으로 조합 소자 회로 내에 로딩된다.
데이터 다운로드 회로(168)는 메모리(136)에 기억된 데이터 세트 중 각각의 가중치 결정 신호(124) 데이터 필드를 시험 데이터 비트 스트림의 대응하는 데이터 비트(148i)를 제공하는 가중치 발생 장치 회로(112i)와 동기하여 적절한 가중치 발생 장치 회로(112i)에 다운로드한다. 데이터 다운로드 회로(168)의 실시예는, 데이터 세트에 대한 각각의 데이터 필드를 메모리(136)로부터 버퍼 회로(156)에 판독하는 별개의 장치(128, 132, 140)로서 도시된 제어 회로, 및 각각의 시험 데이터 비트 스트림에 대응하는 시험 데이터 비트(148i)를 제공하는 가중치 발생 장치 회로(112i)와 동기하여 데이터 세트에 대한 각각의 데이터 필드를 데이터 다운로드 회로(168)로부터 가중치 발생 장치 회로(112i)에 출력하는 버퍼 회로(156)를 포함한다. 바람직한 실시예에 있어서, 데이터 다운로드 회로(168)는 도 1 및 도 3에 "가중치 검색 및 분배 장치" 회로(128), "가중치 랜덤 패턴 시험 제어 장치(Weighted Random Pattern Test Controller: WRPTC)" 회로(140), 및 "메모리 매핑 장치" 회로(132)로 도시된 별개의 장치를 포함한다. 당업자가 이해하는 바와 같이, 랜덤 가중치 결정 신호(124)를 메모리(136)로부터 가중치 발생 장치(112i)에 제공하는 다른 특정 제어 회로도 본 발명에 포함된다. 예를 들면, 발명자는 유한 상태 회로에 의하여 구현된 회로를 선호하지만, 다른 회로로서는 프로그래밍된 컴퓨터도 포함된다. 데이터 다운로드 회로의 바람직한 실시예는 피시험 집적 회로와 동일한 다이 상의 회로이다.
가중치 검색 및 분배 장치 회로(128)의 실시예를 도 3을 참조하여 구체적으로 후술한다. 가중치 검색 및 분배 장치 회로(128)는 메모리(136)로부터 발명자가 바람직하게 "가중치 랜덤 패턴 시험 제어 장치" 회로(140)라고 정의한 회로로부터의 입력에 따라 발명자가 바람직하게 "메모리 매핑 장치 회로"(132)라고 정의한 제어 장치 회로를 통하여 입력을 수신한다. 따라서, 메모리(136), 메모리 매핑 장치 회로(132), 및 가중치 랜덤 패턴 시험 제어 장치 회로(140) 각각은 도 1 및 도 3을 참조하여 후술하는 가중치 검색 및 분배 장치에 관한 설명으로부터 각각 이해하게 될 것이다. 용어 "메모리 매핑 장치" 및 "가중치 랜덤 패턴 시험 제어 장치"는 다음의 설명에서 회로(132, 140)를 각각 지칭하는데 사용된다.
다음에 도 2를 참조하면, 가중치 발생 장치(112i)는 가중치 입력 신호의 특정 가중치를 제어하여 스캔 체인(104i)에 입력한다. 가중치 발생 장치(112)의 실시예는 가중치 발생 장치(112i)에 대하여 4개의 평행선(116ia - 116id)으로 예시된 종래의 랜덤 신호 입력(116)을 포함한다. 신호(116ia - 116id) 각각은 1과 0을 동일하게 가질 수 있는 의사-랜덤 2진 신호를 전송한다. 이들은 신호의 논리 결합을 발생시키는 논리 회로로의 입력을 형성한다. 특히 4개의 신호 입력(116ia - 116id)에 대하여, 1비트가 1/16 내지 15/16의 범위인 15개의 상이한 랜덤 가중치 신호가 발생된다. 랜덤 가중치 신호 114a는 1/16의 확률을 나타내고, 랜덤 가중치 신호 144b는 2/16의 확률을 나타내며, 랜덤 가중치 신호 144c는 4/16의 확률을 나타내고, 랜덤 가중치 신호 144d는 10/16의 확률을 나타내며, 랜덤 가중치 신호 144c는 8/16의 획률을 나타내고, 랜덤 가중치 신호 144f는 15/16의 확률을 나타낸다. 1 및 0의 동일한 확률을 각각 가진 "n"개의 종래의 랜덤 가중치 신호 입력이 있는 보다 일반적인 경우에 있어서, 확률이 1/2n내지 (2n)/2n 범위인 2n-1개의 상이한 랜덤 가중치 신호가 발생된다. 상이한 랜덤 가중치 신호 각각은 랜덤 가중치 결정 신호(124i)에 의하여 제어되는 스위치(멀티플렉서)의 입력쪽에 연결된다. 스위치(152)는 결합된 상이한 랜덤 가중치 신호 각각으로부터 가중치 결정 신호(124i)의 값에 따라 선택된다. 바람직한 실시예에 있어서, 랜덤 가중치 결정 신호 입력(124i)은, 바람직하게는 하나의 비트를 각각 제공하는 별개의 라인으로 구성된, 2n-1개의 별개의 랜덤 가중치 신호(144)로부터 원하는 가중치를 스위칭하는 n 비트 데이터 필드를 제공한다. 랜덤 가중치 결정 신호(124i)는 랜덤 가중치 비트 신호(148i)의 내용을 비트 기준으로 제어한다. 랜덤 가중치 결정 신호는 메모리(136)로부터 가중치 검색 및 분배 장치 회로(128)를 통해 입력된다. 랜덤 가중치 비트 신호(148i)의 랜덤 가중치 비트에 대한 각각의 가중치 결정 신호(124i)는 메모리(136)에 기억된 값으로부터 구체적으로 결정된다.
다음에 도 3을 참조하면, 가중치 검색 및 분배 장치 회로(128)는 랜덤 가중치 비트 신호(148i) 속도와 동기하여 가중치 결정 신호(124i)를 각각의 가중치 발생 장치 회로(112i) 스위치(152)에 제공한다. 가중치 검색 및 분배 장치 회로(128)는 메모리(136)(도 1 참조)로부터 가중치 결정 신호 데이터를 검색하고 이 데이터를 가중치 버퍼 회로(156) 내에 다운로드한다. 가중치 버퍼 회로(156)는 스위칭되는 랜덤 가중치 비트 신호(148i)에 대한 각각의 멀티-비트 벡터가 각각의 가중치 발생 장치(112i)에 적시에 확실하게 전달되도록 다운로드 메모리 데이터의 임의의 필요한 일시적인 기억 장치를 제공한다. 가중치 버퍼 회로(156)는 가중치 발생 장치(112i)의 데이터 요구와 메모리(136)에 의하여 공급되는 데이터 볼륨 및 포맷을 일치시킨다. 예를 들면, 제1 영역의 비트는 제1 세트의 시간에 메모리(136)로부터 버퍼 회로(156)에 다운로드될 수 있는 한편, 가중치 버퍼링 신호(124i)를 구성하는 데이터 필드는 제1 영역의 비트와 치수가 상이하며 가중치 비트 신호(148)의 비트 발생에 대응하여. 즉 시험 데이터 비트 스트림(148)에 대응하는 시험 데이터 비트를 제공하는 가중치 발생 장치(112i) 회로와 동기하여 상이한 세트의 시간에 가중치 발생 장치에 다운로드된다. 가중치 버퍼 회로(156), 메모리(136), 및 가중치 검색 및 분배 장치(WRD) 제어 장치 회로(164)의 설계는 당업자가 이해할 수 있는 바와 같이 상호 연관된다. 바람직한 실시예에 있어서, 가중치 검색 및 분배 장치 회로(128)는 데이터 다운로드 회로(168) 및 가중치 발생 장치 회로(112)의 나머지 부분에 타이밍 신호를 제공하여 가중치 버퍼 회로(156), 메모리 매핑 장치(132), 및 가중치 발생 장치 회로(112i) 사이에 동기화 제어 신호를 제공한다. 다른 실시예에 있어서, 데이터 다운로드 회로(168)는 가중치 발생 장치 회로(112i) 클록과 같은 이미 존재하는 클록을 판독하여 데이터 다운로드 회로(168) 및 가중치 발생 장치 회로(112i)의 나머지 부분의 인터페이스를 제어한다.
본 발명의 바람직한 실시예는 내장된 자체-시험 기능이 없는 피시험 집적 회로의 일부분인 메모리, 및 집적 회로의 캐시 메모리가 바람직한 온-다이 메모리인 메모리 장치(136)를 포함한다. 다른 실시예에 있어서, 메모리(136)는 온-다이 전용인 내장된 자체 시험 메모리이고, 다른 실시예에서 메모리(136)는 오프-다이 장치일 수 있다.
실시예에 따른 메모리(136)는 각각의 비트에 대한 높은 값 및 낮은 값의 별개의 확률을 가지며 본 명세서에서 데이터 세트라고 하는 스캔 체인(104)에 대한 시험 데이터 비트 스트림(148)을 결정하는 데이터를 각각 포함하는 가중치 결정 신호 입력(124)의 적어도 하나의 별개의 세트 각각에 대한 소정의 스캔 체인(104i)에 필요한 각각의 단일 비트에 대한 가중치 비트 신호(148i)의 단일 비트를 결정하는데 필요한 각각의 멀티-비트 벡터를 기억한다.
예를 들면, 일 실시예에 있어서, 메모리(136)는 다수 세트의 별개의 가중치 결정 신호 데이터 필드를 기억하고, 여기서 가중치 결정 신호 한 세트는 피시험 회로의 각각의 스캔 셀에 대한 가중된 스캔 입력 비트를 결정하기 위한 가중치 결정 신호 데이터 필드의 집합이다. 피시험 회로가 "m" 스캔 체인을 포함하고 각각의 스캔 체인은 "p" 스캔 셀(여기서 각각의 스캔 체인은 동일 개수의 셀을 포함할 필요는 없음)을 포함하는 경우, m*p개의 별개의 셀이 있고 가중치 결정 신호의 단일 세트는 m*p개의 가중치 결정 벡터를 포함할 수 있다. m*p개의 가중치 결정 벡터는 메모리(136)(및 순차적으로 데이터 다운로드 회로(168))로부터 검색되어 스캔 체인(104i)에 적용될 평행 패턴을 발생시킨다. 본 발명의 회로의 적용에 있어서, 이 처리는 여러 차례 반복되고, 매번 동일한 m*p개의 가중치 결정 신호를 검색하여 상이한 비트값을 가지지만 확률은 동일한 별개의 평행 패턴을 발생시킨다. 가중치 결정 신호 중 각각의 별개의 세트는 별개의 확률을 갖는 랜덤 비트 신호(148)를 발생시킨다.
기억된 멀티-비트 벡터는 피시험 회로의 분석 후 입력 신호의 원하는 가중치에 따라 피시험 회로의 조합 회로 소자에 결정 가중치를 제공한다. 바람직한 실시예는 피시험 소정의 회로에 대하여 각각의 스위치(152)를 구동시키도록 다량의 데이터를 필요로하지만, 피시험 일반적인 VLSI 회로의 메모리 용량은 상당히 많은 시험 데이터를 수용하는 기억 용량을 갖는다.
메모리 매핑 회로(132)는 메모리(136)로부터 판독하고 메모리에 기입하도록 종래의 메모리 제어를 메모리에 제공한다. 메모리 매핑 회로는 종래의 DRAM 소자에서는 메모리 제어 장치라고 종종 지칭되고, 종래의 캐시 소자에서는 버스 인터페이스 장치 또는 메모리 인터페이스 장치라고 종종 지칭된다. 가중치 검색 및 분배 장치 제어 장치 회로(164)의 제어로, 메모리 매핑 장치 회로는 가중치 검색 및 분배 장치 제어 장치 회로(164)에 의하여 제공된 어드레스로부터, 가중치 데이터를 메모리(136)로부터 가중치 버퍼(156)에 다운로드한다.
가중치 검색 및 분배 장치 제어 장치 회로(164)는, 발명자가 가중치 랜덤 패턴 시험 제어 장치(140)로 명명한 회로로부터의 가중치 명령 및 가중치 세트 번호에 응답하여, 메모리 매핑 장치에 제어 신호를 제공하고, 메모리(136)의 기억된 데이터 필드의 어드레스를 캐시 어드레스 버퍼(160)를 통해 가중치 버퍼(156)에 제공하여 그 데이터 필드를 다운로드하도록 한다. 바람직하기로는, 가중치 랜덤 패턴 시험 제어 장치(140)는 물론 온-다이 회로이다.
도 4를 참조하면, 데이터 세트에 대한 가중된 랜덤 시험 비트 신호(148i)를 발생시키는 방법의 실시예는, 블록(210)에서, 피시험 집적 회로의 스캔 체인(104i) 내에 입력될 비트 스트림(148i)의 비트 가중치를 결정하는 제어 신호(124) 각각을 포함하는 데이터 세트를 기억하는 메모리 장치(136)를 포함한다. 제어 신호(124)의 각각의 별개의 세트는 대응하는 별개의 데이터 세트를 갖는다. 블록(220)에서, 제어 신호를 포함하는 데이터 필드는 비트 스트림의 대응하는 비트를 제공하는 가중치 발생 장치와 동기하여 메모리로부터 가중치 발생 장치(112i)에 다운로드된다. 일 실시예에 있어서, 다운로드하는 제1 세트의 시간에 제1 비트 수의 속도로 데이터 세트 일부분을 메모리로부터 판독하는 단계, 상기 판독된 부분을 버퍼링 회로에 기억시키는 단계, 및 상기 버퍼링 회로로부터 비트 스트림의 비트 가중치에 대응하는 데이터 필드에 좌우되도록 데이터 비트 스트림 속도와 동기하는 제2 세트의 시간에 데이터 필드를 다운로드하는 단계를 포함한다. 상기 프로세스의 상세는 도 1 내지 도 3을 참조하여 이미 설명하였다. 바람직하기로는, 메모리는 집적 회로 상에 배치될 뿐만 아니라 집적 회로의 하나의 장치와 같이 데이터 세트용 기억 소자로서의 용도와는 별개로 집적 회로 상에 이미 존재할 수 있다.
블록(230)에서, 가중치 발생 장치는 가중된 랜덤 시험 비트 신호를 집적 회로(102) 상에 배치된 스캔 체인에 제공한다. 비트 스트림의 비트 가중치는 데이터 세트의 일부분에 대응하며 가중치 발생 장치에 다운로드된 데이터 필드에 좌우된다. 상기 프로세스의 상세는 도 1 내지 도 3을 참조하여 이미 설명하였다. 일 실시예에 있어서, 가중치 발생 장치는 복수의 상이한 가중된 입력 비트 스트림을 갖는 스위치 및 실질적으로 대응하는 데이터 필드로 구성되는 제어 신호를 포함한다는 점에 유의해야 한다. 또한, 일 실시예에 있어서, 가중치 발생 장치는 집적 회로 다이 상에 배치된다는 점에 유의해야 한다. 블록(240)에서, 비트 스트림의 새로운 비트에 대하여 상기 비트에 대한 특정의 제어 신호로 블록(220, 230)이 반복된다.
특정의 예시적인 실시예에 대하여 설명하고 도면에 도시하였지만, 이들 실시예는 단지 예시적인 것으로서 광범위한 본 발명을 한정하는 것은 아니다. 본 발명은 도시 및 설명된 특정의 구성 및 배열에 한정되는 것은 아니며, 본 발명의 범위를 벗어나지 않는 다른 실시예도 본 발명에 포함된다는 점을 당업자는 이해할 것이다. 본 발명의 범위는 전술한 설명이 아닌 특허청구범위에 정의되어 있다.
본 발명에 따르면, 가중치 발생 장치에 의하여 실시간으로 발생되는 개별적으로 결정된 가중치를 갖는 비트들이 스캔 체인 내로 다운로드되는 집적 회로를 시험하는 장치 및 방법을 얻을 수 있다.
도 1은 본 발명에 따른 집적 회로 실시예의 도면이다.
도 2는 본 발명에 따른 가중치 발생 장치 실시예의 도면이다.
도 3은 본 발명에 따른 가중치 검색 및 분배 장치 실시예의 도면이다.
도 4는 본 발명에 따른 한 세트의 제어 신호에 대하여 가중치 시험 데이터 비트를 스캔 체인에 제공하는 방법의 실시예의 흐름도이다.

Claims (4)

  1. 집적 회로를 구비하는 다이(102)로서,
    가중치 랜덤 패턴 발생 장치 회로를 포함하고,
    상기 가중치 랜덤 패턴 발생 장치 회로는,
    시험 데이터 비트 스트림(148)의 비트의 가중치를 결정하기 위한 각각의 랜덤 가중치 결정 신호(124)를 복수 개 기억하는 메모리(136);
    상기 집적 회로의 가중치 랜덤 패턴 시험을 시작하기 위한 제1 제어 신호(START WRPT)에 응답하여 가중치 검색 명령과 가중치 세트 번호를 제공하는 제어 장치(140);
    상기 가중치 검색 명령과 상기 가중치 세트 번호에 응답하여, 상기 메모리(136)에 기억되어 있는 랜덤 가중치 결정 신호(124)의 메모리 어드레스를 캐시 어드레스 버퍼에 제공하고 제2 제어 신호를 제공하는 회로(164);
    상기 제2 제어 신호에 응답하여, 상기 메모리(136)로부터 상기 메모리 어드레스와 연관된 상기 랜덤 가중치 결정 신호(124)를 판독하는 메모리 매핑 회로(132);
    상기 랜덤 가중치 결정 신호(124)를 다운로드하기 위한 가중치 버퍼 회로(156);
    의사-랜덤 신호를 발생시키는 의사-랜덤 패턴 발생 장치(120);
    상기 의사-랜덤 신호와 상기 랜덤 가중치 결정 신호(124)에 응답하여, 상기 시험 데이터 비트 스트림(148)에 대응하는 시험 데이터 비트들을 제공하는 가중치 발생 장치 회로(112);
    각각의 시험 데이터 비트 스트림(148)에 응답하여 비트들을 출력하는 복수의 스캔 체인(104); 및
    상기 출력된 비트들을 획득하고, 상기 획득된 비트들과 예상 비트들을 비교하여 상기 집적 회로의 타당성을 판정하는 멀티-입력 서명 레지스터(MISR)(108)
    를 구비하며,
    상기 가중치 버퍼 회로(156)는 각각의 시험 데이터 비트 스트림(148)에 대응하는 시험 데이터 비트들을 제공하는 상기 가중치 발생 장치 회로(112)와 동기하여 상기 랜덤 가중치 결정 신호(124)를 상기 가중치 발생 장치 회로(112)에 출력하는 것을 특징으로 하는 다이.
  2. 제1항에 있어서,
    상기 가중치 발생 장치 회로(112)는 상기 랜덤 가중치 결정 신호(124)에 응답하여 각각의 가중치 시험 데이터 비트를 선택하는 멀티플렉서(152)를 포함하는 것을 특징으로 하는 다이.
  3. 제1항에 있어서,
    상기 의사-랜덤 신호는 디지털 신호인 것을 특징으로 하는 다이.
  4. 시험 데이터 비트 스트림(148)의 비트의 가중치를 결정하는 각각의 랜덤 가중치 결정 신호(124) 복수 개를 온-다이 메모리(136)에 기억시키는 단계;
    제1 온-다이 제어 장치(140)를 사용하여, 상기 집적 회로의 가중치 랜덤 패턴 시험을 시작하는 신호에 응답하여 제2 온-다이 제어 장치(164)에게 상기 메모리(136)로부터 가중치를 검색하도록 지시하는 제1 명령 및 가중치 세트 번호를 제공하는 단계;
    상기 가중치 검색 명령과 상기 가중치 세트 번호에 응답하여, 상기 메모리(136)에 기억되어 있는 랜덤 가중치 결정 신호(124)의 메모리 어드레스를 온-다이 캐시 어드레스 버퍼(160)에 제공하는 단계;
    상기 메모리(136)로부터 상기 메모리 어드레스와 연관된 상기 랜덤 가중치 결정 신호(124)를 판독하는 단계;
    상기 랜덤 가중치 결정 신호(124)를 상기 메모리(136)로부터 상기 온-다이 가중치 버퍼 회로(156)로 다운로드하는 단계,
    온-다이 의사-랜덤 패턴 발생 장치(120)를 사용하여 의사-랜덤 신호(116)를 발생시키는 단계;
    상기 의사-랜덤 신호(116)와 상기 랜덤 가중치 결정 신호(124)에 응답하여, 각각의 시험 데이터 비트 스트림(148)에 대응하는 시험 데이터 비트들을 제공하는 단계;
    상기 각각의 시험 데이터 비트 스트림(148)에 대응하는 시험 데이터 비트들을 제공하는 온-다이 가중치 발생 장치 회로(112)와 동기하여, 상기 랜덤 가중치 결정 신호(124)를 상기 가중치 발생 장치 회로(112)에 출력하는 단계;
    각각의 시험 데이터 비트 스트림(148)에 응답하여 복수의 스캔 체인(104)으로부터 비트들을 출력하는 단계;
    상기 스캔 체인(140)들로부터의 상기 출력 비트들을 획득하는 단계;
    상기 획득된 비트들과 예상 비트들을 비교하는 단계; 및
    상기 스캔 체인(104)들로부터의 상기 출력 비트들과 상기 예상 비트들의 비교 결과에 따라 상기 집적 회로의 타당성을 판정하는 단계
    를 포함하는 온-다이 집적 회로의 시험 방법.
KR1020057015116A 2000-12-27 2001-12-18 미리 기억된 가중치를 사용하는 가중치 랜덤 패턴 시험 KR100717207B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/750,200 2000-12-27
US09/750,200 US6795948B2 (en) 2000-12-27 2000-12-27 Weighted random pattern test using pre-stored weights

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020037008634A Division KR100690941B1 (ko) 2000-12-27 2001-12-18 미리 기억된 가중치를 사용하는 가중치 랜덤 패턴 시험

Publications (2)

Publication Number Publication Date
KR20050094900A true KR20050094900A (ko) 2005-09-28
KR100717207B1 KR100717207B1 (ko) 2007-05-11

Family

ID=25016916

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020057015116A KR100717207B1 (ko) 2000-12-27 2001-12-18 미리 기억된 가중치를 사용하는 가중치 랜덤 패턴 시험
KR1020037008634A KR100690941B1 (ko) 2000-12-27 2001-12-18 미리 기억된 가중치를 사용하는 가중치 랜덤 패턴 시험

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1020037008634A KR100690941B1 (ko) 2000-12-27 2001-12-18 미리 기억된 가중치를 사용하는 가중치 랜덤 패턴 시험

Country Status (12)

Country Link
US (1) US6795948B2 (ko)
EP (1) EP1348134B1 (ko)
JP (1) JP3950798B2 (ko)
KR (2) KR100717207B1 (ko)
CN (1) CN1249445C (ko)
AT (1) ATE307343T1 (ko)
AU (1) AU2002231329A1 (ko)
DE (1) DE60114233T2 (ko)
HK (1) HK1058066A1 (ko)
MY (1) MY127367A (ko)
TW (1) TW561269B (ko)
WO (1) WO2002052288A2 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220087718A (ko) * 2020-12-18 2022-06-27 연세대학교 산학협력단 테스트 포인트 삽입을 통하여 향상된 검출율을 가지는 고장 검출 방법, 고장 검출 장치 및 가중치 인가 회로

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050240845A1 (en) * 2004-04-23 2005-10-27 Texas Instruments Incorporated Reducing Number of Pins Required to Test Integrated Circuits
KR100621207B1 (ko) * 2004-11-04 2006-09-13 장종복 방화셔터
CN100395557C (zh) * 2005-03-04 2008-06-18 清华大学 采用加权扫描选通信号的基于扫描的自测试结构的自测试方法
US8117513B2 (en) * 2005-03-30 2012-02-14 Lptex Corporation Test method and test program of semiconductor logic circuit device
JP4752030B2 (ja) * 2005-07-26 2011-08-17 国立大学法人九州工業大学 半導体論理回路装置のテストベクトル生成方法及びテストベクトル生成プログラム
US7840865B2 (en) * 2007-03-23 2010-11-23 Mentor Graphics Corporation Built-in self-test of integrated circuits using selectable weighting of test patterns
CN101666853B (zh) * 2008-09-03 2011-08-17 京元电子股份有限公司 测试排程系统与方法
US8625339B2 (en) * 2011-04-11 2014-01-07 Grandis, Inc. Multi-cell per memory-bit circuit and method
JP2013025338A (ja) * 2011-07-15 2013-02-04 Renesas Electronics Corp 半導体装置の設計方法、設計装置、及び半導体装置
CN105279062A (zh) * 2014-07-24 2016-01-27 上海华虹集成电路有限责任公司 调整随机权重的方法
CN104122497B (zh) * 2014-08-11 2016-09-21 中国科学院自动化研究所 集成电路内建自测试所需测试向量的生成电路及方法
EP3153873A1 (en) * 2015-10-07 2017-04-12 Lantiq Beteiligungs-GmbH & Co. KG On-chip test pattern generation
US11156664B2 (en) 2018-10-31 2021-10-26 SK Hynix Inc. Scan chain techniques and method of using scan chain structure
US11112457B2 (en) 2019-11-25 2021-09-07 International Business Machines Corporation Dynamic weight selection process for logic built-in self test
US11079433B2 (en) 2019-11-25 2021-08-03 International Business Machines Corporation Logic built-in self test dynamic weight selection method
US20230005562A1 (en) * 2021-07-05 2023-01-05 Synopsys, Inc. Scan chain compression for testing memory of a system on a chip

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4687988A (en) 1985-06-24 1987-08-18 International Business Machines Corporation Weighted random pattern testing apparatus and method
JPH04278475A (ja) 1990-12-26 1992-10-05 Internatl Business Mach Corp <Ibm> 先読みパターン発生及びシミュレーションの方法及びシステム
JP2584172B2 (ja) 1991-08-23 1997-02-19 インターナショナル・ビジネス・マシーンズ・コーポレイション デイジタル試験信号発生回路
US5323400A (en) 1991-09-09 1994-06-21 Northern Telecom Limited Scan cell for weighted random pattern generation and method for its operation
US5732209A (en) * 1995-11-29 1998-03-24 Exponential Technology, Inc. Self-testing multi-processor die with internal compare points
US5909450A (en) * 1996-11-15 1999-06-01 Altera Corporation Tool to reconfigure pin connections between a dut and a tester
US5983380A (en) 1997-09-16 1999-11-09 International Business Machines Corporation Weighted random pattern built-in self-test
US6134684A (en) * 1998-02-25 2000-10-17 International Business Machines Corporation Method and system for error detection in test units utilizing pseudo-random data
US6367042B1 (en) * 1998-12-11 2002-04-02 Lsi Logic Corporation Testing methodology for embedded memories using built-in self repair and identification circuitry
US6067262A (en) * 1998-12-11 2000-05-23 Lsi Logic Corporation Redundancy analysis for embedded memories with built-in self test and built-in self repair
US6175160B1 (en) * 1999-01-08 2001-01-16 Intel Corporation Flip-chip having an on-chip cache memory
JP2000266815A (ja) * 1999-03-16 2000-09-29 Mitsubishi Electric Corp 自己診断機能付き電子システム及び電子システムのシミュレーション装置
US6501288B1 (en) * 2000-09-28 2002-12-31 Schlumberger Technologies, Inc. On-chip optically triggered latch for IC time measurements

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220087718A (ko) * 2020-12-18 2022-06-27 연세대학교 산학협력단 테스트 포인트 삽입을 통하여 향상된 검출율을 가지는 고장 검출 방법, 고장 검출 장치 및 가중치 인가 회로

Also Published As

Publication number Publication date
CN1502045A (zh) 2004-06-02
KR100717207B1 (ko) 2007-05-11
AU2002231329A1 (en) 2002-07-08
EP1348134B1 (en) 2005-10-19
US20030074615A1 (en) 2003-04-17
MY127367A (en) 2006-11-30
KR20030063470A (ko) 2003-07-28
WO2002052288A3 (en) 2003-05-01
EP1348134A2 (en) 2003-10-01
DE60114233T2 (de) 2006-07-20
HK1058066A1 (en) 2004-04-30
JP2004520579A (ja) 2004-07-08
CN1249445C (zh) 2006-04-05
WO2002052288A2 (en) 2002-07-04
ATE307343T1 (de) 2005-11-15
JP3950798B2 (ja) 2007-08-01
TW561269B (en) 2003-11-11
DE60114233D1 (de) 2005-11-24
KR100690941B1 (ko) 2007-03-09
US6795948B2 (en) 2004-09-21

Similar Documents

Publication Publication Date Title
US7484151B2 (en) Method and apparatus for testing logic circuit designs
KR100690941B1 (ko) 미리 기억된 가중치를 사용하는 가중치 랜덤 패턴 시험
US6829728B2 (en) Full-speed BIST controller for testing embedded synchronous memories
US5383143A (en) Self re-seeding linear feedback shift register (LFSR) data processing system for generating a pseudo-random test bit stream and method of operation
KR100309537B1 (ko) 논리회로테스트용셀프테스트회로를포함한집적회로및그테스트방법
US5475694A (en) Fuzzy multiple signature compaction scheme for built-in self-testing of large scale digital integrated circuits
US7493540B1 (en) Continuous application and decompression of test patterns to a circuit-under-test
US5696772A (en) Test vector compression/decompression system for parallel processing integrated circuit tester
WO2004073041A2 (en) Testing embedded memories in an integrated circuit
Chakrabarty et al. Built-in test pattern generation for high-performance circuits using twisted-ring counters
JPH04278475A (ja) 先読みパターン発生及びシミュレーションの方法及びシステム
US5640402A (en) Fast flush load of LSSD SRL chains
US6708305B1 (en) Deterministic random LBIST
US7149944B2 (en) Semiconductor integrated circuit device equipped with read sequencer and write sequencer
US6865723B2 (en) Method for insertion of test points into integrated logic circuit designs
US20060041807A1 (en) Integrated circuit
US20060053356A1 (en) Integrated circuit
US6321352B1 (en) Integrated circuit tester having a disk drive per channel
JPH0587890A (ja) 半導体集積回路
JP4724774B2 (ja) 半導体回路装置、メモリテスト回路及び半導体回路装置の試験方法
US20030074623A1 (en) Algorithmic test pattern generator
JPH09281192A (ja) 論理集積回路の自己診断回路
KR100382613B1 (ko) 셀프 테스트 로직 방식의 반도체 메모리 소자의 테스트 장치
KR20010004112A (ko) 내부 롬을 효율적으로 테스트하기 위한 장치
KR20020014510A (ko) 다수의 다중 입력 쉬프트 레지스터를 이용한 롬 테스트 장치

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120502

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20130503

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee