TW559862B - Etch pattern definition using a CVD organic layer as an anti-reflection coating and hardmask - Google Patents

Etch pattern definition using a CVD organic layer as an anti-reflection coating and hardmask Download PDF

Info

Publication number
TW559862B
TW559862B TW091115618A TW91115618A TW559862B TW 559862 B TW559862 B TW 559862B TW 091115618 A TW091115618 A TW 091115618A TW 91115618 A TW91115618 A TW 91115618A TW 559862 B TW559862 B TW 559862B
Authority
TW
Taiwan
Prior art keywords
layer
organic layer
scope
patent application
item
Prior art date
Application number
TW091115618A
Other languages
English (en)
Inventor
David S Mui
Wei Liu
Thorsten Lill
Christopher Dennis Bencher
Yuxiang May Wang
Original Assignee
Applied Materials Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Applied Materials Inc filed Critical Applied Materials Inc
Application granted granted Critical
Publication of TW559862B publication Critical patent/TW559862B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274—Photolithographic processes
    • H01L21/0276—Photolithographic processes using an anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02115—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material being carbon, e.g. alpha-C, diamond or hydrogen doped carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3081—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3088—Process specially adapted to improve the resolution of the mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H01L21/31133—Etching organic layers by chemical means
    • H01L21/31138—Etching organic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/3146—Carbon layers, e.g. diamond-like layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H01L21/32137—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas of silicon-containing layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28035—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Laminated Bodies (AREA)

Description

559862 A7 B7 經濟部智慧財產局員工消費合作社印製 五、發明説明（ 本申請案和暫時申請蚩缺 破馬 60/1 83,507,於 2000 年 2 月I?日所提申，名稱為“ λ/ί .
Method 〇f Depositing Amorphous Carbon Layer”之申請案有關。 發明領媸： 本發明係在底部基板結構 中用於疋義蝕刻圖案之抗 反射塗層和硬罩幕有關。 發明背景： 積體電路製造通常包含了 σ 了在不同材料中利用選擇性 二生；刻圖案的過程。例如，…板中姓刻產生的 =可在獨立元件之間提供隔離的效果，或者提供電容性 电何之儲存空間，或用來定義電晶體之閘極。 通常此些蝕刻圖案之產生係在材料上提供 蝕刻圖案之罩幕層。接著此材料 战 打、工田單幕層中的孔洞而加 以蚀刻。蚀刻圖案接著可填入適當的材料。例… 刻圖案為溝渠時’可在溝渠中填入絕緣材料以協助内部元 件之隔離效果。若此溝渠係用作電容儲存，則可沈積— 多層的導電材料襯墊層。 或 在蝕刻製程中光阻一般可在某些點中加以利用。—护 說來，所需的特徵尺寸愈小，則所需的光阻層愈薄。、泛 地，光阻層之厚度通常被所要蝕刻之材料厚度和 I幸 I且層及 蚀刻材料之間所存在的蝕刻選擇比所限制。 較小特徵尺寸之需求也產生了抗反射塗層 、匕栝了相 第項 本紙張尺度適用中國國家榡準(CNS)A4規格(210Χ 297公釐） ...........!訂......... (請先閲讀背面之注意事項再填寫本頁} j^862 五 經濟部智慧財產局員工消費合作社印製 A7 B7 '發明說明（）
jJL 乂移層、吸收層、和提供相位移及吸收兩種功能之塗層） 的增加使用。若缺乏抗反射塗層，則於曝光程序·中在光阻 曰内會產生駐波效應。這些駐波會產生例如在生成之光阻 層特徵邊緣形成正弦曲線般的起伏，進而影響到解析度。 的及概j朮： 上述及其它有關今日積體電路蝕刻製程的需求可由 本發明加以解決。 依照本發明之實施例，將提供複合層之抗反射硬罩結 構。此結構包含了 ：（a)—化學氣相沈積（CVD)有機層，其 中此CVD有機層包含了碳和氫；及（b)一位於Cvd有機層 上疋介電層。此介電層最好為一氮氧化矽層，而cvd有 機層最好包含了 7〇_8〇%之碳，1()•纖的氫和5_15%的氮。 依照本發明之另一實施例，將提供—種形成上述複入 層抗反射硬罩結構的方法。此方法包含了 ：（ a)提供—半^ 體基板結構；（b)沈積一 CVD有機層於此半導體基板結構 <上；（C)沈積一介電層於此CVD有機層之上 m Α 知：供一
圖案化有機先阻層於此介電層之上；（幻於第一電漿蝕、I 驟中經由圖案化光阻層中的孔洞蝕刻此 私’刻步 I包π，直到此人 電層中形成孔洞；及（f)於第二電漿蝕刻步驟 中的孔洞蝕刻此CVD有機層，直到此cVD有 J包層 孔洞。 有機層中形成 較佳地，此第一電漿蝕刻步驟之執行利用包含 類（例如，cf4，c2F6等）之電漿來源氣體，：：：：： 第5頁 本紙張尺度適用中國國家標準(CNS)A4規格(210X297公釐） ......Γ·Γ·,.........訂......... (請先閲讀背面之注意事項再填寫本頁) 559862 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明説明（） :粟蝕刻步驟之執行利用包含了氧原子類（例如，〇2 )之電 衆來源氣to。此CVD有機層最好利用含有氫成分（例如丙 婦）及選擇柯# 士人 9虱氣輸入流體並以電漿增強化學氣相沈積 製程加以沈積。 、q 、“、、本發明之另一實施例，將提供一種修整罩幕特徵 之製^方法。此方法包含：⑷於一基板結構上提供-或多 罩幕特徵，其中每個罩幕特徵包含一 cvd有機層和沈 積^此CVD有機層上之介電層，並使CVD有機層之側壁 邵分曝露出來；及（b)利用電聚蚀刻製程優先地蚀刻此CVD 有機層又曝露 < 侧壁部分，並使基板之一或多個罩幕特徵 之寬度減少。較佳地，此CVD有機層係利用包含氧原子 類如〇2之電漿源氣體加以蝕刻。 依…、本發明之另一貫施例，將提供一種蝕刻基板結構 之方法，並包含·（a)提供一基板結構；（b)提供一 cvd有 機層，而孔洞則形成於其中，且此CVD有機層形成於基 板結構之上；及（c)由電漿蝕刻製程經由孔洞蝕刻此基板結 構。 依照本發明之又一實施例，將提供一種蝕刻基板結構 之方法，並包含··（a)提供一基板結構；（b)提供一圖案化 複合層罩幕結構於此基板結構上，其中此圖案化複合層罩 幕結構具有孔洞且包含：（i) 一 CVD有機層及（π)位於此 CVD有機層之上的介電層；及（(〇由電漿蝕刻製程經由孔 洞蚀刻此基板結構。典型地’剩餘的圖案化複合層罩幕衾士 構（一般為部分之CVD有機層，因為介電層厚度之選擇將 第6頁 本紙張尺度適用中國國家標準(CNS)A4規格(21〇X297公釐) ....... Γ - .........•可......... (請先閲讀背面之注意事項再填寫本頁) 559862
、發明説明( 經濟部智慧財產局員工消費合作社印製 {其在基板電漿蝕刻時蝕刻殆盡）將在基板結構利用電漿 蝕刻製程加以蝕刻後而去除，此電漿蝕刻製程最好勺本β 原子類如〇2。 匕。乳 ^ 在某些較佳實施例中，基板結構包含了在電漿蝕刻 氣程中被蝕刻之矽層。例如其中一個範例之基板結構可為 :早晶♦層（第一層），一氧化層（第二層）位於此單晶矽層 (弟一層）之上，一摻雜複晶矽層（第三層）位於此氧化層（第 一層）义上，並且在此範例中，一原生氧化層（第四層）位於 此摻雜複晶硬層（第三層）之上。此原生氧化層和摻雜複晶 矽層接著以電漿蝕刻製程加以蝕刻。在另一個範例中，基 板結構包含一單晶矽層，一氧化層位於此單晶矽層上且一 氮化矽層位於此氧化層上。這些鍍層接著均以電漿蝕刻製 程加以蝕刻。 本發明的優點為所提供的結構具有抗反射和高效能 硬罩幕二種特性。 本發明另一優點為所提供的罩幕結構其形成僅需要 非常薄的光阻層，因而改善了圖案之解析度。 本發明之另一優點為所提供之罩幕結構可有效的修 整以減低所要蝕刻之關鍵特徵尺寸。 另一優點為CVD有機層可利用介電抗反射塗層 (D A R C )或薄的乳化;5夕層做為罩幕層而加以修整，以達到所 要蚀刻之較小關鍵特徵尺寸。 本發明再一優點為所提供之罩幕結構可容易地移除。 本發明上述和其它的實施例及優點對於熟悉此項技 第7頁 本紙張尺度適用中國國家標準(CNS)A4規格(210X297公釐) ......r-’f鲁.........訂.........秦 (請先閲讀背面之注意事項再填寫本頁) 559862 A7 B7 五、發明説明（） 術的人士來說可在閱讀後面之詳細說明和申請專利範圍 後變得更加清楚。 圖式簡軍說明： 第1A到1 E圖為依照本發明之較佳實施例顯示蝕刻製程 之部分截面示意圖。 第2A到2B圖為依照本發明之較佳實施例顯示·修整cvD 有機層之部分截面示意圖。 第3A到3E圖為依照本發明之較佳實施例顯示蝕刻製程之 部分截面示意圖。 第4A到4C圖為依照本發明之另一較佳實施例顯示另一蝕 刻製程之部分截面示意圖。 發明詳細說明： 在本發明詳細說明之前，吾人需注意的是，在此所提 到的所有氣體組成之百分比符號（％)均為體積百分比，且 所有氣體組成之比例均為體積比。 選擇比係用來討論a)兩種或多種材質之蝕刻率比 值及b)在蝕刻製程中當其中一種材質比另一種材質之·蝕 刻率增加時之情況。 現在即參考附圖來詳細描述本發明，並顯示本發明之 較佳實施例。《而，本發明可以不同形式加以實施，並不 限於在此所揭示的實施例。 本發明其中一實施例現將結合第ia ie圖加以描 第8頁 本紙張尺度適用中國國家標準(CNS)A4規格(210X297公釐) (請先閲讀背面之注意事項再填寫本頁) -訂· 線 經濟部智慧財產局貝工消费合作社印製 559862 五、發明説明（） 込第1 A圖中所例舉之複合層結構包括了欲進行蚀刻製 私的材料層130 ’ -化學氣相沈積（cvd)有機層，一介 屯層150,和一圖案化光阻層16〇。在後續的文章中將可 瞭解，此CVD有機層14〇和介電層15〇 一起提供了抗反 射和罩幕二種功能。 欲蝕刻之材料層130基本上可為蝕刻製程所知的任何 材料，其和CVD有機層比較起來具有較大的選擇比。材 料層130之較佳材料包括了含矽材料如單晶矽，複晶矽， 非晶矽，和其組合等。此矽材可為摻雜或未摻雜材料。 用於本發明之較佳CVD有機層140為（1)利用電漿增 強化學氣相沈積（PECVD)法加以製造及（2)包含了碳，氫和 選擇性的氮。例如，此CVD有機層最好含有5〇-85%的碳， 10-50%的氫和0>>1 5%的氮。更佳地，此cvd有機層可含 有70-80%的碳，ι〇_2〇%的氫和5-15%的氮。 用於本發明之CVD有機層140最妤以電漿增強化學 氣相沈積法利用碳氫氣體之供應流體加以製造，其最好包 含了氮氣分子（NO。較佳的碳氫氣體為丙缔 (H2C = CHCH3)。典型的沈積溫度範圍從350到550。(：。— 般說來’較高的沈積溫度產生較高的碳含量。當氮加入 時’氮原子會取代氫原子，降低了氫含量並增加碳含量。 典型地’較高碳含量和較高氮含量使得欲進行蝕刻之材料 (例如矽材）和CVD有機層比起來有較高之選擇比。 有數種習知的PECVD設備可用來提供CVD有機層 140。其中較佳的pECVD設備包括了 Centura DxZ Silane 第9頁 本紙張尺度適用中國國家標準(CNS)A4規格(210X 297公釐) (請先閲讀背面之注意事項再填寫本頁) -訂· 經濟部智慧財產局員工消費合作社印製 559862 A7 五、發明説明（）
Kit 和 Producer Twin Silane Kit，兩者均可由 Applied
Materials，Inc· of Santa Clara，California 取得。· 和本發明有關的較佳CVD有機層為具有消光係數（k 值）0·4以上，且在微影製程時所使用之特定紫外光波長（例 如193nm或248nm)。同時，此CVD有機層之消光係數最 好在0.3以下之可見光譜以避免晶圓對準時產生困難。典 型地，CVD有機層之折射率（n值）範圍從13到16之間。 一般說來，此CVD有機層·之厚度和蝕刻欲達到之深 度及CVD有機層對於欲蝕刻材料之選擇比有關。典型的 CVD有機層厚度範圍從1〇〇到2〇〇〇埃之間，或更縮小到 從250到1000埃之間。 現今的製程中，許多應用之CVD有機層均含有76% 的碳，15%的氫和9%的氮。此CVD有機層具有一複晶矽： CVD有機層選擇比大於傳統之介電層硬罩幕（例如，氧化 物，氮化物或氮氧化物硬罩幕），其等級約為1Q :丨以上 並和蝕刻配方有關，和一二氧化矽：CVD有機層選擇比大 於約100: 1。而例如在193nm時其k值則約為0 67且n 值、’力為1 ·5 5左右。此c V D有機層可利用上面所述的 PECVD設備而沈積在基板上（例如矽基板）。其操作參數則 為壓力：5-l〇Torr，功率：8〇(M5〇〇w/每一片8英吋晶圓， 晶圓到電極距離：0.25-1 ·0英吋，溫度：35〇·5〇(Γ(：，丙稀 對氮之比率·· 〇·1 :到K5 :丨。如果有需要的話，可加入 氦氣以增加效率。 CVD有機層的另一個好處是其具有均勻性。此特性的 第10頁 本紙張尺度適用中國國家標準(CNS)A4規格(210x 297公釐) (請先閲讀背面之注意事項再填寫本頁) -、旬· 經濟部智慧財產局員工消費合作社印製 559862
、發明說明( 經濟部智慧財產局員工消費合作社印製 爱點是例如可避免長時間過度蝕刻（也就是在達到蝕刻終 ””占後繼續蝕刻此材料層）。此cVD有機層亦為利·用氟基肩 2子作用（例如CF4基底化學作用）之有效蝕刻罩幕，此北 :作用相當乾淨。再者，此CVD I機層可在氧氣為主的 電装蚀刻製中容易地剥離。 再度參閱第1A圖，一介電層15〇乃沈積在cvd有機 兩40之上。此鍍層可以任何適當之介電材料來形成。介 石電層150較佳之材料包括了二氧化石夕，氮化石夕和氮氧化 :^而氮氧化矽（特別是富含矽之氮氧化矽）則更為合適。 氮虱化矽已經用於某些半導體工業中作為抗反射層，其中 由於相位移的消除而可降低反射光線之強度。 、 本發明中要達到有效的相位移消除目的可利用，例如 在248nm之微影製程中提供2〇〇-6〇〇埃厚度之氮氧化石夕 層，或者在193nm微影製程中提供15〇_5〇〇埃厚度之氮氧 化矽層。形成氮氧化矽層之方法則早已為人所熟知。 當上述之氮氧化矽結合例如上述CVD有機層之吸收 層時，此兩鍵層之抗反射特性將會協調一致。氮氧切層 又厚度可加以調節以提供有效的相位移消除，而cvd ^ 機層組合則可調節以提供有效的吸收作社 丄 、、、口罘 ’ 一般名 高解析度微影製程所使用的深紫外波長中此兩鍍層可 供小於1 %之整體反射率。 巧 回頭再參閱第1A圖，-圖案化光阻層16〇形成於乂 電層15〇之上。由於CVD有機層14〇和介電層15〇之:: 反射特性，在光阻微影製程時所產生的 " 及可以有效的、:在 •..... .......、耵......... (請先閲讀背面之注意事項再填寫本頁) 第Π頁
經濟部智慧財產局員工消費合作社印製 559862 A7 ---------- B7__ 五、發明説明（） 除，因而改善了最後所產生之圖案化光阻層16〇之品質。 光阻層1 60所使用之材料可為任何習知的光阻層材料。現 -今之深紫外光（例如19311111和248nm)之光阻微影製程較常 使用ό知的有機光阻材料。下面將會討論到本發明其中— 個優點為可利用較薄之光阻層（例如小於25〇〇埃），如此可 使圖案化光阻層產生非常小的特徵尺寸。 在第1Α圖中並未例舉出來，雖然氮氧化矽被選為介 電層150之材料，但在介電層15〇和光阻層16〇之間通常 也會提供一額外的阻障層以避免氮原子遷移（一般稱之為，， 污染（poisoning)，，）到光阻層16〇中。因此在習知技術中為 了此目的通常會提供一薄的氧化層（例如埃）。 在提供了圖案化光阻層i 6〇後，第1 A圖之結構將以 連續步驟加以蝕刻。蝕刻製程可在任何適當的電漿處理裝 置中進行。較佳地，所使用之電漿處理裝置可提供高密度 電聚，此高密度電漿則定義為電漿密度範圍從約5xl〇i〇 到約5 X l〇12cm_3。高密度電漿之源頭可為任何適當之高密 度源’例如電子迴旋共振（ECR)，螺旋共振，或感應式耦 口私漿源（ICP)。這些設備在現今之半導體製程設備中仍繼 續使用。而其主要的差異性則在ECR和螺旋共振源利用外 邵磁場來調整並包含電漿，而感應式耦合電漿源則未使用 外部磁場。 於第一個蝕刻步驟中，介電層1 50(及额外的阻障層如 二氧化矽層）如第1 B圖中所示的加以蝕刻形成開口。例 如’當氮氧化矽作為介電層1 50之材料時，任何習知的蝕 第12頁 本紙張尺度適用中國國家標準(CNS)A4規格(210X297公釐） ....... · - .........訂......... f請先閲讀背面之注意事項再續窝本Ϊ 559862 A7
經濟部智慧財產局員工消費合作社印製 2氧化0法均可使用。較佳的則化學為利用包括了 ”:之電裝源氣體，更佳的則為利用包含了氣·類如CF4 :“源乳體。（此蚀刻化學也可應用到可能出現的阻障 值得注意的是，雖然此類製程之光阻層160 一般比氮 乳切層⑸有較高之蚀科’但因為氮氧化珍層厚度較 小（例如150-300埃），因而仍可使用較薄的光阻層（例如 1〇^〇·25〇〇埃）。更需注意的是’可利用薄光阻層⑽之能 力意味著可應用進-步光阻線寬修整製程，並可能將光阻 修薄到無法使用之地步。在此關係中，光阻層副可在不 影響底部⑽有機層14G之情況下加以修整，因為有氣 氧化矽層150作為保護（也就是說，用來修整光阻層之電 漿並不會蚀刻傳統介電層）。 在介電層150被蝕刻開來之後，再利用蝕刻製程來蝕 刻CVD層140並產生如第ic圖中所示的結構。此製程目 的之較佳方式包括了利用CVD有機層14〇對介電層ι5〇 具高選擇比之蝕刻製程。一般說來，此步驟之較佳製程為 利用包括了氧原子類之電漿源氣體如〇2。如果有需要的 話，也可包括一或數種在蝕刻製程時對於CVD有機層側 壁不會有反應之電漿源氣體。例如含有齒素之氣體，如氯 化氫（HC1)，溴化氫（HBr)，溴化甲燒（cH3Br)，三氯甲燒 (CHC13)等等。 以氧氣（〇2)和溴化氫（HBr)為主之化學反應為較佳的 組成，因為其CVD有機物：氮氧化矽之選擇比>1〇〇 : J , 第13頁 本紙張尺度適用中國國家標準(CNS)A4規格(210X297公釐) ...............訂......... 6請先閲讀背面之注意事項再璜寫本 559862 經濟部智慧財產局員工消費合作社印製 使得CVD有機層140 之厚度可為氮氧化碎層1 5.0之厚度 A7 B7 發明説明（） 並提供了適當的侧壁保護。如果有需要的肖，此選擇比將 的數倍以上。如同上面时& 、 所k到的，欲蝕刻之材料層丨3 〇的 厚度愈厚，則CVD有嫵& J 育機層140所需的厚度也就愈大。 口人耑注思的疋，CVD有機層140之蝕刻步驟也會以 相當的速度I虫刻掉光阻層16〇。因此，光阻層16〇會在此 步驟中疋全被移除。（在此點中光阻層的移除並不是問 題’因為具有高耐蝕性的氮氧化矽層150將在光阻層蝕刻 掉後成為CVD有機層14〇之罩幕層。）於較佳實施例中， 任何殘留之光阻層將因鍍層堆疊以預定量的過度蝕刻而 完全移除。然而’如果還是有需要的話，任何殘留之光阻 層仍可以特定移除光阻層之製程步驟加以移除。 在CVD有機層14〇被蝕刻開來且任何殘留之光阻層 移除之後’鍍層130接著如第id圖中所示的加以蝕刻。 如同上面所提到的，鍍層1 3 0所使用的較佳材料為含 石夕鍵層。當使用含矽鍍層時’則特別需要一個步驟以破壞 形成之原生氧化層。此步驟可以習知的數種蝕刻化學作用 來蚀刻此氧化物。較佳的蝕刻化學作用為以_素為主之蝕 刻化學作用，更佳的則為氟原子為主之蝕刻化學作用（例 如含有CF4之化學作用）。在破壞任何原生氧化層之後， 含矽鍍層接著利用習知的適當化學作用來蝕刻矽。較佳的 化學作用為齒素為主之蝕刻化學作用。 要注意的是雖然氮氧化矽層一般會在蝕刻鍍層1 3 〇時 移除，CVD有機層140仍會殘留並作為此蝕刻步驟之罩幕 第14頁 本紙張尺度適用中國國家標準(CNS)A4規格(210X297公釐) ......卜，…Γ,.........訂.........鲁 (請先閲讀背面之注意事項再填寫本頁) 559862 A7 B7 五、發明説明（ 。而這也是我們想要的結果，因為如果氮氧化矽層存在 的話’此氮氧化矽層之移除會成為很重要的製程.問題。 (請先閲讀背面之注意事項再填寫本頁) 最後’任何殘留CVD有機層140加以移除並產生如 第1E圖中所示的結構。如同上述的CVD有機層蝕刻步 驟，於此步驟中較佳的蝕刻化學作用係以含有氧氣類為 王。然而’和上述步驟不同的是，此步驟不需要保護類的 製程氣體。 本發明其中一個重要態樣為CVD有機層可在後續製 程 < 前有效的加以修整。例如，在上述結構第1C圖形成 之後’此結構之CVD有機層部分140可利用CVD有機層 邵分140相對於介電層部分150有較快蝕刻速度之蝕刻化 學作用。當以氮氧化矽作為介電層部分丨5〇的例子中，則 了利用氧氣為主之化學作用（加入或不加入保護氣體媒 介）。在一特定的範例中，此蝕刻可利用取自Applied
Materials，Inc· of Santa Clara，California 之 DPS(去镇合 經濟部智慧財產尾員工消費合作社印製 電t源）系列反應室加以執行，其操作參數則為：3_7〇niT〇rr 的反應至壓力，300-1800W的氣體源功率，30-300W的偏 壓功率，2(M 〇〇〇sccm(每分鐘標準立方厘米）的氧氣，加入 或不加入溴化氫作為保護氣體，以控制修整速率。在此蝕 刻製程之後，CVD有機層部分140成為第2A圖中所顯示 的輪廓。此結構接著以上述第1D圖中所示之製程加以處 理，而產生如第2B圖中所示的結構。 要注意的是由於修整了 CVD有機層部分，使得蝕刻 後之特徵尺寸比由微影製程步驟所產生的特徵尺寸要更 第15頁 本紙張尺度適用中國國家標準(CNS)A4規格(210χ 297公楚) 經濟部智慧財產局員工消費合作社印製 559862 A7 _ B7 五、發明説明（） 小。在一特定範例中，吾人可發現現在使用的丨93nm技術 可提供比0.1 3微米尺寸還要小的光阻層特徵尺寸。接著以 現在可取得之光阻修整技術（例如氧氣型態之製程）將光阻 層特徵尺寸進一步縮減到約小於〇·〇7微米。因而使得氮氧 化矽和CVD有機層之特徵尺寸變成相同大小（也就是約小 於0.07微米）。接著，利用上面所述修整CVD有機層之方 法將CVD有機層之特徵尺寸再修整到約〇 〇3微米或更小。 吾人需注意的是，由於氮氧化矽層15〇位於CVD有 機層140之上，則CVD有機層之外觀將在侧面部分被修 整，而非垂直部分。因此，由於修整步驟不會損失任何厚 度’在修整步驟之前並不需要補償多餘厚度的CVD有機 層。主要基於此相同原因，基本上CVD有機層在此修整 步驟中並不會失去厚度的均勻度。 於本發明之某些實施例中，介電層15〇並不會使用， 因此CVD有機層140即單獨作為抗反射/罩幕層。然而， 基於上面所討論的數種優點，最好還是使用介電層丨5〇。 例如，若沒有介電層1 50，則一般必需使用較厚的光阻層， 且利用習知技術來剝離光阻層時CVD有機層140會有部 分的損失。 本發明之複層抗反射硬罩幕結構（也就是結合介電層 和CVD有機層）在許多領域中均可發現有利的應用，包括 閘極導體蝕刻製程。 例如，第2A圖中例舉的鍍層堆疊包括了一半導體基 板（最好為碎基板210)，一閘絕緣層（最好為閘極氧化層 ^ I I --------*、一叮--------- (請先閲讀背面之注意事項再填寫本頁} 第16頁
A7
559862 五、發明説明（） 22〇)，一閘極導體（最好為摻雜複晶矽層23〇)，一 CVD有 機層240, 一介電層（最好為氮氧化矽層25〇)和一阈案化光 阻層260。 矽基板2 1 0可為任何適當之厚度且可利用任何習知的 方法加以製造。 閘氧化層220可為任何適當之氧化層，且最好為二氧 化石夕層。&閘氧化層220之厚度—般為1()^ 5()埃且可利 用任何習知的適當方法加以提供。 複晶矽層230為本發明在此實施例中最後被蝕刻的鍍 層，亦可以習知的方法加以製造。此鍍層之厚度範圍最好 在例如從500到6000埃，更好則從1〇〇〇到3〇〇〇埃。 於此實施例中的CVD有機層240則利用上面所述的 方法加以製造。於此實施例中，此CVD有機層24〇最好 具有75-77%的碳，14-16%的氫和8-10%的氮之組成，且 其厚度最好在400到600埃之間。 氮氧化矽層250之厚度則如上面所述的最好在 1 50-300埃之間。 於此實施例中的圖案化光阻層260可為習知深紫外光 微影製程均可取得之有機光阻層材料。於一較佳特定實施 例中’此光阻層為TOK P308光阻層（適於248nm之微影 製程），其厚度最好在2000到3 000埃之間。 雖然沒有顯示出來’但最好如習知技術般在氮氧化碎 層250和光阻層260之間提供二氧化矽阻障層。此阻障層 之厚度一般在40到60埃之間。 第17頁 本紙張尺度適用中國國家標準(CNS)A4規格(210X297公釐) ..... . ,. .........訂......... (請先閲讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 559862 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明説明（） 當第3A圖中之結構建構完畢之後，阻障層和底部的 氮乳化碎層2 5 0將如上所述的被蚀刻開來。於一較佳特定 製程中，第3A圖中之結構係在取自Applied Materials，Inc. of Santa Clara，California之DPS(去耦合電漿源）系列反應 室中加以蝕刻的，其择作參數則如下所述。蝕刻氣體： 40-1 lOsccm(每分鐘標準立方厘米）的CF4和4(M l〇sccm的 氬氣。壓力：2-6mTorr。氣體源功率：250-750W。偏壓功 率：20-60W。承載座溫度：50°C。.反應室壁溫度：65°C。 圓頂溫度：8 0 °C。蚀刻中止則觀察3 8 6 5埃之放射光譜， 其在蝕刻製程到達CVD有機層時會驟降，然後再執行40% 的過度蝕刻（也就是繼續蝕刻到達放射光譜改變之時間的 40%) 〇 此CVD有機層240接著如上面所述的被蚀刻開來。 於一較佳特定製程中，利用DPS系列之反應室，製程參數 則如下述。蚀刻氣體：9 - 2 7 s c c m的Ο 2，2 0 - 6 0 s c c m的澳化 氫。壓力·· 2-6mTorr。氣體源功率：500-1 500W。偏壓功 率：75-225W。承載座溫度：50°C。反應室壁溫度：65°c。 圓頂溫度：80°C。當觀察到放射光譜的483 5埃驟降時即 完成蚀刻，表示已蚀刻到達複晶梦表面上之原生氧化層。 蚀刻後的結構如第3 B圖中所示。由此圖中可以看出 來，光阻層在此時大部分已消耗完畢。任何殘留的光阻層 在此時可利用數種習知的光阻去除技術加以移除。於本發 明之一較佳實施例中，當偵測到4 8 3 5埃之終點時（例如 1 5 -1 5秒），光阻層以習知步驟中連續的氧氣蝕刻程序加以 第18頁 本紙張尺度適用中國國家標準(CNS)A4規格(210X 297公董) " ' ' --- ................、可......... (請先閲讀背面之注意事項再場寫本頁) 559862 A7
五、發明説明（） 經濟部智慧財產局員工消費合作社印製 移除。此程序也有效的作A CVD有機層240之過度蚀刻 製程。蝕刻後的結構如第3 C圖中所示。 如上面所述的，接著將執行一製輕步驟來蝕刻複晶矽 曰 表面上之原生氧化層。.一較佳特定製程中，使用 DPS系、列I反應室，製程參數則如下述。#刻氣體： 50 120sccm 的 CF4。壓力：5-15mT〇rr。氣體源功率： 300-900W。偏壓功率：5(M卿。承載座溫度：⑽。反 應室壁溫t 65t。圓頂溫度：8〇t。由於氧化層很薄且 蝕刻製程相當快速兩個因素影響，蝕刻製程在很短的時間 内終止，例如5 -1 5秒。 接著，複晶矽層230以一蝕刻步驟（或多個蝕刻步驟） 將其往下姓刻到氧化層22〇，如第3D圖中所示。如同上 面所k到的，此蝕刻步驟可以任何適當之化學作用為主來 蝕刻矽，而_素為主的系統如上面所討論的將較佳。同時 上面也曾提到，此步驟一般會如圖中所示移除掉氮氧化矽 層 2 5 0 〇 於特別的較佳實施例中，一相當侵略性的蝕刻步驟 (例如’具有複晶矽：氧化層之選擇比範圍從3 : 1到4 : ! 的蚀刻步驟）首先用來蝕刻穿透大部分的複晶矽層23〇。一 較佳的特定製程中，利用Dps系列之反應室，製程參數如 下面所述。蚀刻氣體：15_35sccm的cf4，50_150sccm的 溴化氫，30-9〇sccm的氯氣和6-18sccm的二氧化氦（也就 是70%的氦和30%的氧）。壓力·· 2-6mT〇rr。氣體源功率： 500-1300W。偏壓功率：4(M2〇w。承載座溫度：5(rc。 第19頁 本紙張尺度適用中國國家標準(CNS)A4規格(210X297公釐） — hi — ---------、可---- (請先閲讀背面之注意事項再場寫本頁) 559862 A7 B7 經濟部智慧財產局員工消費合作社印製 五、發明説明（） 反應室壁溫度：65t。圓頂溫度：8(rc β 然後，，一較不侵略性的姓刻步驟（例如，具有複晶梦: 氧化層之選擇比大於2〇·〗,Α > 、20 · 1 <蚀刻步驟）接著加以執行直 至到達氧化層。此步驟以往通常稱之為軟性登陸(sof landing)步驟。一較佳的特定製程中，…PS系列之反 應室’製程參數則如下述。触刻氣體：50_150sccm的溴化 氫，5-15sccm的氣翁知 乳虱和0-18Sccm的二氧化氦。壓力·· 15-35mTorr。氣 、、/s 丫丄 '七 原功率：40〇-ii〇〇W。偏壓功率·· 4〇]肩。承載座溫度：5Gt。反應室壁溫度：的。圓 頂溫度：8(TC。蚀刻步驟的終止則觀察288G埃時的放射 光譜，當蚀刻到達閘氧化層22G時會驟減。 於此點時，氧化層上殘留的複晶梦層可利用較不且侵 略性的過度蚀刻步驟加以清除(例如，具有複晶，夕：氧化 層之選擇比大於100:1之蝕刻步驟）。-較佳的特定製程 中，利用DPS系列之反應室，製程參數則如下述。蚀刻氣 體：60-购咖的澳化氫，3_9seem的二氧化氦。壓力 4㈡〇〇mTG„。氣體源功率：35()1㈣w。偏壓功率： 40-90W。承載座溫度：5代。反應室壁溫n 65t n 溫度：80°C。此步驟可執行，例如，約3〇_6〇秒。 最後，執行一蝕刻步驟以移除殘留之CVD有機層“Ο 以產生第3E圖之結構。如上面所討論的，此步驟的較佳 蝕刻化學為氧氣為主之化學作用。一較佳的特定製程中， 利用Gasonics電漿蝕刻設備，製程參數則如下述。^刻氣 體· 500-1 500sccm的氧氣，5(M5〇sccm的氮氣。壓力·： 第2〇頁 本紙張尺度適用中國國家標準(CNS)A4規格(210 X 297公釐) ............、訂.........C9 (請先閲讀背面之注意事項再填寫本頁) 559862 五、發明説明（） 600-1 800mTorr。氣體源功率：5〇〇_15〇〇w。承載座溫度： 250°C。此步驟可執行，例如，約8(M6〇秒。 2 本發明《複層&反射硬罩幕結構也可應用在淺溝渠 隔離蚀刻（一般稱之為” STI，，姓刻）的領域中。第4a圖例舉 了白知的STI則之結構。此結構包括了 —半導體基板 3 10(例如，一矽基板），一墊氧化層32〇(例如，一二氧化 矽層），一氮化矽層330, 一 CVD有機層34〇，一介電層（最 好為一氮氧化矽層350)和一圖案化光阻層36〇。 此矽基板3 10可為任何適當的厚度且利用任何習知的 方法加以製造。墊氧化層32〇可為任何適當的氧化層（例 如，二氧化矽層）且利用任何習知的方法加以製造。氮化 訂 矽層330亦以習知的方法製造且其厚度範圍最好在，例 如，從1000到2000埃。 於此實施例中的CVD有機層340具有之組成為 75-77%的碳，14-16%的氫和8_1〇%的氮，且以上述所討論 的方式加以形成。此CVD有機層的較佳厚度為3〇〇到4〇〇 埃。氮氧化碎層350的較佳厚度為125-175埃。 圖案化光阻層360基本上可為習知用於深紫外光微影 製程的任何有機光阻層材料，且其厚度範圍，例如，從 3000-4000 埃。 雖然並未顯示出來，二氧化矽阻障層（例如，一 4〇到 埃厚度之鍍層）最好提供於氮氧化矽層35〇和光阻層 3 60之間。 在建立了罘4A圖之結構後，任何阻障層和底部之氮 第21頁 本紙張尺度適用中國國家標準(CNS)A4規格(21〇χ 297公楚） 559862 A7 B7 五、發明説明（）
氧化矽層3 5 0如上面所討論的被蚀刻開來。cv D 有機層 340接著也被蝕刻開（和上面所討論的方式相同士 蝕刻到氮化矽層330。於此點中，任何殘留的光阻層今 面所討論的加以剥離而產生第4B圖之結構。 然後，執行一蝕刻.步驟以穿過墊氧化層32〇， 此步驟 類似上面所討論的蚀刻原生氧化層。在蚀穿整氧化層 之後’矽層將被蝕刻到一預定的深度，且最好利用南素為〇 主之蝕刻製程。更佳地，此矽層蝕刻到預定深度可利用習 知一相當侵略性的蚀刻步驟，接著一較不侵略性的軟性清 潔（soft Clean)蝕刻步驟以移除附著在蝕刻設備内部的2 刻副產物。最後，殘留的CVD有機層利用上面所談的製 程步驟加以移除並產生第4C圖之結構。由此圖中可以看 出來，一溝渠形狀已被蝕刻出來並呈現錐形的溝渠形狀 (例如，7 5 - 8 9度）。 相對於傳統的光阻層為主ST][蝕刻製程來說，上面所 提供的製程，除了其它的優點以外，更可提供較佳的外形 及蝕刻速率微負載效應，較高的蝕刻速率，較好的光阻層 外形（大部分係由於光阻層在矽蝕刻開始前即己移除），及 不兩要光阻層移除的問題。另外一方面，相對於習知的同 步和非同步STI製程來說，上面的製程尤其可提供基本上 沒有氮化物損失的優點。 雖然在此已描述並例舉多個不同實施例，吾人將會瞭 解，在不偏離本發明之精神和範圍之下，有關本發明的其 它修正或變化均涵蓋在上面所教示的範圍及後附之申請 f請先閲讀背面之注意事項再填、寫本5 f -訂 經濟部智慧財產局員工消費合作社印製 第22頁
559862 A7 B7 五、發明説明（ 專利範圍。 在此說明書（包括了後附的申請專利範圍，摘要 示）中所揭露的所有特徵，及/或所揭露的任何方法或製程 之所有步驟，均可以任何組合方式加以結合除非此組： 使得至少某些特徵及/或步驟為獨立互斥。 " 在此說明書（包括了後附的申請專利範圍，摘要和圖 示)中所揭露的每個特徵，肖可由提供相同或類似目的之 不同特徵來取代，除非特別指明有所不同。因此，除非特 別指明有所不同，每個揭露的特徵均只為一系列等同或類 似特徵之一個範例而己。 (請先閲讀背面之注意事項再場寫本頁} 經濟部智慧財產局員工消費合作社印製 圖號對照說明： 130 材料層 140 化學氣相沈積有機層 150 介電層 160 圖案化光阻層 210 矽基板 220 閘極氧化層 230 換雜複晶碎層 240 CVD有機層 250 氮氧化矽層 260 圖案化光阻層 310 半導體基板 320 塾氧化層 330 氮化矽層 340 CVD有機層 350 氮氧化矽層 360 圖案化光阻層 第23頁 本紙張尺度適用中國國家標準(CNS)A4規格(210X 297公釐)

Claims (1)

  1. 經濟部智慧財產局員工消費合作社印製 559862 A8 B8 C8 —--^___ ___ /、、申睛專利範圍 1 · 一種複層抗反射硬罩幕結構，該結構至少包含： 一化學氣相沈積（CVD)有機層，該CVD有機層·包含碳原 予和氫原子；及 一介電層位於該CVD有機層之上。 2·如申請專利範圍第1項所述之複層抗反射硬罩幕結構， 其中上述之介電層為一氮氧化梦層。 3 .如申請專利範圍第i項所述之複層抗反射硬罩幕結構， 其中上述之CVD有機層包含小於1%的氮原子。 4·如申請專利範圍第1項所述之複層抗反射硬罩幕結構， 其中上述之CVD有機層包含大於1 %的氮原子。 5 ·如申請專利範圍第4項所述之複層抗反射硬罩幕結構， 其中上述之（：\^有機層包含70-80%的碳，1〇-2〇%的氩 和5 -1 5 %的氮。 6.如申請專利範圍第1項所述之複層抗反射硬罩幕結構， 其中上述之介電層為氮氧化梦層且其中該CVD有機層 包含70-80%的碳，1〇-2〇。/。的氫和5-15%的氮。 7 ·如申請專利範圍第6項所述之複層抗反射硬罩幕結構’ 其中上述之介電層之厚度範圍從150到500埃。 第24頁 本紙張尺度適用中國國家標準（CNS)A4規格（21〇 X 297公釐） -------^---pr----------訂--------- (請先閱讀背面之注意事項再填寫本頁} 559862 A8 B8 C8 D8 經濟部智慧財產局員工消費合作社印製 六、申請專利範圍 8 · —種形成複層抗反射硬罩幕結構的方法，該方·法至少包 含： 提供一基板結構； 沈積一 CVD有機層於該基板結構之上，該CVD有機層 包含碳和氫； 沈積一介電層於該CVD有機層之上； 提供一圖案化有機光阻層於該介電層之上； 於第一電漿蝕刻步驟從該圖案化光阻層之孔洞中蝕刻 該介電層，直到該孔洞形成於該介電層中；及 於第二電漿蝕刻步驟從該介電層之該孔洞中蝕刻該 CVD有機層。 9 ·如申請專利範圍第8項所述之方法，其中上述之介電層 為一氮氧化梦層。 I 0.如申請專利範圍第9項所述之方法，其中上述之第一電 漿蝕刻步驟係利用包含有齒素類之電漿源氣體加以實 施。 II ·如申請專利範圍第1 〇項所述之方法，其中上述之第一 電漿蝕刻步驟係利用包含有氟化碳類電漿源氣體加以 實施。 第25頁 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） ---------ϋ----------訂--------- (請先閱讀背面之注意事項再填寫本頁) 州862 A8 B8 C8 D8 、申請專利範圍 12 ·如申請專利範圍篥 員所述之方法，其中上述之CVD 有機層係以電1 "1化予氧相沈積製程利用·包含碳氫 ^ <輸入流體加以沈積。 1 3·如申請專利範圍第12 類為丙烯氣體。 項所述之方法，其中上述之 碳氫 1 4.如申請專利範圍第1 2項所、 只所迷 < 万法，其中上 流體更包含了氮氣。 述之輸入 I5·如申請專利範圍第8項所 π 員所述之方法，其中上述之第-兩漿蝕刻步驟係利用包本 昂一迅 ^ 了虱原子類之電漿源氣體加以 實施 16.如申請專利範圍第ι5項 子類為氧氣。 所述之方法，其中上述之 氧原 經濟部智慧財產局員工消費合作社印製 17.-種蝕刻基板結構之方法，該方法至少包含： 提供一基板結構； 提供-圖案化複層罩幕結構於該基板結構之上，該 化複層罩幕結構具有孔洞且包含：⑷一 cvd有機層含 有碳和氫及（b) —介電層位於該CVD有機層之上；及 以電漿蝕刻製程經由該孔洞蝕刻該基板結構。 第26頁 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公Θ ---—___ -----l· — ^ --------訂--------- (請先閱讀背面之注意事項再填寫本頁) 559862 經濟部智慧財產局員工消費合作社印製 A8 B8 C8 D8六、申請專利範圍 1 8 ·如申請專利範圍第1 7項所述之方法，其中更包含了在 該基板結構蝕刻之後移除殘留之該CVD有機層。 1 9.如申請專利範圍第1 8項所述之方法，其中上述之殘留 物係利用包含氧原子類之電漿源氣體的電漿蝕刻製程 加以移除。 2 0 ·如申請專利範圍第1 9項所述之方法，其中上述之氧原 子類為氧氣。 2 1 .如申請專利範圍第1 7項所述之方法，其中上述之基板 結構包含矽層且其中該矽層於該電漿蝕刻製程之期間 加以蚀刻。 2 2.如申請專利範圍第21項所述之方法，其中上述之電漿 蝕刻製程包含了利用含有_素類電漿源氣體組成之電 漿蝕刻步驟。 23.如申請專利範圍第21項所述之方法， 其中上述之基板結構包含了單晶矽層，一氧化層則位 於該單晶矽層之上，一掺雜複晶矽層位於該氧化層之上 且一原生氧化層位於該摻雜複晶矽層之上，且 其中該原生氧化層和該摻雜複晶矽層由該電漿蝕刻 製程加以蚀刻。 第27頁 (請先閱讀背面之注意事項,填寫本頁) 冷填寫士 訂----------
    本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 559862 A8 B8 C8 D8 六、申請專利範圍 24·如申請專利範圍第23項所述之方法，其中上述之電漿 — 蝕刻製程包含了二個或更多的電漿蝕刻步驟，且其中爷 二個或更多的電漿蝕刻步驟之每一個步驟均利用了 ^ 含齒素類之電漿源氣體組成。 2 5.如申請專利範圍第21項所述之方法， 其中上述之基板結構包含了單晶硬層，一氧化層 位於孩單晶矽層之上，且一氮化矽層位於該氧化 上，且 其中該單晶矽層，該氧化層和該氮化矽層由該電 蚀刻製程加以蝕刻。 則 之 漿 · I 填寫本頁 (請先閱讀背面之注意事項 經濟部智慧財產局員工消費合作社印製 26·如申請專利範圍第25項所述之方法，其中上述之電 蚀刻製程包含（a) —個或多個電漿蝕刻步驟且利用本 氧氣類之電漿源氣體組成及（b) —個或多個電裝蚀刻 驟且利用含有齒素類之電漿源氣體組成。 2 7 · —種蚀刻一基板結構的方法，該方法至少包含·· 提供一基板結構； 供一含有碳和氫之CVD有機層於該基板結構上 該CVD有機層具有孔洞；及 以電漿蝕刻製程經由該孔洞蝕刻該基板結構。 第28頁 漿 有 步 ·1111111.
    559862 A8 B8 C8
    經濟部智慧財產局員工消費合作社印製 六、申請專利範圍 28·如申請專利範圍第27項所述之方法，其中更包含該基 板結構由電漿蝕刻製程在含有氧氣類之電漿·源氣體加 以蝕刻之後移除該CVD有機層之殘留物。 29·如申請專利範圍第28項所述之方法，其中上述之含有 氧氣類之電漿源氣體為〇2。 3 0 · —種修整罩幕特徵的方法，該方法至少包含： 提供一個或多個罩幕特徵於一基板結構之上，每一個 該罩幕特徵包含（a)—包含碳和氫之CVD有機層，及（b) 一介電層位於該CVD有機層之上並曝露出該CVD有機 層的側壁部分；及 以電漿蝕刻製程來蝕刻該CVD有機層之曝露的側壁 部分，使得該一個或多個罩幕特徵在該基板之寬度可減 小0 3 1 ·如申請專利範圍第3 0項所述之方法，其中上述之介電 層為氮氧化矽層。 3 2 ·如申請專利範圍第3 0項所述之方法，其中上述之C V D 有機層包含7〇-80%的碳，1〇-20%的氫和5-15%的氮。 33.如申請專利範圍第30項所述之方法，其中上述之CVD 有機層係利用含有氧氣類之電漿源氣體加以蝕刻。 第29頁 本紙張尺度適用中(CNSW規格（210 X 297公餐） I------訂--------- (請先閱讀背面之注意事項寫本頁) 寫士 559862 A8 B8 C8 D8 六、申請專利範圍 34.如申請專利範圍第33項所述之方法，其中上之含有 氧氣類之電漿源氣體為〇2。 --------訂---------. (請先閱讀背面之注意事項¾填寫本頁) 經濟部智慧財產局員工消費合作社印製 第30頁 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐）
TW091115618A 2001-07-13 2002-07-12 Etch pattern definition using a CVD organic layer as an anti-reflection coating and hardmask TW559862B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US09/905,172 US20020086547A1 (en) 2000-02-17 2001-07-13 Etch pattern definition using a CVD organic layer as an anti-reflection coating and hardmask

Publications (1)

Publication Number Publication Date
TW559862B true TW559862B (en) 2003-11-01

Family

ID=25420384

Family Applications (1)

Application Number Title Priority Date Filing Date
TW091115618A TW559862B (en) 2001-07-13 2002-07-12 Etch pattern definition using a CVD organic layer as an anti-reflection coating and hardmask

Country Status (3)

Country Link
US (2) US20020086547A1 (zh)
TW (1) TW559862B (zh)
WO (1) WO2003007344A2 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7588883B2 (en) 2006-05-09 2009-09-15 United Microelectronics Corp. Method for forming a gate and etching a conductive layer

Families Citing this family (43)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6573030B1 (en) * 2000-02-17 2003-06-03 Applied Materials, Inc. Method for depositing an amorphous carbon layer
JP2002194547A (ja) * 2000-06-08 2002-07-10 Applied Materials Inc アモルファスカーボン層の堆積方法
US6582861B2 (en) * 2001-03-16 2003-06-24 Applied Materials, Inc. Method of reshaping a patterned organic photoresist surface
US7085616B2 (en) 2001-07-27 2006-08-01 Applied Materials, Inc. Atomic layer deposition apparatus
US6541397B1 (en) * 2002-03-29 2003-04-01 Applied Materials, Inc. Removable amorphous carbon CMP stop
US20050181604A1 (en) * 2002-07-11 2005-08-18 Hans-Peter Sperlich Method for structuring metal by means of a carbon mask
US6864556B1 (en) * 2002-07-31 2005-03-08 Advanced Micro Devices, Inc. CVD organic polymer film for advanced gate patterning
US6803313B2 (en) 2002-09-27 2004-10-12 Advanced Micro Devices, Inc. Method for forming a hardmask employing multiple independently formed layers of a pecvd material to reduce pinholes
DE10330795B4 (de) * 2003-07-08 2008-01-24 Qimonda Ag Kohlenstoff-Hartmaske mit einer Stickstoff-dotierten Kohlenstoffschicht als haftfähiger Schicht zur Haftung auf Metall oder metallhaltigen anorganischen Materialien und Verfahren zu deren Herstellung
US7132201B2 (en) * 2003-09-12 2006-11-07 Micron Technology, Inc. Transparent amorphous carbon structure in semiconductor devices
US7129180B2 (en) * 2003-09-12 2006-10-31 Micron Technology, Inc. Masking structure having multiple layers including an amorphous carbon layer
US7064078B2 (en) * 2004-01-30 2006-06-20 Applied Materials Techniques for the use of amorphous carbon (APF) for various etch and litho integration scheme
JP4879159B2 (ja) * 2004-03-05 2012-02-22 アプライド マテリアルズ インコーポレイテッド アモルファス炭素膜堆積のためのｃｖｄプロセス
US7638440B2 (en) * 2004-03-12 2009-12-29 Applied Materials, Inc. Method of depositing an amorphous carbon film for etch hardmask application
US20050199585A1 (en) * 2004-03-12 2005-09-15 Applied Materials, Inc. Method of depositing an amorphous carbon film for metal etch hardmask application
US7079740B2 (en) * 2004-03-12 2006-07-18 Applied Materials, Inc. Use of amorphous carbon film as a hardmask in the fabrication of optical waveguides
US7037847B2 (en) * 2004-05-28 2006-05-02 Hitachi Global Storage Technologies Netherlands, B.V. Methods for fabricating read sensor for magnetic heads with reduced read track width
US7097779B2 (en) * 2004-07-06 2006-08-29 Tokyo Electron Limited Processing system and method for chemically treating a TERA layer
US20070286965A1 (en) * 2006-06-08 2007-12-13 Martin Jay Seamons Methods for the reduction and elimination of particulate contamination with cvd of amorphous carbon
US7094442B2 (en) * 2004-07-13 2006-08-22 Applied Materials, Inc. Methods for the reduction and elimination of particulate contamination with CVD of amorphous carbon
US7341956B1 (en) * 2005-04-07 2008-03-11 Spansion Llc Disposable hard mask for forming bit lines
JP4914589B2 (ja) * 2005-08-26 2012-04-11 三菱電機株式会社 半導体製造装置、半導体製造方法および半導体装置
US7432178B2 (en) * 2005-10-21 2008-10-07 Advanced Micro Devices, Inc. Bit line implant
US20070286954A1 (en) * 2006-06-13 2007-12-13 Applied Materials, Inc. Methods for low temperature deposition of an amorphous carbon layer
US8367303B2 (en) 2006-07-14 2013-02-05 Micron Technology, Inc. Semiconductor device fabrication and dry develop process suitable for critical dimension tunability and profile control
US8071487B2 (en) * 2006-08-15 2011-12-06 United Microelectronics Corp. Patterning method using stacked structure
US20080254233A1 (en) * 2007-04-10 2008-10-16 Kwangduk Douglas Lee Plasma-induced charge damage control for plasma enhanced chemical vapor deposition processes
US7553770B2 (en) * 2007-06-06 2009-06-30 Micron Technology, Inc. Reverse masking profile improvements in high aspect ratio etch
JP2009088085A (ja) * 2007-09-28 2009-04-23 Tokyo Electron Ltd 半導体装置の製造方法、半導体装置の製造装置、制御プログラム及びプログラム記憶媒体
US20090093128A1 (en) * 2007-10-08 2009-04-09 Martin Jay Seamons Methods for high temperature deposition of an amorphous carbon layer
US8084366B2 (en) 2008-04-11 2011-12-27 Sandisk 3D Llc Modified DARC stack for resist patterning
US20090269923A1 (en) * 2008-04-25 2009-10-29 Lee Sang M Adhesion and electromigration improvement between dielectric and conductive layers
US8455176B2 (en) 2008-11-12 2013-06-04 Az Electronic Materials Usa Corp. Coating composition
US8535549B2 (en) 2010-12-14 2013-09-17 Lam Research Corporation Method for forming stair-step structures
USRE46464E1 (en) 2010-12-14 2017-07-04 Lam Research Corporation Method for forming stair-step structures
US8329051B2 (en) 2010-12-14 2012-12-11 Lam Research Corporation Method for forming stair-step structures
US9299581B2 (en) 2011-05-12 2016-03-29 Applied Materials, Inc. Methods of dry stripping boron-carbon films
US9653327B2 (en) 2011-05-12 2017-05-16 Applied Materials, Inc. Methods of removing a material layer from a substrate using water vapor treatment
US9105587B2 (en) 2012-11-08 2015-08-11 Micron Technology, Inc. Methods of forming semiconductor structures with sulfur dioxide etch chemistries
US20140216498A1 (en) 2013-02-06 2014-08-07 Kwangduk Douglas Lee Methods of dry stripping boron-carbon films
US9673057B2 (en) 2015-03-23 2017-06-06 Lam Research Corporation Method for forming stair-step structures
US9741563B2 (en) 2016-01-27 2017-08-22 Lam Research Corporation Hybrid stair-step etch
US11600713B2 (en) * 2018-05-30 2023-03-07 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11307633A (ja) * 1997-11-17 1999-11-05 Sony Corp 低誘電率膜を有する半導体装置、およびその製造方法
US5976769A (en) * 1995-07-14 1999-11-02 Texas Instruments Incorporated Intermediate layer lithography
US6428894B1 (en) * 1997-06-04 2002-08-06 International Business Machines Corporation Tunable and removable plasma deposited antireflective coatings
US5873984A (en) * 1997-11-05 1999-02-23 Trace Storage Tech. Corp. Method of sputtering an amorphous carbon overcoat as a protective film on magnetic recording disk
US6143476A (en) * 1997-12-12 2000-11-07 Applied Materials Inc Method for high temperature etching of patterned layers using an organic mask stack
US6037265A (en) * 1998-02-12 2000-03-14 Applied Materials, Inc. Etchant gas and a method for etching transistor gates
US6245684B1 (en) * 1998-03-13 2001-06-12 Applied Materials, Inc. Method of obtaining a rounded top trench corner for semiconductor trench etch applications
US6083815A (en) * 1998-04-27 2000-07-04 Taiwan Semiconductor Manufacturing Company Method of gate etching with thin gate oxide
US6316167B1 (en) * 2000-01-10 2001-11-13 International Business Machines Corporation Tunabale vapor deposited materials as antireflective coatings, hardmasks and as combined antireflective coating/hardmasks and methods of fabrication thereof and application thereof
US6147009A (en) * 1998-06-29 2000-11-14 International Business Machines Corporation Hydrogenated oxidized silicon carbon material
US6420261B2 (en) * 1998-08-31 2002-07-16 Fujitsu Limited Semiconductor device manufacturing method
US6221785B1 (en) * 1998-09-17 2001-04-24 Winbond Electronics Corporation Method for forming shallow trench isolations
JP3257533B2 (ja) * 1999-01-25 2002-02-18 日本電気株式会社 無機反射防止膜を使った配線形成方法
US6200881B1 (en) * 1999-07-23 2001-03-13 Worldwide Semiconductor Manufacturing Corp. Method of forming a shallow trench isolation
US6171940B1 (en) * 1999-10-01 2001-01-09 United Microelectronics Corp. Method for fabricating semiconductor devices having small dimension gate structures
FR2802336B1 (fr) * 1999-12-13 2002-03-01 St Microelectronics Sa Structure d'interconnexions de type damascene et son procede de realisation
US6573030B1 (en) * 2000-02-17 2003-06-03 Applied Materials, Inc. Method for depositing an amorphous carbon layer
KR100533198B1 (ko) * 2000-08-18 2005-12-05 동경 엘렉트론 주식회사 저유전성 질화규소막 및 그 형성 방법, 반도체 장치 및 그제조 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7588883B2 (en) 2006-05-09 2009-09-15 United Microelectronics Corp. Method for forming a gate and etching a conductive layer

Also Published As

Publication number Publication date
US20080197109A1 (en) 2008-08-21
WO2003007344A2 (en) 2003-01-23
WO2003007344A3 (en) 2003-09-25
US20020086547A1 (en) 2002-07-04

Similar Documents

Publication Publication Date Title
TW559862B (en) Etch pattern definition using a CVD organic layer as an anti-reflection coating and hardmask
TW410425B (en) Method for forming dual damascene contacts
KR100801308B1 (ko) 고선택비 하드마스크를 이용한 트렌치 형성 방법 및 그를이용한 반도체소자의 소자분리 방법
TW523803B (en) A silicon carbide deposition for use as a low dielectric constant anti-reflective coating
US6617244B2 (en) Etching method
JP5122106B2 (ja) 炭素含有膜エッチング方法及びこれを利用した半導体素子の製造方法
KR100875180B1 (ko) 반도체 소자의 제조 방법
US6849539B2 (en) Semiconductor device and method of fabricating the same
JP4776747B2 (ja) 半導体素子のコンタクト形成方法
US6372672B1 (en) Method of forming a silicon nitride layer in a semiconductor device
TW201214560A (en) Structure and method for manufacturing interconnect structures having self-aligned dielectric caps
TW425631B (en) Semiconductor device having a multilayer interconnection structure
TW202203295A (zh) 半導體裝置的形成方法及其用於製造積體電路的方法
TWI242032B (en) CMP slurry for metal and method for manufacturing metal line contact plug of semiconductor device using the same
KR100721206B1 (ko) 반도체소자의 스토리지노드 컨택 형성방법
KR100471408B1 (ko) 반도체 소자의 금속선 패터닝 방법
US20090160070A1 (en) Metal line in a semiconductor device
TW517271B (en) Method of manufacturing semiconductor device
KR100524805B1 (ko) 반도체 소자의 트렌치 갭필 방법
TW424301B (en) Manufacturing method for dual damascene
KR20050067555A (ko) 반도체 소자의 제조방법
KR20060058583A (ko) 도전성 구조물, 이의 제조 방법, 이를 포함하는 반도체장치 및 그 제조 방법
KR100764452B1 (ko) 반도체 소자 및 이의 제조 방법
TW574745B (en) A dual damascene process applying porous low-k dielectric
TW412785B (en) Improved process of defining gate electrode pattern

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees