TW548750B - Method of heat treatment of silicon wafer doped with boron - Google Patents

Method of heat treatment of silicon wafer doped with boron Download PDF

Info

Publication number
TW548750B
TW548750B TW090127506A TW90127506A TW548750B TW 548750 B TW548750 B TW 548750B TW 090127506 A TW090127506 A TW 090127506A TW 90127506 A TW90127506 A TW 90127506A TW 548750 B TW548750 B TW 548750B
Authority
TW
Taiwan
Prior art keywords
boron
heat treatment
wafer
hydrogen
argon
Prior art date
Application number
TW090127506A
Other languages
English (en)
Inventor
Yuji Sato
Shirou Yoshino
Hiroshi Furukawa
Hiroyuki Matsuyama
Original Assignee
Komatsu Denshi Kinzoku Kk
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Komatsu Denshi Kinzoku Kk filed Critical Komatsu Denshi Kinzoku Kk
Application granted granted Critical
Publication of TW548750B publication Critical patent/TW548750B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/665—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using self aligned silicidation, i.e. salicide
    • H01L29/66507—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using self aligned silicidation, i.e. salicide providing different silicide thicknesses on the gate and on source or drain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/322—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections
    • H01L21/3221—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to modify their internal properties, e.g. to produce internal imperfections of silicon bodies, e.g. for gettering
    • H01L21/3225—Thermally inducing defects using oxygen present in the silicon body for intrinsic gettering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Description

548750 兔號 90127506 五、發明說明（1) [發明領域] 本發明係有關於將硼摻雜的矽日 下進行熱處理，而使得在該蝴摻雜鼠氣的爐氣氛 晶圓深度方向的硼濃度均勻化的有致方法。 圓衣厚之 [習知技術說明] 對於由以CZ (Czochralski)法所長成的無錯位單晶曰 棒而被切出的矽晶圓，一般而言，都要經過所祝 日日曰曰 COPCCrystal Originated Par 11 c 1 e) ^ # a ^ 〇
在此，cop的形成原因是由於在晶棒的成長過程中察 入空孔(V〇ld)缺陷，而造成在石夕晶圓的表面 V (^讨），或疋即使沒有露出也是存在於石夕晶圓的表声 疋說，COP是被包含在元件活性區域中），、言社 \(也就 了所謂閘極氧化膜耐壓不良、漏電 =二，，就造成 的原因。 小艮般的兀件特性不良 因此，習知為了要除去露出在矽晶 層襄的COP ’係在氫氣氛或氬氣氛等 表面或二存在表 以1 200 °c左右的高溫來進行熱處理（例如在=巩下， 58 —85534號公報、特開平4- 1 67433號公報）、1。 由實施該熱處理’可以使晶圓表層的氧元。貫^際上，經 而使得露出在矽晶圓的表面或是存在於表屉二方擴散， 或消失。 Θ的COP被減少 然而’若將侧摻雜（b 〇 r ο n d 〇 p e d)的石夕曰n 氛來進行回火（Anneal)處理時，則不僅氧_θ日圓，以氫氣 的硼也會被往外方擴散，而使得晶圓表 附日日圓表層 丨一·~ ---1：卜附近的阻抗
7054-4460-PFl(N).ptc 第4頁 548750 五 發明說明H日 修正 率’會有所★田 關於此，在當初所預定的值不相同的問題發生。 有揭示在气，開平10_ 1 44698公報中，相關的發明者等， 合時，硼^氣氛下進行含有硼的矽晶圓的回火處理的場 外方擴散，因：會彺外！'擴散，只有使氧元素選擇性地向 回火處理，幾伞經由在氬氣氣氛下進行含有硼的矽晶圓的 成乎不會使硼分布產生變化。 [發月妙所欲解決的課題] 對當2Γ 0-1 44698公報中，該發明係完全針 際上，是處理而被進行1有，該發明實 勾化的目的。 日圓表層之晶圓深度方向的硼濃度均 有鑑於此，本^ ^^明从 低濃度蝴的卿雜^ θ η目的係提供—種即使對於被換雜 圓深度方一農夂:地在晶圓表層之晶 [解決課題的手段] 為了要達成上述的曰 究的結果，若對硼摻雜的：’本發明的發明者等的精心研 在被硼摻雜的矽晶圓的ie =晶圓進行氬氣退火處理的話， 爛濃度，石夕晶圓的晶圓；：日寺’觀察關於晶圓深度方向的 該濃度有漸漸地低下的=的爛濃度係一時地上升之後，
還有，如果說到關於气A 處理的場合時，在表層二乳退火㈣’進行該氬氣退火 -⑴a〇的，•然市面：；的深度方向的爛濃度係成為均 度係均
7〇54-4460-PFl(N).ptc 第5頁 -^^90127506 548750
五、發明說明（3) — (f 1 a )的石夕晶圓，儘管如此，缺曰 的硼濃度時，路招访曰阍的曰n /、、、在桃备、日日51冰度方向 井之德，拎」見矽曰曰因的曰曰固表層的硼濃度係-時地上 >農度有漸漸地低下的現象。 而且’對於硼濃度的一時的上弁目鱼 用由氫氣回火的硼、塗痄低嘁頦务升見象、、、i由好好地適 夕於伽分表濃度減象，除去存在於晶圓砉屏沾 多餘硼凡素，而將在晶圓表層 曰曰Η表層的 之後，而在經由進行1氣退火處；度方向的蝴濃度均-化 的曰圓淡掩+ 慝理，就可發現在晶圓# ® 的日日圓冰度方向的硼濃度能夠被 仕日日H1表層 明的目的。 化’而達到完成本發 因此，本發明者等，係思考 圓表層的蝴濃度的一時的上升，了述奴的石夕晶圓的晶 的什麼原因而造成蝴元素附著在在投入熱處理前 审1触，丨 A ’日日圓上0 ^在二說二本發明係提供了下述般的方法。 氣的混合氣」，而使得在該蝴摻「氬氣和氫 晶圓深度方向的硼濃度均一 2的矽曰曰圓的晶圓表層之 還有，所謂上述的「晶圓表#法。 Η 圓表面算起5以m的範圍内，更:」，土本上是假想從晶 (2)—種矽晶圓的熱處理疋在10 的範圍内。 氣氛下，進行硼摻雜的矽曰的’其特徵在於：在氬氣 期階段’經由將該氬氣氣：以：：處理：在該熱處理的初 和氫氣的混合氣」來進行;^且的氫氣氣氛或是「氬氣 的階段時，除去從被蝴污f二二T二而在進行該熱處理前 後，進行在氬氣土土下的熱處理Γ囫的表面的該硼污染之
7〇54-4460-PFl(N).ptc 548750 農^90127506 發明說明（4) 曰 五 修正 在*非氧^化十生顏畜 適宜的氫氣氣氛：C處理的初期階段所被進行的以 係為了要it 士二/ 鼠氣和氫氣的混合氣」的熱處理， 目的。 句一化晶圓表層之晶圓深度方向的硼濃度的 晶圓=埶處理二=、痃熱處理的初期階段」，係包括從矽 爐而進行熱處理，暫時地經(二最：將素流夂熱處理 理的場合），和矽晶圓 彳仃切換成虱軋熱處 係將氬氣U熱處理爐1 Y地的^\\既定的期間（最初 氣熱處理，之祛i i > 守也、&過之後’進行切換成氫 概冬。- 進行切換成氬氣熱處理的場厶）兩方沾 概心在该階段，經由進杆备^w的％ 〇 )兩方的 表層的多餘的硼被除去，& ，而使存在於晶圓 係被形成均一之後，而 Γ P表層的深度方向的硼濃度 火處理係因為在晶圓表層的G =處理。因& ’氬氣回 而被維持著，戶斤以經：本；濃度係被形成均 付到二表層的深度方向的韻度係二*，結果是可以 (3) 如上述第（1)或（2)所 的矽晶圓。 氣氣體的混合氣」係在爆炸限界法，前述「氬氣氣 3虱二的「氬氣氣體和氫氣氣體的混丄二下的濃度，而包 (4) 均一化硼摻雜的矽晶 σ虱」。 的侧濃J，而進行添加氣氣氣體勺的曰曰氣，表層晶圓深度方向 所明「均一化硼摻雜的矽晶圓^回火處理之方法。 向的硼濃度而添加氫氣」，係例如曰曰「曰圓表層晶圓深度方 的階段添加氫元素而進行氫熱處理疋在氩氣回火的初期 ---理，例如能夠在
7054-4460-PFl(N).ptc 第7頁 548750 j號 90127506 修正 曰 Λ_ 五、發明說明（5) 8 〇 0〜1 2 0 0 °C之間進行。在該場合，例如正在升溫熱處理爐 時’對於在進行未到800 °C的場合時（例如，在300 °C下添 加氫元素，在300〜500 °C下進行氫熱處理之後，在5〇(TC下 切換成氬氣氣氛的場合），因為經由氫回火的從晶圓表層 的爛的除去效果是慢的，所以並不實用。另一方面，例曰如 正在升溫熱處理爐時，對於在超越12〇〇 t下而進行氫熱處 理的場合時（例如，在121〇它下添加氫元素，在= I下進行氫熱處理之後，在1 300 t：T切換成氬氣氣氛的場 δ)，在達到1 200。(：之間時，進行了氬氣回火處理，經由 此，氬氣回火處理的效果係先做了，所以使 望的㈣氫回火的㈣去效果是有不完全的可能性。^ 入，f ^ ^條，’係氫7^素是在l0G%的狀態下進行的場 口 ^ U在虱虱與氫氣的混合氣下進行的場合，或是經 回火的時間等的差昱，即估产# - 、 吏在虱兀素的爆發限界是4 %的場 合’右疋在 800 〜— 右，饼於气-服度下也能夠實施本發明。還 ^ ^80 0 ^ ^ # ^ ^ ^ 時間。 此夠只施本發明，而縮短氫熱處理 不論如何，關於本發明 的條件，係、綜合地考量二；初期階段的氫熱處理」 條件。 传的θ曰圓和裝置的狀態而決定的 (5 )利用附著在石夕曰 晶圓的晶圓表層的晶圓义面的删’均一化删摻雜的矽 氣氛下熱處理該「蝴#雜又方向的硼濃度，而在非氧化性 户"「在^ 的矽晶圓」的方法。
7〇54-4460-PFl(N).ptc 第8頁 ---ίϋ下」係如同在氫氣氣氛下或是 案號 90127506 548750 Λ_a 修正 曰 五 ^發明說明（6) —— 在氬氣氣氛下般地，為了要消滅在矽晶圓的表層附近的 COP而進行使用一般的非氧化性氣氛。 (6)為了要均一化在「硼摻雜的矽晶圓」的晶圓表層 的晶圓深度方向的硼濃度，而使用氫氣或是「氬氣和曰 的混合氣」的方法。 ” (7 )如（1 )〜（6 )所述之方法，前述的「硼摻雜的秒曰 圓」係關於被摻雜有非高濃度硼的矽的矽晶圓。 曰曰 本發明所謂的「非高道声 y. Ββ _ ^ lm6 升^，辰度」’係關於硼濃度，最好是 在1 X 1 016 a toms/cm3 以下，更好 e , f 疋 下，最妊日mu .旯好疋在h l〇i5at〇ms/cnihx 好疋在lx 1〇 atoms/cm3以下。 (8)如經由（i)〜（5)中之任一… 晶圓，前述的「硼摻雜的矽 ==方法所被製造的矽 度硼的矽的矽晶圓。 」係關於被摻雜有非高濃 (9 )對於在氬氣氣氛下進行誃 理，在進行該熱處理前的階段的Λ曰\雜的矽晶圓的熱處 的f,時，在關於該氬氣氣氛的熱：：表面係被硼污染 以鼠氣或是「氬氣和氫氣的混合^处的仞期階段，經由 達成熱處理後的「[被摻雜有硼]二撿^進行熱處理，而能 表層的晶圓深度方向的硼濃度的二-的矽晶圓」的晶圓 如此般地，在關於該氬氣：化。
7〇54-4460-PFl(N).ptc 第9頁 經由以氫氣或是「氬氣和氫氣的=^，處理的初期階段， 從矽晶圓的晶圓表面來的硼污染^二氣」而進行熱處理， 晶圓表面是被清潔的狀態下進^:可以被除去，而可以在 合中，在晶圓表面是被清潔之後j火處理。而且，在該場 &少、白"袠境下而以氬氣氣氛下進γ而可以在硼的外方擴散 仃回火處理，而能達成在 548750 案號 90127506 日 修正 五、發明說明（7) 晶圓表層的晶圓深度方向的 J ’飧度的均一化。 [發明的實施的型態] 以下，是關於本發明的眘 1圖係關於「棚摻雜的石夕晶圓也、型悲的說明。首先，第 而顯示實施氬氣回火時的Basa圓」^的初期阻抗率是不同的’ 圖。第2圖係關於「硼摻雜：二度门方向的棚濃度的變化 同的，而翻-與# &〆 夕日日圓」的初期阻抗率是不 J的 而顯不貝方也H氣回火日丰沾曰 m au m 、如七 rnn、曲古 守的晶圓深度方向的硼濃度的 圖。逛有，硼浪度的檢測係經*SIMS(Secondary Ion
Mass Spectroscopy)來進行读測。 蚀/ =此，在本貫施例中，矽晶圓係採用直徑是20 0mm的 使在（1’0,0)面成長的P型摻雜硼的矽晶圓。而該p型摻雜 硼的矽晶圓的氧元素濃度係10. 〇〜15. 0X 1Q17atQms/em3、 阻抗率是1〜3〇 Qcm。 如第1圖中的試片A所示般地，對於摻雜不是高濃度硼 的矽晶圓（摻雜有非高濃度的硼的矽晶圓）而施以氬氣回火 的場合，關於晶圓深度方向的硼濃度，觀察到在晶圓表層 的某既定的場所的硼濃度係一時地上升之後，該硼濃度^ 會有所謂漸漸地低下的現象。還有’關於此，和回火溫度 以及口火日寸間無關，這般地現象的發生是經由本發明 所確認。 久 哥
7054-4460-PFl(N).ptc 另一方面，如第2圖所示般地，氫氣回火後，硼係經 由外方擴散而使表層濃度減少，一般來說是眾所皆知的二。 、曲然而，如第1圖所示般地，氬氣回火，雖然表層的硼 1度分布^也有均一的場合’但是也有彳是表層的硼濃 548750 j號 90127506 五、發明說明（8) 度上升的情況發生。 公報中有說明以氬氣 散，但是卻沒有說明 因此，本發明者 度上升的原因，所以 火處理。該結果，雖 溫•長時間則表面附 高濃度地擴散。 該現象’並不是 供給，而是暗示在投 主内部擴散。在另一 度低下的理由，係推 元素反應而被除去， 而發生。 在此，在實施氬 某時點’為了要使附 含有氫元素的氣體， 可以得到均一的蝴分 到所希望的結果。 關於此， 氣氛中的 關於硼濃 等，為了 使處理時 幾乎是表 近的濃度 在熱處理 入氬氣回 方面，經 定是附著 而因為表 氣退火時 著在表層 經由之後 布的考量 雖然在特開平1 0- 1 44698號 熱處理是很難使硼往外方擴 度上升的現象。 要明確地得到在表層的硼濃 間•溫度變化而實施氬氣回 層的硼濃度是上升的，越高 越下降，其原因是往内部側 中從晶圓外部來的平常棚的 火前的階段，已附著的硼係 由氫回火而當作是表層硼濃 在表面的硼係和回火中的氫 層的删係往晶圓外方的擴散 ’在保持1 2 0 0 t：的前階段的 的蝴脫離而添加氫元素或是 的切換成氬氣的處理，是否 ’將進行下述的實驗，而得 實施例 的時:刀t成虱70素或是含有氫元素的氣體(氬氣稀釋) Θ之i 所不般地來進行，以各種的溫度保持24分 刼之後，繼續12001的氬氣回火處理
第11頁 548750 案號 90127506 曰 修正一 五、發明說明（9) 1 0-20( Ω · cm) [表1] ^ ^ 09 ISJ & Ίιη ^ V V1U u 水準 氫元素添加溫度°c --—-- 添加氫 1 800 100_____ 2 800 4 3 1000 100 4 1000 4 5 1200 100 6 1200 4 回又俊的i Mb分析結果的一例則如第5圖所示般。在 第5圖中，為了比較，故顯示僅氬氣處理後的硼濃度分布 和僅氫氣處理後的硼濃度分布。如第5圖所示般地，可以 知道在熱處理的初期階段，在有進行氫元素添加的氬氣回 火處理時，表層的硼濃度係均一化著。 接著’在第6〜1 1圖中，係顯示關於在初期階段的氫元 ::加濃度是4%和100%的各種場合，進行氫元素添加時的 …處理温度，係調查使其溫度變化 1 20 0 °C時的硼濃度分布。 i u :口6二1圖中所1之結果’則整理歸納如下述。 氮氣，而能控制表層晴；：：持的前階段，經由添加 2) 關於切換成氫氣的時點， — 合，若熱處理溫度係80 0 1以 °風70素添加的場 ox ^ + 工的治是很好的。 3) 另一方面，4 %氳元素添加的 J刀0的％合，雖然若干表層硼
7054-4460-PFl(N).ptc 第12頁 548750
的上升傾向係被發現，但仍 如以上說明般地，在對 行氬氣回火的場合時，因為 濃度係一時地上升，使該部 由將氬氣氣氛切換成適宜的 混合氣」，而能夠達成該被 的晶圓深度方向的硼濃度的 有抑制效果。 於換雜非高濃度硼的矽晶圓進 在晶圓表層的某既定場所的硼 f配合對準被形成的時點，經 氮氣氣氛或是「氬氣和氫氣的 摻雜有硼的矽晶圓的晶圓表層 均一化。 或是’將掺雜低濃度硼的 合氣」的氣氛下進行熱處理時 混合氣」中的氫氣的混合比變 爛的石夕晶圓的晶圓表層的晶圓 化。 矽晶圓在「氬氣和氫氣的混 ，經由使該「氬氣和氫氣的 化’而能夠達成該被摻雜有 深度方向的硼濃度的均一
製程，雖秋ί η毛明時，由於包含經由氫氣的熱處 於「气5=t f上是使用氫氣回火用的熱處理爐，但是 濃戶虱氣的混合氣」’經由包含在爆炸限界以下 =不λ下的濃度）的氫氣’戶斤以在必須使用氫氣的場 少，所：ί:爆構造了：因為熱處理爐全體的熱容量係 經由此，：‘具：有：以急速升降溫的構造的熱處理爐 ,可以達到縮短回火時間的目的了。
[發明效果] 濃度：二：：：明=;經由本發明’即使對於摻雜非高 的蝴濃度的=f化^=夠達成在晶圓表層的晶圓深度方向
548750 案號
修正 第1圖是關於「硼摻雜 同的，而顯示實施氫氣回、矽晶圓」的初期阻抗率是不 度的變化圖。 、處理時的晶圓深度方向的硼濃 第2圖是關於「硼摻雜 同的，而顯示實施氬氣 、矽晶圓」的初期阻抗率是不 度的變化圖。 、處理時的晶圓深度方向的硼濃 第3圖是針對進行摻 火處理時，以既定的埶卢、_向濃度硼的矽晶圓的氬氣回 理溫度變化成8〇〇t、〜、=理時間（1小時），而顯示使熱處 第4圖是針對進疒—〇它、1 20 〇 °C時的結果圖。
度（1150。0，而顯示汀鼠氣回火處理，以既定的熱處理溫 8小時的場合的結果圖…、處理時間變化成1小時、4小時、 第5圖是在進行g $ 的初期階段添加氣-亞氣回火處理的場合時，將在熱處理 後的石朋濃度分布和二、才的石朋7辰度分布’並以僅氬氣處理 示的圖。 氫氣處理後的硼濃度分布來共同地顯 第6圖是顯示在、 行添加氫元素時的初期階段氫元素添加濃度係1 00%、進 的圖。 、熱處理的溫度係800 °C時的硼濃度分布
第7圖是顯示在、 添加氫元素時的執初期階段氫元素添加濃度係4 %、進行 圖。 …、處理的溫度係8 0 0 °C時的硼濃度分布的 第8圖是顯示 行添加氫元素時、初期階段氫元素添加濃度係1 0 0 %、進 的圖。 τ的熱處理的溫度係1 〇 〇 〇 °C時的硼濃度分布
第14頁 548750
MM 90127.RHR 曰 修正 9 SI ® gg — : 紅__疋^示在初期階段氫元素添加濃度係4%、進行 =加氣70素時的熱處理的溫度係1 0 0 0 °c時的硼濃度分布的 圖0 卜、 ―圖是顯示在初期階段氫元素添加濃度係1 0 0 %、進 4于添加氣711素時的熱處理的溫度係1 2 0 0 °C時的硼濃度分布 的圖。 、 ^ 1 1圖是顯示在初期階段氫元素添加濃度係4%、進行 &力° & 70素時的熱處理的溫度係1 2 0 0 °C時的硼濃度分布的 圖0
7〇54-4460-PFl(N).ptc 第15頁

Claims (1)

  1. 548750 案號 90127506 修正方 六、申請專利範圍 1. 種棚 摻雜之矽 摻雜之矽 的硼濃度均一化的方法 處理後的 硼 晶圓的熱處理方 晶圓」的晶圓表 ，在氬氣氣氛下 法，適用於進行熱 層的晶圓深度方向 進行摻雜有硼之矽 晶圓的 其 經 和氫氣2. 進行該 其 在 的氮氣 理，而 表面的 3. 熱處理 在爆炸 氣體的 4. 進行該 其 進 圓表層 5. 熱處理 特徵在 由將該 的混合 一種硼 石夕晶圓 特徵在 該熱處 氣氛或 在進行 硼污染 如申請 方法， 限界以 混合氣 於： 氬氣氣氛 氣」。 摻雜之矽 的熱處理 於： 理的初期 是「氬氣 該熱處理 之後，進 專利範圍 其中該「 下的濃度 切換成適當的氫氣氣氛或是「氬氣 晶圓的熱處理方法，在氬氣氣氛下 階段時，經由將 和氫氣的混合氣 前的階段時，除 行在氬氣氣氛下 第1或2項所述之 氬氣氣體和氫氣 ，而包含氫氣的 該氬氣氣氛以適宜 」來進行該熱處 去該硼摻雜矽晶圓 的熱處理。 石朋推雜之砍晶圓的 氣體的混合氣」係 「氬氣氣體和氫氣 晶圓的熱處理方法，在氬氣氣氛下 處理， 一種硼摻雜之矽 矽晶圓的回火熱 特徵在於· 行添加氫氣氣體而均一化該硼摻雜的該矽晶圓的晶 晶圓深度方向的硼濃度。 一種硼摻雜之矽晶圓的熱處理方法，
    7054 --?F2(N). pt c 第16頁 548750 皇號 90127·· 六、申請專利範圍 其特徵在於： 曰 ---- 在非氧化性氣氛下熱處理該「硼摻 利，附著在該矽晶圓表面的硼，而均一化」矽晶圓」，係 晶圓的晶圓表層的晶圓深度方向的硼濃度忒螂摻雜的該矽 6 · 一種蝴摻雜之矽晶圓的熱處理方法 其特徵在於： ’ 使用氫氣或是「氬氣和氫氣的混合 、 :在「硼摻雜的矽晶圓」的晶圓表層的晶二二為了要均-》辰度。 圓永度方向的硕 如申請專利範圍第i 之石夕晶圓的熱處理方法，其'中該「硼;參項所述之侧摻亲 於被:參：；：:1,?16,一 之矽晶圓的:♦引轭圍弟1、2、4、5或6項所述之硼摻亲 曰β日日 、…、处理方法，經由上述熱處理方法所製作的 曰曰圓16’其中該「硼摻雜的矽晶圓」係關於被摻雜有低於X 1〇16at〇ms/cm3硼摻雜濃度的矽晶圓。 、 9 · 一種侧摻雜之矽晶圓的熱處理方法，適用於進行 處理，的「硼摻雜之矽晶圓」的晶圓表層的晶圓深度方 的侧濃度均一化的方法，在氬氣氣氛下進行摻雜有硼之 晶圓的熱處理， 其特徵在於： »
    在進行該熱處理前的階段的該矽晶圓表面係被硼污染 ，场^時’在該氬氣氣氛的熱處理的初期階段，經由以氫 氣或疋「氬氣和氫氣的混合氣」來進行熱處理。
    7〇54-4460-PF2(N).ptc 第17頁
TW090127506A 2000-12-22 2001-11-06 Method of heat treatment of silicon wafer doped with boron TW548750B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000389777A JP4822582B2 (ja) 2000-12-22 2000-12-22 ボロンドープされたシリコンウエハの熱処理方法

Publications (1)

Publication Number Publication Date
TW548750B true TW548750B (en) 2003-08-21

Family

ID=18856260

Family Applications (1)

Application Number Title Priority Date Filing Date
TW090127506A TW548750B (en) 2000-12-22 2001-11-06 Method of heat treatment of silicon wafer doped with boron

Country Status (6)

Country Link
US (1) US7754585B2 (zh)
EP (1) EP1347508B8 (zh)
JP (1) JP4822582B2 (zh)
KR (1) KR100866420B1 (zh)
TW (1) TW548750B (zh)
WO (1) WO2002052632A1 (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100432496B1 (ko) * 2002-08-06 2004-05-20 주식회사 실트론 어닐 웨이퍼의 제조 방법
JP2004095717A (ja) * 2002-08-30 2004-03-25 Sumitomo Mitsubishi Silicon Corp アニールウェーハのボロン汚染消滅方法
JPWO2004083496A1 (ja) * 2003-02-25 2006-06-22 株式会社Sumco シリコンウェーハ及びその製造方法、並びにシリコン単結晶育成方法
KR20100103238A (ko) * 2009-03-13 2010-09-27 삼성전자주식회사 에피 웨이퍼 제조 방법 및 그에 의해 제조된 에피 웨이퍼, 및 상기 에피 웨이퍼로 제조한 이미지 센서
US8153538B1 (en) * 2010-12-09 2012-04-10 Memc Electronic Materials, Inc. Process for annealing semiconductor wafers with flat dopant depth profiles
AU2014295816B2 (en) * 2013-07-26 2018-09-13 Newsouth Innovations Pty Limited High concentration doping in silicon
US10526728B2 (en) * 2014-06-02 2020-01-07 Sumco Corporation Silicon wafer and method for manufacturing same
TWI673761B (zh) * 2015-04-14 2019-10-01 荷蘭商Ａｓｍ Ｉｐ控股公司 摻雜半導體基板的方法及沈積含硼及碳的膜的方法

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4548654A (en) * 1983-06-03 1985-10-22 Motorola, Inc. Surface denuding of silicon wafer
US5273609A (en) * 1990-09-12 1993-12-28 Texas Instruments Incorporated Method and apparatus for time-division plasma chopping in a multi-channel plasma processing equipment
JP3032565B2 (ja) * 1990-10-31 2000-04-17 株式会社東芝 半導体装置の製造方法
JPH06196459A (ja) * 1992-12-22 1994-07-15 Sumitomo Sitix Corp 半導体シリコンウェーハの製造方法
JPH06244389A (ja) * 1992-12-25 1994-09-02 Canon Inc 半導体基板の作製方法及び該方法により作製された半導体基板
US5354698A (en) * 1993-07-19 1994-10-11 Micron Technology, Inc. Hydrogen reduction method for removing contaminants in a semiconductor ion implantation process
JP2601208B2 (ja) * 1994-07-26 1997-04-16 ソニー株式会社 半導体基体の処理方法
JPH09199380A (ja) * 1996-01-12 1997-07-31 Toshiba Ceramics Co Ltd エピタキシャルウエハ用シリコン基板及びその製造方法
US6004868A (en) * 1996-01-17 1999-12-21 Micron Technology, Inc. Method for CMOS well drive in a non-inert ambient
JPH10144697A (ja) * 1996-11-06 1998-05-29 Toshiba Ceramics Co Ltd シリコンウエーハ及びその製造方法
JP3886576B2 (ja) * 1996-11-06 2007-02-28 東芝セラミックス株式会社 シリコンウエーハ
JPH10144698A (ja) * 1996-11-07 1998-05-29 Toshiba Ceramics Co Ltd シリコンウエーハ及びその製造方法
US6171982B1 (en) 1997-12-26 2001-01-09 Canon Kabushiki Kaisha Method and apparatus for heat-treating an SOI substrate and method of preparing an SOI substrate by using the same
JPH11288942A (ja) * 1998-04-01 1999-10-19 Toshiba Corp 半導体装置の製造方法
JP2000058552A (ja) * 1998-08-06 2000-02-25 Toshiba Ceramics Co Ltd シリコンウェーハの熱処理方法
JP4038910B2 (ja) * 1999-01-08 2008-01-30 株式会社Ｓｕｍｃｏ 半導体シリコンウェーハの製造方法
JP3893608B2 (ja) 2000-09-21 2007-03-14 信越半導体株式会社 アニールウェーハの製造方法
US6663708B1 (en) * 2000-09-22 2003-12-16 Mitsubishi Materials Silicon Corporation Silicon wafer, and manufacturing method and heat treatment method of the same
JP2002184781A (ja) * 2000-12-13 2002-06-28 Sumitomo Metal Ind Ltd シリコンウェーハの製造方法およびシリコンウェーハ

Also Published As

Publication number Publication date
EP1347508B1 (en) 2011-08-03
EP1347508A1 (en) 2003-09-24
KR20030066674A (ko) 2003-08-09
JP2002190478A (ja) 2002-07-05
EP1347508A4 (en) 2005-09-14
WO2002052632A1 (fr) 2002-07-04
EP1347508B8 (en) 2012-02-08
KR100866420B1 (ko) 2008-10-31
US7754585B2 (en) 2010-07-13
US20040048456A1 (en) 2004-03-11
JP4822582B2 (ja) 2011-11-24

Similar Documents

Publication Publication Date Title
TW499512B (en) Method for heat treatment of silicon substrate, substrate treated by the method, and epitaxial wafer utilizing the substrate
TW548750B (en) Method of heat treatment of silicon wafer doped with boron
US20220146444A1 (en) Method for measuring resistivity of silicon single crystal
TW201025453A (en) Silicon wafer and method of manufacturing the same
TW200818322A (en) Silicon wafer manufacturing method
TW201619455A (zh) 單晶矽晶圓的熱處理法
JP2002110685A (ja) シリコンウェーハの熱処理方法
TWI303087B (zh)
JPS6046022A (ja) イオン注入用基板の前処理方法
Chen et al. Thermal stability of NiSi2 on high‐dose ion‐implanted (001) Si
JPS62265717A (ja) ガリウムひ素集積回路用基板の熱処理方法
TW201220403A (en) Heat treatment method for wafer, method for producing silicon wafer, silicon wafer, and heat treatment apparatus
JP2002217204A (ja) ボロンドープされたシリコンウエハの熱処理方法
JPS60171300A (ja) 化合物半導体結晶の均質化方法
JP2967593B2 (ja) 開管式プレデポジション拡散方法
Kuttler et al. Diffusion of Ion Implanted Ruthenium and Osmium in GaAs and InP
JPH11330080A (ja) 水素処理方法
JP2003229363A (ja) シリコン膜、シリコン膜形成方法、ゲート電極、ゲート電極形成方法、及び電界効果トランジスタ
JPH0722428A (ja) シリコンウェハの製造方法及びシリコンウェハ
JP2002075891A (ja) 半導体装置の製造方法、基板処理方法、及び半導体製造装置
JP2003109964A (ja) シリコンウエーハ及びその製造方法
JPS62226894A (ja) ＧａＡｓ単結晶基板
Girginoudi et al. Deposition and crystallization of a-Si thin films by rapid thermal processing
JPH05218051A (ja) イントリンシックゲッタリング処理方法
TW486745B (en) Silicon wafer and method of valuating silicon wafer and method of manufacturing silicon wafer

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MK4A Expiration of patent term of an invention patent