TW546720B - Method for evaluating dependence of properties of semiconductor substrate on plane orientation and semiconductor device using the same - Google Patents

Method for evaluating dependence of properties of semiconductor substrate on plane orientation and semiconductor device using the same Download PDF

Info

Publication number
TW546720B
TW546720B TW091113645A TW91113645A TW546720B TW 546720 B TW546720 B TW 546720B TW 091113645 A TW091113645 A TW 091113645A TW 91113645 A TW91113645 A TW 91113645A TW 546720 B TW546720 B TW 546720B
Authority
TW
Taiwan
Prior art keywords
orientation
semiconductor substrate
mask
substrate
plane
Prior art date
Application number
TW091113645A
Other languages
English (en)
Inventor
Tetsuo Endoh
Fujio Masuoka
Noboru Takeuchi
Takuji Tanigami
Takashi Yokoyama
Original Assignee
Sharp Kk
Fujio Masuoka
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Kk, Fujio Masuoka filed Critical Sharp Kk
Application granted granted Critical
Publication of TW546720B publication Critical patent/TW546720B/zh

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10Measuring as part of the manufacturing process
    • H01L22/12Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Drying Of Semiconductors (AREA)

Description

546720 五、發明説明( 發明背景 l發明領域 本發明涉及一種用LV上卫7 丄丄 附性質(以下η「彳估在平面定向上半導體基板之依 之半^壯番為平面定向依附性」)之方法及使用該方法 之牛導體裝置。 2.先前技藝說明 二亥千面定向在結晶半導體(例如’矽等)基板的物理性質 :要的因f,該物理性質還包括熱氧化速率、钱刻速 率,電子遷移率等等。特料,平面定向對熱氧化速率有 μ的3 &就疋,在矽基板表面上所形成的熱氧化膜 的生長^熱氧化速率在具有平面定向(_㈣基板表面 上速度取k ’在具有平面定向(111)的表面上速度較快,在 具有平面疋向⑴0)的表面上速度又更快一些。因此,埶氧 化膜的厚度是不平均 =的’除非他們在表面上形成具有相同 的平面定向。 假使閘氧化膜只在例如像已知的M0SFET的石夕晶圓表面 上形成’貝I]沒有問題。但是,重要的是,取得一裝置有均 句厚度的閘氧化膜,其中該閘氧化膜是以三度空間排列, 例如,如圖16所示的渠型垂直電力m〇sfe丁。因此,為了要 避免”電質電壓減少的區域,藉由思考基板上元件(晶片)的 配置’嘗試匹配該閘氧化膜上所形成的所有平面定向區域 (請參閱日本未審查專利申請案號第hei 1〇_15481〇)。 從以上所了角早’重要的是在製造裝置之前,決定基板它 本身的平面定向並評估平面定向依附性。 -5- 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐) 546720
傳統上常用料估基板的平面定向依附性的方法之一如 下所7Γ *有不同平面定向的晶圓,藉由切割具有各種不 同平面定向的矽結晶塊來加以製造。這些晶圓實際上分別 經過缝化,^平面定向依附性由熱氧化速率來評估。 但是’此-種方法導致問題發生,雜質濃度或類似方面 未超過規定,❻是在許多結晶塊中互有差異。這導致不同 的熱氧化速率’因,該方法在評估平面定向依附性時相 當不精確。 決定基板平面定向的另一種傳統常用方法如下所述。在 製造半導體裝置時,預先形成一用於遮罩對準的參考圖案 ,然後,一用於光罩對準的標誌圖案匹配到該參考圖案。 參考圖案以晶圓的定向平面或凹口 (v_形缺口在矽晶圓的外 部周邊區段上形成)為基礎而形成。所形成的定向平面或凹 口 ’在製造晶圓時沿著晶體定向切割晶圓的外部周邊區段 的一部份,提供一標稱參考平面。 在具有平面(1 〇〇)的矽晶圓上所形成的定向平面,提供一 標稱平面(1 10)。在矽晶圓的平面(1〇〇)和定向平面(丨1〇)之間 的邊緣,例如,轉角處,有定向 < 丨i 0>。該定向通常相對於 真正的晶體定向大約有正負2度誤差。 換句話說’即使定向平面精確地與光罩的標誌圖案在位 置上對準’光罩對準的標誌圖案和真正的晶體定向之間, 實際上仍會發生最大2。的偏向。因此,基板的平面定向無 法精確地決定’因為偏向量會隨著不同的矽晶圓而改變。 為了要消除這類位置偏向,日本未審查專利出版號碼第 -6 - 本紙張尺度適用中國國豕標準(CNS) A4規格(210X297公爱) 546720 A7 ----^___ 五、發明説明(3 ) '—^^ HEI 7(1995)-283 1 17,揭露一種光罩對準方法,用於決定具 有高精確度的矽晶圓晶體圖形參考定向。 /、 ^ ^ 1 J k種方法不使用 定向平面的切割線當做晶體定向對準的灸 >可,但疋使用另 一種裝置。該方法將參照圖17來加以解釋。 百先,一氧化矽膜72在具有平面(100)的矽晶圓上形成, 當做一蝕刻遮罩層。然後,兩個圓形開口 7〇和71在氧化矽 膜72上形成,其位置彼此分隔開。圓形開口 7〇和7丨形成, 以致於連接開口 70和71中心的直線,大約與顯示矽晶圓標 稱定向<110>的定向平面平行。 其後,產生的矽晶圓利用例如像氫氧化鉀(K0H)溶液的 鹼性溶液進行等向蝕刻。藉此,矽晶圓從氧化矽膜上的 圓形開口 70和7 1開始蝕刻,所以當在矽晶圓的表面上形成 中心時,每一蝕刻凹坑74和75都具有包含圓形開口 7〇或?1 的正方形金字塔形狀(圖17(a))。這些蝕刻凹坑74和乃均是 正方形’在石夕晶圓的表面上具有定向<11 〇>的四邊。 隨後,準備一光罩78以取得矽晶圓真正的定向<n〇>。 提供一光罩78,如圖17(b)所示,具有一正方形視窗”和 一矩形視窗77,排列如下所示,提供一標誌線用於光罩 對準:視窗76和77像開口 70和71 —樣彼此隔開,且彼此 平行。視窗76和77較短的一邊,比钱刻凹坑74和75的同 一側邊要短。 光罩78排列在矽晶圓上而且對準,該晶圓上有蝕刻凹坑 74和75在其上。如圖17(c)所示,執行對準,以便蝕刻凹坑 74和75的側邊與視窗76和77的侧邊平行。這導欵遮罩對準 本紙張尺度適用中國國家標準(CNS) A4規格(210X297公釐) 546720
的標諸線 <110> 〇 V向參考數字80所指示的矽晶圓的真正定向 〜、 法中即使朝向定向<110>的表面,藉由使用鹼 广液的等向蝕刻亚藉此光罩處於正確的位置,相對於圓 形開口 70和71在氧化矽膜72上製造出來,但只有在相對於 位置對準圖幸而t为料、、隹 , 来,、 八〇為對準,也就是,圓形開口 70和71。這 類對準不是正確,相對於評估平面定向依附性的圖案 或實際裝置的圖亲,达士 + 累,、中在考慮到母次都會不同的矽晶圓 潛在的變形或翹曲時(依矽結晶塊而改變),平面定向必須要 匹配。換句話說,此一種方法的光罩僅以間接方式對 上述程序所取得的晶圓,不能夠應用到一平面定向評估 圖案或-實際的裝置。因為’當具有平面(1〇〇)的石夕晶圓在 氫氧化鉀(随)溶液中姓刻的時候,具有平面(m)的表面 仍保持原狀’因為在平面⑴υ上分解速率非常慢。因此, 在矽晶圓上形成的蝕刻凹坑,具有角度大約為55。的形溝 渠。該蝕刻凹坑特別是在製造上述渠型垂直電力M0SFE^時 ’不能夠應用到溝渠-形成程序。 為了要在矽晶圓上形成一具有垂直側壁的渠形蝕刻凹坑 ,必須使用具有定向(1丨0)表面的特殊矽晶圓。要將這類特 別的矽晶圓應用到具有平面(100)的主要矽晶圓所建立的流 程’是相當困難的。 在這類環境之下,存在一種需求,希望能有一種技術, 能夠精確且容易地決定一或多個基板的平面定向,並以單 -8 - 本紙張尺度適用中國國家標準(CNS) A4規格(210X 297公釐) 5 五、發明説明( -程序評估在平面定向上基板的依附性質。 發明概要 本發明提供一種用以評估半導 之方法,包括: 基板之平面定向依附性 罩在-具有平面定向_)的半導體基板上,形成—硬式遮 利用硬式料料料,以料向性的以㈣該 體基板,以取得朝向特定晶體定向的表面;以及 藉由使用至少-部份以特定晶體定向為走向的表面 估一半導體基板的平面定向依附性質。 、 另外’本發明提供所生產的半導體裝置,使用 晶體疋向的半導體基板表面,當作晶體圖形參考定向,、= 表面係藉由以非等向性方式㈣具有平面定向(⑽)半導= 基板而取得。 而且,本發明提供一種對準光罩的方法,包括: 罩在-具有平面定向_)的半導體基板上,形成—硬式遮 利用硬式遮罩作為遮罩,以非等向性的方式名虫刻該半導 體基板,以取得具有朝向特定晶體定向表面的支柱或溝準 ;以及 /' 使用所取得的支柱或溝渠的表面當作參考圖案來對準光 罩。 藉由以下的詳細說明將可迅速了解本發明的這些與其他 目的。但是,應瞭解到,詳細的描述和特定的範例,在指 -9 - 本紙張尺度適用巾國S家標準(CNS) A4規格(210 X 297公釐)一 ------ 546720 A7
出本灰月的車乂佳具體實施例的時候,只以圖例方式提供, 疋對热心本技藝的專家而言,從這些詳細描述中,可瞭 、】本^月有各種不同的變更和修改而仍不脫本發明的浐 神和範鳴。 圖式簡單說明 圖1疋一半辱體裝置的必要部份的概要剖面圖,顯示用於 評估根曰據本發明的平面定向之方法的具體實施例; 上圖2疋-半導體裝置的必要部份的概要剖面圖,顯示用於 評估根據本發明的平面定向之方法的具體實施例; 上圖3是一半導體裝置的必要部份的概要剖面圖,顯示用於 評估根據本發明的平面定向之方法的具體實施例; 圖⑷至4(b)疋一半導體裝置的必要部份的概要剖面圖, 』不用於。平估根據本發明的平面定向之方法的具體實施例 ’、中圖4(b)是沿著圖4⑷χΐ - χι,線的剖面圖切面; 圖5(a)至5(c)疋一半導體裝置的必要部份的概要剖面圖, 颁不用於δ平估根據本發明的平面定向之方法的具體實施例 八:圖5(b)疋沿著圖5(a)xi_ χι,線的剖面圖切面,圖5(。) 疋沿著圖5(a)X2_ X2,線的剖面圖切面; ▲圖6是一半導體裝置的必要部份的概要剖面圖,顯示用於 評估根據本發明的平面“之方法的另—具體實施例; 圖7是一半導體裝置的必要部份的概要剖面圖’顯示用於 評估根據本發明的平面定向之方法的另_具體實施例; 圖8⑷至8(c)是-半導體裝置的必要部份的概要剖面圖, 顯示用於評估根據本發明的平面定向之方法的另一具體實 -10-
546720 五、發明説明(7 施例,其中圖8⑻是沿著圖8(a)X3_ χ3,線的剖 圖8⑷是沿著圖8⑷Χ2_Χ2,線的剖面圖切面; 面 圖9⑷至9(c)是平面圖,用於解釋一種根據本發明— 石夕晶圓和一光罩的方法; 圖10是-半導體裝置的必要部份的概要剖面圖,顯 於評估根據本發明的平面定向之方法的又—具體實施例: 圖11是-半導體裝置的必要部份的概要剖面圖,顯示用 於評估根據本發明的平面定向之方法的又—具體實施例; 圖12⑷至12⑷是一半導體裝置的必要部份的概要剖面 圖,顯示用於評估根據本發明的平φ定向之方法的具體 實施例’其中圖叫)是沿著圖12⑷Χ4·Χ4,線的剖面圖切 圖 面’以及圖12((〇和12⑷是沿著圖12(a)X5-X5,線的剖面 切面; 用 圖13是一半導體裝置的必要部份的概要剖面圖,顯示 於評估根據本發明的平面定向之方法的又—具體實施例; 圖 據 圖14(a)至14(b)是-半導體裝置的必要部份的概要剖面 ,顯示用於評估根據本發明的平面定向之方法的具體實 例’其中圖Wb)是沿著圖14⑷Χ6_ χ6,線的剖面圖切面广 圖15(a)至15(b)是一半導體基板的平面圖,用於一種根 本發明§平估半導體基板平面定向之方法; 圖16是一剖面圖,顯示傳統半導體裝置的結構;以及 圖17(a)至17(c)用於解釋傳統用來對準光罩與矽晶圓的 種方法。 較佳具體實施例詳細說明 本紙張尺度適用中國國家標準(CNS) Α4規格(210X297公釐) -11 . 8 五、發明説明( •在本%明中’首先一硬式遮罩在具有平面定向(⑽)的半 導體基板上形成。 用:本發明的半導體基板,較好具有一個菱形晶體結構 、:這是因為根據實驗已確認利用具有菱形晶體結構的矽材 j可取知稍後將述及的效果。這效果也可以由具有相同 曼形晶體結構的材料所達到,除了㊉之外還包括像錯、鑽 該半導體基板具有-雜質擴散層,或具有m長的石夕 膜。另外,它具有_在5⑴基板表面上蠢晶生長㈣膜,或 者具有在一當作S0I基板的膜絕緣上蟲晶生長的矽膜。該半 導體基板也可具有一定向平面或凹口。 ,式遮罩的形狀可以是圓形、#圓形或對稱多邊形,較 好是-圓形對稱多邊形。例^稱多邊形可以是一八邊 ,、正方形、矩形或類似事物。硬式遮罩在大小方面可以 是數nm到數,(直徑、邊長、冑角線長度等)。當硬式遮罩 有這類形狀的時候,接下來的飯刻就可以均句而且有效地 執U °也可以使用—硬式遮罩’該遮罩具有如上所述的圓 形或對稱多邊形的視窗(在大小方面數^^到數。 該硬式遮罩可由多層膜的氧切膜和非晶性的⑪膜所组 成,單一氧化矽膜或單一非晶性的矽膜均可。不是由半導 體基板(例如,矽基板)的反應離子蝕刻所蝕刻或者蝕刻率比 半導體基板要慢的任何材料’都可以作為硬式遮罩。這類 材料的範例包括單一氮化矽膜或包含氮化矽膜的多層膜。 然後利用硬式遮罩作為遮罩 以非等向性的方式蝕刻該 9 五、發明説明( 半導體基板,以取得朝向特定晶體定向的表面。 當一半導體(例如,石夕)支枉或溝渠形成的時候,非等向 性钱刻較好的钱刻量是取得至少數倍於該硬式遮草大小的 深度。這類鞋刻量確定平面⑽)在支柱或溝渠的較低區段 出現’以便該較低區段形成實質上的稜柱(以下簡稱為棱幻 。因此’其表面上有平面⑽)的稜柱或溝渠,可以確實地 用於平面定向的評估。 例如’圓形點圖案的硬式遮罩在具有平面⑽)的石夕基板 上形成’然後’-圓柱形时柱由反應離子則形成。該 矽柱有圓筒形的形狀’根據該硬式遮罩的形狀,本例中的 钱刻量相當小。另-方面,當飯刻量增加時,平面(100)在 支柱的較低區段出現,形成稜柱。 因此,朝向特定晶體定向的表面,是一具有平面(⑽)的 表面。這是因為,如果朝向特定晶體定向的表面有平面 _) ’例如’如果所使用的稜柱,其中平面(1⑻)在它的表 面上出現,稜柱的角會對應到平面(110)。這在評估半導體 基板的特性平面定向依附性質時是很有用白勺,可以同時而 且容易地在具有平面(100)的表面和具有平面⑴0)的表面上 觀察到。 但是,其他平面定向可藉由設定钱刻法和狀況來提供。 一接下來’平面定向依附性藉由至少一部份朝向特定晶體 定向的表面來加以評估。 」匕處的"平面定向依附性"代表半導體基板的物理性質隨 考平面定向而改變。例b ’熱氡化速率、钱刻的速率'電 本紙張尺度適用巾s國家標準(CNS) A4規格(21GX297公爱) -13- 546720 A7
子遷移率和類似事物 改變。 由平面定向定義並且根據平面定向 表面定向依附性評估的執 啊例如,可藉由在 # 稜柱上形成一熱氧化膜,1 又、、 — “中具有平面(1 〇〇)的表面出現, 並觀祭到熱氧化膜。因此 口此,熱乳化膜在具有平面(1〇 面和具有平面⑴0)的表面增,同時而且很容易地觀寧 到,藉此料與熱氧化特性有關的平面定向依附性。,、 根據本發明的評估方法 /ίΓ可以執仃在平面定向上基板依
附性質的晶圓評估,該彳生冑I "旺負又到物理因素的影響,例如像 雜質内容的變動或偏向、a卿π、广—& < 日日脰瑕疲岔度和類似事物、變形 、翹曲等’隨晶圓而有所不同。 本發明半導體裝置的贺4方、、木 π衣k方法 至少使用一部份朝向特 定晶體定向的表面,當作特^的晶體參考定向或晶體圖形 參考定向,更特定言之,藉由使用稜柱或溝渠,其中具有 平面(100)的表面出現當做光罩對準的參考,以精確地決定 晶圓晶體圖形的參考定向。 备具有圓孔圖案的硬式遮罩,在具有平面(100)的半導體 基板上形成的時候,藉由執行反應離子蝕刻,可形成一圓 筒形的溝渠。當蝕刻量增加,朝向特定晶體定向的表面在 溝渠的較低區段出現,藉此變成一稜柱形。在渾渠上方區 段的圓筒形溝渠區域由例如,已知的化學機械研磨(CMp)加 以移除’藉此易於應用一裝置和具有彼此匹配的平面定向 之渠形,可在自我對準時獲得。 具有平面(100)表面的稜柱形矽柱或溝渠也可作為半導體 -14- 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公董)
裝 訂
五、發明説明(η 裝置 並且’當朝向特定晶 半導體基板中形成何體基板表面,是在該 半導體裝置的-部份,例如作=,該支柱或溝渠可作為 質擴散層等),溝渠裝置絕緣區;等區。(一通道、S/D區域、雜 本發明的另一方面,早、 如,哼方法勺括 要提供一種對準光罩的方法。例 。亥方法包括以下步驟··在一 例 體基板上,形成一硬式遮 用=面:向_)的半導 非等向性的方式钱刻該半導…罩作為遮罩’以 晶體定向的表面的支柱4=板,韓得具有朝向待定 溝%的表面當作參考圖案來對準光罩。 或 泪\了要^行上述方法,獲得具有稜柱形的兩個支柱或溝 曰辨A h Μ主 荨向性的蝕刻,具有朝向特定 曰曰體疋向的表面。該兩個支柱或溝渠彼此分開。 使用本發明的光罩有—^ ^ ^ Η…入圖案具有彼此有間隔隔 開的爾諸。該兩個標該較好是平行的,且每一個都且 有兩組平行的邊。該光罩藉由將光罩標誌的邊放置在與支 柱或溝渠的邊平行的位置’來加以對準。ϋ此,連接光罩 兩個標諸中心的-條線或是與標錄邊平行的一條線,指出 晶體圖形參考定向’也就是’精相特定晶體定向。 >在下文中參考附圖所解釋的是本發明方法的較佳具體實 靶例,泫方法用於評估根據平面定向依 法所製造之半導體裝置。 及本… 圖15⑷顯示單-傳導型砍基板1()的平面圖,圖i5(b)顯示 546720 A7
裝 訂
威 546720 13 五、發明説明( 可用來非等向性蝕刻矽基板10的氣體範例包括氯氣(ci2) 、漬化氮氣(HBr)、氧氣(〇2)或這些氣體之混合物。 假使使用非等向性蝕刻法所蝕刻的矽基板1〇的深度,相 對於光罩的大小並不深,所形成的矽柱會具有與光罩形狀 相同的形狀。明確地說’在使用圓形遮罩肖,所形成的石夕 柱變成-圓形的圓柱體,&圖4(b)所示(圖4(b)顯示沿著圖 4(a)Xl-Xl’線段的橫切面)。 但是,假使矽基板10相對於遮罩大小非等向性蝕刻地夠 深(圖5(a)),特別是,假使光阻14是具有200 nm直徑的圓形 圖案’亚且非等向性蝕刻的深度達到約2〇〇〇 ,即使使用 圓$圖案的硬式遮罩’仍會如圖5⑷所示在石夕柱的較低區段 出現類似像稜柱一樣的形狀(圖5(c)顯示沿著圖5⑷χ2_χ2, 線段的剖面圖切面)。 里由次月如下。當矽基板由反應離子蝕刻進行蝕刻的時 候,反應C1基藉由離子碰撞與矽原子結合,藉此製造具有 低氣壓的氯化石夕(Slcl4)。因此,上述的反應钱刻在^面 (1 〇〇)的表面上加速,在蝕刻程序中原子密度為最大。 每一稜柱形石夕柱的纟面都朝向平面(100),@時稜柱的每 個角都對應到平面⑴0)。因此,利用上述程序自我對準無 偏向地形成具有表面朝向特定晶體定向的矽柱。 範例2 接下來,圖6至8說明一特定的具體實施例,其中具有朝 向特定晶體定向表面的石夕柱’用來評估所形成之熱氧化膜 上的平面定向依附性。 本紙張尺度“中_家標準_) A4規格(—_挪公着) -17- 五、發明説明(14 在稜柱形矽柱上形成一熱氧化膜15(圖6)之前,根據需要 ’先移除氧化碎膜1 1和非晶性石夕膜1 2(此一具體實施例顯示 該膜已移除的情況)。然後,氧化矽膜16嵌入在支柱之間Z 空間内(圖7)。其後,產生的半導體基板藉著已知的化學機 械研磨技術(CMP)從上層表面研磨,而且藉此在支柱側:上 形成的熱氧化膜15的區段曝露出來(圖8(a))。 稜柱形矽柱的某一區段的邊和角從頂端利用例如,一掃 描電子顯微鏡(SEM)加以觀察。藉著這種觀察,在平^ (1〇〇)表面以及在平面(110)表面上形成的氧化矽膜,可以很 谷易地而且同時地加以觀察(圖8(b))。 =於一稜柱形矽柱至少有四邊和四角,可在短時間内 取传夺多範例,用以使用統計技術評估有關氧化矽膜的 熱氧化的平面定向依附性。因此,可獲得高度可靠 量結果。 /' 與熱氧化有關的平面定向依附性,可藉由觀察處於由朝 向平面⑽)的表面所;t義的實質稜柱形狀態中之支柱,如 圖8(b)所示,或是藉由觀察處於具有朝向—部份側面上的平 面(100)之表面狀態中之圓柱形矽柱,如圖8⑷所示 以評估。 範例3 具有朝向特定晶體定向表面的發柱,藉由反應離子 法’可用於光㈣準的參考’以精確地決定⑪晶 圖形參考定向’例如像平面定向參考圖案,即可利用傳; 的等向蝕刻和鹼性溶液來形成。 X 297公釐) 本紙張尺度適用中國國家標準 -18- 546720
在下文中對圖9(a)到9(c)的解釋是一具體實施例,其中矽 柱作為在矽基板上的特定平面定向參考圖案。 "先兩個石夕柱1 0,母一支柱都具有朝向平面(1 〇 〇)的表 面,以彼此有間隔的方式形成。每個支柱的上方區段視需 要藉由CMP技術移除,以致朝向平面(1〇〇)的矽柱1〇的側面 可以從頂端表面加以確認(圖9(a))。
Ik後,光阻圖案1 9,具有一正方形視窗和一長方形視 窗像該兩個矽柱一樣彼此隔開,在矽基板上對準及排列方 式為:矽柱ίο的每一側與視窗的每一側平行(圖9(b))。藉此 光罩的位置對準標遠線指示石夕晶圓真正的方向< 1 9(c))。 。 當矽柱藉由反應離子蝕刻形成平面定向參考圖案的時候 ,以淺溝渠絕緣法所形成的元件隔絕區域同時在矽晶圓上 形成,不必以鹼性溶液執行等向蝕刻,藉此減少製造步驟 的數目。 範例4 可形成具有朝向特定晶體定向表面的一矽渠。矽渠的一 特定製造範例將參考圖1 〇至14加以解釋。 首先,當需求增加時,一熱氧化膜(未顯示)會在具有平 面(100)的矽基板10表面上形成,當做襯墊氧化膜,其厚度 約11 nm。其後,先沉積氧化矽膜n,然後,沉積非晶:二 矽膜12。該程序到目前為止與範例丨(圖1到5)相同。 隨後’硬式遮罩由反應離子姓刻法進行餘刻,方式與先 前範例相同,利用具有一圓形開口的光阻圖案(圓孔圖案口4 _19_ 本紙張尺度適用中® ®家標準(CNS) A4規格(210X297公釐) ~ --- 546720 A7 --------B7 · 五、發明説明(16 ) - i用於與石夕基板10相關的遮罩(圖10)。其後,光阻圖案17進 订灰化’而且所產生的基板接受氟化氫⑽)溶液的後製處 理(圖11)。執行非等向性的钱刻,以致石夕基板1〇的深度相對 於、罩的大小(孔)夠大。藉此,具有朝向特定晶體定向表面 的矽渠,在支柱的下方區段形成(圖12(a))。 圖12(b)顯示沿著ffil2⑷χ4·χ4,線的剖面圖切面,以及 圖12(〇和12⑷顯示沿著圖12⑷χ5-χ5,線的剖面圖切面。圖 剛顯示定向表面是平面(⑽)的案例,同時圖剛顯示定 向表面是平面(11〇)的案例。 假使在具有平面(1〇〇)的表面上,藉由反應離子姓刻法的 钱刻速率,比在具有平面门〗… 令十囱(1 10)的表面上來得快,則當進行 蝕刻時平面(100)會出現。 -氧化矽膜18,例如’視需要沉積數次,以嵌入矽準。 然後,該氧切膜職據對平面化的需要向回㈣(圖13)。 錢’-上方的圓形溝渠區域以CMp技術移除,而且另外 ,氧化矽膜16選擇性地加以移除。 ^ ^ H此,具有匹配平面定 向的稜柱形矽渠可以自我對進的 双奵+的方式實現(圖14(a))。 假使平面定向中稜柱形矽準 木的側面朝向平面(100)(圖 14(b)),相對於具有平面 (〇 〇)表面的矽基板形成的溝渠之 底部表面也是平面(100)的表面。. 、k成δ亥溝渠的所有内表 面都是平面(100),這意謂溝準的 再木的所有内部表面都是自我對 準彼此匹配該平面(100),不雲一 )+而要執订特別的位置對準。 如果上述技術應用到例如,一泪 木型垂直電力MOSFET或 由曰本專利案號第2877462 # 一 所揭路的記憶體單元,則在矽渠 -20- 546720 五、發明説明( 的閑氧化膜,其彼此匹配的平面定向,具有一致 的厚度。IS· + i 从 3匕,有高效能的裝置,其中避免較低介電•雷 壓區域的屮王丨电貝 的出現,可精確地且容易地製造出來, 雜的位置對準。 个钒仃後 使用氧化率最慢的平面(1〇〇),可提高形 的可控制性。 乂虱化膜 氧i化碎膜1 6和1 §久犯士、αο 布Μ 口了形成早膜的多晶矽膜、氮化矽膜 “或是相關的多層膜。任何的材料,如果可嵌準咬 支柱間的空間,都可使用。 屏木或 假使具有朝向特;^0體定向表面㈣柱或 估平面定向依附性或當作一裝置,它可能會犧牲以進= :’然後’在移除所形成的防钱消耗氧化膜之後再加以使 本發明的具體實施例代表該稜柱形矽柱用來評估平面定 向JL作為形成熱氧化膜時的平面定向參考圖案,以及 表該棱柱形矽渠作為一種裝置使用。 該稜柱形石夕柱本身可用來作為一種裝置,或是該稜柱形 石夕渠可用來評估平面定向並作為形成熱氧化膜時的平面定 向參考圖t。這些僅是範例,其中朝向特定晶體^向的表 面應用到石夕的平面定向评估’或應用到利用; 性的裝置製法。 附 根據本發明’至少—或多個平面⑼可同時且容易地在 相同的晶fi]上進行評估,而且可獲得高精確的評估結果’ 理論上不會導致偏向。 -21 -
546720 A7 -----------B7 五、發明説明(18 ) 可 體 置 、而且,具有彼此完全匹配的平面定向之溝渠或支杈, ::很奋易地製造出來。因此,可獲得一高度可靠的半導 衣置《中’肖除了匹配平面定向的麻煩程序,也避免壯 性質的偏向。 衣 月確地。兒,根據本發明,一或多個平面定向,也就曰 可以精確且容易地評估在一半導體晶圓上與一或多個二 有關的平面定向依附性。 貝 此外,用於取得晶體圖形參考定向的圖案,可以在 平面(100)的半導體晶圓上製造出來。 /、虿 此外’ f其平面定向依附性經過評估的晶圓應用於一 置時,可以自我對準的方式,獲得呈 衣 k π再有彼此匹配的平 向之所有稜柱形渠。 -22-

Claims (1)

  1. 546720 申請專利範園 1.:種用以評估半導體基板之平面定向依附性之方法,包 罩在一具有平面定向⑽)的半導體基板上形成-硬式遮 一吏用硬式遮罩作為遮罩,以非等向性的方式钱 ¥體基板,以取得朝向特定晶體定向的表面;以及°〆 糟由使用至少-部份該朝向特定 估該半導縣板的-平面定向絲性f。 坪 2. 如申凊專利範圍第w之方法,其性 速率之評估導體基板的平面定向對形成-熱氧化膜的 3. 如申請專利範圍第1項之方法 菱形晶體結構。 4·如申請專利範圍第1項之方法 之表面是平面(1〇〇)。 5.如申請專利範圍第1項之方法 或對稱多邊形。 6·如申請專利範圍第5項之方法 刻的深度,至少是硬式遮罩大小的數倍 7. -種使用朝向特定晶體定向的半導 體圖形參考定向製造之半導 w作曰日 而—具有平面定向(1〇〇)的半導體基板 8. 如申請專利範圍第7項之半導體裝置,其中該朝向特定晶 其中該半導體基板具有一 其中該朝向特定晶體定向 訂 其中該硬式遮罩是 圓形 其中所執行的非等向性蝕 本紙張尺度適财ϋ ®家標準(CNS) A4規格(2ι〇 X 297公 -23- 546720
    疋向的半導體基板表面是在該半導體基板中形 柱或溝渠的表面,且該支柱或溝渠是 一部份。 9. =請專利範圍第7項之半導體裝置,其中該朝向 體疋向之表面是平面(100)。 10. —種用以對準光罩之方法,包括: 在一具有平面定向⑽)的半導體基板上形成一 罩; 使用硬式遮罩作為料,以非等向性的方式蚀 =基板’以取得具有朝向特定晶體定向表面的 溝渠;以及 使用所取得的支柱或溝渠的表面當作參考圖案 光罩。 11Π:專利範圍第項之方法,其中兩個支柱或 向性的蝕刻取得,其為稜柱形且各具有一 定:曰曰體定向的表面’該兩個支柱或溝渠彼此分開, 個:罩有—圖案,其具有兩個彼此隔開的標誌 個私‘彼此平行,且各具有兩組平行的邊,以及 該光罩藉由將光罩標誌的邊放置在與支柱或溝 平行的位置,來加以對準。 成的一 裝置的 特定 a曰 硬式遮 刻該半 支柱或 來對準 溝渠藉 朝向特 ’該兩 渠的邊 -24-
TW091113645A 2001-06-22 2002-06-21 Method for evaluating dependence of properties of semiconductor substrate on plane orientation and semiconductor device using the same TW546720B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001190277A JP3875047B2 (ja) 2001-06-22 2001-06-22 半導体基板の面方位依存性評価方法及びそれを用いた半導体装置

Publications (1)

Publication Number Publication Date
TW546720B true TW546720B (en) 2003-08-11

Family

ID=19029074

Family Applications (1)

Application Number Title Priority Date Filing Date
TW091113645A TW546720B (en) 2001-06-22 2002-06-21 Method for evaluating dependence of properties of semiconductor substrate on plane orientation and semiconductor device using the same

Country Status (5)

Country Link
US (1) US7141506B2 (zh)
EP (1) EP1271642A3 (zh)
JP (1) JP3875047B2 (zh)
KR (1) KR100497051B1 (zh)
TW (1) TW546720B (zh)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100483035B1 (ko) * 2001-03-30 2005-04-15 샤프 가부시키가이샤 반도체 기억장치 및 그 제조방법
JP3963664B2 (ja) * 2001-06-22 2007-08-22 富士雄 舛岡 半導体記憶装置及びその製造方法
US6933556B2 (en) * 2001-06-22 2005-08-23 Fujio Masuoka Semiconductor memory with gate at least partially located in recess defined in vertically oriented semiconductor layer
US6872630B1 (en) * 2002-06-12 2005-03-29 Taiwan Semiconductor Manufacturing Company Using V-groove etching method to reduce alignment mark asymmetric damage in integrated circuit process
DE10255866B4 (de) * 2002-11-29 2006-11-23 Infineon Technologies Ag Verfahren und Strukturen zur Erhöhung der Strukturdichte und der Speicherkapazität in einem Halbleiterwafer
US6902962B2 (en) * 2003-04-04 2005-06-07 Taiwan Semiconductor Manufacturing Company, Ltd. Silicon-on-insulator chip with multiple crystal orientations
DE102004054558A1 (de) * 2004-11-11 2006-05-24 Infineon Technologies Ag Verfahren zur Herstellung einer resistiv schaltenden Speicherzelle, hergestellte Speicherzelle sowie daraus aufgebautes Speicherbauelement
JP5264383B2 (ja) * 2008-09-17 2013-08-14 東京エレクトロン株式会社 ドライエッチング方法
JP2010287739A (ja) * 2009-06-11 2010-12-24 Elpida Memory Inc 半導体装置および半導体装置の製造方法
JP2011103340A (ja) * 2009-11-10 2011-05-26 Elpida Memory Inc 半導体装置、半導体チップ及び半導体装置の製造方法
JP2013012553A (ja) 2011-06-28 2013-01-17 Toshiba Corp 半導体記憶装置
US9142400B1 (en) 2012-07-17 2015-09-22 Stc.Unm Method of making a heteroepitaxial layer on a seed area
JP5779739B1 (ja) * 2014-02-18 2015-09-16 ユニサンティス エレクトロニクス シンガポール プライベート リミテッドUnisantis Electronics Singapore Pte Ltd. 半導体装置の製造方法、及び、半導体装置

Family Cites Families (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4309813A (en) 1979-12-26 1982-01-12 Harris Corporation Mask alignment scheme for laterally and totally dielectrically isolated integrated circuits
US4470875A (en) 1983-11-09 1984-09-11 At&T Bell Laboratories Fabrication of silicon devices requiring anisotropic etching
JPH01287470A (ja) 1987-12-26 1989-11-20 Aisin Seiki Co Ltd 半導体加速度センサ
JPH02230751A (ja) * 1989-03-03 1990-09-13 Hitachi Ltd 結晶方位の同定方法及び本方法を用いて作成した機構デバイス
JPH05335197A (ja) * 1992-05-27 1993-12-17 Oki Shisutetsuku Tokai:Kk 半導体結晶基板の位置合わせ方法と合わせマーク形状
TW248612B (zh) 1993-03-31 1995-06-01 Siemens Ag
JPH07283117A (ja) 1994-04-13 1995-10-27 Oki Electric Ind Co Ltd マスクの位置合わせ方法
JP3391418B2 (ja) * 1994-04-28 2003-03-31 富士通株式会社 半導体装置及びその製造方法
JPH08236748A (ja) * 1995-02-22 1996-09-13 Fujitsu Ltd 量子半導体装置及びその製造方法
JPH08130230A (ja) 1994-10-31 1996-05-21 Matsushita Electric Ind Co Ltd フリップチップの実装装置
JPH08167586A (ja) 1994-12-15 1996-06-25 Matsushita Electric Works Ltd 半導体装置の製造方法及びその製造方法に用いるウェハ
US6433382B1 (en) 1995-04-06 2002-08-13 Motorola, Inc. Split-gate vertically oriented EEPROM device and process
JP3315321B2 (ja) 1996-08-29 2002-08-19 株式会社東芝 半導体装置とその製造方法および不揮発性半導体記憶装置とその製造方法
JP3667906B2 (ja) 1996-11-25 2005-07-06 三洋電機株式会社 半導体装置及び半導体装置の製造方法
US5929477A (en) 1997-01-22 1999-07-27 International Business Machines Corporation Self-aligned diffused source vertical transistors with stack capacitors in a 4F-square memory cell array
TW454339B (en) 1997-06-20 2001-09-11 Hitachi Ltd Semiconductor integrated circuit apparatus and its fabricating method
JPH1154731A (ja) 1997-07-31 1999-02-26 Nec Corp 半導体装置
JP3519579B2 (ja) * 1997-09-09 2004-04-19 株式会社ルネサステクノロジ 半導体装置及びその製造方法
US6198114B1 (en) * 1997-10-28 2001-03-06 Stmicroelectronics, Inc. Field effect transistor having dielectrically isolated sources and drains and method for making same
KR100301370B1 (ko) * 1998-04-29 2001-10-27 윤종용 디램셀커패시터의제조방법
US6426254B2 (en) * 1999-06-09 2002-07-30 Infineon Technologies Ag Method for expanding trenches by an anisotropic wet etch
JP2001035943A (ja) 1999-07-23 2001-02-09 Mitsubishi Electric Corp 半導体装置および製造方法
JP4350227B2 (ja) 1999-09-20 2009-10-21 キヤノン株式会社 半導体結晶成長方法
US6150670A (en) * 1999-11-30 2000-11-21 International Business Machines Corporation Process for fabricating a uniform gate oxide of a vertical transistor
US6335247B1 (en) * 2000-06-19 2002-01-01 Infineon Technologies Ag Integrated circuit vertical trench device and method of forming thereof
JP4226205B2 (ja) 2000-08-11 2009-02-18 富士雄 舛岡 半導体記憶装置の製造方法
US6387757B1 (en) 2001-01-17 2002-05-14 Taiwan Semiconductor Manufacturing Company, Ltd Sacrificial self aligned spacer layer ion implant mask method for forming a split gate field effect transistor (FET) device
JP3664987B2 (ja) 2001-03-14 2005-06-29 シャープ株式会社 電子顕微鏡観察用試料の作成方法及び半導体装置の解析方法
KR100483035B1 (ko) 2001-03-30 2005-04-15 샤프 가부시키가이샤 반도체 기억장치 및 그 제조방법
US6933556B2 (en) 2001-06-22 2005-08-23 Fujio Masuoka Semiconductor memory with gate at least partially located in recess defined in vertically oriented semiconductor layer

Also Published As

Publication number Publication date
EP1271642A3 (en) 2005-09-21
US7141506B2 (en) 2006-11-28
JP3875047B2 (ja) 2007-01-31
US20020197868A1 (en) 2002-12-26
KR100497051B1 (ko) 2005-06-23
KR20030001270A (ko) 2003-01-06
JP2003007790A (ja) 2003-01-10
EP1271642A2 (en) 2003-01-02

Similar Documents

Publication Publication Date Title
US11652161B2 (en) Nanosheet channel-to-source and drain isolation
TW546720B (en) Method for evaluating dependence of properties of semiconductor substrate on plane orientation and semiconductor device using the same
CN101208786B (zh) 具有改进的尖端轮廓的晶体管及其制造方法
TWI303860B (en) A manufacturing method for a recessed channel array transistor and corresponding recessed channel array transistor
TWI306627B (zh)
TWI301325B (en) Semiconductor device having a triple gate transistor and method for manufacturing the same
TWI287263B (en) High mobility tri-gate devices and methods of fabrication
TWI408803B (zh) 利用優先晶體蝕刻製造高效三維場效電晶體之方法及結構
US8120075B1 (en) Semiconductor device with improved trenches
US5681775A (en) Soi fabrication process
US20040002203A1 (en) Method of making sub-lithographic features
KR20050020625A (ko) 균일한 채널 두께와 분리된 게이트들을 갖는 변형 채널fin fet
TW201112421A (en) A fin field effect transistor
CN105453264A (zh) 通过改善的SiGe刻面改善硅化物形成
TW201036107A (en) Multiple depth shallow trench isolation process
TW200842941A (en) Method of forming micro pattern of semiconductor device
CN105355652B (zh) 金属栅极结构及其制造方法
US5300797A (en) Coplanar twin-well integrated circuit structure
CN107533960B (zh) 制造三维装置的方法以及形成多栅极式晶体管的方法
TW201025514A (en) Method for fabricating flash memory device
US7808029B2 (en) Mask structure for manufacture of trench type semiconductor device
TW323388B (zh)
TW569455B (en) Method for fabricating floating gate
JP2019212663A (ja) 半導体装置の製造方法
JP2004152965A (ja) 半導体装置の製造方法と半導体装置

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees