JP2019212663A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP2019212663A
JP2019212663A JP2018104784A JP2018104784A JP2019212663A JP 2019212663 A JP2019212663 A JP 2019212663A JP 2018104784 A JP2018104784 A JP 2018104784A JP 2018104784 A JP2018104784 A JP 2018104784A JP 2019212663 A JP2019212663 A JP 2019212663A
Authority
JP
Japan
Prior art keywords
semiconductor device
hard mask
insulating film
manufacturing
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2018104784A
Other languages
English (en)
Inventor
金澤　全彰
Masaaki Kanazawa
全彰 金澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2018104784A priority Critical patent/JP2019212663A/ja
Priority to US16/408,058 priority patent/US10978308B2/en
Publication of JP2019212663A publication Critical patent/JP2019212663A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3086—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0332—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3081—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41766—Source or drain electrodes for field effect devices with at least part of the source or drain electrode having contact below the semiconductor surface, e.g. the source or drain electrode formed at least partially in a groove or with inclusions of conductor inside the semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

【課題】微細化された半導体装置を製造することが可能な半導体装置の製造方法を提供する。【解決手段】一実施形態に係る半導体装置の製造方法は、第１面と、第１面の反対面である第２面とを有する半導体基板を準備する工程と、開口を有するハードマスクを第１面上に形成する工程と、ハードマスクをマスクとして第２面に向かって延在するゲートトレンチを第１面に形成する工程と、開口の幅を広げる工程と、開口に層間絶縁膜を埋め込む工程と、ハードマスクを除去することにより層間絶縁膜中にコンタクトホールを形成する工程とを備える。【選択図】図１

Description

本発明は、半導体装置の製造方法に関する。
従来から、特開２００３−３１８３９６号公報（特許文献１）に記載の半導体装置が知られている。特許文献１に記載の半導体装置は、半導体基板と、ゲート酸化膜と、ゲート電極と、層間絶縁膜と、コンタクトプラグとを有している。
半導体基板は、第１面と、第１面の反対面である第２面とを有している。第２面には、Ｎ＋型シリコン基板が配置されている。Ｎ＋型シリコン基板の第１面側には、Ｎ−型エピタキシャル層が形成されている。第１面には、Ｎ＋型ソース層が形成されている。半導体基板には、Ｎ＋型ソース層とＮ−型エピタキシャル層とに挟み込まれるように、Ｐ型ベース層が形成されている。
第１面には、Ｎ−型エピタキシャル層に達するように第２面に向かって延在する第１トレンチが形成されている。第１トレンチの底面上及び側面上には、ゲート酸化膜が形成されている。第１トレンチ内には、ゲート電極が埋め込まれている。層間絶縁膜は、第１面上に形成されている。層間絶縁膜中及び半導体基板中には、コンタクトホールが形成されている。コンタクトホールは、層間絶縁膜を貫通するとともに、Ｐ型ベース層に達するように第２面に向かって延在している。コンタクトホール中には、コンタクトプラグが埋め込まれている。
特開２００３−３１８３９６号公報
特許文献１に記載の半導体装置において、コンタクトホールの形成は、以下の方法で行われる。第１に、第１面上に層間絶縁膜が形成される。第２に、フォトリソグラフィでフォトレジストがパターンニングされる。第３に、パターンニングされたフォトレジストを用いて、層間絶縁膜及び半導体基板のエッチングが行われる。
フォトレジストをパターンニングする際にマスクずれが生じてしまうと、コンタクトホールが形成される位置にずれが生じる。そのため、特許文献１に記載の半導体装置の設計は、コンタクトホールの形成位置がずれて形成されてしまうことを考慮して行わなければならないため、その微細化に改善の余地がある。
その他の課題及び新規な特徴は、本明細書の記述及び添付図面から明らかになるであろう。
一実施形態に係る半導体装置の製造方法は、半導体基板を準備する工程と、開口を有するハードマスクを形成する工程と、ゲートトレンチを形成する工程と、開口の幅を広げる工程と、開口に層間絶縁膜を埋め込む工程と、ハードマスクを除去することにより、層間絶縁膜中にコンタクトホールを形成する工程とを備える。半導体基板は、第１面と、第１面の反対面である第２面とを有する。ハードマスクは、第１面上に形成される。ゲートトレンチは、ハードマスクをマスクとして第１面に形成される。ゲートトレンチは、第２面に向かって延在する。
一実施形態に係る半導体装置の製造方法によると、微細化された半導体装置を製造することが可能となる。
第１実施形態に係る半導体装置の断面図である。 第１実施形態に係る半導体装置の上面図である。 第１実施形態に係る半導体装置の拡大上面図である。 第１実施形態の変形例に係る半導体装置の拡大上面図である。 第１実施形態に係る半導体装置の製造方法を示す工程図である。 半導体基板準備工程Ｓ１における第１実施形態に係る半導体装置の断面図である。 ハードマスク形成工程Ｓ２における第１実施形態に係る半導体装置の断面図である。 ゲートトレンチ形成工程Ｓ３における第１実施形態に係る半導体装置の断面図である。 開口拡大工程Ｓ４における第１実施形態に係る半導体装置の断面図である。 ゲート絶縁膜形成工程Ｓ５における第１実施形態に係る半導体装置の断面図である。 ゲート形成工程Ｓ６における第１実施形態に係る半導体装置の断面図である。 ソース領域形成工程Ｓ７における第１実施形態に係る半導体装置の断面図である。 層間絶縁膜形成工程Ｓ８における第１実施形態に係る半導体装置の断面図である。 ハードマスク除去工程Ｓ９における第１実施形態に係る半導体装置の断面図である。 コンタクトトレンチ形成工程Ｓ１０における第１実施形態に係る半導体装置の断面図である。 ボディコンタクト領域形成工程Ｓ１１における第１実施形態に係る半導体装置の断面図である。 バリアメタル形成工程Ｓ１２における第１実施形態に係る半導体装置の断面図である。 コンタクトプラグ形成工程Ｓ１３における第１実施形態に係る半導体装置の断面図である。 第１電極形成工程Ｓ１４における第１実施形態に係る半導体装置の断面図である。 第２実施形態に係る半導体装置の製造方法を示す工程図である。 ハードマスク形成工程Ｓ２における第２実施形態に係る半導体装置の断面図である。 サイドウォール層形成工程Ｓ１６における第２実施形態に係る半導体装置の断面図である。 ゲートトレンチ形成工程Ｓ３における第２実施形態に係る半導体装置の断面図である。 サイドウォール層除去工程Ｓ１７における第２実施形態に係る半導体装置の断面図である。
実施形態の詳細を、図面を参照して説明する。以下の図面においては、同一又は相当する部分に同一の参照符号を付し、重複する説明は繰り返さない。なお、以下に記載する実施形態の少なくとも一部を任意に組み合わせてもよい。
（第１実施形態に係る半導体装置の構成）
以下に、第１実施形態に係る半導体装置の構成を説明する。
図１に示されるように、第１実施形態に係る半導体装置は、トレンチゲート型のパワーＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）である。より具体的には、第１実施形態に係る半導体装置は、半導体基板ＳＵＢと、ゲート絶縁膜ＧＯと、ゲートＧＥと、層間絶縁膜ＩＬＤと、コンタクトプラグＣＰと、ソース電極ＷＬ１と、ドレイン電極ＷＬ２と、ゲート電極ＷＬ３とを有している。
半導体基板ＳＵＢは、第１面ＦＳと、第２面ＳＳとを有している。第２面ＳＳは、第１面ＦＳの反対面である。第１面ＦＳ及び第２面ＳＳは、半導体基板ＳＵＢの主面を構成している。半導体基板ＳＵＢは、例えば、単結晶のシリコン（Ｓｉ）で形成されている。
半導体基板ＳＵＢには、ソース領域ＳＲと、ドレイン領域ＤＲＡと、ドリフト領域ＤＲＩと、ボディ領域ＢＲと、ボディコンタクト領域ＢＣＲとが形成されている。ソース領域ＳＲは、第１面ＦＳに形成されている。ドレイン領域ＤＲＡは、第２面ＳＳに形成されている。ドリフト領域ＤＲＩは、ドレイン領域ＤＲＡの第１面ＦＳ側に形成されている。ボディ領域ＢＲは、ソース領域ＳＲとドリフト領域ＤＲＩとに挟み込まれるように形成されている。ボディコンタクト領域ＢＣＲは、後述するゲートトレンチＴＲ１の底面に形成されている。
ソース領域ＳＲ、ドリフト領域ＤＲＩ及びドレイン領域ＤＲＡの導電型は第１導電型であり、ボディ領域ＢＲ及びボディコンタクト領域ＢＣＲの導電型は第２導電型である。第２導電型は、第１導電型の反対の導電型である。例えば、第１導電型がｎ型である場合、第２導電型はｐ型である。ドリフト領域ＤＲＩ中における不純物濃度は、ソース領域ＳＲ中における不純物濃度及びドレイン領域ＤＲＡ中における不純物濃度よりも低い。
第１面ＦＳには、ゲートトレンチＴＲ１が形成されている。ゲートトレンチＴＲ１は、第２面ＳＳに向かって延在している。ゲートトレンチＴＲ１は、ドリフト領域ＤＲＩに達するように延在している。すなわち、ゲートトレンチＴＲ１の側面からは、ソース領域ＳＲ、ボディ領域ＢＲ及びドリフト領域ＤＲＩが露出している。
第１面ＦＳには、コンタクトトレンチＴＲ２が形成されている。コンタクトトレンチＴＲ２は、第２面ＳＳに向かって延在している。コンタクトトレンチＴＲ２は、ボディ領域ＢＲに達するように延在している。コンタクトトレンチＴＲ２は、隣り合って形成されているゲートトレンチＴＲ１の間に形成されている。
ゲート絶縁膜ＧＯは、第１面ＦＳ上に形成されている。より具体的には、ゲート絶縁膜ＧＯは、ゲートトレンチＴＲ１の側面上及び底面上に形成されている。ゲート絶縁膜ＧＯは、例えばシリコン酸化物（ＳｉＯ２）で形成されている。
ゲートＧＥは、ゲート絶縁膜ＧＯ上に形成されることにより、ゲートトレンチＴＲ１中に埋め込まれている。ゲートＧＥは、ゲート絶縁膜ＧＯにより絶縁されながら、ボディ領域ＢＲと対向している。ゲートＧＥは、例えば、不純物がドープされた多結晶のシリコンで形成されている。
ソース領域ＳＲ、ドレイン領域ＤＲＡ、ドリフト領域ＤＲＩ、ボディ領域ＢＲ、ゲート絶縁膜ＧＯ及びゲートＧＥは、トレンチゲート型のパワーＭＯＳＦＥＴであるトランジスタＴｒを構成する。
層間絶縁膜ＩＬＤは、第１面ＦＳ上に形成されている。層間絶縁膜ＩＬＤは、例えば、シリコン酸化物で形成されている。層間絶縁膜ＩＬＤは、ノンドープのシリコン酸化物、すなわちＮＳＧ（Non-doped Silicon Glass）で形成されていることが好ましい。層間絶縁膜ＩＬＤは、不純物がドープされたシリコン酸化物、例えば、ＢＰＳＧ（Boron Phosphorous Silicon Glass）で形成されてもよい。
層間絶縁膜ＩＬＤ中には、コンタクトホールＣＨが形成されている。コンタクトホールＣＨは、コンタクトトレンチＴＲ２と接続されている。好ましくは、コンタクトホールＣＨの側面とコンタクトトレンチＴＲ２の側面とは、面一になっている。
層間絶縁膜ＩＬＤ上、コンタクトホールＣＨの側面上、コンタクトトレンチＴＲ２の側面上及びコンタクトトレンチＴＲ２の底面上には、バリアメタルＢＭが形成されている。バリアメタルＢＭは、例えばチタン（Ｔｉ）、窒化チタン（ＴｉＮ）で形成されている。なお、コンタクトトレンチＴＲ２の側面及びコンタクトトレンチＴＲ２の底面は、バリアメタルＢＭと半導体基板ＳＵＢ中のシリコンとが反応することにより、シリサイド化されている。
コンタクトプラグＣＰは、コンタクトホールＣＨ中及びコンタクトトレンチＴＲ２中に埋め込まれている。コンタクトプラグＣＰは、例えば、タングステン（Ｗ）で形成されている。コンタクトプラグＣＰは、ソース領域ＳＲ及びボディコンタクト領域ＢＣＲに電気的に接続されている。
ソース電極ＷＬ１は、層間絶縁膜ＩＬＤ上に形成されている。ソース電極ＷＬ１は、例えばアルミニウム（Ａｌ）、アルミニウム合金で形成されている。ソース電極ＷＬ１は、コンタクトプラグＣＰに電気的に接続されている。
ドレイン電極ＷＬ２は、第２面ＳＳ上に形成されている。ドレイン電極ＷＬ２は、例えばアルミニウム、アルミニウム合金で形成されている。ドレイン電極ＷＬ２は、ドレイン領域ＤＲＡに電気的に接続されている。
図２に示されるように、層間絶縁膜ＩＬＤ上にはゲート電極ＷＬ３が形成されている。図示されていないが、ゲート電極ＷＬ３は、ゲートトレンチＴＲ１に埋め込まれたゲートＧＥに電気的に接続されている。
図３に示されるように、トランジスタＴｒは、メッシュセル構造を有していてもよい。すなわち、平面視において、コンタクトトレンチＴＲ２は、矩形形状のゲートトレンチＴＲ１に取り囲まれていてもよい。図４に示されるように、トランジスタＴｒは、ストライプ構造を有していてもよい。すなわち、平面視において、ゲートトレンチＴＲ１及びコンタクトトレンチＴＲ２が第１方向に沿って延在するとともに、第１方向に交差する第２方向において、ゲートトレンチＴＲ１とコンタクトトレンチＴＲ２とが交互に配置されていてもよい。なお、図３中及び図４中のＩ−Ｉにおける断面は、図１に示される断面構造に対応している。
上記においては、第１実施形態に係る半導体装置がトレンチゲート型のパワーＭＯＳＦＥＴである場合を例として説明したが、第１実施形態に係る半導体装置は、トレンチゲート型のＩＧＢＴ（Insulated Gate Bipolar Transistor）であってもよい。なお、第１実施形態に係る半導体装置がトレンチゲート型のＩＧＢＴである場合には、第１導電型の不純物領域であるドリフト領域ＤＲＩに代えて、第２導電型の不純物領域が形成される。
（第１実施形態に係る半導体装置の製造方法）
以下に、第１実施形態に係る半導体装置の製造方法を説明する。
図５に示されるように、第１実施形態に係る半導体装置の製造方法は、半導体基板準備工程Ｓ１と、ハードマスク形成工程Ｓ２と、ゲートトレンチ形成工程Ｓ３と、開口拡大工程Ｓ４と、ゲート絶縁膜形成工程Ｓ５と、ゲート形成工程Ｓ６と、ソース領域形成工程Ｓ７とを有している。
第１実施形態に係る半導体装置の製造方法は、層間絶縁膜形成工程Ｓ８と、ハードマスク除去工程Ｓ９と、コンタクトトレンチ形成工程Ｓ１０と、ボディコンタクト領域形成工程Ｓ１１と、バリアメタル形成工程Ｓ１２と、コンタクトプラグ形成工程Ｓ１３と、第１電極形成工程Ｓ１４と、第２電極形成工程Ｓ１５とをさらに有している。
図６に示されるように、半導体基板準備工程Ｓ１においては、半導体基板ＳＵＢが準備される。半導体基板準備工程Ｓ１において準備される半導体基板ＳＵＢには、ドレイン領域ＤＲＡと、ドリフト領域ＤＲＩと、ボディ領域ＢＲとが形成されている。半導体基板準備工程Ｓ１においては、第１に、ドレイン領域ＤＲＡが形成された半導体基板ＳＵＢが準備される。第２に、ドレイン領域ＤＲＡ上へのドリフト領域ＤＲＩのエピタキシャル成長が行われる。第３に、第１面ＦＳ側へのイオン注入及び熱処理の制御により、ボディ領域ＢＲが形成される。
ハードマスク形成工程Ｓ２においては、図７に示されるように、ハードマスクＨＭの形成が行われる。ハードマスクＨＭは、第１膜ＨＭａと、第２膜ＨＭｂとを有している。第１膜ＨＭａは、第１面ＦＳ上に形成されている。第２膜ＨＭｂは、第１膜ＨＭａ上に形成されている。第１膜ＨＭａ及び第２膜ＨＭｂは、それぞれ異なる材料で形成されている。第１膜ＨＭａは、例えばシリコン窒化物（Ｓｉ３Ｎ４）で形成されている。第２膜ＨＭｂは、例えばシリコン酸化物で形成されている。ハードマスクＨＭは、開口ＯＰを有している。
ハードマスクＨＭの形成においては、第１に、第１膜ＨＭａ及び第２膜ＨＭｂの成膜が行われる。第１膜ＨＭａ及び第２膜ＨＭｂの成膜は、例えば、ＣＶＤ（Chemical Vapor Deposition）で行われる。ハードマスクＨＭの形成においては、第２に、第２膜ＨＭｂ上に、フォトレジストが成膜される。
ハードマスクＨＭの形成においては、第３に、フォトレジストのパターンニングが行われる。このパターンニングは、フォトリソグラフィで行われる。ハードマスクＨＭの形成においては、第４に、フォトレジストをマスクとして、第１膜ＨＭａ及び第２膜ＨＭｂのエッチングが行われる。これにより、開口ＯＰを有するハードマスクＨＭが形成される。
ゲートトレンチ形成工程Ｓ３においては、図８に示されるように、ゲートトレンチＴＲ１の形成が行われる。ゲートトレンチＴＲ１の形成は、ハードマスクＨＭをマスクとしたＲＩＥ（Reactive Ion Etching）等の異方性エッチングで行われる。
開口拡大工程Ｓ４においては、図９に示されるように、開口ＯＰの幅が拡大される。すなわち、開口拡大工程Ｓ４においては、開口ＯＰの端が、ゲートトレンチＴＲ１との距離が大きくなるように後退する。開口ＯＰの拡大は、等方性エッチングで行われる。
等方性エッチングは、例えば、４フッ化メタン（ＣＦ４）ガス、酸素ガス（Ｏ２）及び窒素ガス（Ｎ２）を含むエッチングガスとして用いたドライエッチングで行われる。等方性エッチングは、リン酸を用いたウェットエッチングで行われてもよい。なお、等方性エッチングが行われた後には、第２膜ＨＭｂが除去される。
ゲート絶縁膜形成工程Ｓ５においては、図１０に示されるように、ゲート絶縁膜ＧＯの形成が行われる。ゲート絶縁膜ＧＯの形成は、例えば熱酸化で行われる。
ゲート形成工程Ｓ６においては、図１１に示されるように、ゲートＧＥの形成が行われる。ゲートＧＥの形成においては、第１に、ゲートＧＥを構成する材料が、ＣＶＤ等でゲートトレンチＴＲ１中に埋め込まれる。ゲートＧＥの形成においては、第２に、ゲートトレンチＴＲ１からはみ出したゲートＧＥを構成する材料が、例えばエッチバックで除去される。
ソース領域形成工程Ｓ７においては、図１２に示されるように、ソース領域ＳＲの形成が行われる。ソース領域ＳＲの形成は、ハードマスクＨＭ（第１膜ＨＭａ）を用いたイオン注入及び熱処理の制御により行われる。
層間絶縁膜形成工程Ｓ８においては、図１３に示されるように、層間絶縁膜ＩＬＤの形成が行われる。層間絶縁膜ＩＬＤは、開口ＯＰに埋め込まれる。層間絶縁膜ＩＬＤの形成においては、第１に、層間絶縁膜ＩＬＤを構成する材料が、第１面ＦＳ上に成膜される。層間絶縁膜ＩＬＤの形成においては、第２に、成膜された層間絶縁膜ＩＬＤを構成する材料に対して、エッチバックが行われる。エッチバックは、ハードマスクＨＭ（第１膜ＨＭａ）が露出するまで行われる。なお、エッチバックに代えて、ＣＭＰ（Chemical Mechanical Polishing）が行われてもよい。
ハードマスク除去工程Ｓ９においては、図１４に示されるように、ハードマスクＨＭの除去が行われる。ハードマスクＨＭの除去は、例えば、リン酸を用いたウェットエッチングで行われる。ハードマスクＨＭが除去された部分は、コンタクトホールＣＨとなる。
コンタクトトレンチ形成工程Ｓ１０においては、図１５に示されるように、コンタクトトレンチＴＲ２の形成が行われる。コンタクトトレンチＴＲ２は、層間絶縁膜ＩＬＤをマスクとしてＲＩＥ等の異方性エッチングを行うことで形成される。
ボディコンタクト領域形成工程Ｓ１１においては、図１６に示されるように、ボディコンタクト領域ＢＣＲの形成が行われる。ボディコンタクト領域ＢＣＲの形成は、例えば、イオン注入及び熱処理の制御により行われる。バリアメタル形成工程Ｓ１２においては、図１７に示されるように、バリアメタルＢＭの形成が行われる。バリアメタルＢＭの形成は、例えばスパッタリングで行われる。なお、バリアメタルＢＭが形成された後には、熱処理が行われる。この熱処理でバリアメタルＢＭと半導体基板ＳＵＢ中のシリコンとが反応することにより、コンタクトトレンチＴＲ２の側面及び底面がシリサイド化される。
コンタクトプラグ形成工程Ｓ１３においては、図１８に示されるように、コンタクトプラグＣＰの形成が行われる。コンタクトプラグＣＰの形成においては、第１に、コンタクトプラグＣＰを構成する材料の成膜がＣＶＤ等で行われる。コンタクトプラグＣＰの形成においては、第２に、コンタクトホールＣＨからはみだしたコンタクトプラグＣＰを構成する材料が、エッチバックにより除去される。なおエッチバックに代えてＣＭＰが行われてもよい。
第１電極形成工程Ｓ１４においては、図１９に示されるように、ソース電極ＷＬ１及びゲート電極ＷＬ３（図１９において図示せず）の形成が行われる。ソース電極ＷＬ１及びゲート電極ＷＬ３の形成においては、第１に、ソース電極ＷＬ１及びゲート電極ＷＬ３を構成する材料が、例えばスパッタリングで層間絶縁膜ＩＬＤ上に成膜される。ソース電極ＷＬ１及びゲート電極ＷＬ３の形成においては、第２に、成膜されたソース電極ＷＬ１及びゲート電極ＷＬ３を構成する材料が、フォトリソグラフィ及びエッチングでパターンニングされる。
第２電極形成工程Ｓ１５においては、ドレイン電極ＷＬ２の形成が行われる。ドレイン電極ＷＬ２の形成は、例えばスパッタリング等で行われる。なお、ドレイン電極ＷＬ２の形成に先立って、半導体基板ＳＵＢの第２面ＳＳ側が研削される。以上により、図１に示される第１実施形態に係る半導体装置の構造が形成される。
（第１実施形態に係る半導体装置の効果）
以下に、第１実施形態に係る半導体装置の製造方法の効果を説明する。
上記のとおり、第１実施形態に係る半導体装置の製造方法においては、ゲートトレンチＴＲ１を形成するためのハードマスクＨＭに形成されている開口ＯＰを拡大し、開口ＯＰに層間絶縁膜ＩＬＤを埋め込み、その後にハードマスクＨＭを除去することで、コンタクトホールＣＨ及びコンタクトトレンチＴＲ２を形成するためのマスクを形成している。そのため、第１実施形態に係る半導体装置の製造方法においては、コンタクトホールＣＨ及びコンタクトトレンチＴＲ２を、自己整合的に（セルフアラインで）形成することができる。
したがって、第１実施形態に係る半導体装置の製造方法においては、フォトリソグラフィ技術を用いてコンタクトホールＣＨ及びコンタクトトレンチＴＲ２を形成する場合と異なり、マスクずれのマージンを考慮する必要がなく、微細化が可能となる。この微細化により、トランジスタＴｒのオン抵抗の低減も可能となる。
なお、第１実施形態に係る半導体装置の製造方法において、ソース領域ＳＲは、ハードマスクＨＭ（第１膜ＨＭａ）をマスクとするイオン注入で形成されるため、ソース領域ＳＲもセルフアラインで形成することができる。
第１実施形態に係る半導体装置の製造方法において、ハードマスクＨＭが第１膜ＨＭａ及び第２膜ＨＭｂを有している場合、開口ＯＰの幅を拡大する際に、第１膜ＨＭａが薄くなること及び第１膜ＨＭａの肩部が丸まってしまうことを抑制することができる。すなわち、この場合には、コンタクトプラグＣＰの上端側における幅が広がってしまうこと及び層間絶縁膜ＩＬＤの膜厚を確保することが可能となる。
第１実施形態に係る半導体装置の製造方法において、層間絶縁膜ＩＬＤがＮＳＧで形成され、第１膜ＨＭａがシリコン窒化物で形成される場合、ハードマスク除去工程Ｓ９でのエッチングにおける層間絶縁膜ＩＬＤとハードマスクＨＭとの選択比を確保できる。すなわち、この場合には、コンタクトホールＣＨの幅（コンタクトプラグＣＰの幅）が広がってしまうことを抑制することができる。
（第２実施形態に係る半導体装置の構成）
第２実施形態に係る半導体装置の構成は、第１実施形態に係る半導体装置の構成と同一である。そのため、第２実施形態に係る半導体装置の構成に関する説明は、省略する。
（第２実施形態に係る半導体装置の製造方法）
以下に、第２実施形態に係る半導体装置の製造方法を説明する。なお、第１実施形態に係る半導体装置の製造方法と異なる点を主に説明し、重複する説明は繰り返さない。
図２０に示されるように、第２実施形態に係る半導体装置の製造方法は、半導体基板準備工程Ｓ１と、ハードマスク形成工程Ｓ２と、サイドウォール層形成工程Ｓ１６と、ゲートトレンチ形成工程Ｓ３と、サイドウォール層除去工程Ｓ１７と、ゲート絶縁膜形成工程Ｓ５と、ゲート形成工程Ｓ６と、ソース領域形成工程Ｓ７とを有している。
第２実施形態に係る半導体装置の製造方法は、層間絶縁膜形成工程Ｓ８と、ハードマスク除去工程Ｓ９と、コンタクトトレンチ形成工程Ｓ１０と、ボディコンタクト領域形成工程Ｓ１１と、バリアメタル形成工程Ｓ１２と、コンタクトプラグ形成工程Ｓ１３と、第１電極形成工程Ｓ１４と、第２電極形成工程Ｓ１５とをさらに有している。
すなわち、第２実施形態に係る半導体装置の製造方法は、開口拡大工程Ｓ４を有していない点並びにサイドウォール層形成工程Ｓ１６及びサイドウォール層除去工程Ｓ１７を有している点に関して、第１実施形態に係る半導体装置の製造方法と異なっている。また、第２実施形態に係る半導体装置の製造方法は、ハードマスク形成工程Ｓ２及びゲートトレンチ形成工程Ｓ３の詳細に関しても、第１実施形態に係る半導体装置の製造方法と異なっている。
図２１に示されるように、ハードマスク形成工程Ｓ２においては、ハードマスクＨＭが形成される。但し、ハードマスク形成工程Ｓ２においては、第１膜ＨＭａのみが形成される。ハードマスク形成工程Ｓ２において、ハードマスクＨＭの開口ＯＰは、第１実施形態に係る半導体装置の製造方法と比較して、幅が広くなるように形成される。
サイドウォール層形成工程Ｓ１６は、ハードマスク形成工程Ｓ２の後であって、ゲートトレンチ形成工程Ｓ３の前に行われる。サイドウォール層形成工程Ｓ１６においては、図２２に示されるように、サイドウォール層ＳＷが形成される。サイドウォール層ＳＷは、開口ＯＰの側面に形成される。サイドウォール層ＳＷは、ハードマスクＨＭ（第１膜ＨＭａ）と異なる材料で形成される。サイドウォール層ＳＷは、例えばシリコン酸化物で形成される。好ましくは、サイドウォール層ＳＷは、ＨＴＯ（High Temperature Oxide）で形成される。
サイドウォール層ＳＷの形成においては、第１に、ハードマスクＨＭ（第１膜ＨＭａ）を覆うように、サイドウォール層ＳＷを構成する材料が、例えばＣＶＤ等で第１面ＦＳ上に成膜される。サイドウォール層ＳＷを構成する材料は、好ましくは、ＬＰ−ＣＶＤ（Low-Pressure Chemical Vapor Deposition）で成膜される。サイドウォール層ＳＷの形成においては、第２に、成膜されたサイドウォール層ＳＷを構成する材料に対するエッチバックが行われる。このエッチバックは、ハードマスクＨＭが露出するまで行われる。
ゲートトレンチ形成工程Ｓ３においては、ゲートトレンチＴＲ１の形成が行われる。図２３に示されるように、ゲートトレンチＴＲ１の形成は、ハードマスクＨＭ（第１膜ＨＭａ）及びサイドウォール層ＳＷをマスクとするＲＩＥ等の異方性エッチングで行われる。
サイドウォール層除去工程Ｓ１７は、ゲートトレンチ形成工程Ｓ３の後であって、ゲート絶縁膜形成工程Ｓ５の前に行われる。サイドウォール層除去工程Ｓ１７においては、図２４に示されるように、サイドウォール層ＳＷの除去が行われる。サイドウォール層ＳＷは、例えばウェットエッチングで除去される。
（第２実施形態に係る半導体装置の製造方法の効果）
以下に、第２実施形態に係る半導体装置の製造方法の効果を説明する。なお、第１実施形態に係る半導体装置の製造方法の効果と異なる点を主に説明し、重複する説明は繰り返さない。
第２実施形態に係る半導体装置の製造方法において、ゲートトレンチＴＲ１の間隔及びソース領域ＳＲの幅は、サイドウォール層ＳＷの幅とハードマスクＨＭの幅との和で決定される。サイドウォール層ＳＷの幅は、サイドウォール層形成工程Ｓ１６において、成膜するサイドウォール層ＳＷを構成する材料の膜厚を変えることにより、容易に変更可能である。特に、サイドウォール層ＳＷを構成する材料がＣＶＤ、ＬＰ−ＣＶＤで形成される場合には、成膜されるサイドウォール層ＳＷを構成する材料の膜厚を精度よく制御することができる。そのため、第２実施形態に係る半導体装置の製造方法によると、ゲートトレンチＴＲ１の幅及びソース領域ＳＲの幅を容易に変更することが可能である。
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
ＢＣＲ ボディコンタクト領域、ＢＭ バリアメタル、ＢＲ ボディ領域、ＣＨ コンタクトホール、ＣＰ コンタクトプラグ、ＤＲＡ ドレイン領域、ＤＲＩ ドリフト領域、ＦＳ 第１面、ＧＥ ゲート、ＧＯ ゲート絶縁膜、ＨＭ ハードマスク、ＨＭａ 第１膜、ＨＭｂ 第２膜、ＩＬＤ 層間絶縁膜、ＯＰ 開口、Ｓ１ 半導体基板準備工程、Ｓ２ ハードマスク形成工程、Ｓ３ ゲートトレンチ形成工程、Ｓ４ 開口拡大工程、Ｓ５ ゲート絶縁膜形成工程、Ｓ６ ゲート形成工程、Ｓ７ ソース領域形成工程、Ｓ８ 層間絶縁膜形成工程、Ｓ９ ハードマスク除去工程、Ｓ１０ コンタクトトレンチ形成工程、Ｓ１１ ボディコンタクト領域形成工程、Ｓ１２ バリアメタル形成工程、Ｓ１３ コンタクトプラグ形成工程、Ｓ１４ 第１電極形成工程、Ｓ１５ 第２電極形成工程、Ｓ１６ サイドウォール層形成工程、Ｓ１７ サイドウォール層除去工程、ＳＲ ソース領域、ＳＳ 第２面、ＳＵＢ 半導体基板、ＳＷ サイドウォール層、ＴＲ１ ゲートトレンチ、ＴＲ２ コンタクトトレンチ、Ｔｒ トランジスタ、ＷＬ１ ソース電極、ＷＬ２ ドレイン電極、ＷＬ３ ゲート電極。

Claims (12)

  1. 第１面と、前記第１面の反対面である第２面とを有する半導体基板を準備する工程と、
    開口を有するハードマスクを前記第１面上に形成する工程と、
    前記ハードマスクをマスクとして前記第２面に向かって延在するゲートトレンチを前記第１面に形成する工程と、
    前記開口の幅を広げる工程と、
    前記開口に層間絶縁膜を埋め込む工程と、
    前記ハードマスクを除去することにより、前記層間絶縁膜中にコンタクトホールを形成する工程とを備える、半導体装置の製造方法。
  2. 前記層間絶縁膜をマスクとして前記第２面に向かって延在するコンタクトトレンチを前記第１面に形成する工程をさらに備える、請求項１に記載の半導体装置の製造方法。
  3. 前記第１面にソース領域を形成する工程をさらに備え、
    前記ソース領域は、前記開口の幅が拡げられた後であって、前記開口に前記層間絶縁膜が埋め込まれる前に、前記ハードマスクをマスクとしてイオン注入を行うことで形成される、請求項１に記載の半導体装置の製造方法。
  4. 前記ハードマスクは、前記第１面上に形成される第１膜と、前記第１膜上に形成される第２膜とを有し、
    前記第１膜は、前記第２膜と異なる材料で形成され、
    前記開口は、前記第１膜に対する等方性エッチングを行うことで幅が拡げられ、
    前記第２膜は、前記開口の幅が拡げられた後に除去される、請求項１に記載の半導体装置の製造方法。
  5. 前記第１膜はシリコン窒化物で形成され、
    前記第２膜はシリコン酸化物で形成される、請求項４に記載の半導体装置の製造方法。
  6. 前記層間絶縁膜は、ＮＳＧで形成される、請求項５に記載の半導体装置の製造方法。
  7. 第１面と、前記第１面の反対面である第２面とを有する半導体基板を準備する工程と、
    開口を有するハードマスクを前記第１面上に形成する工程と、
    前記開口の側面上に前記ハードマスクと異なる材料でサイドウォール層を形成する工程と、
    前記ハードマスク及び前記サイドウォール層をマスクとして前記第２面に向かって延在するゲートトレンチを前記第１面に形成する工程と、
    前記サイドウォール層を除去する工程と、
    前記開口に層間絶縁膜を埋め込む工程と、
    前記ハードマスクを除去することにより、前記層間絶縁膜中にコンタクトホールを形成する工程とを備える、半導体装置の製造方法。
  8. 前記層間絶縁膜をマスクとして前記第２面に向かって延在するコンタクトトレンチを前記第１面に形成する工程をさらに備える、請求項７に記載の半導体装置の製造方法。
  9. 前記第１面にソース領域を形成する工程をさらに備え、
    前記ソース領域は、前記サイドウォール層が除去された後であって、前記開口に前記層間絶縁膜が埋め込まれる前に、前記ハードマスクをマスクとしてイオン注入を行うことで形成される、請求項７に記載の半導体装置の製造方法。
  10. 前記サイドウォール層は、前記サイドウォール層を構成する材料が前記ハードマスクを覆うように成膜されるとともに、成膜された前記材料をエッチバックすることで形成される、請求項７に記載の半導体装置の製造方法。
  11. 前記ハードマスクは、シリコン窒化物で形成され、
    前記サイドウォール層を構成する材料は、ＣＶＤで前記ハードマスクを覆うように成膜される、請求項１０に記載の半導体装置の製造方法。
  12. 前記層間絶縁膜は、ＮＳＧで形成される、請求項１１に記載の半導体装置の製造方法。
JP2018104784A 2018-05-31 2018-05-31 半導体装置の製造方法 Pending JP2019212663A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2018104784A JP2019212663A (ja) 2018-05-31 2018-05-31 半導体装置の製造方法
US16/408,058 US10978308B2 (en) 2018-05-31 2019-05-09 Method for manufacturing a semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018104784A JP2019212663A (ja) 2018-05-31 2018-05-31 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2019212663A true JP2019212663A (ja) 2019-12-12

Family

ID=68694187

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018104784A Pending JP2019212663A (ja) 2018-05-31 2018-05-31 半導体装置の製造方法

Country Status (2)

Country Link
US (1) US10978308B2 (ja)
JP (1) JP2019212663A (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11355630B2 (en) * 2020-09-11 2022-06-07 Wolfspeed, Inc. Trench bottom shielding methods and approaches for trenched semiconductor device structures

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4004843B2 (ja) 2002-04-24 2007-11-07 Ｎｅｃエレクトロニクス株式会社 縦型ｍｏｓｆｅｔの製造方法
US8470708B2 (en) * 2010-02-25 2013-06-25 Taiwan Semiconductor Manufacturing Company, Ltd. Double patterning strategy for contact hole and trench in photolithography
US20140291753A1 (en) * 2013-03-27 2014-10-02 Force Mos Technology Co., Ltd. Trench mosfet structure having self-aligned features for mask saving and on-resistance reduction

Also Published As

Publication number Publication date
US20190371614A1 (en) 2019-12-05
US10978308B2 (en) 2021-04-13

Similar Documents

Publication Publication Date Title
US11721581B2 (en) Semiconductor devices including contact plugs
US7767526B1 (en) High density trench MOSFET with single mask pre-defined gate and contact trenches
TWI542009B (zh) 用於功率mosfet應用的端接溝槽及其製備方法
KR100471173B1 (ko) 다층채널을 갖는 트랜지스터 및 그 제조방법
CN105453264B (zh) 通过改善的SiGe刻面改善硅化物形成
US6852620B2 (en) Semiconductor device with self-aligned junction contact hole and method of fabricating the same
US20150008513A1 (en) Trench type power semiconductor device and fabrication method thereof
JP2002158302A (ja) 低抵抗ソール領域と高ソース結合を持つフローティングゲートメモリセルの半導体メモリアレイを形成する自己整合方法、及びそれにより作られたメモリアレイ
TW201216468A (en) Semiconductor power devices manufactured with self-aligned processes and more reliable electrical contacts
US20140299932A1 (en) Semiconductor Device Including a Gate Trench and a Source Trench
US7629215B2 (en) Semiconductor device and method of manufacturing the same
KR20180079650A (ko) 반도체 소자 및 그 제조 방법.
CN104465348A (zh) 半导体装置的制造方法
US20230207689A1 (en) Manufacturing method of semiconductor device and semiconductor device
JP2008084901A (ja) 半導体装置およびその製造方法
US10978308B2 (en) Method for manufacturing a semiconductor device
KR100392165B1 (ko) 반도체 장치와 그 제조 방법
KR102350485B1 (ko) 반도체 소자
TWI770774B (zh) 形成半導體結構的方法和半導體結構
JP2005516381A (ja) 半導体基板内に狭いトレンチを形成する方法
TWI823639B (zh) 半導體裝置及其形成方法
US20240074155A1 (en) Semiconductor device
JP2009212364A (ja) 半導体装置およびその製造方法
JP2009266961A (ja) 半導体装置
CN113823691A (zh) 半导体器件及其形成方法