JPH08167586A - 半導体装置の製造方法及びその製造方法に用いるウェハ - Google Patents
半導体装置の製造方法及びその製造方法に用いるウェハInfo
- Publication number
- JPH08167586A JPH08167586A JP31214394A JP31214394A JPH08167586A JP H08167586 A JPH08167586 A JP H08167586A JP 31214394 A JP31214394 A JP 31214394A JP 31214394 A JP31214394 A JP 31214394A JP H08167586 A JPH08167586 A JP H08167586A
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- polishing
- main surface
- semiconductor device
- openings
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
Abstract
(57)【要約】
【目的】 シリコン活性層を研磨する工程での研磨膜厚
の測定を容易にする。 【構成】 シリコン（１００）面である、ウェハ１の主
表面１ａを研磨する前に、平面視略正方形状でかつその
所定辺が結晶方位＜１１０＞と略平行である開口７ａ〜
７ｄを備えた、断面視略Ｖ字型の凹部６ａ〜６ｄを、開
口の大きさを違えて複数種類、主表面１ａに異方性エッ
チングによって形成し、研磨工程後に、凹部６ａ〜６ｄ
の、残存または消失を確認する。 【効果】 膜厚測定箇所の変動、または、研磨によるウ
ェハの反りの影響を受けずに、容易にシリコン活性層４
の研磨膜厚を求めることができ、品質の安定化、歩留り
向上が図れる。
の測定を容易にする。 【構成】 シリコン（１００）面である、ウェハ１の主
表面１ａを研磨する前に、平面視略正方形状でかつその
所定辺が結晶方位＜１１０＞と略平行である開口７ａ〜
７ｄを備えた、断面視略Ｖ字型の凹部６ａ〜６ｄを、開
口の大きさを違えて複数種類、主表面１ａに異方性エッ
チングによって形成し、研磨工程後に、凹部６ａ〜６ｄ
の、残存または消失を確認する。 【効果】 膜厚測定箇所の変動、または、研磨によるウ
ェハの反りの影響を受けずに、容易にシリコン活性層４
の研磨膜厚を求めることができ、品質の安定化、歩留り
向上が図れる。
Description
【０００１】
【産業上の利用分野】本発明は、シリコン（１００）面
を研磨する工程を含む半導体装置の製造方法及びその製
造方法に用いるウェハの構造に関するものである。
を研磨する工程を含む半導体装置の製造方法及びその製
造方法に用いるウェハの構造に関するものである。
【０００２】
【従来の技術】シリコン（１００）面を研磨する工程を
含む半導体装置としては、例えば、横方向分離を行う誘
電体分離基板を用いたものが挙げられる。誘電体分離基
板の横方向分離を行うために、例えば、シリコン（１０
０）面を主表面とするシリコン活性層を備えたウェハを
用い、その主表面に、素子領域を分離するためのＶ字型
溝を形成した後、そのＶ字型溝を絶縁物で埋め戻し、シ
リコン活性層の表面の絶縁物を除去するために、その表
面を研磨する。表面研磨の際、ウェハの表面を覆った絶
縁物と共にシリコン活性層も研磨してしまうことが避け
られないが、シリコン活性層の厚さは阻止耐圧特性に大
きく影響するため、正確に測定して管理することが重要
である。従来は、膜厚測定装置で、ウェハの厚さそのも
のを研磨の前後で測定しそれらの寸法の差を計算してシ
リコン活性層の研磨膜厚を算出していた。
含む半導体装置としては、例えば、横方向分離を行う誘
電体分離基板を用いたものが挙げられる。誘電体分離基
板の横方向分離を行うために、例えば、シリコン（１０
０）面を主表面とするシリコン活性層を備えたウェハを
用い、その主表面に、素子領域を分離するためのＶ字型
溝を形成した後、そのＶ字型溝を絶縁物で埋め戻し、シ
リコン活性層の表面の絶縁物を除去するために、その表
面を研磨する。表面研磨の際、ウェハの表面を覆った絶
縁物と共にシリコン活性層も研磨してしまうことが避け
られないが、シリコン活性層の厚さは阻止耐圧特性に大
きく影響するため、正確に測定して管理することが重要
である。従来は、膜厚測定装置で、ウェハの厚さそのも
のを研磨の前後で測定しそれらの寸法の差を計算してシ
リコン活性層の研磨膜厚を算出していた。
【０００３】
【発明が解決しようとする課題】上記に説明した従来の
測定方法では、研磨前後の研磨膜厚測定で、同一ポイン
トでの測定が困難であるため、研磨膜厚の測定誤差が大
きくなるという問題点があった。
測定方法では、研磨前後の研磨膜厚測定で、同一ポイン
トでの測定が困難であるため、研磨膜厚の測定誤差が大
きくなるという問題点があった。
【０００４】本発明は上記課題に鑑みなされたもので、
その目的とするところは、研磨後に容易に正確な研磨膜
厚を確認することができ、研磨処理にフィードバックを
行うことができる、半導体装置の製造方法、及び、その
製造方法に用いるウェハの構造を提供することにある。
その目的とするところは、研磨後に容易に正確な研磨膜
厚を確認することができ、研磨処理にフィードバックを
行うことができる、半導体装置の製造方法、及び、その
製造方法に用いるウェハの構造を提供することにある。
【０００５】
【課題を解決するための手段】上記目的を達成するた
め、請求項１記載の半導体装置の製造方法は、ウェハの
主表面であるシリコン（１００）面を研磨する工程を含
む半導体装置の製造方法であって、平面視略正方形状で
かつその所定辺が結晶方位＜１１０＞と略平行である開
口を備えた、断面視略Ｖ字型の凹部を、前記開口の大き
さを違えて複数種類、研磨工程以前に前記主表面に異方
性エッチングによって形成する工程と、研磨工程後に、
前記凹部の、残存または消失を確認する工程とを備えた
ことを特徴とするものである。
め、請求項１記載の半導体装置の製造方法は、ウェハの
主表面であるシリコン（１００）面を研磨する工程を含
む半導体装置の製造方法であって、平面視略正方形状で
かつその所定辺が結晶方位＜１１０＞と略平行である開
口を備えた、断面視略Ｖ字型の凹部を、前記開口の大き
さを違えて複数種類、研磨工程以前に前記主表面に異方
性エッチングによって形成する工程と、研磨工程後に、
前記凹部の、残存または消失を確認する工程とを備えた
ことを特徴とするものである。
【０００６】請求項２記載の半導体装置の製造方法は、
ウェハの主表面であるシリコン（１００）面を研磨する
工程を含む半導体装置の製造方法であって、平面視略正
方形状でかつその所定辺が結晶方位＜１１０＞と略平行
である開口を備えた、断面視略Ｖ字型の凹部を、前記開
口の大きさを違えて複数種類、研磨工程以前に前記主表
面に異方性エッチングによって形成する工程と、研磨工
程以後に、前記凹部の前記開口の寸法を測定する工程と
を備えたことを特徴とするものである。
ウェハの主表面であるシリコン（１００）面を研磨する
工程を含む半導体装置の製造方法であって、平面視略正
方形状でかつその所定辺が結晶方位＜１１０＞と略平行
である開口を備えた、断面視略Ｖ字型の凹部を、前記開
口の大きさを違えて複数種類、研磨工程以前に前記主表
面に異方性エッチングによって形成する工程と、研磨工
程以後に、前記凹部の前記開口の寸法を測定する工程と
を備えたことを特徴とするものである。
【０００７】請求項３記載の半導体装置の製造方法は、
ウェハの主表面であるシリコン（１００）面を研磨する
工程を含む半導体装置の製造方法であって、研磨工程以
前に、平面視略正方形状でかつその所定辺が結晶方位＜
１１０＞と略平行である開口を備えた、断面視略Ｖ字型
の凹部を、前記開口の大きさを違えて複数種類、それぞ
れの前記開口がいずれかの前記開口に辺で接するよう
に、前記主表面に異方性エッチングによって形成する工
程と、研磨工程以後に、接していた前記開口間の距離を
測定する工程とを備えたことを特徴とするものである。
ウェハの主表面であるシリコン（１００）面を研磨する
工程を含む半導体装置の製造方法であって、研磨工程以
前に、平面視略正方形状でかつその所定辺が結晶方位＜
１１０＞と略平行である開口を備えた、断面視略Ｖ字型
の凹部を、前記開口の大きさを違えて複数種類、それぞ
れの前記開口がいずれかの前記開口に辺で接するよう
に、前記主表面に異方性エッチングによって形成する工
程と、研磨工程以後に、接していた前記開口間の距離を
測定する工程とを備えたことを特徴とするものである。
【０００８】また、請求項４記載のウェハは、主表面と
してシリコン（１００）面を備えたウェハであって、平
面視略正方形状でかつその所定辺が結晶方位＜１１０＞
と略平行である開口を備えた、断面視略Ｖ字型の凹部
が、前記開口の大きさを違えて複数種類、異方性エッチ
ングによって前記主表面に形成されていることを特徴と
するものである。
してシリコン（１００）面を備えたウェハであって、平
面視略正方形状でかつその所定辺が結晶方位＜１１０＞
と略平行である開口を備えた、断面視略Ｖ字型の凹部
が、前記開口の大きさを違えて複数種類、異方性エッチ
ングによって前記主表面に形成されていることを特徴と
するものである。
【０００９】請求項５記載のウェハは、主表面としてシ
リコン（１００）面を備えたウェハであって、平面視略
正方形状でかつその所定辺が結晶方位＜１１０＞と略平
行である開口を備えた、断面視略Ｖ字型の凹部が、前記
開口の大きさを違えて複数種類、異方性エッチングによ
って前記主表面に、それぞれの前記開口がいずれかの前
記開口に辺で接するように、前記主表面に形成されてい
ることを特徴とするものである。
リコン（１００）面を備えたウェハであって、平面視略
正方形状でかつその所定辺が結晶方位＜１１０＞と略平
行である開口を備えた、断面視略Ｖ字型の凹部が、前記
開口の大きさを違えて複数種類、異方性エッチングによ
って前記主表面に、それぞれの前記開口がいずれかの前
記開口に辺で接するように、前記主表面に形成されてい
ることを特徴とするものである。
【００１０】
【作用】請求項１記載の半導体装置の製造方法は、深さ
の異なる複数種類の凹部を研磨面である、シリコン活性
層の主表面（シリコン（１００）面）に予め形成して、
請求項４または請求項５記載のウェハを形成しておき、
研磨後に、どの凹部が残存し、どの凹部が消失したかを
顕微鏡観察等によって確認して、シリコン活性層の研磨
膜厚を求めるものである。この方法の場合、凹部の深さ
を求めておく必要があるが、請求項１記載の半導体装置
の製造方法は、シリコン（１００）面に異方性エッチン
グによって、平面視略正方形状で、かつ、所定の辺が結
晶方位＜１１０＞に略平行な開口を備えた、断面視略Ｖ
字状の凹部を形成した場合、凹部の開口の辺の長さW
と、凹部の深さd とは、略、W=20.5×d の関係にあるこ
とを利用して、確認が容易な、開口の辺の長さW の測定
値から、凹部の深さd を求めておくことを特徴とするも
のである。
の異なる複数種類の凹部を研磨面である、シリコン活性
層の主表面（シリコン（１００）面）に予め形成して、
請求項４または請求項５記載のウェハを形成しておき、
研磨後に、どの凹部が残存し、どの凹部が消失したかを
顕微鏡観察等によって確認して、シリコン活性層の研磨
膜厚を求めるものである。この方法の場合、凹部の深さ
を求めておく必要があるが、請求項１記載の半導体装置
の製造方法は、シリコン（１００）面に異方性エッチン
グによって、平面視略正方形状で、かつ、所定の辺が結
晶方位＜１１０＞に略平行な開口を備えた、断面視略Ｖ
字状の凹部を形成した場合、凹部の開口の辺の長さW
と、凹部の深さd とは、略、W=20.5×d の関係にあるこ
とを利用して、確認が容易な、開口の辺の長さW の測定
値から、凹部の深さd を求めておくことを特徴とするも
のである。
【００１１】請求項２記載の半導体装置の製造方法は、
請求項１記載の半導体装置の製造方法と同様に凹部を形
成して、研磨後に、残存した凹部の開口の辺の長さW を
測定して、W=20.5×d の関係式より凹部の深さd を求め
てシリコン活性層の研磨膜厚を求めるものである。
請求項１記載の半導体装置の製造方法と同様に凹部を形
成して、研磨後に、残存した凹部の開口の辺の長さW を
測定して、W=20.5×d の関係式より凹部の深さd を求め
てシリコン活性層の研磨膜厚を求めるものである。
【００１２】請求項３記載の半導体装置の製造方法は、
請求項１記載の半導体装置の製造方法と同様の複数種類
の凹部を、それぞれの開口がいずれかの開口に辺で接す
るように形成して、請求項５記載のウェハを形成してお
き、研磨後に、研磨前に接していた開口間の距離を測定
してシリコン活性層の研磨膜厚を求めるものである。こ
の場合、研磨前に接していた開口間の距離L と、研磨膜
厚D1との間には、L=20 .5×D1の関係があるので、研磨前
に接していた開口間の距離L を測定することによって、
シリコン活性層の研磨膜厚D1を容易に求めることができ
る。また、凹部を近接させて配置したことにより、研磨
後に、凹部の消滅または残存を観察する際、残存する凹
部が元々どの大きさの凹部であったかを区別しやすくな
る。
請求項１記載の半導体装置の製造方法と同様の複数種類
の凹部を、それぞれの開口がいずれかの開口に辺で接す
るように形成して、請求項５記載のウェハを形成してお
き、研磨後に、研磨前に接していた開口間の距離を測定
してシリコン活性層の研磨膜厚を求めるものである。こ
の場合、研磨前に接していた開口間の距離L と、研磨膜
厚D1との間には、L=20 .5×D1の関係があるので、研磨前
に接していた開口間の距離L を測定することによって、
シリコン活性層の研磨膜厚D1を容易に求めることができ
る。また、凹部を近接させて配置したことにより、研磨
後に、凹部の消滅または残存を観察する際、残存する凹
部が元々どの大きさの凹部であったかを区別しやすくな
る。
【００１３】
【実施例】図１に本発明の半導体装置の製造方法の一実
施例を示す。以下、実施例は、ウェハのシリコン活性層
に、素子領域分離のためのＶ字型溝を形成してそのＶ字
型溝を絶縁物で埋め戻し、シリコン活性層の表面に堆積
した絶縁物を除去するために、ウェハの主表面を研磨す
る工程を有する、誘電体分離型半導体装置の製造方法で
あるとして説明する。
施例を示す。以下、実施例は、ウェハのシリコン活性層
に、素子領域分離のためのＶ字型溝を形成してそのＶ字
型溝を絶縁物で埋め戻し、シリコン活性層の表面に堆積
した絶縁物を除去するために、ウェハの主表面を研磨す
る工程を有する、誘電体分離型半導体装置の製造方法で
あるとして説明する。
【００１４】図１（ａ）〜図１（ｄ）は各工程を説明す
るための図で、図１（ａ）〜図１（ｄ）の各図におい
て、（ｉ）はウェハの部分平面図、（ｉｉ）はウェハの
部分断面図である。但し、本発明に直接関連する構成の
み図示することとする。（ａ）で、１は３層構造の、オ
リエンテーションフラットが＜１１０＞で、主表面１ａ
がシリコン（１００）面であるウェハで、支持基板であ
る半導体基板２と、半導体基板２上に形成された絶縁層
３と、絶縁層３上に形成された、シリコン活性層４とで
構成されたものである。このように構成されたウェハ１
に対して、まず、（ａ）に示すように、シリコン活性層
４の主表面１ａ上にマスク５を形成する。そのマスク５
には、平面視略正方形状の開口５ａ〜５ｄが、一番大き
い開口５ａから一番小さい開口５ｄまで、大きさの順に
所定間隔を隔てて形成する。実施例では、開口５ａ〜５
ｄは、隣接する開口同士の辺の長さの差が 1μm となる
ように、また、それぞれの開口５ａ〜５ｄの２辺が、＜
１１０＞方向のオリエンテーションフラットと平行にな
るように形成されている。
るための図で、図１（ａ）〜図１（ｄ）の各図におい
て、（ｉ）はウェハの部分平面図、（ｉｉ）はウェハの
部分断面図である。但し、本発明に直接関連する構成の
み図示することとする。（ａ）で、１は３層構造の、オ
リエンテーションフラットが＜１１０＞で、主表面１ａ
がシリコン（１００）面であるウェハで、支持基板であ
る半導体基板２と、半導体基板２上に形成された絶縁層
３と、絶縁層３上に形成された、シリコン活性層４とで
構成されたものである。このように構成されたウェハ１
に対して、まず、（ａ）に示すように、シリコン活性層
４の主表面１ａ上にマスク５を形成する。そのマスク５
には、平面視略正方形状の開口５ａ〜５ｄが、一番大き
い開口５ａから一番小さい開口５ｄまで、大きさの順に
所定間隔を隔てて形成する。実施例では、開口５ａ〜５
ｄは、隣接する開口同士の辺の長さの差が 1μm となる
ように、また、それぞれの開口５ａ〜５ｄの２辺が、＜
１１０＞方向のオリエンテーションフラットと平行にな
るように形成されている。
【００１５】次に、（ｂ）に示すように、水酸化カリウ
ム等による異方性エッチングを行って、シリコン活性層
４の主表面１ａに、断面視略Ｖ字状の凹部６ａ〜６ｄを
形成して、マスク５を除去する。シリコン（１００）面
は、シリコン（１１１）面よりエッチング速度が１００
倍程度速いので、（１１１）面が現れた時点で、それ以
上のエッチングが進行しない特徴がある。これによっ
て、凹部６ａ〜６ｄの内部に、（１１１）面が一定角度
の斜面として現れ、凹部６ａ〜６ｄは、平面視略正方形
状で、断面視略Ｖ字状に形成されることになる。このよ
うに形成された凹部６ａ〜６ｄは互いに相似な形状とな
り、凹部６ａ〜６ｄで、開口７ａ〜７ｄの辺の長さW と
深さd との間には略次の関係式が成り立つ。 W=20.5×d ・・・（１） 予め、凹部６ａ〜６ｄのそれぞれの開口７ａ〜７ｄの辺
の長さW を測定しておけば、式（１）を用いて、開口７
ａ〜７ｄの辺の長さW からそれぞれの深さd を算出して
おくことができる。
ム等による異方性エッチングを行って、シリコン活性層
４の主表面１ａに、断面視略Ｖ字状の凹部６ａ〜６ｄを
形成して、マスク５を除去する。シリコン（１００）面
は、シリコン（１１１）面よりエッチング速度が１００
倍程度速いので、（１１１）面が現れた時点で、それ以
上のエッチングが進行しない特徴がある。これによっ
て、凹部６ａ〜６ｄの内部に、（１１１）面が一定角度
の斜面として現れ、凹部６ａ〜６ｄは、平面視略正方形
状で、断面視略Ｖ字状に形成されることになる。このよ
うに形成された凹部６ａ〜６ｄは互いに相似な形状とな
り、凹部６ａ〜６ｄで、開口７ａ〜７ｄの辺の長さW と
深さd との間には略次の関係式が成り立つ。 W=20.5×d ・・・（１） 予め、凹部６ａ〜６ｄのそれぞれの開口７ａ〜７ｄの辺
の長さW を測定しておけば、式（１）を用いて、開口７
ａ〜７ｄの辺の長さW からそれぞれの深さd を算出して
おくことができる。
【００１６】（ｃ）は、シリコン活性層４上にＶ字型溝
（図示省略）を埋め戻すための絶縁物８を堆積させた状
態を示す断面図である。（ｃ）に示すように、この状態
では、凹部６ａ〜６ｄも絶縁物８で埋め戻された状態と
なっている（但し、（ｃ）の部分平面図ではシリコン活
性層４上に堆積した絶縁物８の図示を省略している）。
そして、ウェハ１の主表面１ａ上の絶縁物８を除去する
ためにウェハ１の表面を研磨する（（ｄ）の平面図では
凹部内に堆積した絶縁物８の図示を省略している）。こ
の時、シリコン活性層４も研磨してしまうことが避けら
れない。例えば、（ｄ）に示すように、研磨後に凹部６
ａ〜６ｃの開口７ａ〜７ｃの大きさが小さくなり、凹部
６ｄが消失しているのが顕微鏡等により観察されたとす
ると、シリコン活性層４の研磨された膜厚（研磨膜厚）
D2は、凹部６ｄの開口７ｄの研磨前の辺の長さを20.5で
除した値以上であることが直ちに分かる。また、凹部６
ｃが残存していることにより、研磨膜厚D2は、凹部６ｃ
の開口７ｃの研磨前の辺の長さを20.5で除した値未満で
あることがわかる。さらに、残存した凹部６ａ〜６ｃの
開口７ａ〜７ｃの、いずれかの辺の長さを測定して、そ
の深さを求め、研磨前の深さとの差を計算して研磨膜厚
D2を求めることもできる。このように、本発明の半導体
装置の製造方法によれば、研磨前後で膜厚測定位置の変
動がなく、研磨工程による研磨膜厚を顕微鏡観察等によ
り直ちに求めることができる。また、研磨によるウェハ
１の反りの影響を受けずに研磨膜厚を求めることができ
る。
（図示省略）を埋め戻すための絶縁物８を堆積させた状
態を示す断面図である。（ｃ）に示すように、この状態
では、凹部６ａ〜６ｄも絶縁物８で埋め戻された状態と
なっている（但し、（ｃ）の部分平面図ではシリコン活
性層４上に堆積した絶縁物８の図示を省略している）。
そして、ウェハ１の主表面１ａ上の絶縁物８を除去する
ためにウェハ１の表面を研磨する（（ｄ）の平面図では
凹部内に堆積した絶縁物８の図示を省略している）。こ
の時、シリコン活性層４も研磨してしまうことが避けら
れない。例えば、（ｄ）に示すように、研磨後に凹部６
ａ〜６ｃの開口７ａ〜７ｃの大きさが小さくなり、凹部
６ｄが消失しているのが顕微鏡等により観察されたとす
ると、シリコン活性層４の研磨された膜厚（研磨膜厚）
D2は、凹部６ｄの開口７ｄの研磨前の辺の長さを20.5で
除した値以上であることが直ちに分かる。また、凹部６
ｃが残存していることにより、研磨膜厚D2は、凹部６ｃ
の開口７ｃの研磨前の辺の長さを20.5で除した値未満で
あることがわかる。さらに、残存した凹部６ａ〜６ｃの
開口７ａ〜７ｃの、いずれかの辺の長さを測定して、そ
の深さを求め、研磨前の深さとの差を計算して研磨膜厚
D2を求めることもできる。このように、本発明の半導体
装置の製造方法によれば、研磨前後で膜厚測定位置の変
動がなく、研磨工程による研磨膜厚を顕微鏡観察等によ
り直ちに求めることができる。また、研磨によるウェハ
１の反りの影響を受けずに研磨膜厚を求めることができ
る。
【００１７】次に、図２に基づいて本発明の半導体装置
の製造方法の異なる実施例について説明する。（ａ）は
ウェハの部分平面図、（ｂ）は部分断面図である。但
し、図１に示した構成と同等構成については同符号を付
すこととし詳細な説明を省略することとする。図２に示
す実施例が、図１に示した実施例と異なる点は、４種類
の凹部の配置方法であって、４種類の凹部６ａ〜６ｄ
を、大きさの順に、隣接する凹部同士の開口が辺で接す
るように、シリコン活性層４上に配置した点である。
の製造方法の異なる実施例について説明する。（ａ）は
ウェハの部分平面図、（ｂ）は部分断面図である。但
し、図１に示した構成と同等構成については同符号を付
すこととし詳細な説明を省略することとする。図２に示
す実施例が、図１に示した実施例と異なる点は、４種類
の凹部の配置方法であって、４種類の凹部６ａ〜６ｄ
を、大きさの順に、隣接する凹部同士の開口が辺で接す
るように、シリコン活性層４上に配置した点である。
【００１８】図２に示したウェハ上に絶縁物を堆積させ
主表面を研磨した状態の一例を図３に示す。（ａ）はウ
ェハ１の部分平面図、（ｂ）は部分断面図である。但
し、部分平面図では凹部内に堆積した絶縁物８の図示を
省略している。この場合、例えば、凹部６ａと凹部６ｂ
間の、研磨された断面視略三角形状の部分は、凹部６ａ
の略三角形状の断面形状と相似関係にあるので、凹部６
ａの開口７ａと、凹部６ｂの開口７ｂとの距離L を20.5
で除した値が、略研磨膜厚D1となる。このように、隣接
する開口間の距離を測定することによって、容易に研磨
膜厚を求めることができる。
主表面を研磨した状態の一例を図３に示す。（ａ）はウ
ェハ１の部分平面図、（ｂ）は部分断面図である。但
し、部分平面図では凹部内に堆積した絶縁物８の図示を
省略している。この場合、例えば、凹部６ａと凹部６ｂ
間の、研磨された断面視略三角形状の部分は、凹部６ａ
の略三角形状の断面形状と相似関係にあるので、凹部６
ａの開口７ａと、凹部６ｂの開口７ｂとの距離L を20.5
で除した値が、略研磨膜厚D1となる。このように、隣接
する開口間の距離を測定することによって、容易に研磨
膜厚を求めることができる。
【００１９】大きさの異なる複数種類の凹部を１組とし
て、その組を複数、ウェハの主表面に配置してもよい。
ウェハの主表面に、図２に示した凹部６ａ〜６ｄを１組
として、その組を５組形成した実施例を図４に示す。図
は、ウェハ９の平面図で、ウェハ９の主表面９ａの中央
部及び周縁部に、図２に示した凹部６ａ〜６ｄを形成し
たものである。９ａは＜１１０＞方向を示すオリエンテ
ーションフラットで、開口７ａ〜７ｄのそれぞれの２辺
がオリエンテーションフラット９ｂと平行となるよう
に、凹部６ａ〜６ｄを形成したものである。このように
して、複数箇所の研磨膜厚を求めるように構成してもよ
い。
て、その組を複数、ウェハの主表面に配置してもよい。
ウェハの主表面に、図２に示した凹部６ａ〜６ｄを１組
として、その組を５組形成した実施例を図４に示す。図
は、ウェハ９の平面図で、ウェハ９の主表面９ａの中央
部及び周縁部に、図２に示した凹部６ａ〜６ｄを形成し
たものである。９ａは＜１１０＞方向を示すオリエンテ
ーションフラットで、開口７ａ〜７ｄのそれぞれの２辺
がオリエンテーションフラット９ｂと平行となるよう
に、凹部６ａ〜６ｄを形成したものである。このように
して、複数箇所の研磨膜厚を求めるように構成してもよ
い。
【００２０】なお、ウェハの層構造、半導体装置の種
類、凹部の種類数、各種類の凹部の数、凹部の形成位
置、凹部の開口の辺の長さ、ウェハのオリエンテーショ
ンフラットの方向は実施例に限定されない。
類、凹部の種類数、各種類の凹部の数、凹部の形成位
置、凹部の開口の辺の長さ、ウェハのオリエンテーショ
ンフラットの方向は実施例に限定されない。
【００２１】
【発明の効果】以上のように、請求項１記載の半導体装
置の製造方法では、研磨後の凹部の、残存または消失を
確認することによって、膜厚測定箇所の変動、または、
研磨によるウェハの反りの影響を受けずに、容易にシリ
コン活性層の研磨膜厚を求めることができる。これによ
り、研磨膜厚の工程管理が確実に行え、品質の安定化、
歩留り向上にも効果がある。
置の製造方法では、研磨後の凹部の、残存または消失を
確認することによって、膜厚測定箇所の変動、または、
研磨によるウェハの反りの影響を受けずに、容易にシリ
コン活性層の研磨膜厚を求めることができる。これによ
り、研磨膜厚の工程管理が確実に行え、品質の安定化、
歩留り向上にも効果がある。
【００２２】請求項２記載の半導体装置の製造方法で
は、残存した凹部の開口の辺の長さを測定することによ
って、膜厚測定箇所の変動、または、研磨によるウェハ
の反りの影響を受けずに、容易にシリコン活性層の研磨
膜厚を求めることができる。これにより、研磨膜厚の工
程管理が確実に行え、品質の安定化、歩留り向上にも効
果がある。
は、残存した凹部の開口の辺の長さを測定することによ
って、膜厚測定箇所の変動、または、研磨によるウェハ
の反りの影響を受けずに、容易にシリコン活性層の研磨
膜厚を求めることができる。これにより、研磨膜厚の工
程管理が確実に行え、品質の安定化、歩留り向上にも効
果がある。
【００２３】請求項３記載の半導体装置の製造方法で
は、研磨前に接していた開口間の距離を測定することに
よって、膜厚測定箇所の変動、または、研磨によるウェ
ハの反りの影響を受けずに、容易にシリコン活性層の研
磨膜厚を求めることができる。これにより、研磨膜厚の
工程管理が確実に行え、品質の安定化、歩留り向上にも
効果がある。さらに、凹部を隣接して配置しているの
で、ウェハ上での凹部の占有面積の縮小を図ることがで
きる。
は、研磨前に接していた開口間の距離を測定することに
よって、膜厚測定箇所の変動、または、研磨によるウェ
ハの反りの影響を受けずに、容易にシリコン活性層の研
磨膜厚を求めることができる。これにより、研磨膜厚の
工程管理が確実に行え、品質の安定化、歩留り向上にも
効果がある。さらに、凹部を隣接して配置しているの
で、ウェハ上での凹部の占有面積の縮小を図ることがで
きる。
【００２４】請求項４記載のウェハによれば、請求項１
または請求項２記載の半導体装置の製造方法の適用によ
り、膜厚測定箇所の変動、または、研磨によるウェハの
反りの影響を受けずに、容易にシリコン活性層の研磨膜
厚を求めることができる。これにより、研磨膜厚の工程
管理が確実に行え、品質の安定化、歩留り向上にも効果
がある。
または請求項２記載の半導体装置の製造方法の適用によ
り、膜厚測定箇所の変動、または、研磨によるウェハの
反りの影響を受けずに、容易にシリコン活性層の研磨膜
厚を求めることができる。これにより、研磨膜厚の工程
管理が確実に行え、品質の安定化、歩留り向上にも効果
がある。
【００２５】請求項５記載のウェハによれば、請求項１
乃至請求項３記載の半導体装置の製造方法の適用によ
り、膜厚測定箇所の変動、または、研磨によるウェハの
反りの影響を受けずに、容易にシリコン活性層の研磨膜
厚を求めることができる。これにより、研磨膜厚の工程
管理が確実に行え、品質の安定化、歩留り向上にも効果
がある。
乃至請求項３記載の半導体装置の製造方法の適用によ
り、膜厚測定箇所の変動、または、研磨によるウェハの
反りの影響を受けずに、容易にシリコン活性層の研磨膜
厚を求めることができる。これにより、研磨膜厚の工程
管理が確実に行え、品質の安定化、歩留り向上にも効果
がある。
【図１】本発明の半導体装置の製造方法の一実施例、及
び、本発明のウェハの一実施例を示す図で、（ｉ）はウ
ェハの部分平面図、（ｉｉ）はウェハの部分断面図であ
る。
び、本発明のウェハの一実施例を示す図で、（ｉ）はウ
ェハの部分平面図、（ｉｉ）はウェハの部分断面図であ
る。
【図２】本発明のウェハの異なる実施例を示す図で、
（ａ）はウェハの部分平面図、（ｂ）はウェハの部分断
面図である。
（ａ）はウェハの部分平面図、（ｂ）はウェハの部分断
面図である。
【図３】本発明の半導体装置の製造方法の異なる実施例
を示す図で、（ａ）はウェハの部分平面図、（ｂ）はウ
ェハの部分断面図である。
を示す図で、（ａ）はウェハの部分平面図、（ｂ）はウ
ェハの部分断面図である。
【図４】本発明のウェハのさらに異なる実施例を示す平
面図である。
面図である。
１，９ ウェハ １ａ，９ａ 主表面 ６ａ〜６ｄ 凹部 ７ａ〜７ｄ 開口
───────────────────────────────────────────────────── フロントページの続き (72)発明者 早崎 嘉城 大阪府門真市大字門真1048番地松下電工株 式会社内 (72)発明者 村山 ▲頼▼信 大阪府門真市大字門真1048番地松下電工株 式会社内 (72)発明者 岸田 貴司 大阪府門真市大字門真1048番地松下電工株 式会社内 (72)発明者 高野 仁路 大阪府門真市大字門真1048番地松下電工株 式会社内
Claims (5)
- 【請求項１】 ウェハの主表面であるシリコン（１０
０）面を研磨する工程を含む半導体装置の製造方法であ
って、平面視略正方形状でかつその所定辺が結晶方位＜
１１０＞と略平行である開口を備えた、断面視略Ｖ字型
の凹部を、前記開口の大きさを違えて複数種類、研磨工
程以前に前記主表面に異方性エッチングによって形成す
る工程と、研磨工程後に、前記凹部の、残存または消失
を確認する工程とを備えたことを特徴とする半導体装置
の製造方法。 - 【請求項２】 ウェハの主表面であるシリコン（１０
０）面を研磨する工程を含む半導体装置の製造方法であ
って、平面視略正方形状でかつその所定辺が結晶方位＜
１１０＞と略平行である開口を備えた、断面視略Ｖ字型
の凹部を、前記開口の大きさを違えて複数種類、研磨工
程以前に前記主表面に異方性エッチングによって形成す
る工程と、研磨工程以後に、前記凹部の前記開口の寸法
を測定する工程とを備えたことを特徴とする半導体装置
の製造方法。 - 【請求項３】 ウェハの主表面であるシリコン（１０
０）面を研磨する工程を含む半導体装置の製造方法であ
って、研磨工程以前に、平面視略正方形状でかつその所
定辺が結晶方位＜１１０＞と略平行である開口を備え
た、断面視略Ｖ字型の凹部を、前記開口の大きさを違え
て複数種類、それぞれの前記開口がいずれかの前記開口
に辺で接するように、前記主表面に異方性エッチングに
よって形成する工程と、研磨工程以後に、接していた前
記開口間の距離を測定する工程とを備えたことを特徴と
する半導体装置の製造方法。 - 【請求項４】 主表面としてシリコン（１００）面を備
えたウェハであって、平面視略正方形状でかつその所定
辺が結晶方位＜１１０＞と略平行である開口を備えた、
断面視略Ｖ字型の凹部が、前記開口の大きさを違えて複
数種類、異方性エッチングによって前記主表面に形成さ
れていることを特徴とするウェハ。 - 【請求項５】 主表面としてシリコン（１００）面を備
えたウェハであって、平面視略正方形状でかつその所定
辺が結晶方位＜１１０＞と略平行である開口を備えた、
断面視略Ｖ字型の凹部が、前記開口の大きさを違えて複
数種類、異方性エッチングによって前記主表面に、それ
ぞれの前記開口がいずれかの前記開口に辺で接するよう
に、前記主表面に形成されていることを特徴とするウェ
ハ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31214394A JPH08167586A (ja) | 1994-12-15 | 1994-12-15 | 半導体装置の製造方法及びその製造方法に用いるウェハ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31214394A JPH08167586A (ja) | 1994-12-15 | 1994-12-15 | 半導体装置の製造方法及びその製造方法に用いるウェハ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08167586A true JPH08167586A (ja) | 1996-06-25 |
Family
ID=18025775
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP31214394A Pending JPH08167586A (ja) | 1994-12-15 | 1994-12-15 | 半導体装置の製造方法及びその製造方法に用いるウェハ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08167586A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002270559A (ja) * | 2001-03-12 | 2002-09-20 | Denso Corp | 炭化珪素半導体装置の製造方法 |
| US7141506B2 (en) | 2001-06-22 | 2006-11-28 | Sharp Kabushiki Kaisha | Method for evaluating dependence of properties of semiconductor substrate on plane orientation and semiconductor device using the same |
| JP2012064847A (ja) * | 2010-09-17 | 2012-03-29 | Lapis Semiconductor Co Ltd | 半導体装置の製造方法 |
| US8282196B2 (en) | 2007-05-17 | 2012-10-09 | Samsung Electronics Co., Ltd. | Micro electro mechanical system device and method of manufacturing the same |
-
1994
- 1994-12-15 JP JP31214394A patent/JPH08167586A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002270559A (ja) * | 2001-03-12 | 2002-09-20 | Denso Corp | 炭化珪素半導体装置の製造方法 |
| JP4719991B2 (ja) * | 2001-03-12 | 2011-07-06 | 株式会社デンソー | 炭化珪素半導体装置の製造方法 |
| US7141506B2 (en) | 2001-06-22 | 2006-11-28 | Sharp Kabushiki Kaisha | Method for evaluating dependence of properties of semiconductor substrate on plane orientation and semiconductor device using the same |
| US8282196B2 (en) | 2007-05-17 | 2012-10-09 | Samsung Electronics Co., Ltd. | Micro electro mechanical system device and method of manufacturing the same |
| JP2012064847A (ja) * | 2010-09-17 | 2012-03-29 | Lapis Semiconductor Co Ltd | 半導体装置の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4453587B2 (ja) | 加速度センサ | |
| US4908921A (en) | Method of making capacitive pressure sensors | |
| US20060115918A1 (en) | Method for manufacturing a magnetic field detecting element | |
| US20020179902A1 (en) | Method of forming an integrated circuit device using dummy features and structure thereof | |
| FR2669466A1 (fr) | Procede de gravure de couches de circuit integre a profondeur fixee et circuit integre correspondant. | |
| JP5942785B2 (ja) | 半導体光素子を作製する方法 | |
| US4749439A (en) | Method for manufacturing thin film magnetic head | |
| JPH0831575B2 (ja) | 半導体記憶装置 | |
| CN101097903B (zh) | 重叠对准图案及其制造方法 | |
| KR100427501B1 (ko) | 반도체 제조방법 | |
| JPH08167586A (ja) | 半導体装置の製造方法及びその製造方法に用いるウェハ | |
| US6181018B1 (en) | Semiconductor device | |
| JP2009123818A (ja) | 磁気センサデバイスの製造方法 | |
| TW201837977A (zh) | 半導體元件及其關鍵尺寸的定義方法 | |
| KR100217953B1 (ko) | Fed 의 스트라이프형 에미터 제조방법 | |
| JPH04348544A (ja) | 半導体装置の製造方法 | |
| KR100213757B1 (ko) | 반도체 센서용 마이크로 빔의 제조방법 | |
| KR100188129B1 (ko) | 쌍극성 반도체 소자의 제조 공정 | |
| JPH03177072A (ja) | 半導体装置及びその製造方法 | |
| JPH0221631A (ja) | 誘電体分離基板の製造方法 | |
| KR100253586B1 (ko) | 반도체 소자의 셀 애퍼처 마스크 제작방법 | |
| KR100316054B1 (ko) | 소자분리막 측정용 테스트 패턴 형성방법 | |
| KR100253175B1 (ko) | 웨이퍼 정렬방법 | |
| KR100301247B1 (ko) | 모니터링 박스 제조 방법 | |
| JPS63157440A (ja) | 多層構造用配線層 |