JP2002270559A - 炭化珪素半導体装置の製造方法 - Google Patents
炭化珪素半導体装置の製造方法Info
- Publication number
- JP2002270559A JP2002270559A JP2001069189A JP2001069189A JP2002270559A JP 2002270559 A JP2002270559 A JP 2002270559A JP 2001069189 A JP2001069189 A JP 2001069189A JP 2001069189 A JP2001069189 A JP 2001069189A JP 2002270559 A JP2002270559 A JP 2002270559A
- Authority
- JP
- Japan
- Prior art keywords
- silicon carbide
- marker
- carbide semiconductor
- layer
- trench
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Weting (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
Abstract
(57)【要約】
【課題】 ＳｉＣ層の平坦化の際の平坦化位置の検出を
行えるようにし、ＳｉＣ層の厚さ制御が行えるようにす
る。 【解決手段】 ＳｉＣ基板１に対して不純物層形成用の
トレンチ２を形成すると共に、トレンチ２よりも十分に
浅いマーカー３を形成する。このとき、トレンチ２の深
さとマーカー３の深さ差分が、不純物層として必要とさ
れる厚みと一致するようにする。続いて、トレンチ２及
びマーカー３を埋め込むようにＳｉＣ層４をエピ成長さ
せたのち、ＳｉＣ層４を表層部から順に除去していき、
ＳｉＣ基板１の表面が露出するまで平坦化を進める。こ
のとき、ＳｉＣ基板１もＳｉＣ層４も共に透明もしくは
半透明であることから、平坦化の開始時点から常にマー
カー３の輪郭が見えた状態になる。そして、平坦化が進
み、マーカー３が消失すると、その消失を確認できるた
め、確認された時点で平坦化を止める。
行えるようにし、ＳｉＣ層の厚さ制御が行えるようにす
る。 【解決手段】 ＳｉＣ基板１に対して不純物層形成用の
トレンチ２を形成すると共に、トレンチ２よりも十分に
浅いマーカー３を形成する。このとき、トレンチ２の深
さとマーカー３の深さ差分が、不純物層として必要とさ
れる厚みと一致するようにする。続いて、トレンチ２及
びマーカー３を埋め込むようにＳｉＣ層４をエピ成長さ
せたのち、ＳｉＣ層４を表層部から順に除去していき、
ＳｉＣ基板１の表面が露出するまで平坦化を進める。こ
のとき、ＳｉＣ基板１もＳｉＣ層４も共に透明もしくは
半透明であることから、平坦化の開始時点から常にマー
カー３の輪郭が見えた状態になる。そして、平坦化が進
み、マーカー３が消失すると、その消失を確認できるた
め、確認された時点で平坦化を止める。
Description
【０００１】
【発明の属する技術分野】本発明は、炭化珪素（以下、
ＳｉＣという）からなる半導体基板を用いた半導体装置
の製造方法に関する。
ＳｉＣという）からなる半導体基板を用いた半導体装置
の製造方法に関する。
【０００２】
【従来の技術】ＳｉＣは、Ｓｉと比べて硬度が高く、ま
た、拡散しにくい材質であることから、ＳｉＣ基板に拡
散層を形成する場合にイオン注入法を用いても、高濃度
で深い拡散層を形成することが困難であった。また、形
成した拡散層に結晶欠陥が生じ、ＰＮジャンクションで
リーク電流が発生するという問題もあった。
た、拡散しにくい材質であることから、ＳｉＣ基板に拡
散層を形成する場合にイオン注入法を用いても、高濃度
で深い拡散層を形成することが困難であった。また、形
成した拡散層に結晶欠陥が生じ、ＰＮジャンクションで
リーク電流が発生するという問題もあった。
【０００３】これらの問題を解決するものとして、Ｓｉ
Ｃ基板にトレンチを形成したのち、トレンチ内が埋め込
まれるようにＳｉＣをエピタキシャル成長させることに
より、拡散層と同様の不純物層を形成する方法が挙げら
れる。
Ｃ基板にトレンチを形成したのち、トレンチ内が埋め込
まれるようにＳｉＣをエピタキシャル成長させることに
より、拡散層と同様の不純物層を形成する方法が挙げら
れる。
【０００４】
【発明が解決しようとする課題】上記エピタキシャル成
長による不純物層形成を行う場合には、後処理として平
坦化工程を行わなければならない。すなわち、図７
（ａ）〜（ｄ）に示すように、ＳｉＣ基板Ｊ１を用意
し、ＳｉＣ基板Ｊ１にトレンチＪ２を形成したのち、ト
レンチＪ２を埋め込むようにＳｉＣ層Ｊ３がエピタキシ
ャル成長され、その後、表面平坦化によってＳｉＣ層Ｊ
３の不要部分を除去することになる。
長による不純物層形成を行う場合には、後処理として平
坦化工程を行わなければならない。すなわち、図７
（ａ）〜（ｄ）に示すように、ＳｉＣ基板Ｊ１を用意
し、ＳｉＣ基板Ｊ１にトレンチＪ２を形成したのち、ト
レンチＪ２を埋め込むようにＳｉＣ層Ｊ３がエピタキシ
ャル成長され、その後、表面平坦化によってＳｉＣ層Ｊ
３の不要部分を除去することになる。
【０００５】しかしながら、この表面平坦化の際に、Ｓ
ｉＣ層Ｊ３とＳｉＣ基板Ｊ１とが同じ透明材料（透明も
しくは半透明）であるＳｉＣで構成されていることか
ら、ＳｉＣ基板Ｊ１の表面と同じ位置まで平坦化が行わ
れたことを検知することができない。例えば、平坦化の
際にＳｉＣ基板Ｊ１に形成されたトレンチＪ２の輪郭を
認識することが可能であるが、このトレンチＪ２の輪郭
はＳｉＣ基板Ｊ１の表面が露出するまで平坦化が進む前
であったも、その後であっても常に認識可能な状態とな
っていることから、トレンチＪ２の輪郭に基づいて平坦
化の位置を検知することができない。このため、精度よ
くＳｉＣ層Ｊ３の厚さを制御することが困難であった。
ｉＣ層Ｊ３とＳｉＣ基板Ｊ１とが同じ透明材料（透明も
しくは半透明）であるＳｉＣで構成されていることか
ら、ＳｉＣ基板Ｊ１の表面と同じ位置まで平坦化が行わ
れたことを検知することができない。例えば、平坦化の
際にＳｉＣ基板Ｊ１に形成されたトレンチＪ２の輪郭を
認識することが可能であるが、このトレンチＪ２の輪郭
はＳｉＣ基板Ｊ１の表面が露出するまで平坦化が進む前
であったも、その後であっても常に認識可能な状態とな
っていることから、トレンチＪ２の輪郭に基づいて平坦
化の位置を検知することができない。このため、精度よ
くＳｉＣ層Ｊ３の厚さを制御することが困難であった。
【０００６】本発明は上記点に鑑みて、ＳｉＣ基板に形
成したトレンチに、ＳｉＣ層を埋め込むことで不純物層
を形成する場合において、ＳｉＣ層の平坦化の際の平坦
化位置の検出を行えるようにし、ＳｉＣ層の厚さ制御が
行えるようにすることを目的とする。
成したトレンチに、ＳｉＣ層を埋め込むことで不純物層
を形成する場合において、ＳｉＣ層の平坦化の際の平坦
化位置の検出を行えるようにし、ＳｉＣ層の厚さ制御が
行えるようにすることを目的とする。
【０００７】
【課題を解決するための手段】上記目的を達成するた
め、請求項１ないし１５に記載の発明では、炭化珪素半
導体基板（１）を用意する工程と、炭化珪素半導体基板
に対してトレンチ（２）を形成する工程と、炭化珪素半
導体基板のうち、トレンチが形成されていない領域にマ
ーカー（３、５）を形成する工程と、トレンチを埋め込
むように、不純物がドーピングされた炭化珪素層（４）
を成膜する工程と、炭化珪素層を平坦化する工程とを含
み、マーカーが無くなったことを確認した時に、平坦化
工程を止めるようにすることを特徴とする。
め、請求項１ないし１５に記載の発明では、炭化珪素半
導体基板（１）を用意する工程と、炭化珪素半導体基板
に対してトレンチ（２）を形成する工程と、炭化珪素半
導体基板のうち、トレンチが形成されていない領域にマ
ーカー（３、５）を形成する工程と、トレンチを埋め込
むように、不純物がドーピングされた炭化珪素層（４）
を成膜する工程と、炭化珪素層を平坦化する工程とを含
み、マーカーが無くなったことを確認した時に、平坦化
工程を止めるようにすることを特徴とする。
【０００８】このように、マーカーを形成しておき、マ
ーカーが無くなったことを確認することで、炭化珪素層
の平坦化位置の検出を行うことができ、炭化珪素層の厚
さ制御を行えるようにできる。例えば、請求項２に示す
ように、炭化珪素半導体基板のうち、トレンチが形成さ
れていない領域を部分的に除去することによってマーカ
ーを形成しても良いし、請求項５に示すように、炭化珪
素半導体基板のうち、トレンチが形成されていない領域
にマーカー用膜（５）を形成するようにしても良い。な
お、マーカー用膜としては、請求項６に示すように、グ
ラファイト層、エピタキシャル成長させた炭化珪素膜、
炭化珪素層と異なる不純物がドーピングされた炭化珪素
膜のいずれか１つを用いることができる。
ーカーが無くなったことを確認することで、炭化珪素層
の平坦化位置の検出を行うことができ、炭化珪素層の厚
さ制御を行えるようにできる。例えば、請求項２に示す
ように、炭化珪素半導体基板のうち、トレンチが形成さ
れていない領域を部分的に除去することによってマーカ
ーを形成しても良いし、請求項５に示すように、炭化珪
素半導体基板のうち、トレンチが形成されていない領域
にマーカー用膜（５）を形成するようにしても良い。な
お、マーカー用膜としては、請求項６に示すように、グ
ラファイト層、エピタキシャル成長させた炭化珪素膜、
炭化珪素層と異なる不純物がドーピングされた炭化珪素
膜のいずれか１つを用いることができる。
【０００９】請求項３に記載の発明では、トレンチ形成
工程及びマーカー形成工程では、トレンチの深さとマー
カーの深さとの差分が、炭化珪素半導体基板に形成され
る不純物層として必要な厚みとなるように、トレンチ及
びマーカーの深さを設定することを特徴とする。このよ
うにすれば、平坦化工程を止めたときに残る炭化珪素層
の厚みが、不純物層として必要とされる厚みとなるよう
にできる。
工程及びマーカー形成工程では、トレンチの深さとマー
カーの深さとの差分が、炭化珪素半導体基板に形成され
る不純物層として必要な厚みとなるように、トレンチ及
びマーカーの深さを設定することを特徴とする。このよ
うにすれば、平坦化工程を止めたときに残る炭化珪素層
の厚みが、不純物層として必要とされる厚みとなるよう
にできる。
【００１０】請求項６に記載の発明において、トレンチ
形成工程では、トレンチ深さが、炭化珪素半導体基板に
形成される不純物層として必要な厚みとなるように、ト
レンチの深さを設定することを特徴とする。このように
することで、請求項３と同様の効果を得ることができ
る。
形成工程では、トレンチ深さが、炭化珪素半導体基板に
形成される不純物層として必要な厚みとなるように、ト
レンチの深さを設定することを特徴とする。このように
することで、請求項３と同様の効果を得ることができ
る。
【００１１】また、請求項７に示すように、炭化珪素半
導体基板のうち、トレンチが形成されていない領域に不
純物をイオン注入することで、拡散層からなるマーカー
を形成することもできる。この場合、請求項８に示すよ
うに、マーカーとなる拡散層を形成するための不純物と
して、炭化珪素層にドーピングされた不純物とは異なる
ものを用いる。
導体基板のうち、トレンチが形成されていない領域に不
純物をイオン注入することで、拡散層からなるマーカー
を形成することもできる。この場合、請求項８に示すよ
うに、マーカーとなる拡散層を形成するための不純物と
して、炭化珪素層にドーピングされた不純物とは異なる
ものを用いる。
【００１２】請求項９に記載の発明においては、平坦化
工程では、炭化珪素層を研磨することによって平坦化を
行うことを特徴とする。このように、研磨によって平坦
化工程を行うことができる。この場合、請求項１０に示
すように、マーカーが無くなったことの確認を、炭化珪
素半導体基板の裏面からＳｉＣ基板を透過させて行うこ
とができ、また、請求項１１に示すように、マーカーが
無くなったことの確認を、炭化珪素層を除去しながら行
うことができる。
工程では、炭化珪素層を研磨することによって平坦化を
行うことを特徴とする。このように、研磨によって平坦
化工程を行うことができる。この場合、請求項１０に示
すように、マーカーが無くなったことの確認を、炭化珪
素半導体基板の裏面からＳｉＣ基板を透過させて行うこ
とができ、また、請求項１１に示すように、マーカーが
無くなったことの確認を、炭化珪素層を除去しながら行
うことができる。
【００１３】請求項１２に記載の発明においては、平坦
化工程では、炭化珪素層をエッチングすることによって
平坦化を行うことを特徴とする。このように、エッチン
グによって平坦化工程を行うことができる。この場合、
マーカーが無くなったことの確認を、請求項１３に示す
ように平坦化の際のエッチング表面の発光状態の変化に
よって行ったり、請求項１４に示すようにマーカーから
の反射光の変化によって行ったり、請求項１５に示すよ
うにマーカーへの透過光の変化によって行ったりするこ
とができる。
化工程では、炭化珪素層をエッチングすることによって
平坦化を行うことを特徴とする。このように、エッチン
グによって平坦化工程を行うことができる。この場合、
マーカーが無くなったことの確認を、請求項１３に示す
ように平坦化の際のエッチング表面の発光状態の変化に
よって行ったり、請求項１４に示すようにマーカーから
の反射光の変化によって行ったり、請求項１５に示すよ
うにマーカーへの透過光の変化によって行ったりするこ
とができる。
【００１４】なお、上記各手段の括弧内の符号は、後述
する実施形態に記載の具体的手段との対応関係を示すも
のである。
する実施形態に記載の具体的手段との対応関係を示すも
のである。
【００１５】
【発明の実施の形態】（第１実施形態）図１（ａ）〜
（ｄ）に、本発明の第１実施形態における炭化珪素半導
体装置の製造工程を示す。この図は、不純物層が形成さ
れる炭化珪素半導体装置の不純物製造工程を示したもの
である。なお、図１の各図において、紙面左側が半導体
装置の上面図、紙面右側が半導体装置の断面図を示して
いるものとする。
（ｄ）に、本発明の第１実施形態における炭化珪素半導
体装置の製造工程を示す。この図は、不純物層が形成さ
れる炭化珪素半導体装置の不純物製造工程を示したもの
である。なお、図１の各図において、紙面左側が半導体
装置の上面図、紙面右側が半導体装置の断面図を示して
いるものとする。
【００１６】まず、図１（ａ）に示すように、ＳｉＣ基
板１を用意する。そして、図１（ｂ）に示すように、Ｓ
ｉＣ基板１に対して不純物層形成用のトレンチ２を形成
すると共に、トレンチ２よりも十分に浅いマーカー３を
形成する。例えば、フォトリソグラフィによる選択エッ
チングにより、トレンチ２やマーカー３を形成すること
ができる。このとき、トレンチ２の深さとマーカー３の
深さ差分が、不純物層として必要とされる厚みと一致す
るように（もしくは、それ以上となるように）する。
板１を用意する。そして、図１（ｂ）に示すように、Ｓ
ｉＣ基板１に対して不純物層形成用のトレンチ２を形成
すると共に、トレンチ２よりも十分に浅いマーカー３を
形成する。例えば、フォトリソグラフィによる選択エッ
チングにより、トレンチ２やマーカー３を形成すること
ができる。このとき、トレンチ２の深さとマーカー３の
深さ差分が、不純物層として必要とされる厚みと一致す
るように（もしくは、それ以上となるように）する。
【００１７】続いて、図１（ｃ）に示すように、トレン
チ２及びマーカー３を埋め込むようにＳｉＣ層４をエピ
タキシャル成長させる。そして、例えば、ＣＭＰ（Chem
icalMecanical Polish）等により、図１（ｄ）に示す
ように、ＳｉＣ層４を平坦化する。具体的には、ＳｉＣ
層４を表層部から順に除去していき、ＳｉＣ基板１の表
面が露出するまで平坦化を進めたのち、さらに、ＳｉＣ
基板１と共にＳｉＣ層４を除去していく。このとき、Ｓ
ｉＣ基板１もＳｉＣ層４も共に透明もしくは半透明であ
ることから、平坦化の開始時点から常にマーカー３の輪
郭が見えた状態になる。そして、平坦化が進み、マーカ
ー３の深さ分だけＳｉＣ基板１と共にＳｉＣ層４が除去
されるとマーカー３が消失するため、マーカー３が消失
したことが確認された時点で平坦化を止める。
チ２及びマーカー３を埋め込むようにＳｉＣ層４をエピ
タキシャル成長させる。そして、例えば、ＣＭＰ（Chem
icalMecanical Polish）等により、図１（ｄ）に示す
ように、ＳｉＣ層４を平坦化する。具体的には、ＳｉＣ
層４を表層部から順に除去していき、ＳｉＣ基板１の表
面が露出するまで平坦化を進めたのち、さらに、ＳｉＣ
基板１と共にＳｉＣ層４を除去していく。このとき、Ｓ
ｉＣ基板１もＳｉＣ層４も共に透明もしくは半透明であ
ることから、平坦化の開始時点から常にマーカー３の輪
郭が見えた状態になる。そして、平坦化が進み、マーカ
ー３の深さ分だけＳｉＣ基板１と共にＳｉＣ層４が除去
されるとマーカー３が消失するため、マーカー３が消失
したことが確認された時点で平坦化を止める。
【００１８】このようにすれば、所望の位置で平坦化を
止めることができ、トレンチ２の深さとマーカー３の深
さの差分が平坦化後のＳｉＣ層４の厚さとなる。従っ
て、本実施形態のようにトレンチ２の深さとマーカー３
の深さとの差分、つまり、平坦化後に残るＳｉＣ層４の
厚み分を不純物層として必要とされる厚みと一致させる
ことで、狙った厚みの不純物層を形成することができ
る。これにより、ＳｉＣ層４の平坦化の際の平坦化位置
の検出を行うことができ、精度良くＳｉＣ層４の厚さ制
御を行うことができる。
止めることができ、トレンチ２の深さとマーカー３の深
さの差分が平坦化後のＳｉＣ層４の厚さとなる。従っ
て、本実施形態のようにトレンチ２の深さとマーカー３
の深さとの差分、つまり、平坦化後に残るＳｉＣ層４の
厚み分を不純物層として必要とされる厚みと一致させる
ことで、狙った厚みの不純物層を形成することができ
る。これにより、ＳｉＣ層４の平坦化の際の平坦化位置
の検出を行うことができ、精度良くＳｉＣ層４の厚さ制
御を行うことができる。
【００１９】（第２実施形態）図２に、本発明の第２実
施形態における炭化珪素半導体装置の製造工程を示す。
この図に基づき、本実施形態における炭化珪素半導体装
置の製造方法について説明する。なお、図２の各図にお
いて、紙面左側が半導体装置の上面図、紙面右側が半導
体装置の断面図を示しているものとする。
施形態における炭化珪素半導体装置の製造工程を示す。
この図に基づき、本実施形態における炭化珪素半導体装
置の製造方法について説明する。なお、図２の各図にお
いて、紙面左側が半導体装置の上面図、紙面右側が半導
体装置の断面図を示しているものとする。
【００２０】まず、図２（ａ）に示すように、ＳｉＣ基
板１を用意する。そして、図２（ｂ）に示すように、Ｓ
ｉＣ基板１に対して不純物層形成用のトレンチ２を形成
すると共に、ＳｉＣ基板１の表面のうち、トレンチ２を
形成しない部分にマーカー用膜５を形成する。例えば、
マーカー用膜５としてグラファイト膜、ＳｉＣ層４とは
異なる導電型の不純物をドーピングしたＳｉＣ膜、もし
くはイオン注入層（つまり、ＳｉＣ層４とは異なる色と
なる膜）等を採用することができる。これらトレンチ２
の形成とマーカー用膜５の形成はいずれが先であっても
良い。そしてこのとき、トレンチ２の深さが不純物層と
して必要とされる厚みと一致するようにする。
板１を用意する。そして、図２（ｂ）に示すように、Ｓ
ｉＣ基板１に対して不純物層形成用のトレンチ２を形成
すると共に、ＳｉＣ基板１の表面のうち、トレンチ２を
形成しない部分にマーカー用膜５を形成する。例えば、
マーカー用膜５としてグラファイト膜、ＳｉＣ層４とは
異なる導電型の不純物をドーピングしたＳｉＣ膜、もし
くはイオン注入層（つまり、ＳｉＣ層４とは異なる色と
なる膜）等を採用することができる。これらトレンチ２
の形成とマーカー用膜５の形成はいずれが先であっても
良い。そしてこのとき、トレンチ２の深さが不純物層と
して必要とされる厚みと一致するようにする。
【００２１】続いて、図２（ｃ）に示すように、トレン
チ２を埋め込むようにＳｉＣ層４をエピタキシャル成長
させる。このとき、マーカー用膜５としてグラファイト
膜等を用いると、エピタキシャル成長が選択的に行われ
る。そして、例えばＣＭＰ等により、図２（ｄ）に示す
ように、ＳｉＣ層４を平坦化する。具体的には、ＳｉＣ
層４を表層部から順に除去していき、マーカー用膜５の
表面が露出するまで平坦化を進めたのち、さらに、マー
カー用膜５と共にＳｉＣ層４を除去していく。このと
き、ＳｉＣ層４が透明もしくは半透明であることから、
平坦化の開始時点から常にマーカー用膜５の輪郭が見え
た状態になる。そして、平坦化が進み、マーカー用膜５
の厚み分除去されると、マーカー用膜５が消失するた
め、マーカー用膜５が消失したことが確認された時点で
平坦化を止める。
チ２を埋め込むようにＳｉＣ層４をエピタキシャル成長
させる。このとき、マーカー用膜５としてグラファイト
膜等を用いると、エピタキシャル成長が選択的に行われ
る。そして、例えばＣＭＰ等により、図２（ｄ）に示す
ように、ＳｉＣ層４を平坦化する。具体的には、ＳｉＣ
層４を表層部から順に除去していき、マーカー用膜５の
表面が露出するまで平坦化を進めたのち、さらに、マー
カー用膜５と共にＳｉＣ層４を除去していく。このと
き、ＳｉＣ層４が透明もしくは半透明であることから、
平坦化の開始時点から常にマーカー用膜５の輪郭が見え
た状態になる。そして、平坦化が進み、マーカー用膜５
の厚み分除去されると、マーカー用膜５が消失するた
め、マーカー用膜５が消失したことが確認された時点で
平坦化を止める。
【００２２】このようにすれば、ＳｉＣ基板１の表面で
平坦化を止めることができ、トレンチ２の深さ分が平坦
化後のＳｉＣの厚さとなる。このようにしても、第１実
施形態と同様の効果を得ることができる。また、本実施
形態の場合にはＳｉＣ基板１側を平坦化する必要がない
ため、スループットが良い。
平坦化を止めることができ、トレンチ２の深さ分が平坦
化後のＳｉＣの厚さとなる。このようにしても、第１実
施形態と同様の効果を得ることができる。また、本実施
形態の場合にはＳｉＣ基板１側を平坦化する必要がない
ため、スループットが良い。
【００２３】（第３実施形態）図３に、本発明の第３実
施形態における炭化珪素半導体装置の製造工程を示す。
この図に基づき、本実施形態における炭化珪素半導体装
置の製造方法について説明する。
施形態における炭化珪素半導体装置の製造工程を示す。
この図に基づき、本実施形態における炭化珪素半導体装
置の製造方法について説明する。
【００２４】まず、図３（ａ）に示すように、ＳｉＣ基
板１を用意する。そして、図３（ｂ）に示すように、Ｓ
ｉＣ基板１に対して不純物層形成用のトレンチ２を形成
すると共に、ＳｉＣ基板１の表面のうち、トレンチ２を
形成しない部分にマーカー用膜５を形成する。例えば、
マーカー用膜５としてＳｉＣ層４とは異なる導電型の不
純物をドーピングしたＳｉＣ膜、もしくはイオン注入層
等を採用することができる。これらトレンチ２の形成と
マーカー用膜５の形成はいずれが先であっても良い。そ
してこのとき、トレンチ２の深さが不純物層として必要
とされる厚みと一致するようにする。
板１を用意する。そして、図３（ｂ）に示すように、Ｓ
ｉＣ基板１に対して不純物層形成用のトレンチ２を形成
すると共に、ＳｉＣ基板１の表面のうち、トレンチ２を
形成しない部分にマーカー用膜５を形成する。例えば、
マーカー用膜５としてＳｉＣ層４とは異なる導電型の不
純物をドーピングしたＳｉＣ膜、もしくはイオン注入層
等を採用することができる。これらトレンチ２の形成と
マーカー用膜５の形成はいずれが先であっても良い。そ
してこのとき、トレンチ２の深さが不純物層として必要
とされる厚みと一致するようにする。
【００２５】続いて、図３（ｃ）に示すように、トレン
チ２を埋め込むようにＳｉＣ層４をエピタキシャル成長
させる。そして、例えばドライエッチングによるエッチ
バックにより、図３（ｄ）に示すように、ＳｉＣ層４を
平坦化する。例えば、光の強度、波長等のモニタリング
を行う発光状態モニタ部１０により、ＳｉＣ基板１の上
面側における発光状態をモニタリングしつつ、ＳｉＣ層
４を表層部から順に除去していき、マーカー用膜５の表
面が露出するまで平坦化を進めたのち、さらに、マーカ
ー用膜５と共にＳｉＣ層４を除去していく。そして、平
坦化が進み、マーカー用膜５の厚み分除去されると、マ
ーカー用膜５が消失するため、マーカー用膜５が消失し
たことによって発光状態が変化する。従って、このよう
に発光状態が変化したことが確認された時点で平坦化を
止める。
チ２を埋め込むようにＳｉＣ層４をエピタキシャル成長
させる。そして、例えばドライエッチングによるエッチ
バックにより、図３（ｄ）に示すように、ＳｉＣ層４を
平坦化する。例えば、光の強度、波長等のモニタリング
を行う発光状態モニタ部１０により、ＳｉＣ基板１の上
面側における発光状態をモニタリングしつつ、ＳｉＣ層
４を表層部から順に除去していき、マーカー用膜５の表
面が露出するまで平坦化を進めたのち、さらに、マーカ
ー用膜５と共にＳｉＣ層４を除去していく。そして、平
坦化が進み、マーカー用膜５の厚み分除去されると、マ
ーカー用膜５が消失するため、マーカー用膜５が消失し
たことによって発光状態が変化する。従って、このよう
に発光状態が変化したことが確認された時点で平坦化を
止める。
【００２６】このようにすれば、ＳｉＣ基板１の表面で
平坦化を止めることができ、トレンチ２の深さ分が平坦
化後のＳｉＣの厚さとなる。このようにしても、第２施
形態と同様の効果を得ることができる。
平坦化を止めることができ、トレンチ２の深さ分が平坦
化後のＳｉＣの厚さとなる。このようにしても、第２施
形態と同様の効果を得ることができる。
【００２７】なお、マーカー用膜５としては、上記した
一例以外のものを用いても良いが、少なくともＳｉＣ層
４と発光状態が異なるものを採用する必要があり、ま
た、できるだけエッチバック速度がＳｉＣ層４と同じも
のを選択することが望まれる。
一例以外のものを用いても良いが、少なくともＳｉＣ層
４と発光状態が異なるものを採用する必要があり、ま
た、できるだけエッチバック速度がＳｉＣ層４と同じも
のを選択することが望まれる。
【００２８】（第４実施形態）図４に、本発明の第４施
形態における炭化珪素半導体装置の製造工程を示す。上
記第３実施形態では、平坦化のためのエッチング時にお
ける発光状態をモニタリングすることによってエッチン
グの終点検出を行っているが、本実施形態では、マーカ
ー用膜５へ発光を行うと共にマーカー用膜５での反射光
を検出する反射光モニタ部１１を設け、マーカー用膜５
からの反射光に基づいてエッチングの終点検出を行う。
このとき、ＳｉＣ層４が透明もしくは半透明であること
から、平坦化の開始時点から発光状態が一定となる。
形態における炭化珪素半導体装置の製造工程を示す。上
記第３実施形態では、平坦化のためのエッチング時にお
ける発光状態をモニタリングすることによってエッチン
グの終点検出を行っているが、本実施形態では、マーカ
ー用膜５へ発光を行うと共にマーカー用膜５での反射光
を検出する反射光モニタ部１１を設け、マーカー用膜５
からの反射光に基づいてエッチングの終点検出を行う。
このとき、ＳｉＣ層４が透明もしくは半透明であること
から、平坦化の開始時点から発光状態が一定となる。
【００２９】このようにマーカー用膜５からの反射光に
基づいてエッチングの終点検出を行うようにしても第３
実施形態と同様の効果を得ることができる。また、Ｓｉ
Ｃ層４が透明もしくは半透明であることから、平坦化の
開始時点から発光状態が一定となる。このような発光状
態に基づいてエッチングの終点検出を行う場合には、発
光状態の変化を検出するために、マーカー用膜５がある
程度の面積必要とされるが、本実施形態のようにすれ
ば、マーカー用膜５の面積は小さなものですむ。
基づいてエッチングの終点検出を行うようにしても第３
実施形態と同様の効果を得ることができる。また、Ｓｉ
Ｃ層４が透明もしくは半透明であることから、平坦化の
開始時点から発光状態が一定となる。このような発光状
態に基づいてエッチングの終点検出を行う場合には、発
光状態の変化を検出するために、マーカー用膜５がある
程度の面積必要とされるが、本実施形態のようにすれ
ば、マーカー用膜５の面積は小さなものですむ。
【００３０】（第５実施形態）図５に、本発明の第５実
施形態における炭化珪素半導体装置の製造工程を示す。
上記第３実施形態では、平坦化のためのエッチング時に
おける発光状態をモニタリングすることによってエッチ
ングの終点検出を行っているが、本実施形態では、Ｓｉ
Ｃ基板１の上面側若しくは裏面側に発光源１２を配置す
ると共にＳｉＣ基板１を挟んで発光源の反対側に透過光
モニタ部１３を設け、マーカー用膜５を通過する透過光
に基づいてエッチングの終点検出を行う。なお、この他
の概要に関しては、第３実施形態と同様であるため、こ
こでは省略する。
施形態における炭化珪素半導体装置の製造工程を示す。
上記第３実施形態では、平坦化のためのエッチング時に
おける発光状態をモニタリングすることによってエッチ
ングの終点検出を行っているが、本実施形態では、Ｓｉ
Ｃ基板１の上面側若しくは裏面側に発光源１２を配置す
ると共にＳｉＣ基板１を挟んで発光源の反対側に透過光
モニタ部１３を設け、マーカー用膜５を通過する透過光
に基づいてエッチングの終点検出を行う。なお、この他
の概要に関しては、第３実施形態と同様であるため、こ
こでは省略する。
【００３１】このようにマーカー用膜５からの透過光に
基づいてエッチングの終点検出を行うようにしても第
３、第４実施形態と同様の効果を得ることができる。ま
た、第３実施形態のように、発光状態に基づいてエッチ
ングの終点検出を行う場合には、発光状態の変化を検出
するために、マーカー用膜５がある程度の面積必要とさ
れるが、本実施形態のようにすれば、マーカー用膜５の
面積は小さなものですむ。
基づいてエッチングの終点検出を行うようにしても第
３、第４実施形態と同様の効果を得ることができる。ま
た、第３実施形態のように、発光状態に基づいてエッチ
ングの終点検出を行う場合には、発光状態の変化を検出
するために、マーカー用膜５がある程度の面積必要とさ
れるが、本実施形態のようにすれば、マーカー用膜５の
面積は小さなものですむ。
【００３２】（第６実施形態）図６に、本発明の第６実
施形態における炭化珪素半導体装置の製造工程を示す。
なお、図６の各図において、紙面左側が半導体装置の上
面図、紙面中央が半導体装置の断面図、紙面右側が半導
体装置の底面図を示しているものとする。
施形態における炭化珪素半導体装置の製造工程を示す。
なお、図６の各図において、紙面左側が半導体装置の上
面図、紙面中央が半導体装置の断面図、紙面右側が半導
体装置の底面図を示しているものとする。
【００３３】本実施形態では、半導体装置の裏面側に、
マーカー用膜５と対応した部位において開口部６ａが形
成されたステージ６を配置し、マーカー検出部１４によ
って開口部６ａからマーカー用膜５をモニタリングしつ
つ平坦化を行う。なお、この他の概要に関しては、第３
実施形態と同様であるため、ここでは省略する。
マーカー用膜５と対応した部位において開口部６ａが形
成されたステージ６を配置し、マーカー検出部１４によ
って開口部６ａからマーカー用膜５をモニタリングしつ
つ平坦化を行う。なお、この他の概要に関しては、第３
実施形態と同様であるため、ここでは省略する。
【００３４】このように、半導体装置の裏面側からマー
カー用膜５をモニタリングすることでエッチングの終点
検出を行うようにしても第３実施形態と同様の効果を得
ることができる。さらに、この場合、平坦化を実施する
装置から半導体装置を取り出すこと無くマーカー用膜５
のモニタリングを行うことができるため、平坦化中にも
マーカー用膜５のモニタリングを行うことができる。
カー用膜５をモニタリングすることでエッチングの終点
検出を行うようにしても第３実施形態と同様の効果を得
ることができる。さらに、この場合、平坦化を実施する
装置から半導体装置を取り出すこと無くマーカー用膜５
のモニタリングを行うことができるため、平坦化中にも
マーカー用膜５のモニタリングを行うことができる。
【図１】本発明の第１実施形態における炭化珪素半導体
装置の製造工程を示す図である。
装置の製造工程を示す図である。
【図２】本発明の第２実施形態における炭化珪素半導体
装置の製造工程を示す図である。
装置の製造工程を示す図である。
【図３】本発明の第３実施形態における炭化珪素半導体
装置の製造工程を示す図である。
装置の製造工程を示す図である。
【図４】本発明の第４実施形態における炭化珪素半導体
装置の製造工程を示す図である。
装置の製造工程を示す図である。
【図５】本発明の第５実施形態における炭化珪素半導体
装置の製造工程を示す図である。
装置の製造工程を示す図である。
【図６】本発明の第６実施形態における炭化珪素半導体
装置の製造工程を示す図である。
装置の製造工程を示す図である。
【図７】従来の炭化珪素半導体装置の製造工程を示す図
である。
である。
１…ＳｉＣ基板、２…トレンチ、３…マーカー、４…Ｓ
ｉＣ層、５…マーカー用膜、６…ステージ。
ｉＣ層、５…マーカー用膜、６…ステージ。
Claims (15)
- 【請求項１】 炭化珪素半導体基板（１）を用意する工
程と、 前記炭化珪素半導体基板に対してトレンチ（２）を形成
する工程と、 前記炭化珪素半導体基板のうち、前記トレンチが形成さ
れていない領域にマーカー（３、５）を形成する工程
と、 前記トレンチを埋め込むように、不純物がドーピングさ
れた炭化珪素層（４）を成膜する工程と、 前記炭化珪素層を平坦化する工程とを含み、 前記マーカーが無くなったことを確認した時に、前記平
坦化工程を止めるようにすることを特徴とする炭化珪素
半導体装置の製造方法。 - 【請求項２】 前記マーカー形成工程では、前記炭化珪
素半導体基板のうち、前記トレンチが形成されていない
領域を部分的に除去することによって前記マーカーを形
成することを特徴とする請求項１に記載の炭化珪素半導
体装置の製造方法。 - 【請求項３】 前記トレンチ形成工程及び前記マーカー
形成工程では、前記トレンチの深さと前記マーカーの深
さとの差分が、前記炭化珪素半導体基板に形成される不
純物層として必要な厚みとなるように、前記トレンチ及
び前記マーカーの深さを設定することを特徴とする請求
項２に記載の炭化珪素半導体装置の製造方法。 - 【請求項４】 前記マーカー形成工程は、前記炭化珪素
半導体基板のうち、前記トレンチが形成されていない領
域にマーカー用膜（５）を形成する工程であることを特
徴とする請求項１に記載の炭化珪素半導体装置の製造方
法。 - 【請求項５】 前記マーカー用膜として、グラファイト
層、エピタキシャル成長させた炭化珪素膜、前記炭化珪
素層と異なる不純物がドーピングされた炭化珪素膜のい
ずれか１つを用いることを特徴とする請求項４に記載の
炭化珪素半導体装置の製造方法。 - 【請求項６】 前記トレンチ形成工程では、前記トレン
チ深さが、前記炭化珪素半導体基板に形成される不純物
層として必要な厚みとなるように、前記トレンチの深さ
を設定することを特徴とする請求項４又は５に炭化珪素
半導体装置の製造方法。 - 【請求項７】 前記マーカー形成工程では、前記炭化珪
素半導体基板のうち、前記トレンチが形成されていない
領域に不純物をイオン注入することで、拡散層からなる
マーカーを形成することを特徴とする請求項１に記載の
炭化珪素半導体装置の製造方法。 - 【請求項８】 前記マーカーとなる拡散層を形成するた
めの不純物として、前記炭化珪素層にドーピングされた
不純物とは異なるものを用いることを特徴とする請求項
７に記載の炭化珪素半導体装置の製造方法。 - 【請求項９】 前記平坦化工程では、前記炭化珪素層を
研磨することによって前記平坦化を行うことを特徴とす
る請求項１ないし８のいずれか１つに記載の炭化珪素半
導体装置の製造方法。 - 【請求項１０】 前記マーカーが無くなったことの確認
を、前記炭化珪素半導体基板の裏面から前記ＳｉＣ基板
を透過させて行うことを特徴とする請求項９に記載の炭
化珪素半導体装置の製造方法。 - 【請求項１１】 前記マーカーが無くなったことの確認
を、前記炭化珪素層を除去しながら行うこと特徴とする
請求項１０に記載の炭化珪素半導体装置の製造方法。 - 【請求項１２】 前記平坦化工程では、前記炭化珪素層
をエッチングすることによって前記平坦化を行うことを
特徴とする請求項１ないし８のいずれか１つに記載の炭
化珪素半導体装置の製造方法。 - 【請求項１３】 前記マーカーが無くなったことの確認
を、前記平坦化の際のエッチング表面の発光状態の変化
によって行うことを特徴とする請求項１２に記載の炭化
珪素半導体装置の製造方法。 - 【請求項１４】 前記マーカーが無くなったことの確認
を、前記マーカーからの反射光の変化によって行うこと
を特徴とする請求項１２に記載の炭化珪素半導体装置の
製造方法。 - 【請求項１５】 前記マーカーが無くなったことの確認
を、前記マーカーへの透過光の変化によって行うことを
特徴とする請求項１２に記載の炭化珪素半導体装置の製
造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001069189A JP4719991B2 (ja) | 2001-03-12 | 2001-03-12 | 炭化珪素半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001069189A JP4719991B2 (ja) | 2001-03-12 | 2001-03-12 | 炭化珪素半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002270559A true JP2002270559A (ja) | 2002-09-20 |
| JP4719991B2 JP4719991B2 (ja) | 2011-07-06 |
Family
ID=18927255
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001069189A Expired - Lifetime JP4719991B2 (ja) | 2001-03-12 | 2001-03-12 | 炭化珪素半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4719991B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009123806A (ja) * | 2007-11-13 | 2009-06-04 | Denso Corp | 炭化珪素半導体装置の製造方法 |
| JP2009290062A (ja) * | 2008-05-30 | 2009-12-10 | Denso Corp | 炭化珪素半導体装置の製造方法 |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01116440A (ja) * | 1987-10-30 | 1989-05-09 | Nec Corp | 二次イオン質量分析方法 |
| JPH08167586A (ja) * | 1994-12-15 | 1996-06-25 | Matsushita Electric Works Ltd | 半導体装置の製造方法及びその製造方法に用いるウェハ |
| JPH09312275A (ja) * | 1996-05-21 | 1997-12-02 | Hoya Corp | 表面平坦化基板および表面平坦化基板の作製方法 |
| JPH1015813A (ja) * | 1996-07-01 | 1998-01-20 | Toshiba Ceramics Co Ltd | 加工量モニターウエハ |
| JPH10125633A (ja) * | 1996-10-17 | 1998-05-15 | Denso Corp | 炭化珪素半導体装置の製造方法 |
| JPH1116840A (ja) * | 1997-06-19 | 1999-01-22 | Mitsubishi Electric Corp | ＳｉＣ半導体装置とその製造方法 |
| JPH11238709A (ja) * | 1997-10-20 | 1999-08-31 | Motorola Inc | 銅のための化学的機械的研磨（ｃｍｐ）スラリおよびその使用方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01116440U (ja) * | 1988-01-30 | 1989-08-07 |
-
2001
- 2001-03-12 JP JP2001069189A patent/JP4719991B2/ja not_active Expired - Lifetime
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01116440A (ja) * | 1987-10-30 | 1989-05-09 | Nec Corp | 二次イオン質量分析方法 |
| JPH08167586A (ja) * | 1994-12-15 | 1996-06-25 | Matsushita Electric Works Ltd | 半導体装置の製造方法及びその製造方法に用いるウェハ |
| JPH09312275A (ja) * | 1996-05-21 | 1997-12-02 | Hoya Corp | 表面平坦化基板および表面平坦化基板の作製方法 |
| JPH1015813A (ja) * | 1996-07-01 | 1998-01-20 | Toshiba Ceramics Co Ltd | 加工量モニターウエハ |
| JPH10125633A (ja) * | 1996-10-17 | 1998-05-15 | Denso Corp | 炭化珪素半導体装置の製造方法 |
| JPH1116840A (ja) * | 1997-06-19 | 1999-01-22 | Mitsubishi Electric Corp | ＳｉＣ半導体装置とその製造方法 |
| JPH11238709A (ja) * | 1997-10-20 | 1999-08-31 | Motorola Inc | 銅のための化学的機械的研磨（ｃｍｐ）スラリおよびその使用方法 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009123806A (ja) * | 2007-11-13 | 2009-06-04 | Denso Corp | 炭化珪素半導体装置の製造方法 |
| US7763543B2 (en) | 2007-11-13 | 2010-07-27 | Denso Corporation | Method for manufacturing silicon carbide semiconductor apparatus |
| JP4732423B2 (ja) * | 2007-11-13 | 2011-07-27 | 株式会社デンソー | 炭化珪素半導体装置の製造方法 |
| JP2009290062A (ja) * | 2008-05-30 | 2009-12-10 | Denso Corp | 炭化珪素半導体装置の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4719991B2 (ja) | 2011-07-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8956947B2 (en) | Method for manufacturing semiconductor substrate | |
| US8278183B2 (en) | Production of isolation trenches with different sidewall dopings | |
| US6372600B1 (en) | Etch stops and alignment marks for bonded wafers | |
| EP0601950A2 (en) | Method of producing a thin silicon-on-insulator layer | |
| US5849077A (en) | Process for growing epitaxial silicon in the windows of an oxide-patterned wafer | |
| JP2011086828A (ja) | 半導体装置およびその製造方法 | |
| US20050176214A1 (en) | Method of forming a shallow trench-deep trench isolation region for a BiCMOS/CMOS technology | |
| TW201131760A (en) | Device and method for forming the same | |
| JP2009170558A (ja) | 炭化珪素半導体装置の製造方法 | |
| JP2007129115A (ja) | 半導体装置の製造方法 | |
| TW201806075A (zh) | 用於製作應變式絕緣體上半導體底材之方法 | |
| WO2003034484A2 (en) | A method for forming a layered semiconductor structure and corresponding structure | |
| JPH10270746A (ja) | 光検出器の製造方法 | |
| JP2005057142A (ja) | 半導体基板の製造方法 | |
| JP2002270559A (ja) | 炭化珪素半導体装置の製造方法 | |
| JP2003218037A (ja) | 半導体基板の製造方法 | |
| US8679940B2 (en) | Methods for fabricating semiconductor devices with isolation regions having uniform stepheights | |
| JP2005072191A (ja) | 半導体基板の製造方法 | |
| US6380047B1 (en) | Shallow trench isolation formation with two source/drain masks and simplified planarization mask | |
| JPH07183370A (ja) | 半導体装置の製造方法 | |
| JP2011138826A (ja) | 半導体デバイス用基板およびｓｏｉ基板 | |
| JPH03110856A (ja) | 半導体装置の製造方法 | |
| US6972242B2 (en) | Methods to fabricate semiconductor devices | |
| JPH10223498A (ja) | 半導体基体の表面平滑方法及び半導体基体及び半導体装置の製造方法 | |
| KR20030059482A (ko) | 반도체 소자의 소자분리막 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070604 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091124 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20091126 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100727 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100909 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110308 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110321 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140415 Year of fee payment: 3 |
|
| R151 | Written notification of patent or utility model registration |
Ref document number: 4719991 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140415 Year of fee payment: 3 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |