TW544851B - Structures and methods to minimize plasma charging damage in silicon on insulator devices - Google Patents
Structures and methods to minimize plasma charging damage in silicon on insulator devices Download PDFInfo
- Publication number
- TW544851B TW544851B TW091106085A TW91106085A TW544851B TW 544851 B TW544851 B TW 544851B TW 091106085 A TW091106085 A TW 091106085A TW 91106085 A TW91106085 A TW 91106085A TW 544851 B TW544851 B TW 544851B
- Authority
- TW
- Taiwan
- Prior art keywords
- plasma
- soi
- contacts
- contact
- substrate
- Prior art date
Links
- 230000006378 damage Effects 0.000 title claims abstract description 43
- 238000000034 method Methods 0.000 title claims description 15
- 229910052710 silicon Inorganic materials 0.000 title description 17
- 239000010703 silicon Substances 0.000 title description 17
- 239000012212 insulator Substances 0.000 title description 2
- 239000004065 semiconductor Substances 0.000 claims abstract description 30
- 239000000758 substrate Substances 0.000 claims abstract description 28
- 238000004519 manufacturing process Methods 0.000 claims abstract description 15
- 230000015572 biosynthetic process Effects 0.000 claims abstract description 6
- 238000009792 diffusion process Methods 0.000 claims description 16
- 238000004891 communication Methods 0.000 claims description 6
- PCTMTFRHKVHKIS-BMFZQQSSSA-N (1s,3r,4e,6e,8e,10e,12e,14e,16e,18s,19r,20r,21s,25r,27r,30r,31r,33s,35r,37s,38r)-3-[(2r,3s,4s,5s,6r)-4-amino-3,5-dihydroxy-6-methyloxan-2-yl]oxy-19,25,27,30,31,33,35,37-octahydroxy-18,20,21-trimethyl-23-oxo-22,39-dioxabicyclo[33.3.1]nonatriaconta-4,6,8,10 Chemical compound C1C=C2C[C@@H](OS(O)(=O)=O)CC[C@]2(C)[C@@H]2[C@@H]1[C@@H]1CC[C@H]([C@H](C)CCCC(C)C)[C@@]1(C)CC2.O[C@H]1[C@@H](N)[C@H](O)[C@@H](C)O[C@H]1O[C@H]1/C=C/C=C/C=C/C=C/C=C/C=C/C=C/[C@H](C)[C@@H](O)[C@@H](C)[C@H](C)OC(=O)C[C@H](O)C[C@H](O)CC[C@@H](O)[C@H](O)C[C@H](O)C[C@](O)(C[C@H](O)[C@H]2C(O)=O)O[C@H]2C1 PCTMTFRHKVHKIS-BMFZQQSSSA-N 0.000 claims 1
- 238000012545 processing Methods 0.000 abstract description 9
- 230000003111 delayed effect Effects 0.000 abstract description 3
- 239000002184 metal Substances 0.000 description 23
- 229910052751 metal Inorganic materials 0.000 description 23
- 235000012431 wafers Nutrition 0.000 description 19
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 16
- 230000002079 cooperative effect Effects 0.000 description 9
- 238000013461 design Methods 0.000 description 9
- 230000000694 effects Effects 0.000 description 7
- 239000000463 material Substances 0.000 description 7
- 230000004888 barrier function Effects 0.000 description 4
- 238000007667 floating Methods 0.000 description 4
- 238000005530 etching Methods 0.000 description 3
- 238000009832 plasma treatment Methods 0.000 description 3
- 230000015556 catabolic process Effects 0.000 description 2
- 238000005253 cladding Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 230000005641 tunneling Effects 0.000 description 2
- 241000209140 Triticum Species 0.000 description 1
- 235000021307 Triticum Nutrition 0.000 description 1
- 238000009825 accumulation Methods 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 230000000875 corresponding effect Effects 0.000 description 1
- 230000000254 damaging effect Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 238000004880 explosion Methods 0.000 description 1
- 238000013467 fragmentation Methods 0.000 description 1
- 238000006062 fragmentation reaction Methods 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 230000001404 mediated effect Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
- 230000036962 time dependent Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
- H01L29/78612—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device for preventing the kink- or the snapback effect, e.g. discharging the minority carriers of the channel region for preventing bipolar effect
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/74—Making of localized buried regions, e.g. buried collector layers, internal connections substrate contacts
- H01L21/743—Making of internal connections, substrate contacts
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Thin Film Transistor (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
544851 A7 B7 五、發明説明（） 發明領域： 本發明廣義上係關於半導體元件及製造該元件之方 法。更特定而言，本發明係關於能有效降低電漿對絕緣體 上碎（SOI)基材上之元件之破壞的方法及電路設置。 發明背景： 在半導體元件的製造中，電漿電荷的破壞模式需要被 清楚了解、且需配以有效最小化這種破壞程度之設計，如 此超大型積集化（ULSI)晶片的使用及設計方能受到助 益。言及製造時電漿造成破壞時，金氧半（MOS)元件之閘 極氧化物之例特別受到重視。在矽塊材之處理中，電漿電 荷集中在閘極端處，因該處為與晶圓塊體接觸之唯一部 份。保護用二極體可加於閘極與基材之間，如此能有效防 止受到此種充電效應的破壞。然於S 01技術領域中，埋入 式氧化物層的存在能使得擴散及閘極點浮置於塊材之 外。在對S 01晶圓施以電漿處理時，閘極及源極/汲極觸 角可被充至各種電位（端視觸角特性之不同而不同），並因 此在閘極氧化物造成隧透電流。再者’由於閘極及源極/ 汲極觸角可在電漿處理中充電，因此將保護用二極體加於 SOI電路設置中並非真正實用的方法。 發明目的及概述： 一種SOI電路設置，其能有效最小化半導體元件製造 時電漿造成的充電破壞效應。該sm設置包含一閘極二極 _ 第 4 頁一 _____ 本紙張尺度適用中國國家標準（CNS ) A4規格（210X297公釐） (請先閱讀背面之注意事項再填寫本頁)
*1T 經濟部智慧財1局員工消費合作社印製 544851 A7 B7 五、發明説明（） 體；一半導體主體，具有一源極擴散區及一汲極擴散區； 及電荷收集區，其與閘極電極及半導體主體相接，且每一 電荷收集區皆有相同或實質相同之形狀及大小。由於這整 設置在電路本身上即具對電漿破壞效應的抵禦功能，因此 得降低製造時電漿造成的充電效應。 在另一實施例中，由於本案發明人了解到S 01晶圓上 一元件内之源極/汲極觸角所累積的電荷可有正與負電之 分、正觸角與一端連接且負觸腳與另一端連接之處的破壞 效應較大、而具相同極性之觸角與每一端接觸之處的破壞 程度較小，因此本案提出之SOI設置為包含一閘極電極、 一半導體本體及複數個接觸者，其中半導體本體具有一源 極擴散區及一沒極擴散區，該等接觸與閘極電極及半導體 本體之被選擇的一者相接，且係於電漿中介處理所形成， 其能有效產生正電荷。複數個内連接與該等接觸相通，該 内連接為電漿中介過程所產生，其能有效產生負電荷。此 時，諸接觸之寬度以設計成小於該等内連接為更佳，如此 的S 01設置得降低電漿造成之充電破壞程度。 在另一實施例中，SOI設置包含一基材、一埋入式氧 化物層、一導電接觸及一連接結構，其中埋入式氧化物層 沉積於基材上；導電接觸形成於埋入式氧化物層中，並與 基材相同；而連接結構形成於一埋入式氧化物層上之一元 件及導電接觸之間《其中，埋入式結構及導電接觸間的溝 通延遲直至最後一内連接層形成於該元件中方得形成。 因此，SOI晶圓製造中降低電漿帶來之破壞的方法至 第5頁 本紙張尺度適用中國國家標準（CNS ) A4規格（210X 297公釐） ’_;_J--------- (請先閲讀背面之注意事項再填寫本頁) 訂 經濟部智慧財產局員工消費合作社印製 544851 A7 B7 五、發明説明（） "~" 視圖，其中在閘極電極及半導體本體上之孔洞的尺 寸類似’其係本發明之一實施例。 (請先閲讀背面之注意事項再場窝本頁} 第8A及8B圖為一傳統存有電漿造成之破壞效應之設計的 剖面圖及縱視圖。 第9A及9B圖為積體電路之一較佳設計的剖面圖及縱視 圖，其中閘極電極及半導體本體上之孔洞在尺寸上 相近，其係本發明之一實施例。 第10A及10B圖所示為一傳統易受電漿充電效應破壞之設 計的剖面圖及縱視圖。 第11A及11B圖為積體電路之一較佳設計的剖面圖及縱視 圖，其中閘極電極及半導體本體上之孔洞在尺寸上 相近，其係本發明之一實施例。 第12圖為一 SOI電晶體之示意圖，其與一基材由一接觸 相接，該接觸通過該埋入式氧化層。 第13圖為本發明之一 SOI電晶體之示意圖，其中在埋入 式氧化層中具有一埋入式接觸之連接結構位於一 上金屬層處。 經濟部智慧財產局員工消費合作社印製 第14A〜14B圖顯示參考元件、浮置觸角S〇i元件及s〇I 觸角元件之閘極漏電流分佈。 第15A〜15B圖所示為與背側基材相接或不相接之S〇I觸 角元件的方條統計圖。 圖號對照說明： 1 傳統SOI電路設置 1〇 矽基材 第7頁 本紙張尺度適用中國國家標準(CNS)A4規格(210X 297公釐) 544851 A7 B7 五、發明説明（） 12 氧化物層 14 矽層 18 閘極 20 阻障層 26 披覆層 30 閘極金屬接觸 34 溝渠 40 金屬接觸 50 接觸或内連接 52 半導體本體 54 閘極電極 60 電漿 62 接觸或内連接 64 接觸或内連接 72 接觸或内連接 80 接觸或内連接 82 接觸或内連接 90 接觸或内連接 92 接觸或内連接 100 内連接 101 接觸 110 接觸 112 内連接 120 埋入式接觸 122 基材 124 下金屬層 126 下金屬層 128 金屬層 (請先閲讀背面之注意事項再填寫本頁) it 訂 經濟部智慧財產局員工消費合作社印製 發明詳細說明： 一種對製造時具穩健抗禦電漿破壞能力之SOI電路設 置’其形成首先需要對破壞的原因取得認識。一般皆知矽 晶圓塊材上形成之元件可為閘極觸角上累積之電荷所破 壞（與SOI電路設置相較），而電荷及破壞之起因為電漿充 電及該充電效應而在閘極氧化物中產生的高閘極電流 量。所有元件的擴散端經由p-n接面與矽晶圓塊材相接， 因此擴散端不會在實質上脫離基材電位《3局部電漿及基材 間的電位差可在閘極氧化物中產生高電流量，而閘極氧化 ____ 第8頁 本紙張尺度適用中國國家標準（CNS )八4規格（210X297公釐） ,I 1-1 i . 544851 五、 發明説明（ ♦ 物所受的破壞即來自一電流，且該電流幾近電荷造成崩潰 之極限。 _____一 、 Ι1Ϊ. 1 - I - f—Ι— ml 1- SI I I - -m (请先閱讀背面之注意事項弄填寫本買) SOI電流設置與上述者不同，其包含一埋入式氧化物 層，介於基材背側及元件本體之間，用以避免該元件於塊 材之間形成一直接電流路徑。由於埋入式氧化層的使用， 閘極、源極/汲極區及本體端皆與晶圓塊材隔離；亦即，閘 極及源極/汲極擴散觸角為浮置的。當這些SOI電路設置 被施以電漿處理時，閘極及源極/汲極觸角作為電荷收集 區’並可充至不同電位，此電位值端視收集區之特性而 疋。當所收集之電荷逼近崩潰限度時，閘極氧化物可為通 過閘極氧化物之總隧透電流破壞。 訂 經濟部智¾財產局員工消f合作社印製 請參閱圖式.，特別是第1圖。圖中，所示者為一傳統 SOI電路設置’並以標號1表示之。該s〇i電路包含一梦 基材10及一氧化物層12，其中後者12沉積於前者10之 上。一矽層1 4沉積於氧化物層1 2上，故在此名為埋入式 「氧化層」。碎層14包含至少一淺溝渠3 4，淺溝渠3 4 延伸於矽層14上，並在電性上與矽層14内的主動區分 離。這些主動區通常包含電晶體等，且這些電晶體形成於 矽層1 4上。溝渠3 4 —般為絕緣氧化物材料所充填。 一閘極18沉積於矽層14上，一披覆層26亦形成於 矽層14上，但繞該閘極18而立。一阻障材料2〇沉積於 披覆層26之上，並通常由介電材料組成（如psG、BpSG、 氮化物或其它同類材料等）。閘極金屬接觸3〇形成於閘極 18上（可見於第1圖），以使閘極金屬接觸3〇自s〇I晶片 第9頁 544851 A7 —----- —__B7_ 五、發明説明（） (請先閱讀背面之注意事項再填寫本頁) 頂端延伸通過阻障材料2〇及披覆層26，並進一步形成一 與閘極18接觸之電性接觸區。接著，第二及第三金屬接 觸40沉積於矽層14上（如第i圖所示），以使金屬接觸4〇 自該SOI晶片頂端延伸通過阻障材料2〇及披覆層26，並 進一步形成一與碎層14之選定區域相接觸之電性接觸 區°第2圖及第3圖所示為一般元件製造時常用之各接觸 (或孔洞）及内連接設置的剖面圖及縱視圖。由圖可知，接 觸或内連接的寬度及高度可為不同者，端視電路設計而 定。本案發明人已發現S0I電路設置中的接觸或内連接結 構對於電漿產生之電荷破壞的最小化有著舉足輕重的影 響。 經濟部智慧財產局員Η消費合作社印¾ 吾人已發現電漿可在某些SOI電路設置中帶來充電破 壞作用’即可在半導體本體及閘極電極上接觸或内連接量 不等之S〇1電路設置中產生。以第4圖所示者為例，一如 圖所示之具不等量接觸或内連接5〇之S〇i電路設置中， 電漿充電對閘極氧化物造成的破壞可觀測得。在這種設計 中，閘極電極上的閘極氧化物接觸或内連接5 0數量大於 形成於半導體本體52上者（前者為四個，而後者為兩個）。 再者，由於閘極電極上的接觸或内連接形同「多出者」， 並與半導體本體上者不匹配（或未成對準狀態），因此在電 漿處理電漿中介處理中造成充電破壞。再以一接觸或内連 接50數相等之SOI電路設置（如第5圖之方式設置者）而 言’其在電漿處理中未觀測到充電破壞現象；亦即’充電 崩潰（Qbd)限度未在以電漿中介處理之介電及金屬蝕刻、 -------___岔 ίο 百 ___ 本紙張尺度通用中國國家標準（CNS ) Μ規格（2丨0X297公釐） 544851 經濟部智慧財產局員工消費合作社印¾ A7 五、發明説明（ 賤鍍、介電沉積等過程中抵達。因此，對於接觸或内連接 50數相等《SOI電路設置而言，電荷不均衡（通過問極氧 化物之電流亦不均衡）現象得以大大減少或完全消除。 第6A圖及第6B圖分別為具電漿充電破壞之s〇i晶 圓的電路設置的剖面圖及縱視圖，當該s〇I設置接觸電衆 60即有電荷造成之破壞現象產生。吾人已發現接觸或内連 接之尺寸不同亦能使製造中的元件遭受電漿充電破壞。為 表示此種場合，圖中顯示半導體本體52上之接觸或内連 接64寬於閘極電極54上之接觸或内連接64。較諸接觸或 内連接尺寸相同或實質上相同之元件來說，吾人已發現此 種狀況下電漿造成之充電破壞較容易發生。同樣地，若閘 極電極上之接觸或内連接寬度大於半導體本體上者，電裝 造成之充電破壞情形亦容易於電漿中介處理產生。 第7A及7B圖所示為本發明之一實施例，且分別為一 能最小化或消除電漿造成之充電破壞之sea晶圓的剖面圖 及縱視圖。由圖可知，半導體本體52上之接觸或内連接 72的尺寸同於閘極電極54上者。為使元件更能免於電衆 造成之充電破壞，除使接觸與内連接之尺寸相等或實質上 相等以外，以另使半導體本體上之接觸或内連接72的總 數同於閘極電極54上者為更佳。 第8A圖及第8B圖所示為一易於蒙受電漿造成之充電 破壞（電漿處理之電漿中介處理時）之SOI晶圓上電路設置 的剖面圖及縱視圖。由圖可知，閘極電極5 4上接觸或内 連接82之咼度II不同於半導體本禮52上之接觸或内連接 第11頁 本紙張尺度適用中國國家標準（CNS ) A4規格（2丨0X297公釐） (請先閲讀背面之注意事項再填寫本頁)
經濟部智慧財羞局員工消費合作社印製 544851 A7 B7 五、發明説明（） 80之鬲度11 。此與第9A圖及第9B圖所示者不同，圖中 閘極電極54與半導體本體52上接觸或内連接82之高度Η 相同或實質上相同。 現請參閱第10及第11圖，圖中所示之SOI上電路設 置得證明内連接之尺寸不同得產生電漿造成之充電破 壞。在第10A及10B圖中，半導體本體52上内連接100 窄於閘極電極54上之内連接1〇2，其中後者54之諸内連 接尺寸不盡相同，而兩者52,54之内連接上的接觸或孔洞 尺寸相同。再者，半導體本體上内連接與其下方之接觸1〇ι <寬度相同（如圖所示）。在此條件下，電荷不均衡現象發 生於電漿處理之電漿中介處理。第11A圖及第11B圖所示 恰與前述相反，其中閘極電極54及半導體本體上相對 之接觸110及内連接112的尺寸相同或實質上相同，此時 未觀測得電漿造成之充電破壞現象。上述之觀測皆係以反 丁形接觸或内連接進行者，但當接觸或内連接為其它形狀 時的情形應可推測得類似結果，只要每一相對應接觸或内 連接尺寸相等或大致相等即可，其中内連接或接觸之形狀 可為反L形等。 當以上述電路設置之部份或全部為之時，電漿在s〇i 晶圓上造成的充電破壞得以最小化甚或消除，並以使閘極 電極及半導體本體上接觸或内連接之數量及尺寸相同或 實質上相同為更佳。然而，相對於諸接觸之諸内連接不需 在尺寸上相等或實質上相等，反之亦同。不過，内連接之 每一者仍以尺寸相等或實質上相等、且各接觸尺寸相等或 -----—__繁】2百 本紙張尺度賴t ϋ II家標準（CNS ) Α4規格（210X29;:、fp-------- (請先閱讀背面之注意事項再填寫本頁)
544851 Λ7
544851 五 經濟部智慧財產局員工消費合作社印製 A7 B7 發明説明（） 成接觸於下層金屬層中而與基材連接時（如形成一埋入式 接觸120於下層金屬層124中之基材122處）充電破壞便 發生於金屬層126或上層金屬層128處。本案發明人已引 用直接實驗數據證明在製造中SOI晶圓上MOS元件以連 接至基材背側者較易遭受電漿相關破壞。實驗中，為模擬 S 01晶圓上矽塊材之充電條件，所製造的結構内閘極與擴 散端選擇性連接至矽基材背側，其中這些連接係以蝕刻埋 入式氧化物、並在所有金屬及孔洞處理前以摻雜巨量多晶 矽之材料填充之。結果顯示，一具有多觸角、該觸角連至 閘極及擴散端、且在浮置時無充電破壞現象產生的元件在 源極/汲極擴散點或閘極點之任一者連至基材之背側時將 會受到嚴重破壞（第12圖及第14圖）。 因此’為減少或避免製造時電漿相關之破壞，其策略 可為第1 3圖所示，該策略至少包含延緩元件經過埋入式 氧化物而電性離接至基材背側、並儘可能在處理中遲缓該 連接之形成的步驟，並以至處理之最後步驟方才形成為更 佳。舉例而言，第13圖中係以使埋入式接觸丨2〇連接至 基材122至元件的上金屬層（如金屬層128)的方式為之， 由於元件在金屬層之前並未連接，因此下金屬層124及 126的充電破壞得以最小化，且在上金屬層處理時沒有電 流流動。由於中間層接觸丨2〇在處理中儘可能延緩形成， 因此可確保電漿中介處理不會有電子路徑的形成，也就因 此不會造成破壞。 本發明將再以下述例說明之，但本發明不僅限於下述 第14頁 本紙張尺度適用中國國家標準((：^5；)八4規格(21〇χ297公釐) (請先閲讀背面之注意事項再填寫本頁)
544851 經濟部智慧財產局員工消费合作社印¾ A7 _B7五、發明説明（） 相同遮罩組件。所有觸角結構充滿多晶碎、局部内連接、 七個金屬、及所有具最小允許間距之孔洞堆疊指狀結構， 並由具最小可允許尺寸之孔洞天線陣列連接，以估測可能 的最嚴重充電破壞結果。該測試結構為Ρ-MOS及N-MOS 電晶體兩者，且該兩電晶體尺寸分別為〇3微米x2〇微米 及0 · 1 8微米X 2 0微米’而閘極氧化物厚度則介於2. 〇奈你 至2.5奈米之間。 閘極漏、電流及與時間相關之介電崩潰（T D D B )的測量 能有效顯示2.0至2 · 5奈米閘極氧化物的電漿充電破壞結 果。第15圖說明閘極漏電流在碎塊材及s〇i元件（具大型 傳統觸角設置（僅有閘極觸角）者）間的分佈差異，該圖明確 指出SOI元件在抵禦電漿充電破壞上較塊材矽晶圓上者為 強健，對於具保護用二極體之晶圓而言亦同0 例2 為模擬S 01晶圓上矽塊材的充電條件，結構被製作成 具閘極及擴散端，其中該選擇端選擇性連接至麥基材背 側。這些連接的形成係藉由姓刻氧化層、並再於所有金屬 及孔洞處理過程之前填充以摻雜巨量的多晶矽。結果顯 示’ 一具有多觸角、該觸角連至閘極及擴散端、且在浮置 時無充電破壞現象產生的元件在源極/汲極擴散點或閘極 點之任一者連至基材之背側時將會受到嚴重破壞（第丨2圖 及第14圖）。 例3 孔洞觸角及孔洞條狀觸角連接至閘極及電晶體之擴
(請先閱讀背面之注意事項再填寫本頁) 訂 f 544851 、發明說明（） 散端，結果孔洞舖& + & 此f+ m 4 电荷正性較孔洞條狀觸角為強，並后 此對閑極氧化物造成破壞。 例4 觸角具相同尺寸> π、 、 丁 <孔洞、但内連接線尺寸不相同者〒 充電至不同電爆，> 、 崎視洞在内連接中的位置（中央與 .)其中，對於孔洞位於中央者，觸角被充的電荷正伯 m而對於孔洞位於内連接之邊緣者而言，其觸角被充 的電較具正電性。 上述之說明僅為本發明中的較佳實施例，而非用以 限疋本發明之範圍，故利用這些實施例所進行的修改或 更動都不脫離在所附專利範圍所言明之範圍外，本發明 之範圍當以後述的專利申請範圍為基準。 ·裝.........訂........P 參· (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 第16頁 本紙張尺度適用中國國家標準(CNS)A4規格(210X297公f)
Claims (1)
- 544851 A BCD 經 濟 部 智 慧 財 產 局 員 工 消 費 合 作 社 印 製 申請專利範圍 寬度 6·如申請專利範圍第3項所述之SOI電路設置’其中該等 電荷收集區之内連接的每一者皆有相同的形狀及尺 寸。 7. —種能在製造中減輕電漿造成之充電破壞的SOI電路設 置，該SOI電路設置至少包含： 一閘極電極； 一半導體本體，具有一源極擴散區及一汲極擴散 區；及 複數個接觸，連接至該閘極電極及該半導體本體之 選定的一者，其中該接觸的形成係由一能施予正電荷的 電漿中介處理方式為之；及 複數個内連接，與該複數個接觸相通，其中該内連 接的形成係由一能施予負電荷的電漿中介處理方式為 之。 8·如申請專利範圍的第7項所述之s〇I電路設置，其中該 等内連接的部份與該等接觸相通，其中每一接觸位於相 對於該等内連接之每一者的相同或實質上相同之處。 9·如申請專利範圍的第7項所述之SOI電路設置，其中該 等内連接之寬度大於該等接觸之寬度。 第18頁 本紙張尺度適用中國國家標準(CNS)A4規格(210X297公釐） 訂 線· (請先閱讀背面之注意事項再填寫本頁) 8 8 8 8 ABCD 544851 六、申請專利範圍 10·—種能在製造中最小化電漿造成之充電破壞的S0I電 路設置’該SOI電路設置至少包含： 一基材； 一埋入式氧化層，位於該基材之上； 一導電接觸’形成於該埋入式氧化層中，並與該基 材相通；及 一連接結構，形成於一將製造於該埋入式氧化層及 該導電接觸上之元件上’其中位於該連接結構及導電接 觸間的相通路徑係於該元件内形成一最後内連接層時 方形成。 11· 一種能在SOI晶圓上製造積體電路時降低電漿造成之 充電破壞的方法，該方法至少包含下列步驟： 形成電荷收集區，其中該等電荷收集區之每一者皆 有同於或實質上同於連接於該閘極電極或半導體之内 連接及接觸的數目。 ......................訂.........線· (請先閱讀背面之注意事項再填寫本頁) 經濟部智慧財產局員工消費合作社印製 第19頁 本紙張尺度適用中國國家標準(CNS)A4規格(210X 297公釐)
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US09/822,453 US20020142526A1 (en) | 2001-03-30 | 2001-03-30 | Structures and methods to minimize plasma charging damage in silicon on insulator devices |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| TW544851B true TW544851B (en) | 2003-08-01 |
Family
ID=25236073
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW091106085A TW544851B (en) | 2001-03-30 | 2002-03-27 | Structures and methods to minimize plasma charging damage in silicon on insulator devices |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US20020142526A1 (zh) |
| JP (1) | JP3897339B2 (zh) |
| SG (1) | SG111048A1 (zh) |
| TW (1) | TW544851B (zh) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE10324434B4 (de) * | 2003-05-28 | 2005-08-25 | Advanced Micro Devices, Inc., Sunnyvale | Verfahren zum Einstellen der Ätzselektivität durch Anpassen von Aspektverhältnissen bei einem Mehrebenen-Ätzprozess |
| US7470959B2 (en) * | 2003-11-04 | 2008-12-30 | International Business Machines Corporation | Integrated circuit structures for preventing charging damage |
| US7067886B2 (en) * | 2003-11-04 | 2006-06-27 | International Business Machines Corporation | Method of assessing potential for charging damage in SOI designs and structures for eliminating potential for damage |
| US20050242439A1 (en) * | 2004-04-28 | 2005-11-03 | International Business Machines Corporation | Method and structure for connecting ground/power networks to prevent charge damage in silicon on insulator |
| US7445966B2 (en) * | 2005-06-24 | 2008-11-04 | International Business Machines Corporation | Method and structure for charge dissipation during fabrication of integrated circuits and isolation thereof |
| KR20120017258A (ko) * | 2010-08-18 | 2012-02-28 | 삼성모바일디스플레이주식회사 | 박막 대전 센서 |
| JP5996893B2 (ja) * | 2012-03-13 | 2016-09-21 | ラピスセミコンダクタ株式会社 | 半導体装置の製造方法 |
| US9996654B2 (en) * | 2014-12-22 | 2018-06-12 | Wallace W Lin | Transistor plasma charging evaluator |
| US9852248B2 (en) * | 2014-12-22 | 2017-12-26 | Wallace W Lin | Transistor plasma charging eliminator |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5234535A (en) * | 1992-12-10 | 1993-08-10 | International Business Machines Corporation | Method of producing a thin silicon-on-insulator layer |
| JP3491805B2 (ja) * | 1997-08-05 | 2004-01-26 | 株式会社東芝 | 半導体装置の製造方法 |
| US6133610A (en) * | 1998-01-20 | 2000-10-17 | International Business Machines Corporation | Silicon-on-insulator chip having an isolation barrier for reliability and process of manufacture |
| JP2000006460A (ja) * | 1998-06-22 | 2000-01-11 | Sharp Corp | 飛翔型画像形成装置 |
| FR2799307B1 (fr) * | 1999-10-01 | 2002-02-15 | France Telecom | Dispositif semi-conducteur combinant les avantages des architectures massives et soi, procede de fabrication |
| US6303414B1 (en) * | 2000-07-12 | 2001-10-16 | Chartered Semiconductor Manufacturing Ltd. | Method of forming PID protection diode for SOI wafer |
-
2001
- 2001-03-30 US US09/822,453 patent/US20020142526A1/en not_active Abandoned
-
2002
- 2002-02-28 SG SG200201205A patent/SG111048A1/en unknown
- 2002-03-13 JP JP2002068920A patent/JP3897339B2/ja not_active Expired - Fee Related
- 2002-03-27 TW TW091106085A patent/TW544851B/zh not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| JP3897339B2 (ja) | 2007-03-22 |
| SG111048A1 (en) | 2005-05-30 |
| JP2002324903A (ja) | 2002-11-08 |
| US20020142526A1 (en) | 2002-10-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR102587644B1 (ko) | 비휘발성 메모리 장치 및 그 제조 방법 | |
| CN105720058B (zh) | 用于HKMG CMOS技术的嵌入式多晶SiON CMOS或NVM的边界方案 | |
| CN108695327B (zh) | 半导体器件及其制造方法 | |
| US7990676B2 (en) | Density-conforming vertical plate capacitors exhibiting enhanced capacitance and methods of fabricating the same | |
| TW550750B (en) | Semiconductor device and manufacturing method thereof | |
| US20050059202A1 (en) | Silicon on insulator device and layout method of the same | |
| US20060024905A1 (en) | Metal capacitor stacked with a MOS capacitor to provide increased capacitance density | |
| US6365938B2 (en) | Integrated circuit devices that use antiparallel diodes to reduce damage during plasma processing | |
| JP2022524453A (ja) | 新規な３ｄ ｎａｎｄメモリデバイスおよびそれを形成する方法 | |
| CN105321925B (zh) | 金属线结构和方法 | |
| US20070046421A1 (en) | Structure and method for forming thin film resistor with topography controlled resistance density | |
| EP2011208A2 (en) | Protection against charging damage in hybrid orientation transistors | |
| CN112701121B (zh) | 三维存储器件及用于形成三维存储器件的方法 | |
| TW544851B (en) | Structures and methods to minimize plasma charging damage in silicon on insulator devices | |
| TW473973B (en) | Method of manufacturing semiconductor integrated circuit | |
| US20160358999A1 (en) | Capacitors in Integrated Circuits and Methods of Fabrication Thereof | |
| TW200403871A (en) | Integrated metal-insulator-metal capacitor and metal gate transistor | |
| TWI409948B (zh) | 製造具有不同高度接觸線之高密集度ｍｏｓｆｅｔ電路的結構與方法 | |
| CN105762134A (zh) | 集成电路设备和形成集成电路设备的方法 | |
| JP3273001B2 (ja) | 半導体記憶装置とその製造方法 | |
| KR20140019705A (ko) | 반도체 소자 및 그 제조 방법 | |
| JP4931296B2 (ja) | 半導体装置、および半導体装置を形成する方法 | |
| TW508799B (en) | Methods of forming wiring layers on integrated circuits including regions of high and low topography, and integrated circuits formed thereby | |
| TWI479654B (zh) | 電晶體結構、形成電晶體結構之方法、以及含有電晶體結構之系統 | |
| TW388066B (en) | Method and apparatus for reducing process-induced charge buildup |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GD4A | Issue of patent certificate for granted invention patent | ||
| MM4A | Annulment or lapse of patent due to non-payment of fees |