TWI479654B - 電晶體結構、形成電晶體結構之方法、以及含有電晶體結構之系統 - Google Patents

電晶體結構、形成電晶體結構之方法、以及含有電晶體結構之系統 Download PDF

Info

Publication number
TWI479654B
TWI479654B TW097148741A TW97148741A TWI479654B TW I479654 B TWI479654 B TW I479654B TW 097148741 A TW097148741 A TW 097148741A TW 97148741 A TW97148741 A TW 97148741A TW I479654 B TWI479654 B TW I479654B
Authority
TW
Taiwan
Prior art keywords
gate
diffusion
etch stop
transistor structure
height
Prior art date
Application number
TW097148741A
Other languages
English (en)
Other versions
TW200945581A (en
Inventor
Swaminathan Sivakumar
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of TW200945581A publication Critical patent/TW200945581A/zh
Application granted granted Critical
Publication of TWI479654B publication Critical patent/TWI479654B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66613—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation
    • H01L29/66628—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation recessing the gate by forming single crystalline semiconductor material at the source or drain location
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66659—Lateral single gate silicon transistors with asymmetry in the channel direction, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Description

電晶體結構、形成電晶體結構之方法、以及含有電晶體結構之系統 發明領域
本發明之實施例大致與微電子佈局技術與製造有關。尤其是關於用於處理電晶體中接觸點至閘極短路傾向之結構的實施例，及關於完成此等結構之方法。
 發明背景
因為電晶體尺寸縮減，現存的電晶體比例存在著一整列持續擴張之需克服的新問題。當電晶體比例調整至更小尺寸，此問題關於保護避免接觸點對閘極結構短路。在歷史上，由於放置擴散接觸點於緊密相隔的電晶體閘極間有極大的困難，接觸點至閘極短路已成為積極性電晶體尺寸比例調整之關鍵阻礙。
第1a圖到第1d圖代表提供接觸點至電晶體結構中擴散層之傳統流程圖。如第1a圖所示，一電晶體結構100包括彼此相鄰地設置在基板103上的一對閘極102，位於每一閘極的每一側之分隔件104，以及一界於該對閘極之間的擴散層106。擴散層106可包括一界於兩閘極之間的源極區域，與該閘極之相反側上的汲極區域(未表示於圖中)，或反之亦然。接著參照第1b圖，先前技術如所示般，例如藉由化學汽相沉積法，沉積一氧化層108於閘極與擴散層上。第1c圖接著顯示已圖案化以於其中界定一接觸開口110之氧化層108。接觸開口110一般可使用眾所周知的微影術與蝕刻技術提供。其後，如第1d圖顯示，導電材料可置於接觸開口110內，以提供一接觸插塞112。該接觸開口110可例如使用無電電鍍及/或電解電鍍之技術來填滿。顯示於第1d圖之所得的電晶體結構100，引起有關接觸插塞112與每一閘極102之間短路短路的顧慮，例如箭頭S所暗示者。上述因電晶體幾何的世代比例的調整之功能而更受到關注。
先前技術嘗試著藉由使接觸插塞較小，使界於接觸光阻層與閘極光阻層間的對齊要求更為嚴格，且/或提供更大的電晶體以解決前述問題。然而由於插塞電阻之增加，較小的接觸插塞，可導致電晶體的效能降低。此外，較小的接觸開口可能難以充填該導電插塞材料，此方式影響加工利潤。另一方面，使界於接觸光阻層與閘極光阻層之對齊要求更為嚴格，也出現了程度上的限制，因為對齊為一機械方法，且對齊電晶體結構的比例調整很快的迫近工具對齊之限制，此類嚴格要求對於未來的電晶體世代並非可實行之選擇。另一方面，更大的電晶體顯著的衝擊了電晶體的效能與電晶體與晶片尺寸的世代比例調整之需求。
先前技術無法提供降低電晶體結構中接觸點對閘極短路的一有效成本與可靠的方法。
 發明概要
根據本發明之一實施例，特地提出一種電晶體結構，其包含：一具有閘極側表面之半導體基板；一設置於該閘極側表面上的閘極，該閘極以第一高度延伸於該閘極側表面之上方；設置於該閘極側表面上且以大於該第一高度之一第二高度延伸於該閘極側表面之上方的一個半導體延伸件，該半導體延伸件包括具有位於該第二高度之一擴散表面的一擴散區域；一電氣地耦合至該擴散表面之擴散接觸元件。
根據本發明之另一實施例，特地提出一種形成電晶體結構之方法，其包含有下列步驟：提供一結構，該結構包括一具有閘極側表面之半導體基板，一設置於該閘極側表面上且以一第一高度延伸於該閘極側表面之上方的閘極；於該閘極側表面上提供一半導體延伸件，該延伸件以大於該第一高度之一第二高度延伸於該閘極側表面之上方，且包括具有一位於該第二高度之擴散表面的一擴散區域；提供一電氣地耦合至該擴散表面之擴散接觸元件。
根據本發明之又一實施例，特地提出一系統，其包括：一電子總成，包括：一電晶體結構，包含：一具有一閘極側表面的半導體基板；一設置於該閘極側表面上的閘極，該閘極以一第一高度於該閘極側表面上方延伸；一設置於該閘極側表面上且以大於該第一高度的一第二高度於該閘極側表面上方延伸的半導體延伸件，該半導體延伸件包括一具有位於該第二高度之一擴散表面的擴散區域；一電氣地耦合至該擴散表面之擴散接觸元件；以及一耦合至該電子總成的主記憶體。
圖式簡單說明
第1a圖至第1d圖為根據先前技術之電晶體結構之切面概要圖；
第2a圖至第2f圖為根據一實施例，電晶體結構在形成一微電子裝置之各種不同階段之截面概要圖；以及第3圖為入併入根據實施例形成之一微電子裝置之一系統實施例的概要圖。
為了例示說明的簡易性及與清楚性，圖式中元件不必然根據比例畫出。例如，為了清楚起見，部分元件的尺寸相對於其他元件可能被誇大。當視為適當時，在圖式中已重元件符號以指明對應或類似的元件。
 詳細說明
在下列詳細說明中，揭露一種電晶體結構、一種形成電晶體結構的方法、及一種併入電晶體結構之系統的實施例。參考附帶的圖式，其中藉由例示說明，顯示可實施本發明的特定實施例。可理解的是，其他實施例可存在，且在不偏離本發明之範圍與精神之下可進行其他結構的改變。
如同使用於本文中，於...之上(on)、之上方(above)、以下(below)等專門術語係意指一元件相對於其他元件的位置。因此，一第一元件設置於一第二元件之上、之上方、或之下方，可與該第二元件直接接觸，或可包括一或更多個插入元件。然而，如同本文中所使用者，被描述為鄰近一第二元件設置之一第一元件係與該第二元件接觸，包括與第二元件上方-相鄰(super-adjacent)(相鄰且於其之上方)或下方-相鄰(supra-adjacent)(相鄰且於其之下方)。
參照第2a圖至第2f圖，顯示如第2f圖所描述之形成電晶體結構之階段，其中結構以截面圖來描述。第2a圖至第2f圖中，相似的元件以相似標號指明。
現首先參照第2f圖，所示為一電晶體結構200之實施例，其包含一具有閘極側表面204的半導體基板202。基板202可包括一絕緣基板，例如：覆矽絕緣體(silicon on insulator，SOI)基板。因此，使用於本文中的“基板”可意指包含一例如氧化物之絕緣層的基板，在該絕緣層上放置一例如Si之半導體層。或者，基板202可包括一單結晶矽基板。再者，基板可包括一非矽基之半導體材料，例如：鍺、銻化銦、碲化鉛礦、砷化銦、磷化銦、砷化鎵、銻化鎵等等。該電晶體結構200亦包括一對放置於基板202的閘極側表面204上之相鄰閘極206，該等閘極以第一高度H1延伸於閘極側表面204上方。該閘極包括金屬閘極或非金屬閘極，例如：包括多晶矽之閘極。需注意的是，第2a圖至第2f圖僅顯示閘極206之概要型式。因此，閘極可包括一或更多層，例如：一包括金屬或多晶矽材料之單閘極層，或一包括例如金屬或多晶矽材料之多數層的閘極，且此外，例如化物/矽化物層之其他層，或彼此間具有不同導電度的層。此外，雖然第2f圖與第2a圖至第2e圖之結合，顯示包括一對閘極的電晶體結構，但實施例並未限制於此，且在該等實施例的範圍內包括具有一或更多閘極的電晶體結構。再者，即使第2a圖至第2f圖顯示一對閘極，該等閘極具有完全相同的高度H1，實施例並未限制於此，且在該等實施例的範圍內包括一對具有彼此不同之高度的相鄰閘極。在後者的例子中，高度H1將意指該對閘極之最高閘極的高度。
如顯示，傳統分隔件215係設置於該等閘極206中指定者的每一側。電晶體結構200額外地包括放置於閘極側表面204上的半導體延伸件208，且該延伸件208以大於第一高度H1的第二高度H2，延伸於基板12的閘極側表面204上方。該半導體延伸件208包括一具有位於第二高度H2之擴散表面212的擴散區域210。該擴散區域210可採用習於此技藝者之知識範圍中之任何形式。因此，擴散區域210可例如採用先前技術中之任何形式，但具有根據實施例之差異，擴散區域210係相對於閘極升高，使得擴散表面位於大於H1之高度H2。於所顯示之實施例中，雖然實施例未如此限制，擴散區域210顯示為包含一矽化物層。因此，擴散區域210可包括例如：一高摻雜區域、或一矽化物層、或兩者之組合。該擴散區域210可於兩閘極之間提供一源極區域或一汲極區域。電晶體結構200更包括一電氣地耦合至擴散表面212之擴散接觸元件或接觸件214。接觸件214為自我對齊之接觸件或SAC，以達在其形成時相對於已具備的延伸件自動自我對齊之程度。如第2f圖所示，電晶體結構更包括放置於該等閘極206上表面的蝕刻擋止層218，且該擋止層具有與擴散表面212共平面的上表面213。該蝕刻擋止層218可例如由氮化物材料製造，且適合在接觸件214之圖案化期間，作為蝕刻擋止物，如下將更詳細的以第2d圖與第2e圖解釋。如顯示之實施例中，該蝕刻擋止層218本身係放置於閘極側表面204上，包圍該等閘極206，且以與第二高度H2大致上相等的高度，延伸於閘極側表面204上。參照第2f圖，該對閘極包括第一閘極206a與第二閘極206b，該延伸件208係放置於兩閘極206a與206b之間，且擴散區域210對應於與每一閘極206a與206b聯結之電晶體結構內的源極區域與汲極區域中之一。電晶體結構200更可包括一中間層介電層(ILD層)220，例如一氧化層，放置於蝕刻擋止層218上。如顯示，接觸件214穿透ILD層220地延伸至擴散表面212。如第2f圖範例所建議，根據本實施例之電晶體結構，由於延伸件與接觸件已在不同的時間被提供/圖案化，於半導體延伸件208與對應接觸件214之間有可能呈現未對齊或偏移。然而，即使在前述未對齊的狀況下，蝕刻擋止層218之供應可有效的避免短路。
根據一方法之實施例，第2a圖至第2f圖例示說明形成前述第2f圖之電晶體結構200的不同階段之結構。
首先參照第2a圖，舉例而言，一方法之實施例包括提供一結構，該結構包括如前述之半導體基板202、一對放置於基板202的閘極側表面204上之閘極206，該閘極包括分隔件215。該閘極206與分隔件215已描述於前述第2f圖中。
接著參照第2b圖，舉例而言，一方法實施例更包括於一閘極側表面上提供一半導體延伸件，例如基板202的閘極側表面204上之延伸件208。如第2b圖所見，且如上述第2f圖所闡釋者，該延伸件208以第二高度H2延伸於閘極側表面204之上方，且包括一具有擴散表面212的擴散區域210。根據一實施例，延伸件208可以眾所周知的方式，藉由於閘極側表面204上磊晶生長來提供。如第2b圖至第2f圖之截面圖所示，該延伸件208可於自動磊晶生長形成期間，自動呈現一漸細的外形，主要為磊晶形成期間晶體平面定位之結果，可由一習於此技藝者所確認。無論如何，較佳為漸細的外形，以致能增加擴散表面212與每一閘極206之間的距離。然而實施例未限制於此，且根據應用所需，包括於該範圍中供應任何形狀的延伸件，如：具有平行側壁者。延伸件208形成後，根據任何眾所周知的技術在延伸件上提供一擴散區域210，以提供一擴散區域。
接著參照第2c圖，舉例而言，一方法實施例更包含提供一蝕刻擋止介電層218，其係放置於閘極206之上表面，且其具有與擴散表面212共平面的上表面213。如上所示，該蝕刻擋止層可包括氮化物材料，或另一選擇為碳化物材料，且例如可使用化學汽相沉積法，或使用任一習於此技藝之人的知識中眾所周知的技術來提供，以提供介電層。於接觸開口蝕刻加工期間放置該蝕刻擋止層以保護閘極，以下於第2d圖與第2e圖中將更詳細描述。如顯示，較佳地放置蝕刻擋止層218於閘極側表面204上並包圍閘極。如本文中所使用者，該蝕刻擋止層「包圍」閘極的意思是，在閘極之體積範圍中包圍，如第2c圖至第2f圖所建議的範例，雖然實施例未限制於此。根據一實施例，於閘極206上表面提供一蝕刻擋止材料後，如藉由化學汽相沉積法，該蝕刻擋止材料可例如透過拋光被平坦化，，使得蝕刻擋止層218的上表面與擴散表面212為共平面。
接著參照第2d圖，舉例而言，一方法實施例包括於蝕刻擋止層218上提供一ILD層220。可例如藉由化學汽相沉積法提供ILD層220，或透過習於此技藝者之知識中之任何其他方法提供。由化學汽相沉積法沉積該ILD層的ILD材料，然後例如以眾所週知的方式拋光，以達到第2d圖所顯示之結構。例如該ILD層可包括一氧化物材料或習於此技藝者知識中之任何其他可作為ILD的材料。ILD層的厚度可依產率條件相對於後續的接觸件214形成之函數來選擇，其將更詳細描述於第2e圖中，如於習於此技藝者之知識中，關於接觸件214之電性條件的函數。
接著參照第2e圖為範例，一種方法實施例包括將ILD層220圖案化，於其中產生一接觸開口222，該開口222穿透ILD220層延伸至擴散表面212。將ILD層220圖案化以提供一開口222，可例如藉由使用如於習於此技藝者之知識中，眾所周知的微影術與蝕刻技術達成。因為擴散區域210藉延伸件208之功能，升高於閘極的高度H1之上方，擴散表面212之下方的蝕刻擋止層218，可預防對閘極206短路。注意蝕刻擋止層提供接觸開口以實行ILD蝕刻，具有足夠的選擇性以供選擇。
接著參照第2f圖為範例，一種方法實施例包括以導電材料填滿接觸開口222，如：金屬，提供擴散接觸元件或接觸件214。可使用任何一眾所周知技術填滿接觸開口以提供接觸件214，例如使用一無電鍍及/或電解電鍍技術。如前註記，藉由於不同時間分別提供/圖案化之延伸與接觸件的功能，接觸件214與半導體延伸件208可出現一未對齊或偏移。然而，即使於此例子中，延伸件出現於大於高度H1之高度H2，耦合至蝕刻擋止層218出現，避免接觸件214與閘極206間出現短路。
實施例有效益地提供一電晶體結構，該結構中擴散表面以高於閘極的高度升高。然而實施例處理了先前技術中電晶體結構，擴散接觸件穿透了界於兩緊密間隔的閘極間裂口之缺點，使得電晶體結構中難以使接觸點至閘極短路。實施例更有利地提供一蝕刻擋止層以保護閘極上部，因此即使接觸件對擴散表面有相當大範圍之未對齊，仍然不會造成閘極的任何短路。
此外，方法實施例可有利地藉由眾所周知的加工流程技術，因此可簡單且符合成本效益的實行，如：不需改變工具或大規模的調整工具。
參照第3圖，例示說明本發明實施例可使用的許多可能系統900之一。其中一實施例，電子總成1000可包括一電晶體結構，例如第2f圖的電晶體結構200。總成1000更可包括一微處理器。於另一實施例中，該電子總成1000可包括一特定應用積體電路(ASIC)。晶片組(例，圖形、音效、控制晶片組)中的積體電路，亦可根據本發明之實施例封裝。
如描述於第3圖中的實施例所顯示，系統900亦可包括一主記憶體1002，一圖形處理器1004，一大量儲存裝置1006，及/或一輸入/輸出模組1008以一匯流排1010耦合於彼此。記憶體1002的包括例如但不限於靜態隨機存取記憶體(SRAM)與動態隨機存取記憶體(DRAM)。大量儲存裝置1006的範例包括但不限於一硬碟機、一實密碟片驅動機(CD)、一數位多樣化碟片驅動機(DVD)等等。輸入/輸出模組1008的範例包括但不限於鍵盤、滑鼠控制裝置、一顯示器、一網路介面…等等。匯流排1010的範例包括但不限於一週邊控制介面(PCI)匯流排、工業標準結構(ISA)匯流排等等。於多種實施例中，系統90可為無線行動電話、一個人數位助理、一口袋型電腦、平板電腦、筆記型電腦、桌上型電腦、一機上盒、一媒體中心電腦、一DVD播放器與一伺服器。
描述於上的各種實施例為範例但非其限制。因此例如實施例於此揭露，教示使用犧牲罩以形成防護罩，其他提供防護罩之方法亦於此實施例之範圍內。
因此詳細描述本發明的實施例，可將附加的申請範圍視為界定本發明，但不限於前描述中提出的特定細節，許多顯而易見的改變，不偏離此精神或範圍。
100、200．．．電晶體結構
102、206a～b．．．閘極
103．．．基板
104、215．．．分隔件
106．．．擴散層
108．．．氧化層
110、222．．．接觸開口
112．．．接觸插塞/栓塞
202．．．基板
204．．．閘極側表面
208．．．半導體延伸件
210．．．擴散區域
212．．．擴散表面
213．．．上表面
214．．．接觸件
218．．．蝕刻擋止層
220．．．中間層介電(ILD)層
1000．．．電子總成
900．．．系統
1002．．．主記憶體
1004．．．圖形處理器
1006．．．大量儲存裝置
1008．．．輸入/輸出模組
1010．．．匯流排
第1a圖至第1d圖為根據先前技術之電晶體結構之切面概要圖；
第2a圖至第2f圖為根據一實施例，電晶體結構在形成一微電子裝置之各種不同階段之截面概要圖；以及
第3圖為入併入根據實施例形成之一微電子裝置之一系統實施例的概要圖。
202‧‧‧基板
204‧‧‧閘極側表面
206a/206b‧‧‧相鄰閘極
208‧‧‧半導體延伸件
210‧‧‧擴散區域
212‧‧‧擴散表面
215‧‧‧分隔件

Claims (28)

  1. 一種電晶體結構，包含：一具有閘極側表面之半導體基板；一設置於該閘極側表面上之閘極，該閘極以第一高度延伸於該閘極側表面之上方；一鄰接於該閘極的一側壁之分隔件；設置於該閘極側表面上且以大於該第一高度之一第二高度延伸於該閘極側表面之上方的一個半導體延伸件，該半導體延伸件包括具有一位於該第二高度之一擴散表面的一擴散區域；一電氣地耦合至該擴散表面之接觸元件；以及一被平坦化的蝕刻擋止層，其具有與該擴散表面共平面的一上表面且係直接地鄰接於該半導體延伸件、該擴散區域、該分隔件、該閘極的一上表面與該閘極側表面被設置以將該被平坦化的蝕刻擋止層形成在該分隔件、該閘極的該上表面與該閘極側表面之上方，其中該接觸元件係設置在該擴散表面上且係直接與該擴散表面接觸，且其中該蝕刻擋止層係放置在該接觸元件與該閘極的該上表面之間。
  2. 如申請專利範圍第1項之電晶體結構，其中該半導體延伸件具有一漸細的外形以增加在該擴散表面與該閘極之間的距離。
  3. 如申請專利範圍第2項之電晶體結構，其中該分隔件與該蝕刻擋止層係放置在該半導體延伸件與該閘極之間。
  4. 如申請專利範圍第3項之電晶體結構，其中該蝕刻擋止層係以一實質等於該第二高度之高度延伸於該閘極側表面上方。
  5. 如申請專利範圍第1項之電晶體結構，其中該接觸元件係一自我對齊接點。
  6. 如申請專利範圍第1項之電晶體結構，其中該擴散區域係放置在該閘極的該上表面之上方。
  7. 如申請專利範圍第1項之電晶體結構，其中該半導體延伸件係鄰近該閘極設置，且其中該擴散區域對應於該電晶體結構的一源極區域與一汲極區域中之一者。
  8. 如申請專利範圍第7項之電晶體結構，其中：該閘極為一第一閘極；該電晶體結構包括設置於該基板的該閘極側表面上的一第二閘極；該半導體延伸件係設置於該第一閘極與該第二閘極之間；該擴散區域對應於與該第一閘極及該第二閘極兩者相關聯的一源極區域與一汲極區域中之一者。
  9. 如申請專利範圍第3項之電晶體結構，其更包含一設置於該蝕刻擋止層上的中間層介電(ILD)層，其中該接觸元件延伸穿過該ILD層至該擴散表面。
  10. 一種形成電晶體結構之方法，其包含有下列步驟：提供一結構，該結構包括一具有一閘極側表面的半導體基板，一設置於該閘極側表面上且以一第一高度延 伸於該閘極側表面之上方的閘極，以及一鄰接於該閘極的一側壁之分隔件；於該閘極側表面上提供一半導體延伸件，該延伸件以大於該第一高度的一第二高度延伸於該閘極側表面之上方，且包括具有位於該第二高度的一擴散表面的一擴散區域；提供一電氣地耦合至該擴散表面之接觸元件；以及提供一被平坦化的蝕刻擋止層，其具有與該擴散表面共平面的一上表面且係直接地鄰接於該半導體延伸件、該擴散區域、該分隔件、該閘極的一上表面與該閘極側表面被設置以將該被平坦化的蝕刻擋止層形成在該分隔件、該閘極的該上表面與該閘極側表面之上方，其中該接觸元件係設置在該擴散表面上且係直接與該擴散表面接觸，且其中該蝕刻擋止層係放置在該接觸元件與該閘極的該上表面之間。
  11. 如申請專利範圍第10項之方法，其中提供該延伸件之步驟包括於該閘極側表面上磊晶生長該延伸件。
  12. 如申請專利範圍第10項之方法，其中提供該蝕刻擋止層之步驟包括使用化學汽相沉積法。
  13. 如申請專利範圍第10項之方法，其中該蝕刻擋止層係以實質等於該第二高度的一高度延伸於該閘極側表面上方。
  14. 如申請專利範圍第10項之方法，其中提供該分隔件與該蝕刻擋止層之步驟包括將該分隔件與該蝕刻擋止層放 置在該半導體延伸件與該閘極之間。
  15. 如申請專利範圍第10項之方法，其更包含將該擴散區域放置在該閘極的該上表面之上方。
  16. 如申請專利範圍第10項之方法，其中該半導體延伸件具有一漸細的外形以增加在該擴散表面與該閘極之間的距離。
  17. 如申請專利範圍第10項之方法，其中該半導體延伸件係鄰近該閘極設置，且其中該擴散區域受調適成對應於該電晶體結構的一源極區域與一閘極區域中之一者。
  18. 如申請專利範圍第17項之方法，其中：該閘極為一第一閘極；該電晶體結構包括設置於該基板的該閘極側表面上的一第二閘極；該半導體延伸件係設置於該第一閘極與該第二閘極之間；以及該擴散區域受調適成對應於與該第一閘極及該第二閘極兩者相關聯的一源極區域與一閘極區域中之一者。
  19. 如申請專利範圍第10項之方法，其更包含於該蝕刻擋止層上提供一ILD層，其中提供該接觸元件之步驟包括：藉由產生延伸穿過該ILD層至該擴散表面之一接觸開口來將該ILD層圖案化；利用一導電材料充填該接觸開口以提供該接觸元件。
  20. 如申請專利範圍第19項之方法，其中該圖案化步驟包含 使用微影術(lithography)。
  21. 一種含有一電晶體結構之系統，包括：一電子總成，包括：一電晶體結構，包含：一具有一閘極側表面的半導體基板；一設置於該閘極側表面上的閘極，該閘極以一第一高度於該閘極側表面上方延伸；一鄰接於該閘極的一側壁之分隔件；一設置於該閘極側表面上且以大於該第一高度的一第二高度於該閘極側表面上方延伸的半導體延伸件，該半導體延伸件包括一具有位於該第二高度之一擴散表面的擴散區域；一電氣地耦合至該擴散表面之接觸元件；一被平坦化的蝕刻擋止層，其具有與該擴散表面共平面的一上表面且係直接地鄰接於該半導體延伸件、該擴散區域、該分隔件、該閘極的一上表面與該閘極側表面被設置以將該被平坦化的蝕刻擋止層形成在該分隔件、該閘極的該上表面與該閘極側表面之上方，其中該接觸元件係設置在該擴散表面上且係直接與該擴散表面接觸，且其中該蝕刻擋止層係放置在該接觸元件與該閘極的該上表面之間；以及一耦合至該電子總成之主記憶體。
  22. 如申請專利範圍第21項之系統，其中該接觸元件係一自我對齊接點。
  23. 如申請專利範圍第22項之系統，其中該蝕刻擋止層係以一與該第二高度實質相等的高度延伸於該閘極側表面之上方。
  24. 如申請專利範圍第23項之系統，其中該半導體延伸件具有一漸細的外形以增加在該擴散表面與該閘極之間的距離。
  25. 如申請專利範圍第21項之系統，其中該半導體延伸件之該擴散區域係放置在該閘極的該上表面之上方。
  26. 如申請專利範圍第21項之系統，其中該半導體延伸件係鄰近該閘極設置，其中該擴散區域對應於該電晶體結構的一源極區域與一汲極區域中之一者。
  27. 如申請專利範圍第26項之系統，其中：該閘極為一第一閘極；該電晶體結構包括設置於該基板的該閘極側表面上的一第二閘極；該半導體延伸件係設置於該第一閘極與該第二閘極之間；以及該擴散區域對應於與該第一閘極及該第二閘極兩者相關聯之一源極區域與一汲極區域中之一者。
  28. 如申請專利範圍第22項之系統，其更包含設置於該蝕刻擋止層上的一ILD層，其中該接觸元件延伸穿過該ILD層至該擴散表面。
TW097148741A 2007-12-28 2008-12-15 電晶體結構、形成電晶體結構之方法、以及含有電晶體結構之系統 TWI479654B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US11/965,850 US8013426B2 (en) 2007-12-28 2007-12-28 Transistor having raised source/drain self-aligned contacts and method of forming same

Publications (2)

Publication Number Publication Date
TW200945581A TW200945581A (en) 2009-11-01
TWI479654B true TWI479654B (zh) 2015-04-01

Family

ID=40797094

Family Applications (1)

Application Number Title Priority Date Filing Date
TW097148741A TWI479654B (zh) 2007-12-28 2008-12-15 電晶體結構、形成電晶體結構之方法、以及含有電晶體結構之系統

Country Status (3)

Country Link
US (1) US8013426B2 (zh)
TW (1) TWI479654B (zh)
WO (1) WO2009085520A2 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8013426B2 (en) 2007-12-28 2011-09-06 Intel Corporation Transistor having raised source/drain self-aligned contacts and method of forming same
US8373239B2 (en) 2010-06-08 2013-02-12 International Business Machines Corporation Structure and method for replacement gate MOSFET with self-aligned contact using sacrificial mandrel dielectric
US9917164B1 (en) 2017-04-07 2018-03-13 International Business Machines Corporation Fabricating raised source drain contacts of a CMOS structure

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070194387A1 (en) * 2006-02-21 2007-08-23 International Business Machines Corporation Extended raised source/drain structure for enhanced contact area and method for forming extended raised source/drain structure
US20070228482A1 (en) * 2006-03-31 2007-10-04 Andy Wei Technique for providing stress sources in transistors in close proximity to a channel region by recessing drain and source regions

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100438788B1 (ko) 2002-06-12 2004-07-05 삼성전자주식회사 반도체 장치 및 그의 제조방법
US7498188B2 (en) 2004-09-02 2009-03-03 Aptina Imaging Corporation Contacts for CMOS imagers and method of formation
JP5134193B2 (ja) 2005-07-15 2013-01-30 株式会社東芝 半導体装置及びその製造方法
US20070218685A1 (en) * 2006-03-17 2007-09-20 Swaminathan Sivakumar Method of forming trench contacts for MOS transistors
US7459382B2 (en) * 2006-03-24 2008-12-02 International Business Machines Corporation Field effect device with reduced thickness gate
US8013426B2 (en) 2007-12-28 2011-09-06 Intel Corporation Transistor having raised source/drain self-aligned contacts and method of forming same

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070194387A1 (en) * 2006-02-21 2007-08-23 International Business Machines Corporation Extended raised source/drain structure for enhanced contact area and method for forming extended raised source/drain structure
US20070228482A1 (en) * 2006-03-31 2007-10-04 Andy Wei Technique for providing stress sources in transistors in close proximity to a channel region by recessing drain and source regions

Also Published As

Publication number Publication date
TW200945581A (en) 2009-11-01
WO2009085520A3 (en) 2009-09-17
US8013426B2 (en) 2011-09-06
WO2009085520A2 (en) 2009-07-09
US20090166759A1 (en) 2009-07-02

Similar Documents

Publication Publication Date Title
US10916468B2 (en) Semiconductor device with buried local interconnects
US7372101B2 (en) Sub-lithographics opening for back contact or back gate
US9343355B2 (en) Wiring structures including spacers and an airgap defined thereby, and methods of manufacturing the same
WO2020131271A1 (en) Microelectronic devices including conductive interconnect structures, related electronic systems, and related methods
US6603166B2 (en) Frontside contact on silicon-on-insulator substrate
US8835249B2 (en) Retrograde substrate for deep trench capacitors
CN114220809A (zh) 集成芯片
US8030202B1 (en) Temporary etchable liner for forming air gap
US20230411299A1 (en) Device packages including redistribution layers with carbon-based conductive elements, and methods of fabrication
TWI479654B (zh) 電晶體結構、形成電晶體結構之方法、以及含有電晶體結構之系統
CN110660673A (zh) 半导体结构及其形成方法
US11830567B2 (en) Integrated circuit device
TW202221908A (zh) 用於形成立體（３ｄ）記憶體元件的方法
TW202032755A (zh) 記憶體元件及其製造方法
TWI803217B (zh) 具有減少洩漏的字元線的記憶體元件
WO2022088850A1 (zh) 半导体结构及半导体结构的制作方法
US20240196602A1 (en) Integrated circuit device
TWI732607B (zh) 半導體元件及其製備方法
US20230402514A1 (en) Square-shaped contact with improved electrical conductivity
TWI722546B (zh) 半導體元件及其製造方法
US20240128313A1 (en) Semiconductor structure and methods for manufacturing the same
JPH1050950A (ja) 半導体集積回路装置の製造方法
JP2024514913A (ja) 半導体構造および半導体構造の製造方法
US20110309524A1 (en) Semiconductor device and method of forming metal line of semiconductor device
JP2023073971A (ja) 半導体構造、方法（代替用埋め込みパワーレール）