DE10324434B4 - Verfahren zum Einstellen der Ätzselektivität durch Anpassen von Aspektverhältnissen bei einem Mehrebenen-Ätzprozess - Google Patents

Verfahren zum Einstellen der Ätzselektivität durch Anpassen von Aspektverhältnissen bei einem Mehrebenen-Ätzprozess Download PDF

Info

Publication number
DE10324434B4
DE10324434B4 DE10324434A DE10324434A DE10324434B4 DE 10324434 B4 DE10324434 B4 DE 10324434B4 DE 10324434 A DE10324434 A DE 10324434A DE 10324434 A DE10324434 A DE 10324434A DE 10324434 B4 DE10324434 B4 DE 10324434B4
Authority
DE
Germany
Prior art keywords
etch
depth
lateral
opening
etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE10324434A
Other languages
English (en)
Other versions
DE10324434A1 (de
Inventor
Christoph Schwan
Gunter Grasshoff
Volker Grimm
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advanced Micro Devices Inc
Original Assignee
Advanced Micro Devices Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Micro Devices Inc filed Critical Advanced Micro Devices Inc
Priority to DE10324434A priority Critical patent/DE10324434B4/de
Priority to US10/744,439 priority patent/US6969676B2/en
Publication of DE10324434A1 publication Critical patent/DE10324434A1/de
Application granted granted Critical
Publication of DE10324434B4 publication Critical patent/DE10324434B4/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/74—Making of localized buried regions, e.g. buried collector layers, internal connections substrate contacts
    • H01L21/743—Making of internal connections, substrate contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76805—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics the opening being a via or contact hole penetrating the underlying conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/84—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being other than a semiconductor body, e.g. being an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/66772—Monocristalline silicon transistors on insulating substrates, e.g. quartz substrates

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Thin Film Transistor (AREA)

Abstract

Verfahren mit:
Definieren einer ersten lateralen Abmessung (234) für eine gegebene erste Tiefe (237) einer ersten Kontaktöffnung (220) und einer zweiten lateralen Abmessung (235) für eine gegebene zweite Tiefe (238) einer zweiten Kontaktöffnung (221), wobei die erste Tiefe (237) sich von der zweiten Tiefe (238) unterscheidet;
Bilden einer Lackmaske (208) über einer dielektrischen Schicht (207), in der die erste (220) und die zweite Öffnung (221) zu bilden sind, wobei die Lackmaske (208) eine erste Öffnung (230) mit der ersten lateralen Abmessung (234) und eine zweite Öffnung (231) mit der zweiten lateralen Abmessung (235) aufweist;
Ätzen der ersten (220) und der zweiten Kontaktöffnung (221) durch die erste (230) und die zweite Öffnung (231) in der Lackmaske (208) in die dielektrische Schicht (207), wobei eine lokale Ätzrate eines spezifizierten anisotropen Ätzrezepts durch die erste (234) und die zweite laterale Abmessung (235) der Öffnungen (230, 231) in der Lackmaske...

Description

  • GEBIET DER VORLIEGENDEN ERFINDUNG
  • Die vorliegende Erfindung betrifft das Gebiet der Herstellung integrierter Schaltungen und betrifft insbesondere die Herstellung von Kontaktpfropfen, wobei ein Mehrebenenätzverfahren erforderlich ist, wie dies beispielsweise für Substratkontakte und Bauteilkontakte von Schaltungselementen der Fall ist, die auf einem isolierenden Substrat hergestellt sind, etwa bei Silizium-auf-Isolator-(SOI) Bauteilen.
  • BESCHREIBUNG DES STANDS DER TECHNIK
  • In modernen integrierten Schaltungen nimmt die Anzahl und damit die Packungsdichte der Schaltungselemente, etwa von Feldeffekttransistoren, ständig zu und als Folge davon verbessert sich das Verhalten dieser integrierten Schaltungen ständig. Der Leistungszuwachs in der Packungsdichte und im Signalverarbeitungsverhalten der integrierten Schaltungen fordert die Reduzierung kritischer Strukturgrößen, etwa der Gatelänge und damit der Kanallänge von Feldeffekttransistoren, um die von einem einzelnen Schaltungselement eingenommene Chipfläche zu minimieren und um dabei die Signalausbreitungsverzögerung auf Grund eines verzögerten Kanalaufbaus zu verringern. Gegenwärtig liegen kritische Strukturgrößen jedoch im Bereich von 0.1 μm und darunter und eine weitere Verbesserung des Schaltungsverhaltens durch Reduzieren der Größe der Transistorelemente wird teilweise durch parasitäre Kapazitäten der Transistoren aufgehoben, die in großvolumigen Siliziumsubstraten gebildet sind.
  • Um die ständig wachsenden Anforderungen hinsichtlich des Bauteils- und Schaltungsverhaltens zu erfüllen, haben Schaltungsplaner neue Bauteilarchitekturen vorgeschlagen. Eine Technik zur Verbesserung des Leistungsverhaltens einer Schaltung, beispielsweise eines CMOS-Bauteils, ist die Herstellung der Schaltung auf einem sogenannten Silizium-auf-Isolator (SOI) Substrat, wobei eine isolierende Schicht über einem großvolumigen Substrat, beispielsweise einem Siliziumsubstrat oder einem Glassubstrat hergestellt wird, und wobei die isolierende Schicht (die auch als vergrabene Oxidschicht bezeichnet wird) häufig Siliziumdioxid aufweist. Anschließend wird eine Siliziumschicht auf der isolierenden Schicht gebildet, in der ein aktives Gebiet für ein Feldeffekttransistorbauteil durch Flachgrabenisolationen definiert wird. Ein entsprechend hergestellter Transistor ist elektrisch vollständig von den den Transistorbereich umgebenden Gebieten isoliert. Im Gegensatz zu einem konventionellen Bauteil, das auf einem großvolumigen Halbleitersubstrat hergestellt ist, unterdrückt die präzise räumliche Beschränkung des aktiven Gebiets des SOI-Bauteils deutlich parasitäre Effekte, die von konventionellen Bauteilen bekannt sind, etwa das Selbsteinschalten und Leckströme, die in das Substrat abwandern. Des weiteren zeichnen SOI-Bauelemente durch geringere parasitäre Kapazitäten im Vergleich zu Bauteilen aus, die auf einem großvolumigen Halbleitersubstrat hergestellt sind, und damit zeigen die SOI-Bauteile ein verbessertes Hochfrequenzverhalten. Auf Grund des deutlich verringerten Volumens des aktiven Gebiets ist ferner die strahlungsinduzierte Ladungsträgererzeugung deutlich reduziert und macht SOI-Bauteile zu äußerst geeigneten Kandidaten für Anwendungen in strahlungsintensiven Umgebungen.
  • Andererseits können die Vorteile von SOI-Bauteilen gegenüber konventionell hergestellten Bauteilen teilweise durch den Effekt des sogenannten potentialfreien Körpers aufgehoben werden, wobei das Substrat des Bauteils nicht an ein definiertes Potential gekoppelt ist, und das somit zu einer Ansammlung von Ladungsträgern führen kann, wodurch die Transistoreigenschaften, etwa die Schwellwertspannung, das Einzeltransistoreinschalten und dergleichen nachteilig beeinflusst werden können. Daher werden häufig sogenannte Substratkontakte hergestellt, um eine Verbindung zu dem Substrat zum Abführen von Überschussladungen herzustellen.
  • Mit Bezug zu den 1a und 1b wird nunmehr ein typischer konventioneller Prozessablauf zur Herstellung eines Substratkontakts und Kontakten zu einem Schaltungselement detaillierter beschrieben.
  • In 1a ist ein Halbleiterbauelement 100 schematisch in einer Querschnittsansicht dargestellt. Das Halbleiterbauelement 100 umfasst ein SOI-Substrat 101, das wiederum eine kristalline Siliziumschicht 102 aufweist, die typischerweise in Form eines großvolumigen Siliziumsubstrats mit einer darauf gebildeten Isolationsschicht 103 bereitgestellt ist. Die Isolationsschicht 103 wird häufig auch als vergrabene Oxidschicht bezeichnet, da die Isolationsschicht 103 typischerweise Siliziumdioxid aufweist. Die Isolationsschicht 103 kann jedoch abhängig von dem zur Herstellung des SOI-Substrats 101 angewendeten Prozesses andere isolierende Materialien, etwa Siliziumnitrid und dergleichen aufweisen. Das SOI-Substrat umfasst ferner eine halbleitende Schicht 104 mit einer Dicke, die die Herstellung von Schaltungselemente, etwa eines Feldeffekttransistors 110 ermöglicht. Die halbleitende Schicht 104 kann aus einer Vielzahl von Materialien hergestellt sein, z. B. kristallines Silizium, Silizium/Germanium, oder III–V und II–VI Halbleitern in kristalliner Form, etc.
  • Der Feldeffekttransistor 110 ist von einer Grabenisolationsstruktur 105 umgeben, die ein isolierendes Material, etwa Siliziumdioxid und/oder Siliziumnitrid aufweist. Der Einfachheit halber ist lediglich ein Querschnitt der Grabenisolationsstruktur 105 dargestellt. Somit ist der Feldeffekttransistor 110 auf einer entsprechenden Siliziuminsel gebildet, die von anderen Schaltungselementen durch die Grabenisolationsstruktur 105 und die Isolationsschicht 103 vollständig isoliert sein kann. Der Feldeffekttransistor 110 kann eine Gateelektrode 111 aufweisen, die von einem Kanalgebiet 113 mittels einer Gateisolationsschicht 112 getrennt ist. Des weiteren sind Drain- und Sourcegebiete 114 in der Siliziumschicht 104 vorgesehen, und S eitenwandabstandselemente 115 können an den Seitenwänden der Gateelektrode 111 angeordnet sein. Das Kanalgebiet 113, die Drain- und Sourcegebiete 114 und die Gateelektrode 111 weisen ein Dotierstoffmaterial mit einer geeigneten Konzentration auf, um das gewünschte elektrische Verhalten des Transistors 110 zu liefern. Des weiteren können Metallsilizidgebiete (nicht gezeigt) auf dem Source- und dem Draingebiet 114 und der Gateelektrode 111 gebildet sein, um den Widerstand dieser Gebiete zu minimieren.
  • Das Halbeiterbauteil 100 umfasst ferner eine dielektrische Schicht 107, wobei eine Dicke der dielektrischen Schicht 107 so gewählt ist, dass der Transistor 110 vollständig in der dielektrischen Schicht 107 eingebettet ist. Die dielektrische Schicht 107 kann Siliziumdioxid aufweisen. In einigen Fällen kann eine dünne dielektrische Schicht (nicht gezeigt) zwischen der dielektrischen Schicht 107 und dem Transistor 110 vorgesehen sein. Typischerweise ist die Zusammensetzung und die Dicke dieser optionalen dielektrischen Schicht so gewählt, dass sie als eine antireflektierende Unterseitenbeschichtung in einem nachfolgenden Lithographieprozess zur Herstellung von Kontakten zu dem Transistor 110 und zu der Siliziumschicht 102 des SOI-Substrats 101 dienen kann. Des weiteren kann die optionale dielektrische Schicht als eine Ätzstopschicht während der Herstellung der Kontaktöffnungen dienen. Eine Lackschicht 108 ist über der dielektrischen Schicht 107 ausgebildet und besitzt Öffnungen 109 mit Abmessungen, die im Wesentlichen den Abmessungen entsprechender, zu bildender Kontaktöffnungen entsprechen.
  • Ein typischer Prozessablauf zur Herstellung des Halbleiterbauteils 100, wie es in 1a gezeigt ist, kann die folgenden Prozesse umfassen. Das SOI-Substrat 101 kann durch fortschrittliche Wafer-Bond-Techniken hergestellt werden und kann von entsprechenden Herstellern in einem Zustand erworben werden, der die Herstellung des Transistors 110 ermöglicht. Anschließend kann die Grabenisolationsstruktur 105 durch gut etablierte Photolithographie-, Ätz- und Abscheidetechniken hergestellt werden, um eine Lithographielackmaske, zu definieren, entsprechende Gräben zu ätzen und nachfolgend ein oder mehrere isolierende Materialien zur Füllung der Gräben abzuscheiden, um damit die Grabenisolationsstruktur 105 zu bilden. Danach kann überschüssiges Material mittels chemisch-mechanischen Polierens (CMP) entfernt werden, wobei ferner die Substratoberfläche eingeebnet wird. Danach kann die Gateisolationsschicht 112 durch moderne Oxidations- und/oder Abscheideprozesse gebildet werden, wie sie im Stand der Technik bekannt sind. Nachfolgend wird die Gateelektrode 111 durch gut bekannte Lithographie- und Ätztechniken hergestellt, und Implantationszyklen werden ausgeführt, um die Drain- und Sourcegebiete 114 mit einem geforderten Dotierprofil zu bilden, wobei, abhängig von der angewendeten Prozesssequenz, die Abstandselemente 114 vor, während oder nach der Implantationssequenz gebildet werden können. Die implantierten Dotierstoffe werden dann aktiviert und Gitterschäden werden ausgeheilt durch Ausheizzyklen mit einer spezifizierten Temperatur und Dauer.
  • Dann können Metallsilizidbereiche in den Drain- und Sourcegebieten 114 und der Gateelektrode 111 durch gut etablierte Silizidierungsprozesse hergestellt werden. Nach Fertigstellung des Transistors 110 kann die optionale dielektrische Schicht beispielsweise durch chemische Dampfabscheidung (CVD) aufgetragen werden, wobei eine Dicke und eine Materialzusammensetzung so gewählt sind, um die geforderten optischen Eigenschaften und/oder die gewünschte Ätzselektivität zu der dielektrischen Schicht 107 in einem nachfolgenden anisotropen Ätzprozess bereitzustellen. Danach kann die dielektrische Schicht 107 abgeschieden und mittels CMP eingeebnet werden, um eine im Wesentlichen planare Oberfläche bereitzustellen. Anschließend wird die Lackschicht 108 gebildet und entsprechend gut etablierter Photolithographieverfahren strukturiert, um die Öffnungen 109 zu definieren.
  • Danach wird eine Ätzprozesssequenz ausgeführt, um Kontaktöffnungen in der dielektrischen Schicht 107 zu bilden, die eine Verbindung zu der Gateelektrode 111 und zu dem Drain- oder Sourcegebiet 114 herstellen, und um eine Substratkontaktöffnung zu schaffen, die eine Verbindung zu der Siliziumschicht 102 herstellt. Dazu wird in einem typischen Prozess ein anisotroper Ätzprozess ausgeführt, um die Kontaktöffnungen in der dielektrischen Schicht 107 gemeinsam herzustellen, wobei der anisotrope Ätzprozess im Wesentlichen an oder innerhalb der optionalen dielektrischen Schicht, falls diese vorgesehen ist, gestoppt wird. Alternativ, wenn die optionale dielektrische Schicht nicht vorgesehen ist, oder wenn ein anisotropes Ätzprozessrezept verwendet wird, das keine spezielle Selektivität zwischen der dielektrischen Schicht 107 und der optionalen dielektrischen Schicht aufweist, kann der Prozess so gestaltet sein, um eine deutliche Selektivität zwischen Silizium und Siliziumdioxid aufzuweisen, um den Ätzvorgang in der Gateelektrode 111 und dem Sourcegebiet 114 zu stoppen, wodurch möglicherweise Silizid abgetragen wird, bevor das dotierte Polysilizium und das kristalline Silizium erreicht werden, während der Ätzvorgang in der Grabenisolationsstruktur 105, die im Wesentlichen aus Siliziumdioxid aufgebaut ist, noch weitergeht bis die Siliziumschicht 102 erreicht ist. Unabhängig davon, welches Ätzschema verwendet wird, zumindest während des Ätzens des unteren Bereichs der Substratkontaktöffnung ist eine hohe Selektivität zwischen Silizium und Siliziumdioxid erforderlich. Danach wird die Lackschicht 108 beispielsweise mittels Plasmaätzung und einem nachfolgenden nasschemischen Reinigungsprozess entfernt. Somit erfordert der Prozess zur Herstellung der Substratkontaktöffnung und der Transistorkontaktöffnungen eine Ätzprozedur durch mehrere Schichten, wodurch die Kontaktätzung äußerst komplex wird. Daher wird dem selektiven Ätzprozess eine große Bürde auferlegt, um die entsprechenden Kontaktöffnungen in einem gemeinsamen Ätzprozess zuverlässig zu definieren, und somit werden Prozessgrenzen beschränkt und die Ausbeute des Ätzprozesses reduziert.
  • 1b zeigt schematisch das Halbleiterbauteil 100 nach Abschluss der zuvor beschriebenen Sequenz. D. h., das Halbleiterbauteil 100 umfasst eine Substratkontaktöffnung 120, eine Gatekontaktöffnung 121 und beispielsweise eine Kontaktöffnung 122, die eine Verbindung zu dem Sourcegebiet 114 des Transistors 110 herstellt. Anschließend können die Öffnungen 120, 121 und 122 mit einem gut leitfähigen Material, etwa Wolfram, gefüllt werden, das gegenwärtig als bevorzugter Kandidat für ein Kontaktmetall moderner Bauteile auf Kupferbasis erachtet wird, auf Grund der verbesserten thermischen Stabilität von Wolfram im Vergleich zu beispielsweise Aluminium, um Schaltungselement mit weiteren Metallisierungsschichten (nicht gezeigt) des Halbleiterbauteils 100 zu verbinden. Das Wolfram kann durch gut etablierte Abscheideverfahren, etwa chemische und physikalische Dampfabscheideverfahren eingefüllt werden. Danach wird überschüssiges Wolfram mittels CMP (chemischmechanisches Polleren) entfernt, wodurch auch die Substratobertläche für die weitere Verarbeitung des Bauteils 100 zur Bildung einer oder mehrerer Metallisierungsschichten eingeebnet wird.
  • Somit wird ein gut leitender Kontakt zu dem Substrat erreicht, wobei allerdings eine hoch selektive Ätzprozedur für das gemeinsame Definieren aller Kontaktöffnungen erforderlich ist, wodurch das konventionelle Vorgehen in Hinblick auf Zuverlässigkeit nicht effizient ist.
  • Die Schrift US 5,892,286 zeigt eine Technik zur Herstellung strukturierter Leiteranschlüsse innerhalb einer Ebene einer integrierten Schaltung, wobei ein isolierender Film geätzt wird, um mehrere strukturierte Vertiefungen zu bilden. Hierbei ist die Ätzrate im Wesentlichen proportional zur Breite der Vertiefung, so dass die Tiefe der Ätzung im Wesentlichen proportional zur Breite der Vertiefung ist.
  • Die Schrift US 5,562,801 zeigt ein Verfahren zum Ätzen einer Oxidschicht, wobei eine photoempfindliche Schicht auf der Oxidschicht gebildet und so strukturiert wird, um Gebiete der Oxidschicht freizulegen, die entfernt werden sollen. Die Ätzung wird so durchgeführt, dass sich ein Polymer auf der photoempfindlichen Schicht ablegt, wodurch sich die Auswirkungen der Ätzung verringern, die von dem Aspektverhältnis abhängen.
  • Die Schrift US 5,908,320 zeigt ein Verfahren zum Ätzen durch einen ausgewählten Bereich vor einer BPSG-Schicht auf einer Siliziumscheibe, wobei Prozessparameter angegeben sind um eine hohe Ätzselektivität von BPSG zu Titansilizid zu erreichen.
  • Die Schrift US 2002/0 142 526 A1 zeigt eine SOI-Schaltungskonfiguration, in der eine durch Plasma hervorgerufene Aufladung nur minimalen Schaden hervorruft. Hierbei werden Ladungssammlungseinrichtungen, die mit der Gateelektrode und dem Halbleiterkörper verbunden sind, geschaffen, wobei jede der Ladungssammlungseinrichtungen die gleiche oder im Wesentlichen die gleiche Form und Abmessung aufweist.
  • Auf Grund der Vielzahl verbesserter Eigenschaften von SOI-Bauteilen im Vergleich zu Bauteilen, die auf großvolumigen Siliziumsubstraten hergestellt sind, und auf Grund der Verfügbarkeit von SOI-Substraten bei geringen Kosten mit darauf gebildeten Siliziumschichten, die eine hohe Qualität zeigen, wird die Entwicklung von SOI-Bauteilen zunehmend an Bedeutung gewinnen.
    •
  • Es besteht somit ein dringender Bedarf an einer. verbesserten Kontaktätztechnik, die die Herstellung von Mehrebenenkontakten, beispielsweise mit einem Substratkontakt ermöglicht, während eines oder mehrere der zuvor beschriebenen Probleme hinsichtlich eines zuverlässigen Mehrebenenätzprozesses eliminiert oder zumindest reduziert sind.
  • ÜBERBLICK ÜBER DIE ERFINDUNG
  • Die Aufgabe wird gelöst durch ein Verfahren gemäß Anspruch 1 und 14.
  • Im Allgemeinen richtet sich die vorliegende Erfindung an eine Technik, die das Steuern der Ätzrate beim Bilden von Öffnungen mit einem großen Aspektverhältnis ermöglicht. Die vorliegende Erfindung nützt die Tatsache aus, dass in einem anisotropen Ätzvorgang zur Herstellung von Offnungen mit großem Aspektverhältnis die Ätzrate deutlich von dem Aspektverhältnis abhängen kann. D. h., durch geeignetes Auswählen des Aspektverhältnisses der schließlich erhaltenen Öffnung können Öffnungen mit unterschiedlichen Ätztiefen in einem gemeinsamen Ätzprozess realisiert werden, wodurch ein hohes Maß an Ätzselektivität „simuliert" wird oder wobei eine gegebene Ätzselektivität zwischen zwei Materialien, etwa zwischen Silizium und Siliziumdioxid, verstärkt wird.
  • KURZE BESCHREIBUNG DER ZEICHNUNGEN
    •
  • Weitere Ausführungsformen der vorliegenden Erfindung sind in den angefügten Patentansprüchen definiert und gehen deutlicher aus der folgenden detaillierten Beschreibung hervor, wenn diese mit Bezug zu den begleitenden Zeichnungen studiert wird; es zeigen:
  • 1a und 1b schematisch Querschnittsansichten konventioneller SOI-Transistorelemente während der Herstellung von Kontaktpfropfen gemäß eines konventionelles 3-Ebenen-Ätzprozesses;
  • 2a und 2b schematisch Querschnittsansichten der Herstellung von Kontaktpfropfen in einem 3-Ebenen-Ätzprozess gemäß anschaulicher Ausführungsformen der vorliegenden Erfindung;
  • 3a bis 3c schematisch Querschnittsansichten einer Teststruktur während eines Ätzprozesses zu drei unterschiedlichen Zeitpunkten, um eine von dem Aspektverhältnis abhängige Ätzrate gemäß anschaulicher Ausführungsformen der vorliegenden Erfindung abzuschätzen; und
  • 4 schematisch einen Graphen, der die Messergebnisse repräsentiert, die aus den 3a bis 3c ermittelt werden.
  • DETAILLIERTE BESCHREIBUNG DER ERFINDUNG
  • Im Allgemeinen beruht die vorliegende Erfindung auf dem Konzept der Erfinder, die an sich ungewünschten Eigenschaften eines typischen anisotropen Ätzprozesses, der eine strukturabhängige Ätzrate zeigt, auszunutzen. D. h., im Allgemeinen ist die Ätzrate von dem Betrag des ätzbaren Oberflächenbereichs abhängig, der den reaktiven Gasen innerhalb einer Plasmaatmosphäre einer Trockenätzprozesskammer ausgesetzt ist. Dieses Phänomen wird häufig als „Beladung" bezeichnet und kann einen bedeutenden Einfluss auf die Ätzeigenschaften ausüben und muss daher berücksichtigt werden, wenn ein spezifiziertes Ätzrezept für eine gewisse Substratart erstellt wird. Des weiteren zeigt es sich, dass die Ätzrate nicht nur von dem Gesamtbetrag des ätzbaren Oberflächenbereich abhängt, sondern auch durch die Strukturgröße und die Musterdichte, die auf dem zu ätzenden Substrat vorliegf, beeinflusst wird. Für den Fall von Kontaktlöchern beispielsweise kann die Ätzrate in isolierten Kontaktlöchern deutlich höher sein als in Kontaktlöchern, die in einer dichten Anordnung angeordnet sind, auf Grund des Mangels von Reaktionsstoffen in der dichten Kontaktlochanordnung im Vergleich zu dem isolierten Kontaktloch. Dieser Effekt wird häufig als „Mikrobeladung" bezeichnet und erfordert speziell gestaltete Ätzrezepte hinsichtlich der Prozessparameter, etwa der Plasmadichte, des Kammerdrucks, der Zusammensetzung der reaktiven Stoffe, der Kammergeometrie, und dergleichen, um die Ätzratendifferenz zwischen dichten und isolierten Strukturelementen zu minimieren.
  • Ein ähnlicher Effekt kann beobachtet werden, wenn die Größe von Strukturelementen in der Nähe von 0.25 μm und darunter liegt, wie dies in technisch fortschrittlichen Halbleiterbauelementen der Fall ist. Es zeigt sich, dass Kontaktlöcher mit lateraler Abmessung, d. h. einem Durchmesser oder einer Breite und einer Länge, wenn nicht kreisförmige Geometrien betrachtet werden, von 0.25 μm oder weniger mit einer Tiefe von 0.5 μm und größer, unterschiedliche Ätzraten „erfahren", wobei die Differenz von der Geometrie der Kontaktlöcher abhängt. Das Verhältnis der Tiefe einer Öffnung und einer charakteristischen lateralen Dimension, etwa dem Durchmesser eines im Wesentlichen kreisförmigen Kontaktlochs oder ein repräsentativer Durchschnitt der Breite und der Länge einer anderen Geometrie, wird als Aspektverhältnis bezeichnet. Es stellt sich heraus, dass die Ätzrate im Wesentlichen von dem Aspektverhältnis abhängt und das dies zu der Tatsache führt, dass beispielsweise kleine Kontaktöffnungen langsamer ätzen als große, was häufig als RIE (reaktives Ionenätzen) Verzögerung bezeichnet wird. Somit ätzen Löcher mit großem Aspektverhältnis, die einem anisotropen Ätzprozess unterzogen werden, langsamer als Kontaktlöcher mit kleinem Aspektverhältnis, insbesondere wenn das Aspektverhältnis größer als 2 ist mit einer lateralen Abmessung von weniger als 1 μm.
  • Erfindungsgemäß kann von der Differenz in der Ätzrate für Kontaktöffnungen mit unterschiedlichem Aspektverhältnis ein Vorteil erhalten werden, wenn zwei oder mehrere Kontaktlöcher bis zu sehr unterschiedlichen Tiefen gebildet werden müssen, was ansonsten für gewöhnlich ein extremes Maß an Selektivität erfordert, da der Ätzprozess zuverlässig bei der ersten Tiefe zu stoppen ist, ohne unzulässig das Material an der ersten Tiefe zu schädigen, bis der Ätzprozess die zweite Tiefe erreicht hat. Durch entsprechendes Anpassen der Aspektverhältnisse der unterschiedlichen Kontaktöffnungen – wobei entwurfsspezifische Rahmenbedingungen für die Kontaktöffnungen berücksichtigt werden – kann die Ätzrate so gesteuert werden, um virtuell die Selektivität des Ätzverfahrens zu erhöhen, da die Ätzfront die erste Tiefe und die zweite Tiefe innerhalb eines vordefinierten Zeitintervalls erreicht, wodurch die Anforderungen hinsichtlich der Ätzselektivität deutlich verringert werden.
  • In der folgenden detaillierten Beschreibung werden die Prinzipien der vorliegenden Erfindung in Bezug auf die Herstellung von Kontaktlöchern für einen Substratkontaktpfropfen und einen Transistorkontaktpfropfen für ein SOI-Bauteil erläutert, da in dieser Anwendung die vorliegende Erfindung besonders vorteilhaft ist, da dieser Kontaktlochbildungsprozess typischerweise einen 3-Ebenen-Ätzprozess mit extrem hoher Selektivität des Ätzrezeptes in Bezug auf Siliziumdioxid und Silizium erfordert. Es sollte jedoch bedacht werden, dass die vorliegende Erfindung auf einen beliebigen Kontaktlochätzprozess anwendbar ist, der die Herstellung von Öffnungen mit unterschiedlicher Tiefe in einem gemeinsamen Ätzprozess erfordert, sofern der Schaltungsentwurf ein gewisses Maß an Freiheit hinsichtlich des Aspektverhältnisses, d. h. hinsichtlich der lateralen Abmessung für eine gegebene Tiefe, der Kontaktöffnungen, erlaubt.
  • 2a zeigt schematisch ein Halbleiterbauteil 200 mit einem SOI-Substrat 201, das eine großvolumige Substratschicht 202, eine vergrabene Isolationsschicht 203 und eine aktive oder Halbleiterschicht 204, etwa eine Siliziumschicht, aufweist. Eine Grabenisolationsstruktur 205 ist in der aktiven Schicht 204 gebildet, wobei der Einfachheit halber lediglich eine Querschnittsansicht der Grabenisolationsstruktur 205 dargestellt ist. Die Grabenisolationsstruktur 205 kann im Wesentlichen aus Siliziumdioxid oder einem anderen geeigneten isolierenden Material aufgebaut sein. Ein Feldeffkttransistor 210 mit einer Gateelektrode 211, die mittels einer Gateisolationsschicht 212 von einem Kanalgebiet 213 getrennt ist, ist von der Grabenisolationsstruktur 205 umschlossen. Stark dotierte Drain- und Sourcgebiete 214 sind benachbart zu dem Kanalgebiet 213 gebildet. Abstandselemente 215 können an den Seitenwänden der Gateeletrode 211 gebildet sein. Eine isolierende Schicht 207 ist über der Siliziumschicht 204 gebildet und umschließt ein Feldeffekttransistor 210. Die isolierende Schicht 207 kann Siliziumdioxid aufweisen, wobei optional eine dünne dielektrische Schicht (nicht gezeigt) so gebildet sein kann, dass diese unter der isolierenden Schicht 207 liegt und diese von der Siliziumschicht 204, der Grabenisolationsstruktur 205 und dem Feldeffekttransistor 210 trennt. Eine Lackschicht 208 ist über der isolierenden Schicht 207 gebildet und ist so strukturiert, dass diese Öffnungen 230, 231 und 232 aufweist, die an Positionen angeordnet sind, an denen entsprechende Kontaktöffnungen herzustellen sind.
  • Ein typischer Prozessablauf zur Herstellung des Halbleiterbauteils 200, wie es in 2a gezeigt ist, kann im Wesentlichen die gleichen Prozesse aufweisen, wie sie mit Bezug zu 1a beschrieben sind, mit der Ausnahme der Photolithographie zur Bildung der Öffnungen 230, 231 und 232. Daher wird die Beschreibung dieser identischen oder im Wesentlichen identischen Prozesse hier weggelassen. Im Gegensatz zur konventionellen Technik wird die Herstellung der Öffnung 230 jedoch so ausgeführt, um eine laterale Abmessung, die durch 234 bezeichnet ist, an eine Tiefe, die als 237 bezeichnet ist, der in diesem Bereich des Halbleiterbauteils 200 zu bildenden Kontaktöffnung angepasst ist. Da die Kontaktöffnung, die mittels der Öffnung 230 herzustellen ist, eine Substratkontaktöffnung repräsentieren soll, muss sich die entsprechende Substratkontaktöffnung mindestens durch die isolierende Schicht 207, die Grabenisolationsstruktur 205, die vergrabene Isolationsschicht 203 erstrecken und die großvolumige Substratschicht 203 kontaktieren.
  • Andererseits ist eine Kontaktöffnung mittels der Öffnung 231 mit einer lateralen Abmessung, die als 235 bezeichnet ist, durch einen ersten Teil der isolierenden Schicht 207 bis zu einer Tiefe, die an der Gateelektrode 211 liegt und als 238 bezeichnet ist, zu bilden, um eine Verbindung zu der Gateelektrode 211 herzustellen. Des weiteren kann eine weitere Kontaktöffnung durch die gesamte isolierende Schicht 207 hindurch gebildet werden, deren entsprechende Tiefe als 239 bezeichnet ist, um eine Verbindung zu der Siliziumschicht 204 mittels der Öffnung 232, die eine durch 236 bezeichnete laterale Abmessung aufweist, herzustellen.
  • Da die Kontaktöffnungen in einem gemeinsamen Ätzprozess herzustellen sind, werden die lateralen Abmessungen 234, 235 und 236 unterschiedlich zueinander gewählt, so dass diese zu den entsprechenden Ätztiefen 237, 238 und 239 angepasst sind. Somit werden entsprechende Verhältnisse der zu bildenden Kontaktöffnungen im Voraus gewählt, indem die laterale Abmessung 234, 235, 236 bestimmt wird, wobei „Anfangs"-Aspektverhältnisse durch eine Dicke der Lackschicht 208 und die lateralen Abmessungen 234, 235 und 236 gegeben sind. Wie zuvor erläutert ist, kann die Ätzrate von dem Aspektverhältnis einer Öffnung während des Ätzprozesses abhängen und somit wird die laterale Abmessung 234 als die größte gewählt, um der langen Ätztiefe 237 Rechnung zu tragen. In ähnlicher Weise wird die laterale Abmessung 235 als die Kleinste gewählt, um der kleinsten Ätztiefe 238 Rechnung zu tragen. Es sollte beachtet werden, dass zu Beginn des Ätzprozesses die Ätzraten in den Öffnungen 230, 231 und 232 durch die entsprechenden Anfangsaspektverhältnisse dieser Öffnungen beeinflusst werden. Ferner wird während des Fortgangs des Ätzprozesses Material der isolierenden Schicht 207 zunehmend entfernt, wodurch stetig das Aspektverhältnis der entsprechenden Öffnungen erhöht wird, so dass die Ätzrate in jeder Öffnung zeitlich variiert. Es sollte beachtet werden, dass Material der Lackschicht 208 ebenso während des Ätzvorganges verbraucht wird, wobei der Lackabtrag deutlich geringer als der Abtrag des Siliziumdioxids der isolierenden Schicht 207 ist. Obwohl daher eine Dicke der Lackschicht 208 während des Ätzprozesses abnimmt, nehmen insgesamt gesehen die Aspektverhältnisse der entsprechenden Öffnungen mit der Zeit zu.
  • Die Auswahl der entsprechenden lateralen Abmessungen 234, 235 und 236 erfordert nicht nur das Berücksichtigen der entsprechenden Ätztiefen 237, 238 und 239, sondern erfordert auch die Berücksichtigung der Entwurfserfordernisse. Beispielsweise kann eine gewünschte Mindestleitfähigkeit der entsprechenden Kontaktpfropfen eine laterale Mindestabmessung erfordern, die es zu bewahren gilt. Des weiteren können die Bauteilabmessungen, beispielsweise der Grabensiolationsstruktur 205 und des Feldeffekttransistors 210 die verfügbare laterale Ausdehnung einer entsprechenden Kontaktöffnung einschränken. Zum Beispiel kann die laterale Ausdehnung des Sourcegebiets 214 eine laterale Höchstausdehnung einer entsprechenden Kontaktöffnung vorschreiben. In einigen Ausführungsformen kann jedoch der Entwurf des Halbleiterbauteils 200 die unterschiedlichen lateralen Abmessungen 234, 235 und 236 berücksichtigen, indem beispielsweise die Grabenisolationsstruktur 205 entsprechend gestaltet wird, so dass diese eine erhöhte laterale Abmessung aufweist, oder indem die Transistorgestaltung des Feldeffekttransistors 210 so angepasst wird, um mehr Flexibilität bei der Auswahl der lateralen Abmessungen 235 und 236 zu erlauben. Weitere Nebenbedingungen beim Bestimmen der lateralen Abmessungen 234, 235 und 236 können den Einfluss der entsprechenden lateralen Abmessungen auf Seitenwandprofile der entsprechenden Öffnungen und auf die Selektivität des Ätzprozesses in Bezug auf Silizium und Siliziumdioxid mit einschließen. Weitere anschauliche Ausführungsformen der vorliegenden Erfindung, die sich auf die geeignete Auswahl der lateralen Abmessungen 234, 235 und 236 in Bezug auf die entsprechenden Ätztiefen 237, 238 und 239 beziehen, werden detaillierter mit Bezug zu den 3 und 4 beschrieben.
  • Es sei wieder auf 2a verwiesen; nach der Herstellung der Lackschicht 208 mit den Öffnungen 230, 231 und 232, die die lateralen Abmessungen in Abhängigkeit von den entsprechenden Ätztiefen aufweisen, wird ein anisotroper Ätzprozess ausgeführt, wobei die Ätzrate in den entsprechenden Öffnungen 230, 231 und 232 durch die entsprechenden lateralen Abmessungen für ein gegebenen Ätzrezept beeinflusst sind. In diesem Zusammenhang ist ein Ätzrezept als die Summe aller Parameter zu verstehen, die eine reaktive Plasmaumgebung definieren, deren Einwirkung das Halbleiterbauteil 200 ausgesetzt ist. D. h., das Ätzrezept bestimmt die Art der Ätzanlage, d. h. die Kammergeometrie, die Plasmadichte einschl. der kinetischen Energie der Plasmateilchen, den Anteil der ionisierten und nicht ionisierten Teilchen, die Art der reaktiven Gase und der Trägergase, die verwendet sind, den Kammerdruck, der ferner die mittlere freie Weglänge bestimmt und dergleichen. Somit definiert das Ätzrezept eine globale Ätzrate für ein spezifiziertes Material oder Materialien und bestimmt ferner die Selektivität, d. h. den Ätzratenunterschied zweier unterschiedlicher Materialien. Wie zuvor dargelegt ist, kann die lokale Ätzrate von den Gegebenheiten der zu bildenden Struktur abhängen und daher kann das Ätzrezept entsprechend in Bezug auf eine spezielle Schaltungsschicht, die zu ätzen ist, geändert werden, obwohl die zu ätzende Materialart in unterschiedlichen Bauteilschichten gleich sein kann, um damit Variationen in der lokalen Ätzrate, die für sich betrachtet äußerst ungewünscht sind, Rechnung zu tragen.
  • Nach der Auswahl der spezifizierten Ätzparameter, d. h. eines spezifizierten Ätzrezepts, das im Wesentlichen die globale Ätzrate bestimmt, wird die lokale Ätzrate innerhalb der Öffnungen 230, 231 und 232 deutlich durch die entsprechenden lateralen Abmessungen bestimmt, und auf Grund des geringen Aspektverhältnisses der Öffnung 230 im Vergleich zu dem relativ großen Aspektverhältnis der Öffnung 231 wird Material der isolierenden Schicht 207 in der Öffnung 230 schneller als in der Öffnung 231 entfernt. In ähnlicher Weise wird Material in der Öffnung 232 langsamer abgetragen als in der Öffnung 230, jedoch schneller als in der Öffnung 231. Während des Ätzvorganges werden die Aspektverhältnisse der Öffnungen 230, 231 und 232 stetig größer – obwohl mit unterschiedlichen Geschwindigkeiten -, wobei der Materialabtrag in allen Öffnungen verlangsamt wird, wobei dennoch eine Differenz in der Ätzrate aufrecht erhalten bleibt auf Grund der dennoch unterschiedlichen Aspektverhältnisse zu jedem Zeitpunkt des Ätzvorganges. Folglich erreicht die Ätzfront das großvolumige Substrat 202 unter der Öffnung 230, während die Ätzfront in der Nähe der Oberfläche der Gateelektrode 211 unter der Öffnung 231 liegt und in der Nähe der Oberfläche der aktiven Schicht 204 unter der Öffnung 232 ist. Somit erlaubt die vorliegende Erfindung ein „virtuelles" Vergrößern des Selektivitätsverhältnisses für eine gegebene Selektivität des Ätzrezepts mit Bezug zu Siliziumdioxid und Silizium, da die Ätzfront die Siliziumgebiete im Wesentlichen zur gleichen Zeit oder zumindest innerhalb eines gewissen Zeitintervalls abhängig von der Genauigkeit der Anpassung der lateralen Abmessung 234, 235 und 236 an die entsprechenden Ätztiefen 237, 238 und 239 erreicht. Konventioneller Weise erreicht die Ätzfront typischerweise die Gateelektrode 211 zuerst und trägt Silizium ab, wobei zunächst Silizid abgetragen werden kann, wenn ein Silizidgebiet auf der Gateelektrode 211 gebildet ist, entsprechend dem Siliziumdioxid/Siliziumselektivitätsverhältnis bis schließlich die Ätzfront die Siliziumschicht 202 erreicht, wodurch die Gateelektrodenstruktur möglicherweise geschädigt werden kann. Das Zeitintervall, das durch den Zeitpunkt definiert ist, bei dem die Ätzfront die Gatelektrode 211 erreicht, und dem Zeitpunkt, an dem die Ätzfront das großvolumige Substrat 202 erreicht, ist somit kleiner im Vergleich zu der konventionellen Vorgehensweise, so dass das Silizium der Gateelektrode 211 weniger der reaktiven Atmosphäre ausgesetzt ist. Dies ist mit der Aussage gemeint, dass die Ätzselektivität „virtuell" erhöht wird.
  • 2b zeigt schematisch das Halbleiterbauteil 200 nach Abschluss des 3-Ebenen-Ätzprozesses mit Ätzratensteuerung mittels der Anpassung der Aspektverhältnisse von Kontaktöffnungen. D. h., das Halbleiterbauteil 200 umfasst eine Substratkontaktöffnung 220, die eine Verbindung zu dem großvolumigen Substrat 202 bildet, eine erste Kontaktöffnung 221, die eine Verbindung zu der Gateelektrode 211 bildet, und eine zweite Kontaktöffnung 222, die eine Verbindung zu dem Sourcegebiet 214 herstellt.
  • Danach können die Substratkontaktöffnung 220, die erste und die zweite Kontaktöffnungen 221 und 222 mit einem leitenden Material, etwa Wolfram, in einem gemeinsamen Füllprozess aufgefüllt werden, um gut leitende Kontaktpfropfen zu bilden. Das überschüssige Material wird dann mittels chemisch-mechanischen Polierens entfernt, wie dies aus der konventionellen SOI-Kontaktpfropfenherstellungstechnik bekannt ist.
  • Mit Bezug zu den 3a bis 3c und 4 werden nunmehr Techniken detaillierter beschrieben, um eine lokale Ätzrate durch Anpassen eines Aspektverhältnisses gemäß weiterer anschaulicher Ausführungsformen der vorliegenden Erfindung zu steuern.
  • 3a zeigt schematisch eine Halbleiterstruktur 300 mit einer dielektrischen Schicht 207, die ein Material aufweist, das in einem tatsächlichen Produktsubstrat zu ätzen ist. Beispielsweise kann die dielektrische Schicht 207 Siliziumdioxid aufweisen. Eine Lackschicht 308 ist über der dielektrischen Schicht 307 gebildet und weist Öffnungen 301, 302, 303 und 304 auf, die entsprechende laterale Abmessungen d1, d2, d3 und d4 besitzen. Die Halbleiterstruktur 300 ist nach der Einwirkung einer Plasmaätzatmosphäre gezeigt, die gemäß einem spezifizierten Ätzrezept hergestellt wurde, wobei die Halbleiterstruktur 300 für ein Zeitintervall d1 deren Wirkung ausgesetzt war. Auf Grund der Einwirkung der reaktiven Plasmaatmosphäre wurde Material der Lackschicht 308 abgetragen, was als 310 bezeichnet ist, und ebenso wurde Material der dielektrischen Schicht 307 in den Öffnungen 301, 302, 303 und 304 entsprechend einer lokalen Ätzrate abgetragen, die durch das momentan bestehende Aspektverhältnis der entsprechenden Öffnungen definiert ist. Der entsprechende Betrag des Materialabtrags wird durch die entsprechenden Ätztiefen repräsentiert, die als D1, D2, D3 und D4 bezeichnet sind.
  • Es sollte beachtet werden, dass die Halbleiterstruktur 300 lediglich anschaulicher Natur ist und mehr als vier Öffnungen mit unterschiedlichen Aspektverhältnissen aufweisen kann. Des weiteren kann eine Vielzahl von Halbleiterstrukturen 300 auf einem Testsubstrat vorgesehen sein, um eine Vielzahl an Messergebnissen zu ermitteln. In einem typischen Beispiel kann eine Anfangsdicke der Lackschicht 308 in einem Bereich von ungefähr 0.5 bis 1.0 μm liegen und die lateralen Abmessungen der Öffnungen 301, 302, 303 und 304 können im Bereich von ungefähr 0.5 μm für d1 bis ungefähr 0.1 μm für d4 liegen, wobei d2, d3 Zwischenwerte besitzen. Bei hochmodernen Halbleiterbauelementen kann die minimale laterale Abmessung im Bereich von 0.08 μm oder sogar weniger liegen. Vorzugsweise werden die Werte für die entsprechenden lateralen Abmessungen der Öffnungen 301, 302 und 304 in einem Bereich gewählt, der den Bereich zulässiger Abmessungen, die mit den Entwurfsregeln kompatibel sind, abdeckt.
  • Wie zuvor dargelegt ist, können Entwurfsregeln für die Grabenisolationsstruktur 205 und/oder den Transistor 210 in Kombination mit Problemen der Leitfähigkeit unter Umständen das Überschreiten oder das Nichteinhalten gewisser Grenzen für die lateralen Abmessungen verbieten.
  • 3b zeigt schematisch die Halbleiterstruktur 300, nachdem diese der Einwirkung der reaktiven Plasmaatmosphäre für ein Zeitintervall t2 ausgesetzt war. Wie aus 3b zu erkennen ist, sind der Materialabtrag 310 der Lackschicht 308 sowie die entsprechenden Ätztiefen D1, D2, D3 und D4 der dielektrischen Schicht 307 entsprechend vergrößert.
  • 3c zeigt schematisch die Halbleiterstruktur 300, nachdem diese der Einwirkung der reaktiven Plasmaatmosphäre für ein Zeitintervall tn ausgesetzt war, wobei angenommen ist, dass Zwischenmessungen zwischen t2 und tn ausgeführt wurden. Wie erkennbar ist, sind entsprechende Öffnungen in der dielektrischen Schicht 307, die durch die entsprechenden Ätztiefen D1, D2, D3 und D4 gekennzeichnet sind, nach dem Zeitintervall tn gebildet, wobei auch die Steigung der Seitenwände dieser Öffnungen bestimmt werden und durch die entsprechenden Winkel α1, α2, α3 und α4 gekennzeichnet werden. Wie zuvor erläutert ist, werden auf Grund der anfänglich sehr unterschiedlichen Aspektverhältnisse der Öffnungen 301, 302, 303 und 304, die während des Ätzprozesses noch zunehmen, sehr unterschiedliche Ätztiefen beim letzten Zeitpunkt tn erhalten. Ferner kann das unterschiedliche Ätzverhalten in den entsprechenden Öffnungen das Seitenwandprofil der Öffnungen beeinflussen, was durch Bestimmen des entsprechenden Winkels berücksichtigt wird, der zwischen der vertikalen Richtung und der Neigung der Seitenwand gebildet ist.
  • 4 zeigt schematisch einen Graphen, der Ergebnisse der Messungen entsprechend den 3a bis 3c darstellt. Somit zeigt 4 die Ätzzeit auf der horizontalen Achse und die entsprechende Ätztiefe auf der vertikalen Achse. Die entsprechenden Ätztiefen D1, D2, D3 und D4 sind zu diversen Zeiten t1, t2... tn aufgetragen, wobei der Einfachheit halber die resultierenden Kurven, die die einzelnen Messpunkte verbinden, auch durch das gleiche Bezugszeichen wie die entsprechende Ätztiefe bezeichnet sind. Somit zeit 4 eine Kurve D1, die anzeigt, dass die Ätztiefe in der Öffnung 301 zu Beginn des Ätzprozesses rasch anwächst und dann langsamer wird, entsprechend dem Anwachsen des Aspektverhältnisses während des Verlaufs des Ätzvorganges, woraus eine gewisse Ätztiefe zur abschließenden Zeit tn resultiert. Ähnliche Kurven D2, D3 und D4 werden für die Öffnungen 302, 303 und 304 erhalten. Es sollte beachtet werden, dass eine beliebige Art einer geeigneten Datenverarbeitung auf die Messdaten angewendet werden kann, die aus den in den 3a bis 3c dargestellten Ätzprozedur gewonnen werden, einschließlich von Interpolation, Datenanpassung und dergleichen, um relativ glatte Kurven D1, ..., D4 zu erhalten. D es weiteren können die entsprechenden Ätztiefen bei einer Vielzahl von Zeitpunkten ermittelt werden, abhängig von den verfügbaren Reserven für die Aufnahme der Messdaten. Zu geeigneten Messtechniken zum Gewinnen der Messdaten D1 ... D4 und/oder α1 ... α4 gehören die Elektronenmikroskopie, optische Messtechniken, und dergleichen. In anderen Fällen können die aus der Ätzprozedur aus den 3a bis 3c gewonnen Messdaten mit Simulationsergebnissen von anisotropen Ätzmodellen kombiniert werden, um repräsentative Kurven für eine Vielzahl von Kontaktlöchern, Geometrien und eine Vielzahl von Prozessrezepten zu erstellen. Beispielsweise kann der mit Bezug zu den 3a bis 3c beschriebene Ätzprozess mit einer Vielzahl unterschiedlicher Ätzrezepte durchgeführt werden, um damit eine Bibliothek zu erstellen, die in geeigneter Weise das Zuordnen einer spezifischen lateralen Abmessung zu einer gegebenen Ätztiefe mit einem gewünschten Ätzrezept ermöglicht.
  • Nach dem Erstellen repräsentativer Kurven für ein oder mehrere spezifische Ätzrezepte kann dann das erforderliche Aspektverhältnis eines Kontaktloches, d. h. eine erforderliche laterale Abmessung in einer Lackmaske für eine gegebene Ätztiefe, abgeschätzt werden. Für das Halbleiterbauteil 200, wie es in 2a gezeigt ist, und die beispielhaften Ätztiefenkurven aus 4 kann die Ätztiefe 237 für die Substratkontaktöffnung in 4 zusammen mit beispielsweise der Ätztiefe 238 für die Kontaktöffnung 221 gekennzeichnet werden. Wie aus 4 zu erkennen ist, kann die Ätztiefe 237 beispielsweise mittels der Kurve D2 mit einer Ätzzeit td erreicht werden. Ferner kann die Ätztiefe 238 in einer ähnlichen Zeit td erreicht werden, wenn der Kurve D3 gefolgt wird. Durch Wählen des Aspektverhältnisses der Substratkontaktöffnung 220, das durch d2 und die Tiefe 237 definiert ist, und eines Aspektverhältnisses für die Kontaktöffnung 221, das durch d3 und die Ätztiefe 238 definiert ist, für ein gegebenes Ätzrezept, wobei die verbleibenden Parameter der Lackschicht 208 entsprechend der Lackschicht 308 gewählt werden, d. h. die Schichtdicke und die Zusammensetzung sind im Wesentlichen gleich, können die Öffnungen 220 und 221 in einem gemeinsamen Ätzprozess gebildet werden, wobei die Ätzfront die entsprechenden endgültigen Tiefen im Wesentlichen zur gleichen td erreicht.
  • In ähnlicher Weise kann das Aspektverhältnis der Kontaktöffnung 222 so gewählt werden, dass dieses mit den Messergebnissen in 4 übereinstimmt. Wie man leicht erkennen kann, können eine Vielzahl anderer Kombinationen aus Aspektverhältnissen aus 4 ermittelt werden. Beispielsweise kann die Substratkontaktöffnung 220 durch die Kurve D1 gebildet werden, wobei eine laterale Abmessung, d. h. ein Aspektverhältnis, erforderlich ist, das zwischen d2 und d3 in den 3a bis 3c liegt. Die entsprechende laterale Abmessung kann beispielsweise durch Interpolieren einer Vielzahl von Kurven zwischen den Kurven D2 und D3 in 4 gewonnen werden. Wenn die aus der Ätzprozedur aus 3a bis 3c ermittelten Messdaten mit einem Simulationsalgorithmus kombiniert werden, können die Aspektverhältnisse, d. h. die anfänglichen lateralen Abmessungen der Öffnungen 230, 231 und 232 in der Lackschicht 208, in einfacher Weise durch Berechnung erhalten werden. Vorzugsweise werden bei der Auswahl geeigneter Kandidaten für die Aspektverhältnisse der Öffnungen 220, 221 und 222 weitere Kriterien berücksichtigt. In einer Ausführungsform kann das Seitenwandprofil, das durch den Winkel α1 ..., α4 in 3c repräsentiert ist, berücksichtigt werden, indem die Kombination von Aspektverhältnissen gewählt wird, die zu einem gewünschten Seitenwandprofil führt. In anderen Fällen kann ein geeignetes Kriterium zum Auswählen repräsentativer Aspektverhältnisse eine maximale Leitfähigkeit sein, d. h. maximale laterale Abmessungen aller Kontaktöffnungen 220, 221, 222, die dennoch mit den Einschränkungen kompatibel sind, die von den Entwurfserfordernissen diktiert werden.
  • In anderen Ausführungsformen der vorliegenden Erfindung kann zusätzlich der Einfluss des Aspektverhältnisses auf die Selektivität des Ätzprozesses bestimmt werden. Dazu kann eine ähnliche Ätzprozedur, wie sie mit Bezug zu den 3a bis 3c beschrieben ist, ausgeführt werden, wobei die Schicht 307 ein anderes Material aufweisen kann, dessen Selektivität zu bestimmen ist. Beispielsweise kann die Schicht 307 Silizium aufweisen und die entsprechenden Ätztiefen D1, D2, D3 und D4 können in Kombination mit den aus dem Ätzen der Schicht 307, wenn diese aus Siliziumdioxid aufgebaut ist, gewonnenen Ergebnisse die entsprechende Ätzselektivität repräsentieren, die von dem Aspektverhältnis abhängt. Da eine maximale Selektivität bei der Bildung der Kontaktöffnungen 220, 221 und 222 weiterhin wünschenswert sein kann, können die Aspektverhältnisse dann so gewählt werden, um eine hohe lokale Selektivität in jeder Öffnungen 220, 221 und 222 sicherzustellen.
  • Es gilt also: die vorliegende Erfindung ermöglicht ein virtuelles Vergrößern der Ätzselektivität in einem Mehrebenen-Ätzprozess durch lokales Steuern der Ätzrate mittels entsprechender Anpassung der Aspektverhältnisse der schließlich erhaltenen Kontaktöffnungen, d. h. durch entsprechendes Anpassen der lateralen Abmessungen von Öffnungen in einer Lackmaske in Bezug auf die schließlich erforderliche Ätztiefe der entsprechenden Öffnungen. Das Anpassen der Aspektverhältnisse kann ferner unter Nebenbedingungen durchgeführt werden, etwa den Entwurfserfordernissen, der gewünschten Leitfähigkeit, dem gewünschten Ätzprofil der Öffnungen, der lokalen Selektivität und dergleichen.

Claims (19)

  1. Verfahren mit: Definieren einer ersten lateralen Abmessung (234) für eine gegebene erste Tiefe (237) einer ersten Kontaktöffnung (220) und einer zweiten lateralen Abmessung (235) für eine gegebene zweite Tiefe (238) einer zweiten Kontaktöffnung (221), wobei die erste Tiefe (237) sich von der zweiten Tiefe (238) unterscheidet; Bilden einer Lackmaske (208) über einer dielektrischen Schicht (207), in der die erste (220) und die zweite Öffnung (221) zu bilden sind, wobei die Lackmaske (208) eine erste Öffnung (230) mit der ersten lateralen Abmessung (234) und eine zweite Öffnung (231) mit der zweiten lateralen Abmessung (235) aufweist; Ätzen der ersten (220) und der zweiten Kontaktöffnung (221) durch die erste (230) und die zweite Öffnung (231) in der Lackmaske (208) in die dielektrische Schicht (207), wobei eine lokale Ätzrate eines spezifizierten anisotropen Ätzrezepts durch die erste (234) und die zweite laterale Abmessung (235) der Öffnungen (230, 231) in der Lackmaske (208) gesteuert ist, dadurch gekennzeichnet, dass das Verfahren vor dem Ätzen der ersten und der zweiten Kontaktöffnung (220, 221) ferner umfasst: Bestimmen einer Ätzselektivität für die dielektrische Schicht (207) in Bezug auf ein Material (202, 211), das an der ersten (237) und an der zweiten Tiefe (238) angeordnet ist, für mehrere Öffnungen mit unterschiedlichen lateralen Abmessungen, die gemäß dem spezifizierten Ätzrezept gebildet werden, wobei die erste (234) und die zweite laterale Abmessung (235) so definiert werden, um eine vordefinierte Mindestätzselektivität an der ersten (237) oder der zweiten Tiefe (238) bereitzustellen.
  2. Das Verfahren nach Anspruch 1, wobei die erste Tiefe (237) groser als die zweite Tiefe (238) ist und wobei die erste laterale Abmessung (234) größer als die zweite laterale Abmessung (235) ist, wobei die erste und die zweite laterale Abmessung (234, 235) die lokale Ätzrate so steuern, dass die erste und die zweite Tiefe (237, 238) innerhalb eines vordefinierten Zeitintervalls erreicht werden.
  3. Das Verfahren nach Anspruch 1, das femer umfasst: Bestimmen von Ätztiefendaten (D1, ...,D4) für das spezifizierte Ätzrezept für mehrere Öffnungen mit unterschiedlichen lateralen Abmessungen für mehrere Ätzzeiten.
  4. Das Verfahren nach Anspnuch 3, das ferner Abschätzen der ersten und der zweiten lateralen Abmessung (234, 235) auf der Grundlage der Ätztiefendaten umfasst.
  5. Das Verfahren nach Anspruch 1, das ferner umfasst: Bilden einer dritten Öffnung (222) in der dielektrischen Schicht (207) in einem Ätzprozess gemeinsam mit der ersten (220) und der zweiten Öffnung (221), wobei die dritte Öffnung (222) sich zu einer dritten Tiefe (239) erstreckt, die kleiner als die erste Tiefe (237) und größer als die zweite Tiefe (238) ist.
  6. Da Verfahren nach Anspruch 5, wobei eine dritte laterale Abmessung (236) der dritten Öffnung (222) so gewählt wird, dass diese innerhalb eines Intervalls liegt, das durch die erste (234) und die zweite laterale Abmessung (235) definiert ist.
  7. Das Verfahren nach Anspruch 3 und 6, wobei die dritte laterale Abmessung (236) auf der Grundlage der Ätztiefendaten bestimmt wird.
  8. Das Verfahren nach Anspruch 3, das ferner ein Bewerten eines Seitenwandprofils (α1, ..., α4) der mehreren Öffnungen umfasst.
  9. Das Verfahren nach Anspnuch 8, das ferner ein Definieren der ersten (234) und der zweiten lateralen Abmessung (235) der Grundlage der Bewertung des Seitenwandprofils (α1, ..., α4) umfasst.
  10. Das Verfahren nach Anspruch 1, wobei die dielektrische Schicht über einem SOI-Substrat (202, 203) mit mindestens einer Grabenisolationsstruktur (205) und einem Schaltungselement (210), das von der Grabenisolationsstruktur (205) umschlossen wird, gebildet wird.
  11. Das Verfahre nach Anspruch 10, wobei die erste Kontaktöffnung (220) durch die Grabenisolationsstruktur (205) hindurch und wobei die zweite Kontaktöffnung (221) gebildet ist, um eine Verbindung zu dem Schaltungselement (210) herzustellen.
  12. Das Verfahren nach Anspruch 11, das ferner umfasst: Definieren der ersten (234) und der zweiten lateralen Abmessung (235) auf der Grundlage von Entwurfsregeln, die die Abmessungen der Grabenisolationsstruktur (205) und des Schaltungselements (210) bestimmen.
  13. Das Verfahren nach Anspruch 11, das ferner umfasst: Definieren der ersten (234) der zweiten lateralen Abmessung (235) auf der Grundlage einer geforderten Leitfähigkeit eines Kontaktpfropfens, der in der ersten (220) und der zweiten Kontaktöffnung (221) zu bilden ist.
  14. Verfahren zum Definieren lateraler Abmessungen mindestens zweier Kontaktöffnungen (220, 221, 222) mit unterschiedlicher Tiefe (237, 238, 239), die in einem gemeinsamen Ätzprozess in einer dielektrischen Schicht (207) zu bilden sind, wobei das Verfahren umfasst: Bestimmen einer Ätzrate des gemeinsamen Ätzprozesses für mehrere Öffnungen (301, ..., 304) mit unterschiedlichen lateralen Abmessungen (d1, ..., d4); Definieren eines zulässigen Zeitintervalls, in welchem der gemeinsame Ätzprozess die unterschiedlichen Tiefen (237, 238, 239) erreichen soll; und Abschätzen einer lateralen Sollabmessung (230, 231, 232) für jede der mindestens zwei Kontaktöffnungen auf der Grundlage der bestimmten Ätzraten, wobei die lateralen Sollabmessungen (230, 231, 232) es ermöglichen, die unterschiedlichen Tiefen (237, 238, 239) innerhalb des zulässigen Zeitintervalls zu erreichen und wobei das Abschätzen der lateralen Sollabmessungen (230, 231, 232) auf der Grundlage von der in der lateralen Richtung verfügbaren Chipfläche und/oder dem Seitenwandprofil der mindestens zwei Kontaktöffnungen und/oder einer Leitfähigkeit eines Kontaktpfropfens, der in den mindestens zwei Kontaktöffnungen zu bilden ist, und/oder dem Ätzverhalten in Bezug auf ein Material, das nicht die dielektrische Schicht ist, erfolgt.
  15. Das Verfahren nach Anspruch 14, wobei Bestimmen der Ätzraten umfasst: Ermitteln einer Ätztiefe für mehrere Öffnungen (301, ..., 304) mit unterschiedlicher lateraler Abmessung (d1, ..., d4) für den gemeinsamen Ätzprozess für unterschiedliche Ätzzeiten.
  16. Das Verfahren nach Anspruch 15, das ferner umfasst: Vergleichen der unterschiedlichen Tiefen (237, 238, 239) der mindestens zwei Kontaktöffnungen mit den Ätztiefen und Auswählen der lateralen Sollabmessungen (230, 231, 232) auf der Grundlage des Vergleichs.
  17. Das Verfahren nach Anspruch 15, wobei die Ätztiefen experimentell ermittelt werden.
  18. Das Verfahren nach Anspruch 15, wobei die Ätztiefen mittels Simulation auf der Grundlage eines Modells des gemeinsamen Ätzprozesses ermittelt werden.
  19. Das Verfahren nach Anspruch 15, wobei die Ätztiefen mittels Experiment und Simulation ermittelt werden.
DE10324434A 2003-05-28 2003-05-28 Verfahren zum Einstellen der Ätzselektivität durch Anpassen von Aspektverhältnissen bei einem Mehrebenen-Ätzprozess Expired - Lifetime DE10324434B4 (de)

Priority Applications (2)

Application Number Priority Date Filing Date Title
DE10324434A DE10324434B4 (de) 2003-05-28 2003-05-28 Verfahren zum Einstellen der Ätzselektivität durch Anpassen von Aspektverhältnissen bei einem Mehrebenen-Ätzprozess
US10/744,439 US6969676B2 (en) 2003-05-28 2003-12-23 Method of adjusting etch selectivity by adapting aspect ratios in a multi-level etch process

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE10324434A DE10324434B4 (de) 2003-05-28 2003-05-28 Verfahren zum Einstellen der Ätzselektivität durch Anpassen von Aspektverhältnissen bei einem Mehrebenen-Ätzprozess

Publications (2)

Publication Number Publication Date
DE10324434A1 DE10324434A1 (de) 2005-01-05
DE10324434B4 true DE10324434B4 (de) 2005-08-25

Family

ID=33441465

Family Applications (1)

Application Number Title Priority Date Filing Date
DE10324434A Expired - Lifetime DE10324434B4 (de) 2003-05-28 2003-05-28 Verfahren zum Einstellen der Ätzselektivität durch Anpassen von Aspektverhältnissen bei einem Mehrebenen-Ätzprozess

Country Status (2)

Country Link
US (1) US6969676B2 (de)
DE (1) DE10324434B4 (de)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102005030588B4 (de) 2005-06-30 2008-10-16 Advanced Micro Devices, Inc., Sunnyvale Technik zum Reduzieren des Ätzschadens während der Herstellung von Kontaktdurchführungen und Gräben in Zwischenschichtdielektrika
US7550795B2 (en) * 2006-06-30 2009-06-23 Taiwan Semiconductor Manufacturing SOI devices and methods for fabricating the same
US7638376B2 (en) * 2007-01-12 2009-12-29 Taiwan Semiconductor Manufacturing Co., Ltd. Method for forming SOI device
US7704869B2 (en) * 2007-09-11 2010-04-27 International Business Machines Corporation Method of fabricating ultra-deep vias and three-dimensional integrated circuits using ultra-deep vias
US7723851B2 (en) * 2007-09-11 2010-05-25 International Business Machines Corporation Method of fabricating ultra-deep vias and three-dimensional integrated circuits using ultra-deep vias
WO2009033837A2 (en) * 2007-09-11 2009-03-19 International Business Machines Corporation Method of fabricating ultra-deep vias and three-dimensional integrated circuits using ultra-deep vias
DE102008021434A1 (de) * 2008-04-29 2009-11-05 Qimonda Ag Verfahren zum Ätzen von Gräben in ein Substrat mittels einer Maske
JP2010272649A (ja) * 2009-05-20 2010-12-02 Panasonic Corp 半導体装置及びその製造方法
US7786017B1 (en) * 2009-09-17 2010-08-31 International Business Machines Corporation Utilizing inverse reactive ion etching lag in double patterning contact formation
US8227339B2 (en) * 2009-11-02 2012-07-24 International Business Machines Corporation Creation of vias and trenches with different depths
JP5510465B2 (ja) * 2010-02-09 2014-06-04 株式会社村田製作所 圧電デバイス、圧電デバイスの製造方法
KR101670463B1 (ko) 2010-04-14 2016-10-28 삼성전자주식회사 반도체 소자의 제조방법
KR101211041B1 (ko) * 2010-10-29 2012-12-12 에스케이하이닉스 주식회사 식각 균일도 향상을 위한 반도체장치 제조 방법
CN102468239A (zh) * 2010-11-16 2012-05-23 中芯国际集成电路制造(上海)有限公司 半导体器件的制作方法
KR20130072524A (ko) * 2011-12-22 2013-07-02 에스케이하이닉스 주식회사 반도체 장치 및 그 제조 방법
US9312191B2 (en) * 2014-08-14 2016-04-12 Globalfoundries Inc. Block patterning process for post fin
CN106876265B (zh) 2017-03-29 2019-05-03 武汉华星光电技术有限公司 一种差异化控制蚀刻深度的方法
US11817312B2 (en) 2018-10-29 2023-11-14 Applied Materials, Inc. Delayed pulsing for plasma processing of wafers
JP2020129654A (ja) * 2019-01-18 2020-08-27 ヘリオス バイオエレクトロニクス インコーポレイテッド マルチレベルエッチングの方法、半導体センシングデバイス、および半導体センシングデバイスを製造するための方法
KR20220022583A (ko) 2020-08-19 2022-02-28 삼성전자주식회사 반도체 장치, 이를 포함하는 비휘발성 메모리 장치, 이를 포함하는 전자 시스템 및 이의 제조 방법
WO2024041831A1 (en) * 2022-08-25 2024-02-29 Asml Netherlands B.V. Modelling of multi-level etch processes

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5562801A (en) * 1994-04-28 1996-10-08 Cypress Semiconductor Corporation Method of etching an oxide layer
US5892286A (en) * 1996-06-26 1999-04-06 Mitsubishi Denki Kabushiki Kaisha Semiconductor device and manufacturing method thereof
US5908320A (en) * 1996-06-26 1999-06-01 Lam Research Corporation High selectivity BPSG:TiSi2 contact etch process
US20020142526A1 (en) * 2001-03-30 2002-10-03 International Business Machines Corporation Structures and methods to minimize plasma charging damage in silicon on insulator devices

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5972789A (en) * 1998-06-01 1999-10-26 Vanguard International Semiconductor Corporation Method for fabricating reduced contacts using retardation layers
JP5000057B2 (ja) * 2001-07-17 2012-08-15 ルネサスエレクトロニクス株式会社 半導体装置及びその製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5562801A (en) * 1994-04-28 1996-10-08 Cypress Semiconductor Corporation Method of etching an oxide layer
US5892286A (en) * 1996-06-26 1999-04-06 Mitsubishi Denki Kabushiki Kaisha Semiconductor device and manufacturing method thereof
US5908320A (en) * 1996-06-26 1999-06-01 Lam Research Corporation High selectivity BPSG:TiSi2 contact etch process
US20020142526A1 (en) * 2001-03-30 2002-10-03 International Business Machines Corporation Structures and methods to minimize plasma charging damage in silicon on insulator devices

Also Published As

Publication number Publication date
US20040241984A1 (en) 2004-12-02
US6969676B2 (en) 2005-11-29
DE10324434A1 (de) 2005-01-05

Similar Documents

Publication Publication Date Title
DE10324434B4 (de) Verfahren zum Einstellen der Ätzselektivität durch Anpassen von Aspektverhältnissen bei einem Mehrebenen-Ätzprozess
DE102013220852B4 (de) Integrierte Schaltungen und Verfahren zum Herstellen von integrierten Schaltungen mit Metall-Gate-Elektroden
DE102017207873B4 (de) Verfahren zum Bilden eines Luftspalts für eine Halbleitervorrichtung
DE102019201354B4 (de) Verfahren für eine Gate-Schnitt-Struktur mit Liner-Abstandshalter
DE102014219912B4 (de) Verfahren zum Bilden von FinFET-Halbleitervorrichtungen unter Verwendung einer Austauschgatetechnik und die resultierenden Vorrichtungen
DE102005010944B4 (de) Verfahren zur Herstellung eines Trägerscheibenkontaktes in integrierten Schaltungen mit Hochspannungsbauelementen auf der Basis der SOI-Technologie und integrierte Schaltungen mit entsprechenden Grabenstrukturen
DE102007020268B3 (de) Halbleiterbauelement und Verfahren zum Verhindern der Ausbildung von elektrischen Kurzschlüssen aufgrund von Hohlräumen in der Kontaktzwischenschicht
DE102019126237A1 (de) Dielektrische finnen mit unterschiedlichen dielektrizitätskonstanten und grössen in unterschiedlichen zonen einer halbleitervorrichtung
DE102020207521A1 (de) Asymmetrische gate-schnittisolation für sram
DE102008059650A1 (de) Mikrostruktur mit einer Metallisierungsstruktur mit selbstjustierten Luftspalten zwischen dichtliegenden Metallleitungen
DE10054109C2 (de) Verfahren zum Bilden eines Substratkontakts in einem Feldeffekttransistor, der über einer vergrabenen Isolierschicht gebildet ist
DE112007002739B4 (de) Verfahren zur Herstellung eines Halbleiterbauelements mit Isolationsgraben und Kontaktgraben
DE102005026315B4 (de) Verfahren zur Herstellung eines Halbleiterbauelements
DE102007030021B4 (de) Verfahren zum Ausbilden einer Halbleiterstruktur mit einem Feldeffekttransistor, der ein verspanntes Kanalgebiet aufweist und Halbleiterstruktur
DE10230696A1 (de) Verfahren zur Herstellung eines Kurzkanal-Feldeffekttransistors
DE10324433B4 (de) Verfahren zur Herstellung eines Substratkontakts für ein SOI-Halbleiterbauteil
DE10162905B4 (de) Neuartiges Konsolidierungsverfahren für die Übergangskontaktätzung für DT-basierte DRAM-Bauelemente mit weniger als 150 NM
DE112007000751T5 (de) Graben-Isolationsstruktur mit einem erweiterten Abschnitt
DE102006025364B4 (de) Verfahren zum Vergrößern des Transistordurchlassstromes durch Vertiefen eines Isolationsgrabens
DE102005022574A1 (de) Halbleiterspeicherbauelement mit Isolationsgrabenstruktur und zugehöriges Herstellungsverfahren
DE10303926B4 (de) Verbesserte Technik zur Herstellung von Kontakten für vergrabene dotierte Gebiete in einem Halbleiterelement
DE10261404B4 (de) Verfahren zum Herstellen eines Halbleiterbauelements
DE102019214644B4 (de) Verfahren zu Herstellung einer Finfet-Struktur mit einem einen dielektrischen Streifen umfassenden Gate zur Reduzierung der effektiven Kapazität
DE10319497B4 (de) Verfahren zur Herstellung eines SOI-Feldeffekttransistorelements mit einem ohmschen Substratkontakt
DE112004002638B4 (de) Verfahren zur Herstellung einer integrierten Schaltung mit Seitenwandabstandshaltern mit geringer Verspannung

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition
R071 Expiry of right