TW543115B - Method and apparatus for forming an interlayer insulating film, and semiconductor device - Google Patents

Method and apparatus for forming an interlayer insulating film, and semiconductor device Download PDF

Info

Publication number
TW543115B
TW543115B TW089100038A TW89100038A TW543115B TW 543115 B TW543115 B TW 543115B TW 089100038 A TW089100038 A TW 089100038A TW 89100038 A TW89100038 A TW 89100038A TW 543115 B TW543115 B TW 543115B
Authority
TW
Taiwan
Prior art keywords
film
silicon dioxide
patent application
scope
item
Prior art date
Application number
TW089100038A
Other languages
English (en)
Inventor
Kazuo Maeda
Original Assignee
Canon Sales Co Inc
Semiconductor Process Lab Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Sales Co Inc, Semiconductor Process Lab Co filed Critical Canon Sales Co Inc
Application granted granted Critical
Publication of TW543115B publication Critical patent/TW543115B/zh

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/52—Controlling or regulating the coating process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/401—Oxides containing silicon
    • C23C16/402—Silicon dioxide
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45561—Gas plumbing upstream of the reaction chamber
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/50—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges
    • C23C16/515—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges using pulsed discharges
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/022—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being a laminate, i.e. composed of sublayers, e.g. stacks of alternating high-k metal oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02203—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being porous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02211—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02304—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment formation of intermediate layers, e.g. buffer layers, layers to improve adhesion, lattice match or diffusion barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H01L21/0234—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02362—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment formation of intermediate layers, e.g. capping layers or diffusion barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31695—Deposition of porous oxides or porous glassy oxides or oxide based porous glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/7682—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing the dielectric comprising air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76826—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by contacting the layer with gases, liquids or plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76832—Multiple layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76835—Combinations of two or more different dielectric layers having a low dielectric constant
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen
    • H01L21/02216—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen the compound being a molecule comprising at least one silicon-oxygen bond and the compound having hydrogen or an organic group attached to the silicon or oxygen, e.g. a siloxane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
    • H01L2221/1005—Formation and after-treatment of dielectrics
    • H01L2221/1042—Formation and after-treatment of dielectrics the dielectric comprising air gaps
    • H01L2221/1047—Formation and after-treatment of dielectrics the dielectric comprising air gaps the air gaps being formed by pores in the dielectric

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Inorganic Chemistry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)

Description

543115 五、發明說明（1) --- 本發明係有關一種用來形成中間層絕緣膜之方法，特 別是有關形成具有高度整合集積度之半等體設備所需之一 低介電常數（dielectric constant)中間層絕緣膜之方 法。近年來針對半導體設備高度整合集積度之、進1，造成 較窄之配線（w i r i ng 1 i ne )間隔。該窄化之配綠間隔使配 線間之電容增加，因而需要形成一具有低介電常數中間 層絕緣膜。 . 隨著最近在LSI裝置之高度整合集積度化發展，配線 已被細微化以及多層化，並且使配線間之電容增加。該增 加之電谷已造成操作速度大幅減少。因此這方面的進步是 很需要的。已被研究之改進方法，其中之一為減低配線間 之電容。該方法使用一中間層絕緣膜，其具有比目前正在 使用為中間層絕緣膜之二氧化矽更低之介電常數。 目前正在研究中之具有低介電常數之典型中間層絕緣 膜為S i OF膜以及一具有低介電常數之—有機絕緣膜。下列 為該等膜之說明。
SiOF
Si OF膜是使用含F以及以一部份Si-〇鍵取代Si_F鍵之 二氧化矽所形成。該Si 0F膜具有一相對介電常數，其隨著 薄膜中之F濃度增加而減少。 數種形成SiOF膜之方法已揭示（參閱1996年二月份月 週刊’’ Semiconductor World”）。該等方法中最被看好的 是使用S i扎、Ο?、氬以及S i F4作為來源氣體，以及高密度 電漿化學氣相沈積法形成一 S i 0 F膜。該方法所步成之g丨〇 ρ 543115 L、發明說明（2) ™— 度化 濃氧 氣二 之之 有介 ，低 >有 ¾ 分 熱 和 數 膜之相對介電常數大約在3 · 1至4 · 0之間（隨膜中 τ有所不同）。該常數比習知作為中間層絕緣膜 石夕相對介電常數4.0低。 低介電常數之有機絕緣膜 ^因為具有低於Si OF膜之介電常數（3. 0或更4 電$緣膜現在已成為焦點。表1列出幾項已揭示； :資數之有機絕緣膜，以及其個別之相對介電常 解溫度。 表1 有機絕綠暝 含氟樹脂 相對介電常數 熱分解 溫度 α) Note 2.4 420 月週刊p丰導體世界j 1997 二月份第82 1 Cy top 非結晶 teion — 2.1 400 月週刊r丰導艚世界』【996 二月份第90 1 1.9 L------ 400 月週刊|3半導體世界j 1996 二月份第9ί頁 然而’該SiOF膜之缺點為膜中 ，乳吸收性減低。此降低之抗水氣吸收性會造成嚴重的問 ，’因為上層屏障金屬層之電晶體特性和粘附力會受影 響。 φ # ^為二石夕日日圓或二氧化石夕膜之間之不良枯附力’低介 μ 吊π 4之^機絕緣膜復容易脫落。而且因其熱分解溫度為 00 C左右，該有機絕緣膜有低抗熱性(heat
第5頁 【43115 五、發明說明（3) 而低抗熱性會造成高溫下晶圓回火 resistivity)之缺點 (annealing)之問題 〇 本發明之目的為提供一種製造具有良好抗水氣吸吹 性、抗熱性以及低介電常數之中間層絕緣膜之、方7法；使用 該中間層絕緣膜之半導體裝置；以及形成該中間層絕緣膜 之半導體製造設備。 根據本發明之形成中間層絕緣‘膜之方法，在一物件 (基材）亡形成一底層絕緣膜，再於該底層絕緣膜上形成 一多孔二氧化矽膜。該二氧化矽膜係以下列三種方法形 成： “ iL)如第1圖所示’使用Μ以及〇2或叫1以及〇2為 反應氣體以化學氣相沈積法形成。 士發明人發現該方法係將SiA以及％或㈣以及〜於 虱體中互相反應，因而形成微粒狀叫於氣體中。該 狀Si02_於底層絕緣㈣5。又因為該微粒狀 形、 狀，該底層絕緣膜之表面盔、土 h , 2 n & 無去岔集地以微粒狀Si02填滿。 因此在该底層絕緣膜1 〇 5之上开彡忐 膜1〇6 ^ 又上形成了具有很多孔隙之Si〇2 β將）如第3(:、4圖表示在低壓下間歇性和週期#產+ 電漿於SiH4和〇2之氣體中之方法。 ,夺遇』性產生 本發明人發現在低壓下於 々 的方法，微粒狀s i 〇2亦形成於> ^ : 2氣—中產生電漿 形狀，該基材之表;無法成密=體Λ 因該微粒狀5叫之 該微粒狀之Si02沈積在該基材二知:狀Sl〇2填滿。因此 I材表面，因而形成一多孔二氣 州115 五、發明說明（4) 化秒膜於該基材上。 二氧t::^並，現以典型低屢化學氣相沈積形成之多孔 氧化石夕膜係為薄膜’其中所形成之多孔二 歇性知、固s、八穩定性質之膜。本發明人發現在低壓下間 之方:k j性產生電裝於Si H4和〇2氣體中作為形成該等膜 以匕2?係為週期性產生電聚之實例。在該圖中， 氟相沈積是在低壓下，時間τι τ2進行。低壓化 予孔相沈積則是在時間Τ 2〜Τ 3進行。 再士 iL)利用該方法係交替形成有機膜和二氧化石夕膜’ 再如第6C、6D圖所示以氧氣電浆處理該膜。 根據該方法，首杰：丑/丄、 化石夕膜之膜5〇6。再Λ Λ Λ一具有該有機膜和該二氧 中丹以氧亂電漿處理該膜。氧氣電漿處理 膜弗点Hi之該有機膜係被選擇性移除，因此在該有機 生夕了I I域產生孔隙。如此K呆留Si〇2於該膜上並產 生❹孔隙，因而形成—多孔二氧化賴5〇7。 (4 )、以虱氣電聚處理該多孔二氧化石夕膜 舲兮：f述方法形成之多孔二氧化矽膜具有許多孔隙。因 =二，二氧化矽膜之表面積大於無孔隙之二氧化矽膜。 乂此^夕孔二氧化石夕膜很容易吸收空氣中之水氣。如第 '3D，圖所示’以氫氣電聚處理該多孔二氧化石夕膜。 3方=内表面Si_〇之不連接鍵被m鍵所取代。因而 了防止水軋被孔隙之内表面吸收。 (5 )形成一覆蓋絕緣膜 如第1E圖所示，以氫氣電聚處理該多孔二氧化石夕膜，
麵 第7頁 543115 五、發明說明（6) —~ 緣膜之方法的剖面圖。 第3A〜31圖係為根據本發明第3實施例之形成中間層絕 緣膜之方法的剖面圖。 第4圖係表示根據本發明第3、4實施例之來.成中間層 絕緣膜之方法以及根據本發明第6實施例之·半苓體製造^ 置中，S i札、〇2、氬流量以及施於一腔室中之 間的相互關係之特性。 · I力與守 第5A〜5M圖係為根據本發明第4實施例之形成中間層絕 緣膜之方法的剖面圖。 第6A〜6J圖係為根據本發明第5實施例之形成中間層絕 緣膜之方法的剖面圖。 曰 第7圖係表示根據本發明第5實施例之形成中間層絕緣 膜之方法以及根據本發明第6實施例之半導體製造裝置 中，形成有機膜之反應氣體（CH化合物）流量以及"形成二 氧化矽膜之反應氣體（SiHdO2)之流量與時間的相互關係二 特性。 第8圖係為根據本發明第6實施例之半導體製造裝置之 組成。 符號說明： 1(Π〜矽基材；102〜BPSG膜；103〜鋁製配線層；1〇4〜基 材；105〜底層絕緣膜；106〜Si02膜；107〜二氧化石夕膜； 108〜二氧化矽膜；109〜覆蓋絕緣膜；201〜矽基材；202〜 BPSG膜；203〜鋁製配線層；204〜基材；2 0 5〜二氧化矽膜·’ ； 206〜二氧化矽膜；207〜二氧化矽膜；208〜嵌入式槽；209〜
543115
二氧化矽膜（第一絕緣膜）；21〇〜銅鍍層：3〇1~矽基材； 30 2〜BPSG膜；303〜鋁配線層；304〜基材；30 5〜二氧化矽 膜（底層絕緣膜）：3 0 6〜二氧化矽膜；3 0 7〜二氧化矽膜· 3〇8〜多孔二氧化矽膜；3〇9〜二氧化矽膜；^〜矽基材二’ —案號 89100038 五、發明說明（7) 402〜BPSG膜；403〜鋁配線層；404〜基材；40 5〜二氧化矽 膜（底層絕緣膜）；4 0 6〜二氧化矽膜；4 〇 7〜嵌入式槽；
4 0 8〜二氧化矽膜（第一絕緣膜）；4 〇 9〜銅鍍層；4丨〇〜阻障 金屬氮化鈦膜；410a〜氮化鈦膜；501〜矽基材；502〜BPSG 膜；5 0 3〜鋁配線層；5 04〜基材；5〇5〜二氧化矽膜（底層絕 緣膜），506〜具有該有機膜和該二氧化矽膜之膜；so?〜多 孔一氧化石夕膜，508〜Si 02膜；509〜二氧化石夕膜；510〜多 孔Si02膜；601〜矽基材；602〜MFC ; 603〜MFC ; 604〜 路；611〜氣體入口； 612 615〜晶圓；616〜氣體出口 源；619 、 620 、 621 、 622 頻電源；6 2 5〜開關裝置。 較佳實施例 MFC ; 605〜MFC ; 606 、 607 、 608 、 609〜分管路；610〜管 6 1 3〜腔室；6 1 4〜晶圓支持架； 6 1 7〜開關裝置；6 1 8〜高頻電 62 3、6 26〜控制信號；6 24〜高 接下來，將參考附圖並詳加敘述本發明之實施例。
(1 )根據本發明實施例之形成中間層絕緣膜之方法 的敘述。 ' (a ) ·第1實施例 第1 A〜1 Η圖是敘述第1實施例之剖面圖。 首先，如第1Α圖所示，形成一bpSG膜1〇2於矽基材1〇1
543115
後’於4 B P S G膜1 〇 2上形成一铭膜，再將該铭膜圖 案轉移其中形成一紹製配線層（wiring layer)l〇3。一 基相1 〇 4包括石夕基材1 0 1，該B P S G膜1 0 2以及該鋁製配線層 I I I ·< η 接著，如第1 Β圖所示，於該基材丨〇4上形感一二氧化 |膜1 0 5 (底層絕緣膜）。該二氧化石夕膜1 〇 5是以電漿化學 氣相沈積形成的。反應氣體為SiH4以及Ν2〇。該二氧化矽膜 1〇5之厚度為100 。 、 ^心後，如第1 C圖所示，將二氧化矽膜丨〇 6形成於該二 ^匕夕膜1 0 5上。該二氧化石夕膜1 〇 6係以化學氣相沈積形 二’以以及％為反應氣體。當使用該氣體為反應氣體 =，於氣體中形成具有大顆粒之Si〇2，且具有大顆粒之 積於该二氧化矽膜i 〇 5上。因此該二氧化矽膜1 〇 6上 命多孔隙。因而該二氧化矽膜丨〇 6為多孔二氧化矽膜。 該多孔二氧化矽膜1〇6之厚度為5〇〇 nm。 ^然後如第11}圖所示，以氫氣電漿處理該多孔二氧化矽 代处。因此在孔隙之内表面中脫落之Si-0鍵被Si-Η鍵取 乂。結果，該膜之抗水氣吸收性增加。 5 Ik後，如第丨Ε圖所示，一二氧化矽膜丨〇 7形成於以氫 之該多孔二氧化矽膜1〇6上。該二氧化矽膜1〇7係以 取化，氣相沈積形成。反應氣體為SiH4以及Ν2〇。 接著，如第1F圖所示，形成一二氧化矽膜1〇8於該二 化。a夕膜1 〇 7上。形成该二氧化石夕膜1 〇 8是為了將表面平坦 。该二氧化矽膜108係以〇3為反應氣體而使用
第11頁 543115 五、發明說明（9) TEOS(Tetra-Ethyl-Ortho-Si 1 icate)之化學氣相沈積形 成。使用於該方法之03的密度必需足夠將TE〇s氧化。因此 該二氧化矽膜1 〇 8是一流體二氧化矽膜。該二氧化矽膜1 〇 8 之厚度為200 nm。 ' 接著，如第1G圖所示，該二氧化矽膜1〇8之表面以蝕 刻或CMP (Chemical Mechanical Polishing method)方法 磨平。此時，之前形成之二氧化矽膜丨〇 5、i 〇 6及丨〇 7分別 以蝕刻將其部分移除。以蝕刻進行之平坦化，在鋁配線層 (aluminum wiring layer)之凸面體l〇3a上所形成之二氧曰 化矽膜1 0 5並未被全部移除。 朴隨後，如第1 H圖所示，形成一二氧化矽膜1 〇 9 ( —覆 盍％緣膜）於該平坦化之表面上。該二氧化矽膜丨〇 9係以 電漿化學氣相沈積形成。反應氣體為SiH4以及乂〇。該二 化石夕膜109之厚度為100 _。 在4基材1 0 4上形成具有良好抗熱性、抗水氣吸收性 和低介電常數之中間層絕緣膜係由上述所形成之二氧化矽 膜105、（該底層絕緣膜）1〇6、1〇7及1〇9 (該覆蓋絕緣膜） 所組成。也就是說，該二氧化矽膜i 0 6為多孔狀，因此該 =氧化矽膜106之介電常數為2〇至3〇。該介電常數值比 ，、型二氧化矽膜之介電常數4· 0要低。而且，該典型二氣 7 =膜10 9係形成於該多孔二氧化石夕膜i 〇 6上。因而可防止 7广滲透至該二氧化矽膜1〇6。並且，二氧化矽膜ι〇5、 、1 0 7及1 0 9之抗熱性比有機絕緣膜好。 r
如上所述之實例，以SiA及〇3作為反應氣體是為了形
第12頁 543115 五、發明說明（ίο) 成該多孔二氧化矽膜1 〇 6。然而，亦可使用其他反應氣體 形成與上述實例相似之多孔二氧化矽膜。該等反應氣體 如：
Si2H6 +02、
Si3H8 +03、或
Si3H8 +02。 再者，除了上述之各反應氣體·，還有一含硼反應氣體 -和一含氟之反應氣體，因而可形成一多孔含硼二氧化係膜 ' 和一多孔含氟二氧化矽膜。 (vb).第2實施例 貫施例2係以弟1貫施例施加於一刻纹製程。 首先，如第2A圖所示，形成一βρ% (borophosphosilicate glass)膜 2 02 於一矽基材 201 上。 於該BPSG膜202上形成一鋁層，再將該鋁層圖案化而 形成一叙配線層2 0 3。一基材2 〇 4包括該矽基材2 0 1、該 BPSG膜以及該鋁配線層20 3。 接著如第2B圖所示，一具有厚度1〇〇ηπι之二氧化矽膜 2 0 5 (該底層絕緣膜）形成於該鋁配線層2〇3之上。該二氧 化矽膜20 5係以電漿化學氣相沈積形成。反應氣體為Sii^
和N2 0。 碰I 再如第2C圖所示，一二氧化矽膜2〇6形成於該二氧化囅 矽膜2,05 (該底層絕緣膜）之上。該二氧化矽膜2〇6係以電· 漿化學氣相沈積和使用Si2H6 03為反應氣體所形成。使用.該 ' 反應氣體時，於氣體中會形成二氧化矽微粒，該微粒之二
543115 五、發明說明（11) 為500 nm 氧化矽沈積於該二氧化矽膜205上。因此該二氧 為多孔二氧化矽膜。該多孔二氧化矽膜2〇6之厚度、 隨後，如第2D圖所示，以氫氣電漿處理該多孔二 矽膜20 6。因此孔隙中内表面上之Si_〇脫離鍵被^咄鍵所 取代。故可改善該膜之抗水氣吸收性。 如第2E圖所示，一二氧化矽膜2 〇7形成於該多孔二氧 化矽膜20 6上。、該二氧化矽膜20 7係以電漿化學氣相沈積形 成。反應氣體為S i扎和A 0。該二氧化矽膜2 〇 7可防止後來 形成於該二氧化矽膜207上銅鍍層之銅擴散至該多孔二氧 化矽膜206中。 — 如第2F圖所示，以圖案轉移法將該二氧化矽膜2〇5 (該底層絕緣膜）20 6及20 7開放，因而形成一嵌入式槽 208。該嵌入式槽2 08與形成於二氧化矽膜2〇5下之鋁配線 層203連接。
▲如第2G圖所示，二氧化矽膜2〇9 (第一絕緣膜）形成 於該二氧化矽膜20 7之上和該嵌入式槽2〇8之兩側及底部。 該一氧化石夕膜2 0 9係以電漿化學氣相沈積形成。形成於該 嵌入式槽208兩側之二氧化矽膜2 〇9可防止後來埋設於該嵌 入式槽208之銅擴散至該多孔二氧化矽膜2〇6中。 如第2H圖所示’以等向餘刻該二氧化石夕膜209 (該第 一絕緣膜）。因此該二氧化矽膜2 0 9被移除，留下在嵌入 式槽2 0 8兩側部份之二氧化矽膜2 〇 9。因此形成一連接鋁配 線層20 3之接觸孔於該嵌入式槽2〇8底部。該二氧化矽膜
第14頁 543115 五、發明說明（12) 2 0 7仍留在該多孔二氧化矽膜2 〇 6上而未被移除。 如第21圖所示，形成一銅鍍層210於該嵌入式槽20 8和 该二氧化石夕膜20 7上。形成於該嵌入式槽208之銅鍍層2 1〇 係作為銅配線層。 ..< 接著’如第2J圖所示，形成於該二氧化石之膜2〇7上之 銅錄層2 1 0以CMP方法研磨和移除。因此只保留位於嵌入式 槽208之銅鍍層。 隨後如第2K圖所示，形成一阻障金屬（barrier ni^tal)氮化鈦（TiN)膜21 i於該嵌入式槽2〇8上。該氮化鈦 膜可防止嵌入式槽2〇8中之銅擴散至後來形成於該嵌入式 槽208上之該二氧化矽膜。 ，著如第2L圖所示，該圖案轉移法保留嵌入式槽2〇8 上之氮化鈦膜2 1 1 a，而移除位於其他部分之氮化鈦膜 211。 、
隨後如第2M圖所示，形成一二氧化矽膜212 (該覆蓋 絕緣膜）於該二氧化矽膜2〇7和TiN膜2Ua之上。該二氧1匕 矽膜21 2係以電漿化學氣相沈積形成。反應氣體為SiH4及N
如上所述，形成一具有良好抗熱性及抗水氣吸收性以 及^ ’I電#數之中間層絕緣膜於該基材2上。也就是該 一氧化矽膜206係為多孔，且其介電常數為2〇至3 〇。該 介電常數比典型無孔二氧化矽之介電常數L 〇要低。^ ，該典型二氧化矽膜207和212 (該覆蓋絕緣膜）係形成於 该多孔二氧化矽膜206上。因此可防止水氣擴散至該多孔 麵 _
第15頁 543115
並且二氧化矽膜206 、207及212之抗熱 二氧化矽膜2 06上。 性比有機絕緣膜好 上述實例中，為了形成 氣體係使用Si2H6&〇3。然而 與上述實例類似之多孔二氧 S i2H6 + 〇2、 該多孔二氧化矽膜2 〇 6，反應 亦可使用其他反應氣體形成一 化石夕膜。該等反應氣體如： S i 3 ^8 + 〇3、或 S i3 H8 + 02。
再f，除了上述之各反應氣體，還有一含硼反應氣體 和一含氟之反應氣體，因而可形成一多孔含硼二氧化係膜 和一多孔含氟二氧化矽膜。 (c ) ·苐3實施例 第3A〜31圖為第3實施例之剖面圖。第4圖表示Siij4、〇 2、氬流量及施加於第3實施例之腔室之rf電力與時間之關 係0 首先，如第3A圖所示，形成一 BPSG膜302於一矽基材 301上。於該BPS G膜302上形成一鋁層，再將該鋁層圖案轉 移化而形成一链配線層303。一基材304包括該石夕基材 301、該BPSG膜3 02以及該鋁配線層3 0 3。
接著如第3B圖所示，一具有厚度100 nm之二氧化石夕膜 305 (該底層絕緣膜）形成於該鋁配線層303之上。該二氧 化矽膜30 5係使用反應氣體8丨114和〇2，在11'〇1^壓力下，保 持該矽基材301於4 0 0 °C，以低壓電漿化學氣相沈積法形 成0
543115 五、發明說明（14) +再如第3C圖所示，一二氧化矽膜3〇6形成於該二氧化 =膜3 0 5 (禮底層絕緣膜）之上。該二氧化矽膜3 〇 6係以如 4圖所示，施加一rf電力於腔室中和使用Si2扎和％為反 應氣體，並將該矽基材3 01保持在40 0而形成v如第4圖 ，不，在形成膜的過程中，該Si h4及〇2之埤量奏固定的， 忒R F電力是以每1 〇秒一循環施加於該腔室中。因此電漿係 以母1 0秒之循環產生及消失。產生電漿時，於腔室中引入 氬，以控制腔室中之壓力。使用隨著時間變化之電漿，可 在一腔室中重複低壓化學氣相沈積和低壓電漿化學氣相沈 積之製程。例如第4圖中，在〇〜5秒中並無電漿產生，因此 其製程為低壓化學氣相沈積。在5〜1 〇秒中產生電漿，製程攀 則為低壓電漿化學氣相沈積。在此實施例中，腔室中之壓 力在低壓化學氣相沈積係為1 · 〇 Tor r。該壓力比在低壓電 漿化學氣相沈積之腔室中（2· 0 Torr)低。而且，為了要產 生電漿，所使用的RF電力為13· 56 MHz和40 0 kMHz。該低 壓化學氣相沈積和低壓電漿化學氣相沈積係以此方式進 行’因而形成該具有很多孔隙之二氧化石夕膜。也就是該二 氧化矽膜306為多孔。 接著如第3D圖所示，以氫氣電漿處理該多孔二氧化矽 膜306。因此孔隙中内表面上之Si-Ο脫離鍵被Si-Η鍵所取 t 代。於是可改善該膜之抗水氣吸收性。 · 如第3E圖所示，一二氧化矽膜3 07形成於該多孔二氧 化矽膜30 6上。該二氧化矽膜307係以電漿化學氣相沈旛形 成。反應氣體為S i H4和02。
第17頁 543115 五、發明說明（15) 如第3F圖所不’形成一多孔二氧化矽膜3〇8於該二氧 化矽膜30 7上。形成該二氧化矽膜30 8是為了將表面平坦 化。該二氧化夕膜3 0 8係以化學氣相沈積法使用 TEOS(Tetra-Ethyl-Ortho-Silicate)及 〇3 為反應氣體。在 此使用的％之密度為足夠將TE0S氧化。因此該二氧化石夕膜 3 0 8是流體二氧化矽膜。 接著，如第3G圖所示，該二氧化矽膜3〇8之表面以cMp (Chemical Mechanical P〇lishing raeth〇d)方法磨平和平 坦化。此時’部分的先前形成之二氧化矽膜3〇5、3 〇6及 307被研磨和移除。而以蝕刻進行之平坦化，在鋁配線層 之凸面體303a上所形成之二氧化矽膜3〇5並未被全部移 除。 後，如第3H圖所示，形成一二氧化矽膜3〇9於該平 坦化之表面上。該二氧化矽膜30 9係與前述多孔二氧化矽 膜30 6相似，以低壓化學氣相沈積及低壓電漿化學氣相沈 積形成。也就是該二氧化矽膜3 〇 9係使用如第丨〇圖所示之 脈動（pulse)電漿於氬氣體中，以反應氣體Si扎以及〇2， 亚保持該矽基材3 01於40 0 °c下形成。在使用低壓化學氣相 沈積之腔至中，壓力為lT〇rr。該壓力比使用低壓電漿化 學氣相沈積法之腔室（2· 〇 Torr)低。 接著，如第3 I圖所示，以電漿處理該多孔二氧化矽膜 309。因此在孔隙之内表面中脫落之§丨—〇鍵被η鍵取 代。結果，該膜之抗水氣吸收性增加。 在該基材30 4上形成具有良好抗熱性、抗水氣吸收性 "43115 (16) 五、發明說明 氏"電4數之中間層絕緣膜係由上述所形成之二氧化矽 所纟〇5、（該底層絕緣膜）3〇6、3〇7及3〇9 (該覆蓋絕緣膜） ，成。也就是說，該二氧化矽膜3 〇 6和3 〇 9係為多孔，因 =该二氧化石夕膜306及309之介電常數為2.〇至U。該介電 吊> 數值比典型之無孔二氧化矽膜之介電常數4 · .〇要低。而 且’該多孔二氧化石夕膜3 〇 6及3 0 9係以氫電漿處理，因而可 改善其抗水氣吸收性。而且該二氧化矽膜3 〇 5、3 0 6、3 0 7 及3 0 9之抗熱性比有機絕緣膜好。
如上所述之實例，以S i H4及02作為反應氣體是為了形 成該多孔二氧化矽膜306及3 09。然而，亦可使用其他反應 氣體形成與上述實例相似之多孔二氧化矽膜。該等反應氣 體如： S i Η化合物+ 02、 S i Η 化合物 + 03 + 02、
Si -C-0-Η化合物+〇2、或 Si -C-0-Η 化合物 + 03 + 02。
如上所述之SiH與Si_C-0-H化合物，化學式5111211+2可 使用為8111化合物。化學式81(〇1〇11114_11({^(：111112111+1(111二1，2)， nM〜4)可使用為Si_C_0_H化合物。 上述之組成適用於以下之實施例。 (d) ·第4實施例 第4實施例係將第3實施例施加於刻紋製程而得。 第5 A〜5 Μ圖係說明第4實施例之剖面圖。第4圖奉示S i H4、〇
第19頁 543115 五、發明說明（17) 2、氬流量及施加於第3實施例之腔室之RF電力與時間之關 係。 首先’如第5A圖所示，形成一BPSG膜402於一矽基材 401上。於該BPSG膜402上形成一鋁層，再將該鋁層圖案化 而形成一鋁配線層403。一基材404包括該矽基材4〇1、該 BPSG膜402以及該鋁配線層4 03。 接著如第5B圖所示，一具有厚度1〇〇ηιη之二氧化矽膜 4 0 5 (該底層絕緣膜）形成於該鋁配線層4 〇 3之上。該二氧 化矽膜405係使用反應氣體Si^和〇2，在1 Τ〇ΓΓ壓力下，保 持該矽基材4 01於4 00 °C，以低壓電漿化學氣相沈積形成。 再如第5C圖所示，形成一多孔二氧化矽膜4〇6於該二 氧化砍膜4 0 5 (該底層絕緣膜）之上。該二氧化碎膜4 〇 6係 以如第4圖所示，施加一 RF電力於腔室中和使用si2H4及02 為反應氣體，並將該矽基材401保持在400 °c所形成。如第 4圖所示，在形成膜的過程中，該Si H4及〇2之流量是固定 的，但該RF電力是以每1 0秒一循環施加於該腔室中。因此 電漿係以每1 0秒之循環產生及消失。產生電襞時，於腔室 中引入氬，以控制腔室中之壓力。使用隨著時間變化之電 漿，可在一腔室中重複低壓化學氣相沈積和低壓電漿化學 氣相沈積之製程。例如第4圖中，在0〜5秒中無電聚產生， 因此其製程為低壓化學氣相沈積。在5〜10秒中產生電漿， 製程則為低壓電漿化學氣相沈積。在此實施例中，腔室中 之壓力在低壓化學氣相沈積係為1 Torr。該壓力比在低壓 電漿化學氣相沈積之腔室中（2.0 To rr)低。而且為了要產
第20頁 543115 五、發明說明（18) 生電漿，所使用的RF電力為13· 56 MHz和400 kMHz。該低 壓化學氣相沈積和低壓電漿化學氣相沈積係以此方式進 行’因而形成該具有很多孔隙之二氧化矽膜。也就是該二 氧化矽膜406為多孔，其厚度為3〇〇 nm。 ^接著如第5D圖所示，以氫氣電漿處理·該多·孔二氧化矽 膜406。因此孔隙中内表面上之Si—〇脫離鍵被“ —H鍵所取 代，而改善該膜之抗水氣吸收性。. 如第5E圖所示’以圖案化將該二氧化矽膜4〇5 (該底 層絕緣膜）及406開放，因而形成一嵌入式槽4〇7。該嵌入 式槽4 0 7與形成於二氧化矽膜4 〇 5下之鋁配線層4 〇 3連接。 、如第5F圖所示，一二氧化矽膜4 08 (第一絕緣膜）形 成於該二氧化矽膜4〇6之上和該嵌入式槽4〇7之兩側及底 部二，二氧化矽膜408係以電漿化學氣相沈積形成。形成 於，嵌入式槽40 7兩側之二氧化矽膜4〇8可防止後來埋設於 該嵌入式槽407之銅擴散至該多孔二氧化矽膜4〇6中。該二 氧化矽膜之厚度為100 nm。
”如第5G圖所示’以等向蝕刻該二氧化矽膜(該第 、、、巴緣膜）。因此該一氧化石夕膜4 〇 8被移除，留下在喪入 式槽40 7兩側部份之二氧化矽膜4〇8。因此形成一連接鋁配 線層403之接觸孔於該嵌入式槽407底部。 接著_如第5H圖所示，形成一銅鍍層4〇9於該嵌入式槽 407和該二氧化矽膜4〇6上。形成於該嵌入式槽4〇7之銅鍍 層4 0 9係作為銅配線層。 ·. 接著’如第51圖所示，形成於該二氧化矽膜4〇6上之
543115 五、發明說明（19) 銅鍍層40 9以CMP方法研磨和移除。因此只保留位於嵌入式 槽407之銅鑛層。 隨後如第5J圖所示，形成一阻障金屬氮化鈦膜41〇於 該嵌入式槽407上。該氮化鈦膜可防止嵌入式槽4〇7中之銅 擴散至後來形成於該嵌入式槽4 〇7上之二氧化;ε夕膜。 接著如第5Κ圖所示，該圖案轉移法保留嵌入式槽4 〇7 上之氮化鈦膜41 〇a，而移除位於其他部分之氮化鈦膜 410。 '
隨後如第5L圖所示，形成一多孔二氧化石夕膜οι (該 覆盍絶緣膜）於咸二氧化碎膜406和氮化欽膜41〇a之上。 該二氧化石夕膜41 1係以與先前形成之多孔二氧化石夕膜4 〇 6相 似之重複低壓化學氣相沈積及電漿化學氣相沈積所形成。 也就疋該》—氧化石夕膜411係施加如第4圖所示之脈動電漿 (以週期性產生及消失之電漿），於氬氣體中，Si H4及02 為反應氣體，並將該矽基材401保持在400 °c。此時，為了 要產生電漿，所使用的RF電力為13.56 MHz。低壓化學氣 相沈積時，腔室中壓力為1 Tor r。該壓力比當在低壓下進 行電漿化學氣相沈積之腔室中低。該二氧化矽膜41 1之厚 度為5 0 0 nm。
接著如第5M圖所示，以氫氣電漿處理該多孔二氧化矽 膜411。因此孔隙中内表面上之si-〇脫離鍵被Si-Η鍵所取 代，而改善該膜之抗水氣吸收性。 如上所述，形成一具有良好抗熱性及抗水氣吸收性以 及低介電常數之中間層絕緣膜於該基材4〇4上。也就是該
第22頁 543115
五、發明說明（20) 二氧化石夕膜406及4U係為多孔，且其介電常數為2〇至 3.0。該介電常數比典型無孔二氧化矽膜之介電常數4. 〇 低。而且該多孔二氧化矽膜406和411係經過氫氣電漿處 理，該膜具有改進之抗水氣吸收性。而且該土氧.化矽膜 4 0 6及4 11之抗熱性比有機絕緣膜好。 上述實例中’為了形成該多孔二氧化石夕膜4〇6及川， 反應氣體係使用Si &及％。然而亦可使用其他反應氣體形 成類似之多孔一氧化石夕膜。該等反應氣體如： S i Η化合物+ 02、 S i Η化合物+ 03、
Si-C-0-Η化合物+ 02、或 Si-C-Ο-Η 化合物 + 03。 (e ) ·第5實施例 第6 A〜6 J圖係說明第5實施例之剖面圖。第7圖係表示 形成一有機膜之反應氣體（一 CH化合物）流量、形成該二氧 化石夕膜之反應氣體（S i扎）流量及用來控制第5實施例中壓 力之氣體（氬）流量與時間之關係。 首先，如第6A圖所示，形成一BPSG膜502於一矽基材
501上。於該BPSG膜502上形成一銘層，再將該|呂層圖案轉 移化而形成一铭配線層503。因而形成一基材504包括該石夕 基材501、該BPSG膜502以及該鋁配線層503。 接著如第6B圖所示，一具有厚度1〇〇 nm之二氧化石夕膜 505 (該底層絕緣膜）形成於該鋁配線層503之上。該二氧 化矽膜5 0 5係使用反應氣體S i H4和〇2，在1 T 〇 r r壓力下，保
第23頁 543115 五、發明說明（21) 持該發基材5 01於40 (TC，以低壓化學氣相沈積形成。 再如第6C圖所示，在si 〇2膜505上以沈積有機膜與Si 02 膜形成一膜506。具有有機膜與Si 〇2膜交替之膜506係以交 替引入形成有機膜之反應氣體及形成Si 02膜之反應氣體於 腔室中，其中施加之Rf電力頻率為13. 56 MHz及400 kMz。 該S i 〇2膜係形成於該膜5 0 6之最上層。例如，第7圖中，在 0〜5秒中係形成Si〇2膜；在5〜1 〇秒中係形成有機膜。在此 貫施例中’係以TE〇S(Tetra-Ethyl - Ortho-Silicate)或 S1 (CH3 )札為反應氣體形成有機膜，及以s i H4為反應氣體形 成S i 02膜。 隨後如第6D圖所示，以氧氣電漿將具有有機膜及二氧 化矽膜交替形成之該膜506灰化。因此該有機膜被氧化， 使孔隙形成於有機膜所形成之區域。接著具有有機膜及二 氧化矽膜交替形成之該膜50 6被轉換成一多孔Si 02膜507。 接著如第6E圖所示，以氫氣電漿處理該多孔二氧化矽 膜5 07。因此孔隙中内表面上之si-〇脫離鍵被Si-H鍵所取 代，而改善該膜之抗水氣吸收性。 如第6F圖所示，以氫氣電漿處理形成一 si 〇2膜5〇8於 該多孔Si 〇2膜上。該Si 02膜508係以低壓化學氣相沈積形 成。S i H4及02為反應氣體。 如第6G圖所示，形成一二氧化矽膜509於該二氧化矽 膜508上。形成該二氧化石夕膜509是為了將表面平坦化。該 二氧化矽膜5 0 9係以TE0S及03為反應氣體，而使用化學氣 相沈積法形成。使用於該方法之〇3的密度必需足夠而能氧
HI IH
第24頁 543115
五、發明說明（22) 化TEOS。®此該二氧化矽膜5〇9是一流體二氧化 。 該二氧化矽膜509之表面係以CMp方法研磨及平面化。 此時，該一二氧化矽膜（底層絕緣膜）5〇5、該二氧化矽膜 507及之丽形成之該二氧化矽膜5〇8之部分被移 以⑽進行平坦化，並未全部移除在紹配線層之凸面體、 503a上所形成之二氧化矽膜5〇5。 、 接著如第61圖所示，於該平坦化之表面形成一多孔 Si 〇2膜510。該Si〇2膜5 10係以與先前形成之該 =7相同方法形成。也就是交替形成有機膜與叫㈣以 父曰引:形成有機膜之反應氣體及形成叫膜之反應氣體 於腔室中，其中施加之Rf電力頻率為1 3 56 〇2及4〇〇 kMz。之後再以氧氣電漿處理所得膜而灰化。 因此該有機膜被氧丨’使孔隙形成於有機膜所形成之 區域’結果形成該多孔叫膜51()。此實施例巾，形成有 機膜之反應氣體為含有CH化合物，而叫及〇2係形 膜之反應氣體。 2 冬接著如第6 J圖所示，以氫氣電漿處理該多孔二氧化矽 膜510。因此孔隙中内表面上之。一〇脫離鍵被^^鍵所取 代’因而可改善該膜之抗水氣吸收性。
以上述方法形成一具有良好抗熱性及抗水氣吸收性以 及低介電常數之中間層絕緣膜於該基材5〇4上，以及Si〇2 膜505 (底層絕緣膜）、5〇7、5〇8及51〇。也就是該二氧2化 矽膜507及510係為多孔，且其介電常數為2〇至3〇。砝介 電#數比典型無孔_氧化石夕膜之介電常數要低。而且
543115 五、發明說明（23) 該多孔二氧化矽膜5〇7及510係铖矾与a 有改it e $ π ^ ^ 係、，二過虱軋電漿處理，該膜具 乃κ運之抗水乳吸收性〇 — 50« ^ ςι n ^ ^ ^ LL 肉立 4 一乳化矽膜505、5 07、 5 1 0之抗熱性比有機絕緣膜好。 交秩ΐ Γ二：I ’為了形成該多孔二氧化矽膜5 0 7及51 0， 〇曰 至之反應氣體係使用含CH之化合物、SiH4及 並不限於上述所列之反應氣體。例如 了以含CF之化合物代替t沭夕ς i η 卞 〇·π _ 曰上11之3 1 Η4，而形成多孔含氟之 b 1 〇2 膜 〇 在上述之CH化合物及⑶化合物中，化學式
使用為CH化合物。化學^nSl(〇R)4n (R = c九+1 & =/2)，U為卜4)，典型的例如FSi(OC2H5)3，或可使用 含蛱以及氟之化合物為CF化合物。 上述之組成適用於以下之實施例。 — 除此之外，上述之第3〜5實施例，如第1Η圖所示之覆 盖絕緣膜109可取代該多孔絕緣膜3〇9、411及51 〇。 而且上述之第1、2實施例中，第3〜5實施例之該多孔 絕緣膜30 9、411及510可代替覆蓋絕緣膜1〇9。 (2 )·根據本發明之第6實施例說明一半導體製造裝置
以下將參考第4、7及8圖說明根據第6實施例之半導體製造 裝置。 第8圖係表示根據第6實施例之一半導體製造裝置之構 造。圖中’數字613表示形成薄膜之腔室；數字611表示氣 體入口，用來導入反應氣體至腔室613。數字615係表示晶 圓’數字6 1 2則表示氣體發射器，將反應氣體規則地散佈
第26頁 543115 五、發明說明（24) 於晶圓615上。數字614係一具有加熱器之晶圓支 字616為排放腔室6 13中反應氣體之氣體出口。 …數 數字610為一連接至氣體入口 611之管路。分 606、6 07、6 08及6 09則連接至管路61〇之上游、。1亥八总 606係提供氬氣體。該分管路6〇7則提供含邙之化; 路608則提供％。該分管路6〇9提供以心。此外"，控制/ 流里之裝置（means controiiing the flQw Μ。· | MFCs)則設置在該等分管路之中。控制裝置6l〇則將控制 號619、620、621及622輸入於MFCs中。該等控制信^传^ 制反應氣體之流量為所需之值。 說保控 一數字618表示一提供具有13· 56 MHz頻率之RF電力之 咼頻電源，其位於氣體出口 612及腔室613間。數字Η?為 一開關裝置，用來控制提供於腔室中之高頻電源6丨8 生的RF電力。 624表示一提供具有4〇〇 MHz頻率之RF電力之高頻電 源’其位於基材架61 4及腔室6 1 3間。6 2 5為一開關裝置， =來控制提供於腔室613中之高頻電源624所產生的心電 控制裝置60 1將控制信號623及6 26分別輸入於開關裝 置617及625中，以控制施加RF電力之時間。 第4、7圖表示控制裝置6〇1所控制之反應氣體之流量 及施加RF電力之時間。 如第4圖所示，在形成膜過程中，在控制信號6 1 9、· 621及6 22之控制下，將MFC 602 (提供氬）、MFC 6 04 (提 543115 五、發明說明（25) 供〇2 )及MFC 6 0 5 (提供Si H4 )保持打開狀態，以持續引入 氬、〇2及S i H4於腔室中。既然反應氣體持續地由氣體出 口 6 1 6排放出去，腔室6 1 3則保持在低壓狀態。在5〜1 〇秒之 間’控制信號62 3及626將開關裝置6 17及625打開，以施加 頻率為13.56 MHz及40 0 MHz之RF電力。因此在5〜10秒之 間，該電漿化學氣相沈積係在低壓下以及氬、〇2和S i h4氣 體中進行。
另一方面，圖中1 0〜1 5秒之間，該等開關裝置6 1 7及 6 2 5是關閉的，因此並無施加rf電力於腔室6 1 3中，低壓化 學氣相沈積則是在〇2及S i H4氣體中進行。1 5秒之後，則交 替進行電漿化學氣相沈積於低壓下及低壓化學氣相沈積。 如第3、4實施例所述，低壓下之電漿化學氣相沈積及 低壓化學氣相沈積是在氬、〇2及8 i u4氣體中重複進行，其 中該Si 02膜可形成於該基材上。 第7圖則表示另一控制裝置601所控制之反應氣體流量 之實例。 曰 > 該圖中，只有改變反應氣體之流量，RF電力則以固定 里鉍加於該腔室中，因為形成膜的過程中，該等開關裝置 6 1 7及6 2 5持續在控制信號6 2 3及6 2 6之控制中。圖中所示〇2 及氮流量隨時間之改變，是因為MFC 604 (提供〇2 )及MFC 6〇2 (提供氬）是由控制信號619及621控制。 人在圖中5〜10秒間，以控制信號62〇打開肝〇 603 (提供 sCF之化合物）’導入含CH之化合物於施加rf電力之腔室 中同日守’ MFC 60 5 (提供Si H4 )則以控制信號6 22關閉。
第28頁 543115 五、發明說明（26) 因此腔室中氣體改為含CH化合物與〇2，且於晶圓615上形 成一有機膜。 另一方面’在1〇〜15秒間，以控制信號620關閉MFC 提供含CH之化合物），以停止提供含合物於 腔室中。同時以控制信號62 2打開MFC 605 (提供SiH4 )， 因此提供Si^氣體於腔室中。接著在〇2及“扎氣體中4，以 電襞化學氣相沈積於該晶圓6 1 5上形成該S i 〇2膜。1 5秒 後’父替重複形成該有機膜及該S i A膜之步驟，而在晶圓 615交替形成該有機膜及Si〇2膜。 日曰、
如第5實施例所示，以氧氣電漿將具有有機膜及si〇^ 膜交替之膜灰化，以選擇性地移除該有機膜，而形成咳2多
第29頁

Claims (1)

  1. 543115 修正本 案號 89100038 六、申請專利範圍 1 . 一種用來形成中間層絕緣膜之方法，包括下列步 驟： 藉由使用包括氧化氣體和選自S i2 H6和S i3 H8所組成群組 之一者之反應氣體的化學氣相沈積法，在一基材上形成一 多孔二氧化矽膜。 2. 如申請專利範圍第1項所述之方法，其中該反應氣 體更包括一選自氟以及硼所組成群組之化合物。 3. 如申請專利範圍第1項所述之方法，其中該氧化氣 體為氧或臭氧。
    543115 _案號89100038_年月日_iii_ 六、申請專利範圍 引入氧化氣體和選自由含SiH化合物以及含Si-C-〇-H 化合物所組成群組之一者，以當作反應氣體； 在低壓下週期性或間歇性產生電漿；以及 以電漿化學氣相沈積來使該反應氣體反應，以形成多 孔二氧化咳膜於基材上。 9 .如申請專利範圍第8項所述之方法，其中該含S i Η化 合物為S i Η4。 1 0.如申請專利範圍第8項所述之方法，其中該氧化氣 體為氧或臭氧。 1 1.如申請專利範圍第8項所述之方法，其中電漿產生 < 之狀態之該反應氣體之壓力高於無電漿產生之狀態之該反 ® 應氣體之壓力。 1 2.如申請專利範圍第8項所述之方法，其中該多孔二 氧化矽膜形成後，以氫氣電漿處理該多孔二氧化矽膜。 1 3.如申請專利範圍第8項所述之方法，其中該多孔二 氧化矽膜形成後，再於該多孔二氧化矽膜上方形成覆蓋絕 緣膜。 1 4.如申請專利範圍第8項所述之方法，更包括下列步 驟： 在該基材上形成多孔二氧化矽膜，再以圖案轉移法形 ¥ 成叙入式槽於該多孔二氧化石夕膜； 在該嵌入式槽兩側形成側壁絕緣膜； 在該嵌入式槽中鑲嵌金屬膜；以及 在該金屬膜上形成阻障金屬層。 1 5.如申請專利範圍第1 4項所述之方法，其中該側壁
    2060-2966-pf3.ptc 第31頁 543115 案號 89100038 年 曰 修正 六、申請專利範圍 絕緣膜係以下列步驟形成： 形成該嵌入式槽，再於該中間層絕緣膜上、該嵌入式 槽兩側以及該嵌入式槽底部形成一第一絕緣膜；以及 非等向性蝕刻該第一絕緣膜以致保留在該嵌入式槽兩 側之該第一絕緣膜，而移除在該嵌入式槽之底部之該第一 絕緣膜。 1 6. —種用來形成中間層絕緣膜之方法，包括下列步 驟：
    以電漿化學氣相沈積交替形成薄膜（1 a m i n a t i n g)有機 膜和二氧化矽膜於基材上，其中該基材交替重複暴露於含 CH化合物之反應氣體和含SiH化合物及氧之反應氣體中； 以及 在該基材上，以選擇性灰化（ashing)移除該有機膜而 形成多孔二氧化矽膜。 1 7.如申請專利範圍第1 6項所述之方法，其中該灰化 是以氧氣電漿進行。 1 8.如申請專利範圍第1 6項所述之方法，其中該多孔 二氧化矽膜形成後，將該多孔二氧化矽膜以氫氣電漿處 理〇
    1 9.如申請專利範圍第1 6項所述之方法，其中在基材 上交替形成該有機膜和該二氧化矽膜之前，先於該基材上 形成底層絕緣膜。 2 0. —種形成中間層絕緣膜之方法，包括下列步驟： 以電漿化學氣相沈積交替形成有機膜和含氟之二氧化 矽膜於基材上，其中該基材交替重複暴露於含CH化合物之
    2060-2966-pf3.ptc 第32頁 543115 _案號89100038_年月曰 修正_ 六、申請專利範圍 反應氣體和含S i Η化合物及氧之反應氣體中；以及 在該基材上，以選擇性灰化移除該有機膜而形成含氟 之多孔二氧化矽膜。 2 1.如申請專利範圍第2 0項所述之方法，其中該灰化 步驟是以氧氣電漿進行。 2 2.如申請專利範圍第2 0項所述之方法，其中該多孔 二氧化矽膜形成後，將該膜以氫氣電漿處理。 2 3.如申請專利範圍第2 0項所述之方法，其中在基材 上交替形成該有機膜和該二氧化矽膜之前，先於該基材上 形成底層絕緣膜。 I 2 4. —種形成中間層絕緣膜之裝置，包括： I 腔室，用來形成膜； 管路，輸送反應氣體至該腔室； 流量控制裝置，設置於該管路，用來控制該反應氣體 之流量； 高頻發電裝置，提供高頻電力至該腔室； 開關裝置，開或關傳送至該腔室之高頻電力；以及 控制裝置，控制該流量控制裝置和該開關裝置。 2 5.如申請專利範圍第2 4項所述之裝置，其中該控制 裝置控制該流量控制裝置，因而間歇性和週期性改變該反 4 應氣體之流量。 2 6.如申請專利範圍第2 4項所述之裝置，其中該控制 裝置控制該開關裝置，因而間歇性和週期性改變施以該腔 室之南頻電力。 2 7.如申請專利範圍第2 6項所述之裝置，其中該反應
    2060-2966-pf3.ptc 第33頁 543115 案號 89100038 曰 修正 六、申請專利範圍 氣體為氧化氣體及含SiH之化合物。 2 8.如申請專利範圍第2 7項所述之裝置，其中該含S i Η 之反應氣體為S i Η4。 2 9.如申請專利範圍第2 6項所述之裝置，其中該反應 氣體為氧化氣體及選自含Si-C-0_H之化合物及含CH之化合 物所組成之組群中之一者的氣體。 3 0.如申請專利範圍第2 9項所述之裝置，其中該氧化 氣體為02或03。
    2060-2966-pf3.ptc 第34頁 543115 第89100〇38號圖式修正頁 修正日期：92,4.9 A- (UJ00530¥^-His EOOS) ο ¥疙Ί ‘ 个 ^ A-^——^ A-01---ο eoos)6001009 一3009¾(ΜΚΝΗΗ00 寸)drag(NIis9rnydra 5 10 (Τ,) (Τ2) (Τ3) /l\ 間 時 時間(秒) 時間(秒) 時間(秒） 時間(秒) ◊ 第4圖
TW089100038A 1999-03-24 2000-01-04 Method and apparatus for forming an interlayer insulating film, and semiconductor device TW543115B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP07982899A JP3236576B2 (ja) 1999-03-24 1999-03-24 層間絶縁膜の形成方法、化学的気相成長装置、及び半導体装置

Publications (1)

Publication Number Publication Date
TW543115B true TW543115B (en) 2003-07-21

Family

ID=13701081

Family Applications (1)

Application Number Title Priority Date Filing Date
TW089100038A TW543115B (en) 1999-03-24 2000-01-04 Method and apparatus for forming an interlayer insulating film, and semiconductor device

Country Status (5)

Country Link
US (1) US6372670B1 (zh)
EP (1) EP1039523A3 (zh)
JP (1) JP3236576B2 (zh)
KR (1) KR100412275B1 (zh)
TW (1) TW543115B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI471454B (zh) * 2008-11-12 2015-02-01 Microchip Tech Inc 非化學計量化學氣相沈積法介電質薄膜表面鈍化用於薄膜粗糙度控制之方法

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3184177B2 (ja) * 1999-03-26 2001-07-09 キヤノン販売株式会社 層間絶縁膜の形成方法、半導体製造装置、及び半導体装置
US6541367B1 (en) 2000-01-18 2003-04-01 Applied Materials, Inc. Very low dielectric constant plasma-enhanced CVD films
TW480654B (en) * 2001-03-15 2002-03-21 Powerchip Semiconductor Corp Semiconductor device for reducing capacitance effect between metal interconnects
US6713406B1 (en) * 2001-03-19 2004-03-30 Taiwan Semiconductor Manufacturing Company Method for depositing dielectric materials onto semiconductor substrates by HDP (high density plasma) CVD (chemical vapor deposition) processes without damage to FET active devices
KR100796751B1 (ko) * 2001-06-07 2008-01-22 삼성전자주식회사 광소자용 절연막 및 그 제조 방법, 이를 이용한 액정 표시장치 및 그 제조 방법
US6759344B2 (en) * 2002-01-29 2004-07-06 Asm Japan K.K. Method for forming low dielectric constant interlayer insulation film
KR100434021B1 (ko) * 2002-06-11 2004-06-04 동부전자 주식회사 반도체 소자의 패시베이션 형성방법
US7247252B2 (en) * 2002-06-20 2007-07-24 Taiwan Semiconductor Manufacturing Co., Ltd. Method of avoiding plasma arcing during RIE etching
JPWO2005013356A1 (ja) 2003-07-18 2007-09-27 日本電気株式会社 溝配線を有する半導体装置および半導体装置の製造方法
US7271089B2 (en) * 2004-09-01 2007-09-18 Micron Technology, Inc. Barrier layer, IC via, and IC line forming methods
JP4630756B2 (ja) * 2005-08-05 2011-02-09 パナソニック株式会社 半導体装置及びその製造方法
US20110318502A1 (en) * 2009-12-24 2011-12-29 Spp Process Technology Systems Uk Limited Methods of depositing sio2 films
US8518818B2 (en) 2011-09-16 2013-08-27 Taiwan Semiconductor Manufacturing Co., Ltd. Reverse damascene process
US8664729B2 (en) 2011-12-14 2014-03-04 Taiwan Semiconductor Manufacturing Company, Ltd. Methods and apparatus for reduced gate resistance finFET
KR102589859B1 (ko) 2016-03-22 2023-10-16 삼성디스플레이 주식회사 색필터 표시판 및 이를 포함하는 표시 장치
US10553479B2 (en) * 2017-02-16 2020-02-04 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device with contact pad and fabrication method therefore
US10388513B1 (en) * 2018-07-03 2019-08-20 Asm Ip Holding B.V. Method for depositing silicon-free carbon-containing film as gap-fill layer by pulse plasma-assisted deposition
US20230215727A1 (en) * 2022-01-05 2023-07-06 Polar Semiconductor, Llc Forming passivation stack having etch stop layer

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5000113A (en) 1986-12-19 1991-03-19 Applied Materials, Inc. Thermal CVD/PECVD reactor and use for thermal chemical vapor deposition of silicon dioxide and in-situ multi-step planarized process
JP2727106B2 (ja) 1988-03-30 1998-03-11 東京エレクトロン株式会社 膜形成方法
JPH04139825A (ja) 1990-10-01 1992-05-13 Nec Corp シリコン酸化膜の形成方法及びその装置
JP3042127B2 (ja) 1991-09-02 2000-05-15 富士電機株式会社 酸化シリコン膜の製造方法および製造装置
JP3151440B2 (ja) 1991-10-29 2001-04-03 ノードバーグ日本株式会社 自走式破砕機
JP3006641B2 (ja) 1992-09-09 2000-02-07 富士通株式会社 Ａｔｍ交換機における呼受付判定装置
JP2684942B2 (ja) 1992-11-30 1997-12-03 日本電気株式会社 化学気相成長法と化学気相成長装置および多層配線の製造方法
JP2666681B2 (ja) 1993-06-11 1997-10-22 日本電気株式会社 半導体装置の製造方法
US5494859A (en) 1994-02-04 1996-02-27 Lsi Logic Corporation Low dielectric constant insulation layer for integrated circuit structure and method of making same
JP3126594B2 (ja) 1994-07-07 2001-01-22 株式会社半導体エネルギー研究所 プラズマｃｖｄ法を用いる成膜方法
JP2820070B2 (ja) 1995-08-11 1998-11-05 日本電気株式会社 プラズマ化学気相成長法とその装置
JP3979687B2 (ja) * 1995-10-26 2007-09-19 アプライド マテリアルズ インコーポレイテッド ハロゲンをドープした酸化珪素膜の膜安定性を改良する方法
US5614270A (en) 1996-02-09 1997-03-25 National Science Council Method of improving electrical characteristics of a liquid phase deposited silicon dioxide film by plasma treatment
JP3304754B2 (ja) * 1996-04-11 2002-07-22 三菱電機株式会社 集積回路の多段埋め込み配線構造
US5660895A (en) * 1996-04-24 1997-08-26 Board Of Supervisors Of Louisiana State University And Agricultural And Mechanical College Low-temperature plasma-enhanced chemical vapor deposition of silicon oxide films and fluorinated silicon oxide films using disilane as a silicon precursor
US5830532A (en) 1996-05-18 1998-11-03 Texas Instruments Corporated Method to produce ultrathin porous silicon-oxide layer
KR19980064176A (ko) 1996-12-17 1998-10-07 윌리엄비.켐플러 집적 회로 유전체
US6127285A (en) * 1997-02-28 2000-10-03 Dallas Instruments Incorporated Interlevel dielectrics with reduced dielectric constant
KR19980064472U (ko) * 1997-04-29 1998-11-25 김영귀 기관의 오일팬 구조
JPH1118239A (ja) 1997-06-23 1999-01-22 Sumitomo Electric Ind Ltd 熱収縮チューブ用収縮工具および収縮方法
JP3456391B2 (ja) * 1997-07-03 2003-10-14 セイコーエプソン株式会社 半導体装置の製造方法
EP0935284A1 (en) 1998-01-29 1999-08-11 Chul-Ju Hwang CVD of silicon containing film using Si2H6
US5916823A (en) * 1998-10-13 1999-06-29 Worldwide Semiconductor Manufacturing Corporation Method for making dual damascene contact

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI471454B (zh) * 2008-11-12 2015-02-01 Microchip Tech Inc 非化學計量化學氣相沈積法介電質薄膜表面鈍化用於薄膜粗糙度控制之方法

Also Published As

Publication number Publication date
JP2000277515A (ja) 2000-10-06
EP1039523A2 (en) 2000-09-27
KR20000062493A (ko) 2000-10-25
US6372670B1 (en) 2002-04-16
JP3236576B2 (ja) 2001-12-10
EP1039523A3 (en) 2001-08-08
KR100412275B1 (ko) 2003-12-31

Similar Documents

Publication Publication Date Title
TW543115B (en) Method and apparatus for forming an interlayer insulating film, and semiconductor device
KR100424969B1 (ko) 반도체 장치의 제조방법
KR101183641B1 (ko) 에칭 저항성을 지닌 낮은 ｋ 유전체 장벽을 수득하는 방법
TWI673826B (zh) 可流動膜固化穿透深度之改進以及應力調諧
WO1998008249A1 (en) Method and apparatus for depositing a planarized dielectric layer on a semiconductor substrate
CN102770580A (zh) 藉由等离子体增强化学气相沉积使用含有具有机官能基的硅的杂化前驱物所形成的超低介电材料
JP2002124488A (ja) Ｗ（ｃｏ）６からのタングステン膜の堆積方法
JP2000164716A (ja) 半導体装置及びその製造方法
TW201022466A (en) Dielectric barrier deposition using oxygen containing precursor
TW396368B (en) Semiconductor devicd and its manufacture thereof
JP5785152B2 (ja) 化学気相成長法
US6750141B2 (en) Silicon carbide cap layers for low dielectric constant silicon oxide layers
JP2010267971A (ja) 窒素含有前駆物質を用いる誘電体バリアの堆積
JP3827056B2 (ja) 層間絶縁膜の形成方法及び半導体装置
TW202124764A (zh) 氧自由基輔助的介電膜緻密化
JP2000188332A (ja) 半導体装置及びその製造方法
TWI244507B (en) Method of depositing carbon doped SiO2 films and fabricating metal interconnects
JP3749162B2 (ja) 半導体装置の製造方法
JP4408816B2 (ja) 半導体装置の製造方法
JP3184177B2 (ja) 層間絶縁膜の形成方法、半導体製造装置、及び半導体装置
TW413850B (en) Method for forming thin films and manufacturing method of semiconductor device
TWI851635B (zh) 在溝槽上面形成低ｋ可流動介電膜的方法
US11133177B2 (en) Oxidation reduction for SiOC film
KR102217847B1 (ko) 절연막의 제조 방법, 및 이를 이용한 절연막
JP5007487B2 (ja) スピンコート方法、低誘電率層間絶縁膜の製造方法、及び、半導体装置の製造方法

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees