TW541691B - Capacitor and method of manufacturing the same - Google Patents

Capacitor and method of manufacturing the same Download PDF

Info

Publication number
TW541691B
TW541691B TW091106534A TW91106534A TW541691B TW 541691 B TW541691 B TW 541691B TW 091106534 A TW091106534 A TW 091106534A TW 91106534 A TW91106534 A TW 91106534A TW 541691 B TW541691 B TW 541691B
Authority
TW
Taiwan
Prior art keywords
layer
capacitor
conductive layer
metal
iridium
Prior art date
Application number
TW091106534A
Other languages
English (en)
Inventor
Wensheng Wang
Mitsushi Fujiki
Ko Nakamura
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Application granted granted Critical
Publication of TW541691B publication Critical patent/TW541691B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/105—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/75—Electrodes comprising two or more layers, e.g. comprising a barrier layer and a metal layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
    • H10B12/315—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor with the capacitor higher than a bit line

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Semiconductor Memories (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Description

541691 五、發明説明（1 ) Μϋ ι·發明範疇 本發明係關於一種電容器以及一種電容器之製造方 法，特別係關於-種具有冑電材料層或高電介質材料層之 電谷器及其製造方法。 2·相關技藝說明 如 BST((Ba，Sr)Ti〇3)層、ST(SrTi〇x)層、Ta2〇5層等高電 介質材料層以及如PZT(PbZrxTii_x〇3)層等鐵電材料層，經 由正向採用高電介質常數以及反偏振特性，而廣用於 DRAM(動態隨機存取記憶體）、FeRAM(鐵電隨機存取記憶 體）等作為電容器電介質層。 又，於FeRAM之鐵電電容器具有下述結構之平面型電 谷為特別實用，該結構中，電容器下電極與電晶體雜質擴 散區間之連接係由下電極上側取得。此種情況下，未來需 要具有下述結構之堆疊型電容器來縮小儲存格面積，該結 構中，下電極係透過恰形成於下電極下方之導電插塞而連 接至雜質擴散區。 右使用南電介質氧化物層或鐵電氧化物層作為電容器 電介質層’則鈾（Pt)廣用作為電極材料。其原因在於始之 傳導率高，銘可忍受電介質層形成過程之高溫處理，始可 控制形成於其上之電容器電介質層之定向方向等。 相反地’銘具有尚氧通透率。因此若翻製成的下電極 係形成於堆叠型電容器之插塞上方，則氧可能於電容器電 介質層形成過程，於退火過程傳遞通過下電極而氧化插 本紙張尺度適用中國國家標準（CNS) A4規格 (210X297公釐）
(請先閲讀背面之注意事項再填寫本頁) 、可| .退 案 541691 五、發明説明（2 基。結果例如插塞係由熱制 田瑪衣成，則絕緣鎢氧化物層 於插塞與下電極間，因㈢你形成 u而丧失插塞與下電極間的接 因此於堆豐型電容器，堆疊結構如Pt/Ir結構，复中 層及銘層係由底部循序成形，咖〇2結構其中氧化錶= 翻層係由底部循序成形，Pt/IKV⑽構其中銥層、氧 層及翻層係由底部循序成形等用作為下電極結構ς 層及氧化銥㈣)層具有極小氧通透率，於退火過程用作為 乳阻擔層。因此若此層开〈点 ' 層形成作為堆疊型電容器下電極鉑声 的底層’則可防止於電容器電介質層形成過程，下電極; 方之插塞氧化。 例如於專利申請公開案（ΚΟΚΑΙ)平9-22829，提議使用 Pt/M)2/Ir結構作為具有堆疊結構之鐵電電容器下電極。此 種結構成功地獲得職鐵電層特性，同時經由氧氣氛之 火過程抑制電容器下層結構的氧化。 但於藉濺鑛法沉積的PZT層用作為電容器電介質層卞 例，發現若採用含有以銥為主之氧阻擋層（銀層，二氧化銀 層）之下電極結構，則獲得電容器之漏電流升高。 ，若ΡΖΤ層係藉_沉'積於下電極上，則如所沉積之ρζτ 層係於非晶態，需要高溫退火處理來結晶ΡΖΤ層。 但於非晶ΡΖΤ層沉積於下電極上，該下電極具有銘層 形成於以銥為主的氧阻擒層上之後，若應用高溫退火處理 來結晶化ΡΖΤ層，則以錶為主的氧阻播層之銀元素傳遞通 過翻層’擴散入ΡΖΤ層，隨後被導引至ΡΖΤ晶體内部。結果 ΡΖΤ晶體之絕緣性質下降。 本紙張尺度適财_轉準（CNS) Μ規格⑵⑽97公楚)
，ι·:ί.......— 广 · (請先閲讀背面之注意事項再填寫本頁) •訂- 五 A7 B7 \發明說明 曰、、、工由於下電極上生長呈晶體態之ρζτ層、或於低溫結 τ曰曰體可避免此種現象。此種情況下，形成的ΡΖΤ 層之電介質常數變小。 發明概述 4本叙明之一目的係提供一種電容器其可防止正好於下 ^極下方形成的導電插塞的氧化，也可防止於電容器電介 二層之形成與結晶化過程，金屬由下電極擴散至電容 介質層。 勺人刖述問題可藉由提供一種電容器予以克服，該電容器 ^ 3 一下電極層’下電極之構造為循序成形含第一金屬之 第1電層，成形於第一導電層之上、且由與第一金屬不 #第二屬之金屬氧化物製成之第二導電層，以及成形 於層之上、且由與第-金屬不同的第三金屬製成 之第一導包層’成形於下電極上的電介質層；以及成形於 電容器電介質層之上之上電極。 、刖述電谷态中，第一金屬為銥，第二金屬之金屬氧化 、為鈒以外之麵族金屬之金屬氧化物，以及第三金屬為銥 以外之翻族金屬。 刖述電容器中’第二金屬為第三金屬的相同元素；第 二金屬製成的界面導電層進—步形成於第—導電層與第二 導電層間。 月J述問題可經由提供一種電容器製造方法予以克服， 該方法包含下列步驟：成形含第一金屬之第一導電層於絕 緣層上’成形由第二金屬之金屬氧化物製成之第二導電層 本紙張尺度顧巾_家⑵0Χ2_) (請先閲讀背面之注意事項再填寫本頁)
541691 A7 B7 五、發明説明（4 於第-導電層i，該第二金屬係與第一 三金屬製成之第三導電層於第二導電層上，該^成形第 與第-金屬不同；成形電介質層於下電極上屬係 電層於電介質層上；圖樣化第一導電層、第二導；二四 導電層而形成電容器下電極；圖樣化 層及 容器電介質層；以及圖#化第 =形成 極。 夺电層而形成電容器上 導 第 電 電 於電容器製造方法中，第二金屬為第三金屬之相同元 =及:容器製造方法進一步包含下述步驟:形成第二金 屬衣成之界面導電層於第一導電層與第二導電層間。 根據本發明，電容器係由下列組件組成:下電極盆呈有 第-導電層其中含有第一金屬（例如银）；第二導電層㈣ 形成於第-導電層上，及由第二金屬(銥以外之鈾族金屬) 之金屬氧化物製成；以及第三導電層，其係形成於第二 電層上且係由第三金屬（例如银以外之翻族金屬）製成，， 成於下電極上之電容器電介質層；以及形成於電容器電 質層上之上電極。 根據此種下電極結構，可利用第一導電層，防止電 器電介質層形成過程，氧擴散人正好形成於下電極下方之 導電插塞内部，以及利用第二導電層也可防止來自第一導 電層之第一金屬擴散至電容器電介質層。 因此可改良導電插塞與下電極間之電連接，也可達成 電谷杰包"貝層之充分結晶化，同時防止電介質層形成於 下電極後，第一金屬擴散入電介質層。結果，可製造具有 導 形 介 容 (請先閲讀背面之注意事項再填寫本頁)
本紙張尺度適用中國國家標準（CNS) A4規格（210X297公贊） 541691 五、發明説明（6 ) 實施例，製造電容器之方法步驟； 第11圖為視圖顯示組成本發明之第四具體實施例之電 容器、及參考電容器之各別下電極⑴_分強度，以及於 下電極結晶之PZT層之（111)積分強度； 第12圖為視圖，顯示根據本發明之第四具體實施例之 電容器以及參考電容器，因下電極結構差異導致鐵電電容 器之偏振飽和電壓； 第13圖為視圖，顯示根據本發明之第四具體實施例之 電容器以及參考電容器，因下電極結構差異導致於施加電 壓1.8伏特時，鐵電電容器之切換電荷量； 第14圖為視圖，顯示根據本發明之第四具體實施例之 電容器以及參考電容器，因下電極結構差異導致於施加電 壓3·0伏特時，鐵電電容器之切換電荷量； 弟15圖為視圖，顯示根據本發明之第四具體實施例之 電容器以及參考電容器，因下電極結構差異導致之鐵電電 容器之洩漏電流密度； 弟16圖為視圖，顯示根據本發明之第四具體實施例之 電合裔以及參考電容器，因下電極結構差異導致鐵電電容 器之疲勞耗損特性； 第17圖為視圖，顯不根據本發明之第四具體實施例之 _以及參考電容器’因下電極結構差異導致鐵電電容 器之保有特性； 第u圖為剖面圖’顯示根據本發明之第四具體實施 例，電容器之另一範例；以及 本紙張尺度·中國國家標^ (請先閲讀背面之注意事項再填寫本頁)
541691 A7 B7 五、發明説明（7 ) 弟19 A至19K圖為剖面圖顯示根據本發明之第五具體 實施例製造半導體裝置之各步驟。 ' ,ν........----- fc~ (請先閱讀背面之注意事项再填寫本頁} 較佳具體實施例之詳細說明 後文將參照附圖說明本發明之具體實施例。 (第一具體實施例） 後文將參照第1圖至第7圖說明一種具有根據本發明之 第一具體實施例之電容器之半導體裝置、及其製法。 、? 第1圖為示意剖面圖顯示根據第一具體實施例之電容 為構造。第2圖為線圖顯示銥擴散入電容器以及擴散防止效 果。第3 A至3C圖為剖面圖顯示根據第一具體實施例，製造 電谷為方法之各步驟。第4圖為線圖，顯示根據第一具體實 施例’殘留電荷量對電容器基板溫度之相依性。第5圖為線 圖，顯示根據第一具體實施例，洩漏電流對電容器基板溫 度之相依性。第6圖為線圖，顯示根據第一具體實施例，殘 留電荷量對電容器之氣體流速比之相依性。第7圖為示意剖 面圖’顯示根據第一具體實施例之變化例之電容器構造。 首先將參照第1圖說明根據第一具體實施例之電容器 結構如後。 層間絕緣層12形成於矽基板10上。到達矽基板1〇之接 觸孔14形成於層間絕緣層12上。電連接至矽基板1〇之導電 插塞形成於接觸孔14。電容器具有一下電極30 ;其係經由 循序堆疊銥層18、氧化銥層2〇、氧化鉑層22及鉑層24製成； 一電容器電介質層32其係由PZT層製成且形成於下電極3〇 上’以及一上電極34其係由顧層製成且形成於電容器電介 本紙張尺度適用中® 家鮮（咖）A4規格（210X297公釐） 541691 A7 ______B7 五、發明説明（8 ) 質層32上，該電容器係形成於層間絕緣層12上，插塞“嵌 置於層12。 藉此方式，根據第一具體實施例之電容器之主要特色 在於下電極30係由銥層18、氧化銥層2〇、氧化鉑層22及鉑 層24之堆宜層組成。於根據第一具體實施例之電容器，下 電極30係由此種堆疊構造組成之理由說明如後。 銥層18及氧化銥層20為作為氧阻擋層之層。如前述， #自層24為具有高透氧率之層。如此除非氧阻擂層係設置於 鉑層24下方，否則氧於電容器電介質層”之層形成過程、 或於其結晶化過程係朝向插塞16擴散，如此至少插塞16之 上表面被氧化。若銥層18及氧化銥層2〇(皆具有低透氧率） 二者係設置於插塞16與鉑層24間，則插塞16不會於電容器 電介質層32之層形成過程、或其結晶化過程被氧化。如此 可滿意地維持插塞16與下電極3〇間之接觸特性。 除了銥層18外，形成氧化銥層2〇之原因係為了對形成 於其上之鉑層24提供足夠方向性。鉑層24只可藉銥層以定 向，但銥層18之方向性係反映於鉑層24。為了對鉑層以獲 得遠更足夠方向性，要求除了錶層18之外形成氧化銥層2〇。 氧化鉑層22為銥擴散防止層，氧化鉑層22防止銥由氧 阻擋層（銥層18及氧化銥層2〇)擴散至電容器電介質層U。 | 如前述，若藉濺鍍法沉積之PZT層係施用呈電容器電介質 ! 層32，則銥由以銥為主的氧阻擋層、透過鉑層、而擴散2 pzt層’如此增加電容器的漏電流。隨衫具有高银二散 防止能力的氧化鉑層22係形成於氧阻擋層上，則可防止銥 本紙張尺度適财Η Η家標準（CNS) μ規格（210X297公釐） ------
-J # •- (請先閲讀背面之注意事項再填寫本頁) .、^τ— 541691 五、發明説明（， 於作為後處理的退火過程中擴散入PZT層。結果可充分達 成電容器電介質層32之結晶化，如此可形成具有預定電介 質常數之電容器電介質層32。 第2圖為線圖，顯示於電容器於深度方向銥分布結果， 該分布係藉二次離子質譜術方法測量。第2圖中，虛線指示 採用根據第一具體實施例之電容器電極結構案例，而實現 指示採用先前技藝Pt/Ir〇x/Ir電極結構案例。如第2圖所示， 銥罕見出現於虛線指示之第一具體實施例之電容器ρζτ 層，但銥以高濃度出現於實線指示之具有Pt/Ir〇x/Ir電極結 構之電容器。由第2圖了解，設置於鉑層24與下電極3〇之氧 化銥層20間之氧化鉑層22具有銥擴散防止作用。 此種情況下，藉氧化鉑層22防止銥擴散的機制不明 顯。但可考慮氧化鉑層22所含的氧於防止銥擴散上扮演重 要角色。 ' 鉑層24為主要設置用以控制電容器電介質層32之晶體 定向層。鉑層24具有高導電率，可有效降低下電極3〇的電 阻。又，有優點為鉑層24有高熔點，因而可忍受電容器電 介質層形成過程之高溫處理。 若電容器係以此種方式構成，則銥層18作為氧阻擋 層，乳化鉑層22作為銥之擴散阻擋層。藉此可防止氧於電 合印電；丨貝層32形成過程進入以及防止銥擴散入電容器電 介負層32。因此可形成具有所需電介質常數之電容器電介 質層32 ’同時維持插塞16與下電極的接觸特性。 於第*體貫施例之先前技藝因結構差異導致電容器 (請先閱讀背面之注意事項再填寫本頁) 訂— 本紙張尺度適用中國國家標準（CNS) A4規格 (210X297公釐） 541691 A7 五、發明説明（10 ) 之特性顯示於表卜供比較，下述電容器特性也顯示於表卜 該電容ϋ具有Pt/M)x/Il•結構之下電極，其中未設置銀擴散 阻擋層；以及另-種電容器，其具_/Ti結構之下電極而 廣用於平面型電容器。此種情況下，殘餘電荷量係於3伏特 測量’漏電流係於6伏特測量。 _ 表1 (A) (B) (C)
Pt/PtOx/IrOx/Ir Pt/IrOx/Ir Pt/Ti (D) (A):下電極結構 殘留電荷量[微庫倫/平方厘米] 偏振飽和電壓[伏特] 漏電流[安培/平方厘米] 如表1所示，根據第一具體實施例之電容器之漏電流約 為微安培/平方厘米。相反地，於先前技藝具有pt/ir〇x/^ 結構之下電極之電容器，，可了解漏電流大於根據第一具體 實施例之電容器達約四位數，電容器電介質層之層品質因 銥的擴散而下降。又根據第一具體實施例之各別電容器特 性絕非比下電極具有Pt/Ti結構之電容器低劣，前者特性令 人滿意。 其次將參照第3A至3C圖說明根據第一具體實施例之 電谷為之製造方法如後。 本紙張尺度適用中國國家標準（CNS) A4規格（21〇χ297&^)
--------------------------- m » (請先閲讀背面之注意事項再填窝本頁j 、一-T— 541691 A7 B7 五、發明説明（11 ) 首先說明形成第3A圖所示結構需要的步驟。 氧化矽層製成之層間絕緣層12例如係經由藉CVD方 法沉積厚700微米之氧化矽層於矽基板10上形成。 然後到達矽基板1 0之接觸孔係藉微影術及乾蝕刻形成 於層間絕緣層12。 然後厚20奈米之鈦（Ti)層、厚10奈米之氮化鈦（TiN) 層、及厚300奈米之鎢（W)層（舉例）藉CVD方法（舉例）沉積 於全體表面上。 然後插塞16由W/TiN/Ti結構之堆疊結構組成且嵌置於 接觸孔14，插塞16係經由利用CMP(化學機械磨光）方法（舉 例）磨平嫣層、氮化鈦層及鈦層至層間絕緣層12表面暴露出 形成（第3A圖）。 其次說明形成第3B圖所示結構需要之步驟。 厚200奈米（舉例）銥層18藉濺鍍法（舉例）形成於層間絕 緣層12及插塞16全體表面上。例如厚200奈米之銥層18係經 由於200°C基板溫度、1千瓦功率及1〇〇 seem氬（Ar)氣體流 速生長該層經歷144秒形成。 然後例如厚30奈米之氧化銥層20例如藉濺鍍法形成於 銥層18上。例如厚30奈米之氧化銥層20係經由於基板溫度 20°C、功率1千瓦、氬氣氣體流速25 seem及氧氣流速25 seem生長該層經歷11秒形成。 然後例如厚23奈米之氧化鉑層22例如藉濺鍍法形成於 氧化銥層20上。例如厚23奈米之氧化鉑層22係藉由於基板 溫度350°C、功率1千瓦、氬氣氣體流速36 seem及氧氣氣體 14 (請先閲讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS) A4規格（210X297公釐） 541691 A7 r " —-.-.-.1… ... Β7 五、發明説明（12) 流速144 SCCm生長該層經歷27秒形成。 如第4圖所τ，當形成氧化麵層22之基板溫度係低於 200 C或南於400°C時，出現殘留電荷量的減少。又如第5 目所示，形成氧㈣層22之基板溫度係低於·。〇或高於 4G(TC時漏電流增加。又，於氧化翻層22於高於彻。〇基板 l度之層形成期間，氧游離，因而形絲層。如此希望形 成氧化鉑層22之基板溫度係設定為高於2〇〇t：而低於4〇〇 C。X ’若層形成溫度高於前述溫度範目，則殘留電荷量 隸高值。因此希望形成氧化翻層22之基板溫度係設定為 箣述範圍之較西溫度，例如高於35〇。〇溫度。 此外，氧化鉑層22之層厚度於前述層形成條件下係設 定為23奈米，但可適當選擇大於15奈米之層厚度。若層厚 度比15奈米更薄，則氧化鉑層22之黏著性不足，若層厚度 太厚，則隨後之工作能力低劣。結果希望氧化鉑層22之層 厚度回應於應用系統及方法結構適當選擇而超過層厚度Μ 奈米。 | 又於前述層形成條件，形成氧化鉑層22之氣體流速比 設定為氬氣：氧氣二1:4。如第6圖所示，若氣體流速比變更 為氬氣：氧氣=7:2至1:9(氧濃度40至90%)，則形成之電容器 之殘留電荷量罕見改變。換言t，可視為形成氧化翻層U 之氣體流速比不會對殘留電荷量造成不良影響。如此，形 成氧化鉑層22之氣體流速比可設定為任何數值，較好氧濃 度設定為40至80%。 / 然後例如厚100奈米之鉑層24例如藉濺鍍法形成於鉑 —_ 1 1 1 - __ 本紙張尺度適用中國國家標準（CNS) A4規格（210父297公釐·) "' (請先閲讀背面之注意事項再填寫本頁)
541691 A7 - ———-___ _____B7___ 五、發明獅（u)~ "' — 氧化物層22上。 例如厚1〇〇奈米之鉑層24係經由於基板溫度13。〔〕，功率 1000瓦以及氬氣氣體流速100 sccm生長該層經歷“秒形 成。 本例中，形成鉑層24之基板溫度設定為低K4〇(rc。原 因在於若該層係於高於4〇(rc之溫度形成，則氧由下方鉑氧 化物層22游離，如此導致銥之擴散防止效果低劣。 d後於600至750 C於氬氣氣氛下進行快速熱退火處理 而結晶化鉑層24。因藉此種退火方法所得鉑層24具有預定 方向性，故可控制欲形成的ρζτ層方向性如後。 然後例如厚100奈米之1>2丁層26係藉濺鍍法形成於鉑 層24上。 然後ΡΖΤ層26係經由於750°C於氧氣氛下執行退火處 理'、Ό _化。此日守PZT層26接受下方翻層24之方向性隨後定 向於（m)。又因作為銥擴散阻擋層之鉑氧化物層22，形成 於ΡΖΤ層26與銥氧化物層20間，故即使進行如此高溫處 理’銥也不再擴散入ΡΖΤ層26。 則例如厚100奈米之.翻層28例如藉濺鑛法形成於ρζτ 層26上。例如厚1〇〇奈米之鉑層28係經由於基板溫度13。〇， 功率1千瓦及氬氣流速1〇〇 sccm(第3Β圖）生長該層54秒形 成。 然後由形成由鉑層24/氧化鉑層22/氧化銥層20/銥層1 8 組成之下電極30、形成於下電極30之上且由PZT層組成之 電容器電介質層32、形成於電容器電介質層32之上且由鉑 本紙張尺度適用中國國家標準（CNS) A4規格（210X297公釐）
(請先閲讀背面之注意事項再填寫本頁) 541691 A7 _______£7__ 五、發明説明（14) ^ ~ 層組成之上電極34,其形成方式係利用微影術及乾蝕刻（第 3C圖）將翻層28、PZT層26、鉑層24、氧化鉑層22、氧化銀 層20及銀層1 8成形成為相同形狀製備。 藉此方<，可形成電容器，其具有由翻層24/氧化翻層 22/氧化銀層20/鈒層18組成之下電極3〇。 如前述，根據第一具體實施例，形成由鉑層24/氧化鉑 層22/氧化銥層20/銥層18組成之下電極3〇。如此藉氧化銥 層20及銥層18，可防止氧於電容器電介質層32形成過程擴 散，藉氧化鉑層22也可防止依由氧擴散阻擋層擴散至電容 器電介質層32。因此，即使電容器電介質層32係藉濺鍍形 成，仍可達成電容器電介質層之充分結晶化，同時防止銥 的擴散。結果，可製造具有所需電氣特性之高效能鐵電電 容器。 前述第一具體實施例中，下電極3〇係由堆疊層製成， 4堆《層係由鈒層18、氧化銥層20、氧化翻層22及翻層24 組成。銥層18或氧化銥層20可用作為氧阻擋層。例如如第7 圖所示，下電極30可由銥層18、氧化鉑層22及鉑層24組成 之堆疊層製成。 (第二具體實施例） 根據本發明之第二具體實施例之半導體裝置及其製造 方法將參照第8至第11Α至11C圖說明如後。 第8圖為示意剖面圖顯示根據第二具體實施例之半導 體裝置結構。第9Α至9D圖、第10Α至10C圖及第11Α至11C 圖為剖面圖顯示根據第二具體實施例之半導體裝置之製造 本紙張尺度姻巾ΗΗ家標準（⑽）Α4規格（2Κ)χ297公董)
541691 A7 ----—------ ____ 五、發明說明（15 ) 方法步驟。 首先參照第8圖說明根據第二具體實施例之半導體裝 置結構如後。 元件隔離層42形成於矽基板42上。具有閘極料以及源/ 及擴散區56之記憶格電晶體形成於由元件隔離層42所界定 的元件區。層間絕緣層62形成於矽基板4〇上，於矽基板上 形成記憶格電晶體。電連接至源/汲擴散區56之插塞66係嵌 置於層間絕緣層62。 具有Pt/PtOx/IrOx/Ir結構之下電極8〇形成於層間絕緣 層62，於該層嵌置插塞66。PZT製成之電容器電介質層82 分別形成於下電極80上。氧化銥製成之上電極84分別形成 於電容器電介質層82上。藉此方式，鐵電電容器係由下電 極80、電容器電介質層82及上電極84組成。 鐵電電容器保護層86及層間絕緣層88形成於層間絕緣 層62上，於層62上形成鐵電電容器。電連接至插塞66之插 塞92嵌置於層間絕緣層88及鐵電電容器保護層86。佈線層 96係透過插塞92、66電連接至源/汲擴散區56，佈線層98 係電連接至上電極84，佈線層96及佈線層98係形成於層間 絕緣層8 8上，於層88内欲置插塞92。 藉此方式，根據第二具體實施例之半導體裝置之特色 為鐵電記憶體之電容器下電極8〇係由pt/Pt〇x/Ir〇x/Ir結構 構成，此種構造類似根據第一具體實施例之電容器之下電 極構造。若鐵電記憶體係以此種方式組成，則於電容器電 介質層層形成中央之氧擴散可藉氧化銥層及銥層防止擴 本紙張尺度適用中國國家標準（CNS) A4規格（210X297公變） 18 0 (請先閲讀背面之注意事項再填寫本頁} •訂| 五、發明説明（I6 ) 散；以及又銥由氧擴散阻擋層擴散至電容器電介質層可藉 氧化鉑層防止。如此若電容器電介質層係藉濺鍍形成，則 可藉由防止銥的擴散達成電容器電介質層的充分結晶。結 果可製造具有預定電氣特性之高效能鐵電記憶體。 其次將參照第9A至9D圖及第11A至llc圖說明根據第 二具體實施例之半導體裝置之製造方法如後。 百先嵌置於矽基板40之元件隔離層42係藉淺溝渠法 (舉例）形成於矽基板4〇上。 然後例如經由離子植入將硼離子植入記憶格形成區而 形成P井44(第9A圖）。 然後氧化矽層製成之閘極絕緣層46係利用熱氧化法氧 化矽基板40表面而形成於由元件隔離層42界定的元件區。 然後例如多晶矽層及氮化矽層藉CVD法沉積於閘極 絕緣層4 6上。 然後閘極48係經由將氮化矽層及多晶矽層圖樣化成為 相同形狀製成，閘極48之上表面覆蓋氮化矽層5〇且本身係 由多晶矽層製成。 然後經由使用閘極48作為光罩（第9B圖）將離子植入石夕 基板40 ’而形成雜質擴散區52於矽基板40上，於閘極48兩 側。 其次’氮化矽層例如係藉CVD方法沉積於全體表面 上。接著l化矽層製成之側壁絕緣層54係經由反相蝕刻氮 化石夕層而形成於閘極48及氮化矽層50侧壁。 然後’經由使用閘極48及側壁絕緣層54作為光罩，將 本紙張尺度翻中格⑵⑽細 541691 A7 B7 五、發明説明（l7) 離子植入矽基板40,而形成雜質擴散區52b於矽基板40於閘 極48兩側。如此形成雜質擴散區52a、52b組成之源/汲擴散 區56(第9C圖）。 藉此方式形成具有閘極48及源/汲擴散區56之記憶格 電晶體。 然後例如藉CVD方法，將厚20奈米之氮化矽層58及厚 700奈米之氧化矽層60沉積於矽基板40上，基板40上形成記 憶格電晶體。 然後例如利用CMP方法平面化氧化矽層60表面而形 成層間絕緣層62，該層由氮化矽層58及氧化矽層60組成， 其表面製作成平坦。 接著藉微影術及乾蝕刻而於層間絕緣層62形成接觸孔 64，達到石夕基板40。 然後例如藉CVD方法沉積厚20奈米鈦層、厚10奈米氮 化鈦層及厚300奈米鎢層於全體表面上。 然後具有堆疊W/TiN/Ti結構且嵌置於接觸孔64内部之 插塞66，係經由將鎢層、氮化鈦層及鈦層例如利用CMP方 法（第9D圖）磨平，研磨至層間絕緣層62表面暴露出為止形 成。 其次類似根據第一具體實施例之電容器製造方法之下 電極形成方法，厚200奈米之銥層68、厚30奈米之氧化銥層 70、厚23奈米之氧化鉑層72、及厚100奈米之鉑層74例如藉 藏鍍法製成。 然後經由於氬氣氣氛於750°C執行快速熱退火處理而 20 (請先閲讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS) A4規格（210X297公釐） 541691 A7 B7 五、發明説明（l8) 讓鉑層74結晶化。 接著藉濺鍍法形成厚200奈米之PZT層76於鉑層74 上。厚200奈米之PZT層76例如係經由於基板溫度13°C、功 率1千瓦及氬氣氣體流速24 seem生長該層歷360秒製備。 接著PZT層76經由於氧氣氣氛於750 °C藉執行快速熱 退火處理結晶化。 然後例如厚200奈米之氧化銥層78例如藉濺鍍法（第9E 圖）形成於PZT層76上。厚200奈米之氧化銥層78係經由於 基板溫度13°C、功率1千瓦、氬氣氣體流速1〇〇 seem及氧氣 氣體流速100 seem(舉例）生長該層歷81秒形成。 然後經由翻層74/氧化始層72/氧化錶層70/錶層68組成 之下電極80、形成於下電極80上且由PZT層製成之電容器 電介質層82、及形成於電容器電介質層82上且由氧化銥層 製成之上電極84利用微影術及乾蝕刻（第9F圖）經由將鉑層 78、PZT層76、鉑層74、氧化鉑層72、氧化銥層70及銥層 78圖樣化成為相同形狀製成。 藉此方式，形成鐵電電容器，鐵電電容器係由下電極 80、電容器電介質層82 '及上電極84組成，以及其中下電 極80係透過插塞66電連接源/汲擴散層56。 然後厚40奈米之PZT層例如藉濺鍍法形成於全表面 上。本例中PZT層係作為鐵電電容器保護層86(第9G圖）。 然後厚11 〇〇奈米之氧化矽層例如藉CVD方法形成於鐵 電電容器保護層86上。 然後例如利用CMP方法（第9H圖）磨光氧化矽層表面形 21 (請先閲讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS) A4規格（210X297公釐） 541691 A7 -----------_B7______ 五、發明説明（20 ) — 本例中’於前述第二具體實施例，第1圖所示第一具體 貝施例之兒各為、應用作為鐵電記憶體電容器。但鐵電記憶 冑可使用第7圖所示第一具體實施例之變化例之電容器組 成。 (第三具體實施例） 叙月非僅限於别述具體實施例，而可應用於多項變 化例。 例如岫述具體實施例中，顯示IrOx/Ir結構及銥單層結 構作為氧擴散阻擒層。為了防止氧氣的擴散，至少ΐΓ〇χ層 & Ir層可形成於插塞與電容器電介質層間。因此除 -構IrOx層、Ir^等層外，可形成其它導電層。此種情況 下若考慮電容器電介質層之方向性，如前文說明要求最上 層係由Ir〇x製成。 又，則述具體實施例中，採用氧化鉑層作為銥擴散阻 《層’但此種氧化㈣可由其它導電層所❹。纟自族元素 作為性質類似翻之元素。釕（Ru)、铑（Rh)、把（pd)、鐵（〇s)、 銀⑻屬於此族元素。除了銥之外，此等元素可用作為銀擴 餘擒層。如此獲得結論，此等金屬元素之導電氧化物之 任一種'亦即RU〇x、Rh〇x、Pd〇x及〇s〇x可用於替代氧化翻 層。 @理’釕層me層或鐵層可用以替代形成於錶 擴散阻擋層上的鉑層。 I 又前述具體實施例中’顯示施用Ρζτ層作為電容器電 介質層案例。本發明同等試用於採用其它電容器電介質層 本紙張尺度適用中國國家標準（CNS) Α4規格（210X297公^ --
(請先閱讀背面之注意事項再填寫本頁) -、\t— 541691 A7 2i)~~ " — t極之PZT層具有下述結構時獲得的鐵電特性，後述結構 中，丁1層及Pt層係循序形成。 口此於第四具體貫施例及後述具體實施例，將說明具 彳氧阻擋層及銀擴散防止層、也具有方向性改良界面層用 以增進作為下電極結構之鐵電層底層的汛層（丨11)平面方 向性，說明如後。 第10A至10E圖為剖面圖，顯示根據本發明之第四具體 實施例獲得電容器之各步驟。於第i圖之相同參考編絲示 相同元件。 首先祝明直至形成第1〇A圖所示結構要求的各步驟。 氧化石夕製成之層間絕緣層12形成於石夕基板1 〇上，於基 | 板10上形成雜質擴散區10a。然後接觸孔14係經由使用光阻 圖樣（圖中未顯示）蝕刻層間絕緣層12而形成於雜質擴散區 l〇a上。然後，氮化鈦（TiN)層及鎢（w)層循序形成於接觸孔 14，然後形成於層間絕緣層12上表面之氮化鈦層及鎢層藉 CMP方法移除。如此留在接觸孔14之鎢層及氮化鈦層用作 為導電插塞16。 然後如第10B圖所示.，銥（1]〇層18、氧化銥（ΐΓ〇χ)層2〇、 第一鉑（Pt)層21、氧化鉑（Pt〇x)層22、及第二鉑（pt)層以循 序形成於插塞16以及作為下電極導電層17之層間絕緣層12 上。 厚200奈米之銥層18係藉濺鍍法製備，該方法係經由於 基板溫度400°C及功率1千瓦，同時例如以1〇〇 sccm流速將 氛氣引進生長氣氣而生長該層經歷14 4秒生長時間製備。 ----------------- 本紙張尺度適用巾Η Η家鮮（CNS) A4規格(210X297公楚) "---
— (請先閲讀背面之注意事项再填寫本頁) 訂| 五、發明説明（23) 厚28奈米吨層20係利用濺鑛法製成，經由於基板溫 度4〇〇°C及功率1千瓦，同時例如分別以60咖及2〇 scem 流速將氬氣㈤及氧氣（〇2)引進生長氣氛，生長該層經歷 /、生長蚪間衣成。根據此等條件，層之氧（〇)之組成 比X為X 1至1·2俾獲得金屬結構。此種情況下，若於吨層 形成條件下’氯氣及氧氣流速設定為4〇㈣m，則組成比 X變成大於1.2。此時11>(^層2〇之組成比以列如為〇<χ<2。 第一鉑層21為鉑界面層俾控制氧化鉑層22及第二鉑層 24之晶體方向。例如厚5奈米之第一鉑料係藉濺鍍法製 成、、二由於基板溫度35〇 C及功率1千瓦，同時以100 sccm 飢速將氬氣引進生長氣氛，生長該層經歷4秒生長時間製 成。 厚30奈米之Pt〇x層22係藉濺鍍法製成，經由於基板溫 度35(TC及功率i千瓦，同時分別以36 sccm&丨料sccm流速 將氬氣及氧氣引進生長氣氛，生長該層經歷27秒生長時 間。PtOx層22之組成比X例如為〇<x<2。 厚50奈米之第二始層24係藉濺鍍法製成，係經由於板 溫度lOOt：及功率1千瓦，.同時以;1〇0 sccm流速將氬氣引進 生長氣氛而生長該層，經歷34秒生長時間製成。隨後，第 二始層24經由於75(TC於氬氣導入氣氛下執行快速熱退火 處理60秒而結晶化。 其次’如弟10C圖所示’错錢鐘法形成於第-翻芦24 上作為鐵電材料層之ρζτ(Ρΐ3(ζΓχ，τνχ)〇3)層26厚1〇〇奈 米。此外，鐵電層26之形成方法為MOD(金屬有機沉積）法、 本紙張尺度適用中國國家標準（CNS) A4規格（210X297公董） 541691 A7 B7 五、發明説明（24 ) MOCVD(金屬有機CVD)法、溶膠凝膠法等。又至於鐵電 層26材料，除PZT外，也可採用其它以PZT為主的材料如 PLCSZT 、 PLZT等、鉍層結構化合物材料如 SBT(SrBi2Ta209)、SrBi2(Ta5Nb)209 等、及其它金屬氧化物 鐵電物質。又，若欲形成高電介質電容器，則可形成高電 介質層如BaxSri_xTi03、SrTi03、PLZT等層替代鐵電材料層。 然後PZT層26藉由於750°C執行快速熱退火處理而結 晶化。 然後，如第10D圖所示，IrOx層形成於PZT層26上作為 上電極導電層27。此處可形成Pt層替代Ir〇x層作為上電極 導電層27。 隨後如第10E圖示，電容器Q係利用微影術方法圖樣化 上電極導電層27、PZT層26、及下電極導電層17。根據此 種圖樣化，上電極導電層27被成形為電容器Q上電極34a， PZT層26被成形為電容器Q電介質層32a，下電極導電層17 被成形為電容器Q下電極30a。 PZT層26之偏振方向為（001)，但極難以將偏振方向定 向於（001)。因此通常PZT層26之晶體係定向於（111)方向， 俾提高PZT層26之殘餘偏振（切換）。 因此理由故，較好於電容器Q形成步驟形成於下電極 導電層17上的PZT層26係定向於（111)平面方向，俾反映作 為底層之第二鉑層24之方向性。 如此實驗查驗第二鉑層24之（111)積分強度與PZT層之 (111)積分強度間之差異至何種程度係依據組成前述下電 27 (請先閲讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS) A4規格（210X297公釐） 541691 A7 ______ B7 五、發明説明（25) 極30a之多層中是否設置翻界面層21決定。 作為參考，具有下電極之電容器其中循序形成^層、 IrOx層、？1(^層、及Pt層，採用PZ丁電介質層其係於下電極 上結晶，以及採用IrOx上電極。於參考電容器，當組成下 電極之翻層之（111)積分強度係藉X光繞射法測量時，以及 PZT電介質層之（111)積分強度係藉又光繞射法測量時，導 出第11圖以「REF」表示結果。 此外，根據第四具體實施例，於第1 〇E圖所示電容器 Q，當組成帶有鉑界面層21之下電極3〇a之第二鉑層24之 (111)積分強度係藉X光繞射法測量，又上方ΡΖΤ層26之（1 i ^ 積分強度係藉X光繞射法測量時，導出第Π圖以「麵界面」 顯示結果。 根據弟11圖’下電極30a之翻層24(於第四具體實施例 之電谷為Q具有Pt/PtOx/IrOx/Ir結構）之（111)積分強度大於 作為下電極之最上層之翻層（於參考電容器具有 Pt/PtOx/Ir〇x/Ir結構）之⑴丨）積分強度達15%。又第四具體實 施例之電谷為Q之PZT層26之（111)積分強度高於參考電容 器PZT層之（111)積分強度達18%。 其次將於後文說明下電極結構是否設置鉑界面層造成 鐵電電容器之偏振飽和電壓差異。 作為參考，製備電容器qg，其具有下電極其中循序形 成Ir層、IrOx層、pt〇x層、及Pt層，於下電極上結晶之ρζτ 電介質層，及Ir〇x下電極。 又’作為根據第四具體實施例之電容器，採用具有第 本紙張尺度適用中國國家標準（q^S) A4規格（210X297公#) - 28 ----- ----- (請先閲讀背面之注意事項再填寫本頁) 、τ· 541691 A7 I---—__— B7 _____ 五、發明説明（26) 1GE圖所不結構之電容器。也檢驗當組成第四具體實施例 之電容器下電極30aiPt/Pt〇x/Ir(VIr結構中之吨層加之 $錢件改M，對第四具體實施狀電容H之偏振飽和 成的差異。於ΙιΌχ層2Q之形成條件，唯有供給賤鑛 IL氛之氬氣及氧氣流速改變，但其它條件維持不變。為了 形成IrOx層20，於第一條件氬流速設定為4〇sc⑽及氧流速 設定為40 sccm，而於第二條件氬流速設定為6〇 sccm及氧 流速設定為2GSeem。第二條件形成之ΙιΌχ層比第—條件形 成之IrOx層之金屬性質更高。 當第四具體實施例之電容器Qi〗其具有第一電極3〇a之 IfQ』2G係於第—條件形成、第四具體實施例之電容器& 其具有下電極30a之:^仏層20係於第二條件形成、以及參考 電容器Qq三者之偏振飽和電壓分別測量時，導出第12圖所 不結果。此種情況下，用於測量之電容器之 平面形狀大小為50微米X 50微米。 為了檢驗偏振飽和電壓，電容器Qq、Qn、Qi2之遲滯 特性係使用索爾掏兒電路（sawyer_Tower Circuit)測量。然 後載荷電容器之電壓變化測量作為回應於施加電壓的改 變，電容器之偏振變化。此時使用12伏至3〇伏之三角形 波作為施加電壓，檢驗偏振反向電荷量（切換電荷量）。偏 振飽和電壓疋義為可瓖切換電荷量達到飽和值之電 壓。 根據第12圖，第四具體實施例之電容器Qn(其具有下 兒極30&之IrOx層20係於第一條件形成）之偏振飽和電壓變 本紙張尺度中關家標準（CNS) A4規格（21GX297公董) —? ----
、一t — (請先閲讀背面之注意事項再填寫本頁) 五、發明説明（27) 成低於參考電容器Q〇之偏振飽和電壓達〇1伏特。又，第四 具體貫施例之電容器仏“其具有下電極3〇&之11<(^層2〇係藉 第二條件金屬化）之偏振飽和電壓變成低於參考電容器仏 之偏振飽和電壓達〇·2伏特。 結果，發現類似第四具體實施例之電容器Qh、Qn， 若鉑界面層21係形成於Pt〇x層22與11<(^層2〇間，則第二鉑 層24及PZT層26之（111)方向性增強，其偏振飽和電壓也比 參考電容器Q〇降低。 又發現即使於第四具體實施例之電容器，組成下電極 30a之Ir〇x層20之氧含量愈小，則促成電容器之偏振飽和電 壓的降低。 第12圖中，各電容器qg、Qu、之偏振飽和電壓之 測置分別進行多次。直線指示測量出現之測量值範圍，四 邊形顯示部分指示於直線收斂之測量值範圍。 “人因下黾極疋否没置翻界面層造成鐵電電容器之切 換電荷量差異解說如後。 作為苓考，採用如第丨2圖試驗使用之相同結構的參考 電容器Qq。又作為第四具體實施例之電容器，類似第12圖 試驗使用之電容器，採用電容器Qu及電容器Qu，電容器 Qn具有下電極30a之Ir〇x層20係於第一條件製成，電容器 Qu具有於第二條件製成之金屬ΐΓ〇χ層2〇於下電極3〇a。根 據第四具體實施例之Qn、Qn不似參考電容，前二者 具有鉑界面層21。此時用於測量之各別電容器、Qn、 Qn之平面形狀尺寸為50微米χ5〇微米。 541691 A7 ----- B7 五、發明説明（28) 若對電容器Q〇、Qn、Qu之施加電壓設定為18伏檢驗 切換電荷量時，導出第13圖所示結果。又，當施加電壓設 定為3.0伏檢驗切換電荷量，導出第14圖所示結果。 第13圖中，第四具體實施例之電容器q"其具有於第一 條件形成之IrOx層20於下電極3〇a，電容器Qn之切換電荷 量高於參考電容器qg之切換電荷量達約4微庫倫/平方厘 米。又第四具體實施例之電容其具有藉第二條件金屬 化之IrOx層20於下電極3〇a，電容器Qu之切換電荷量高於 參考電容器Q〇之切換電荷量達約2微庫倫/平方厘米。 又根據第14圖，第四具體實施例之電容器Qn其具有於 第一條件形成之IrOx層20於下電極3〇a，電容器Q"之切換 電荷量高於參考電容器QG之切換電荷量達約2微庫倫/平方 厘米。又第四具體實施例之電容器（^2其具有藉第二條件金 屬化之IrOx層20於下電極3〇a，電容器Qn之切換電荷量高 於參考電容器QG之切換電荷量達約2微庫倫/平方厘米。 結果發現若類似第四具體實施例之電容器ι、， 始界面層21係形成於下電極3(^之扒〇層22與11<(^層2〇間， 則第二鉑層24之PZT層26之（111)方向性比參考電容器Q〇提 升’其切換電荷量也比參考電容器qg增加。 於第12圖及第丨4圖，各別電容器QG、Q"、q12之偏振 飽和電壓分別測量多次。垂直線指示測量中出現測量值之 範圍四邊开/顯示部分指示於垂直線收敛之測量值範圍。 其次，因各別下電極結構差異造成鐵電電容器漏電流 岔度、疲勞耗損、及保留特性之檢驗結果分別解說如後。 本紙張尺度適用中關家標準（⑽A4規格（2Κ)Χ297公董) 31 (請先閲讀背面之注意事項再填寫本頁) 訂| 541691 A7 B7 五、發明説明（29 作為k驗之芩考品，採用具有於第丨丨圖試驗使用相同 結構之電容器Q〇。又作為根據第四具體實施例用於此等檢 查之電谷态，類似第丨丨圖使用之電容器，採用電容器Ο" 二/、有於第一條件形成之Ir〇x層2〇於下電極3〇a，以及採用 電谷裔Ql2其具有於第二條件形成之金屬IrOx層20於下電 極3〇a根據第四具體實施例之電容器Qn、Q12具有鉑界面 層21。本例中，用於測量之各別電容器Q〇、Qn、Q12平面 形狀設定為50微米χ 5〇微米尺寸。 首先，具有不同結構下電極之三類型電容器〇◦、Qn、 Qu之漏電流密度顯示於第15圖。電容器Q。、Q"、Qn之漏 :流密度其測量分別進行多次。垂直線指示測量出現之測 里值範圍，四邊形部分指示於垂直線收斂之測量值之範圍。 條 安 體 (請先閲讀背面之注意事項再填寫本頁) •訂- 第15圖中下電極不具有鉑界面層之參考電容器Q0之 漏電飢為約lxl〇 3 75安培/平方厘米至ΐχΐ〇_2 9〇安培/平方厘 米。又，根據第四具體實施例之電容器Qn其具有於第一 件幵y成之IrOx層20於下電極3〇a，其漏電流約為1χ1〇·3 45 平方厘米至lxl〇 3 μ安培/平方厘米。又，根據第四具— 貝施例具有於第二條件形成之金屬11>(^層2〇於下電極 之電容器（^2，其漏電流約為1χ1〇_3〇安培/平方厘米至 1x10安培/平方厘米。此種情況下，漏電流之測量係經 由於各別電容器Qq、Qn、Qi2之上電極與下電極間施加6 伏特電壓進行測量。 <根據第15圖，發現參考電容器Q〇與第四具體實施例之 σσ 1 Q12間之漏電流並無重大差異。原因在於可藉
五、發明説明（30)
Pt〇x層22防止銥擴散人奶層26。結果發現第四具體實施 例之電容器Qn、Q12之下電極3〇a具漏電流防止效果。 其次’三類型電容器Qo、Qll、Qi2其具有不同結構下 ，極之PZT層之疲勞耗損檢驗結果顯示於第16圖。各別電 容器Q〇、Qn ' Qn之疲勞耗損測量分別進行多次。垂直線 指示測量中出現之測量值範圍，四邊形部分指示於垂直線 收斂之測量值範圍。 ^八付％壓至作為被檢 物件之各料m Qll、〜造錢振，設定偏振反 驗 向操作週期為250奈秒，比較2.88()χ1()7週期後所得偏振電 荷量與初偏振電荷量。 第16圖中，根據第四具體實施例，具有於第一條件形 成之IrOx層20於下電極恤之電容器％之疲勞耗損低於參 考電容器Q。之疲勞耗損達約跳。又根據第四具體實施例 其具有於第二條件形成之金屬IrOx層20於下電極3〇a之電 容器Q!2之疲勞耗損低於參考電容器Q〇之疲勞耗損達約 15%。 換吕之，根據第四具體實施例之電容器Q"、Q12，發 現因鉑界面層插置於下電極30aiptc^^ 22與^^層汕 間，故第二鉑層24及PZT層26之（111)方向性可提升，俾改 良層品質’因而減少疲勞耗損。此外，發現若組成下電極 30a之Ir〇x層2〇係藉降低氧濃度金屬化，則pz丁層之層品質 進一步改良，疲勞耗損遠更降低。 貝 其-人，具有不同結構下電極之三類型電容器、 541691 五、發明説明（3! Q12之PZT層保留特性檢驗結果顯示於第17圖。各電容哭 Q〇、Qh、QI2之保留特性之測量分別進行多次。垂直線： 不測量中出現之測量值之範圍，四邊形部分指示於垂直線 收斂之測量值之範圍。 保留特性為偏振維持特性，故電容器藉施加電塵而於 一方向偏振後，隨著時間的經過，偏振電荷值減低。 於保留特性測量中，若例如經由施加3伏特之上電極可 偏振電容器至⑴方向，然後電容器就此於15〇。〇溫度放置 一段預定時間，·以及若電容器例如藉施加·3伏特至上電極 而被偏振至㈠方向，然後電容器就此於15代溫度放置一 段預定時間，分別測量偏振值之維持量（減少量）。 。第17圖顯示於經偏振後電容器HQ。就此於15〇 C溫度放置88小時後，各別電容器之偏振維持量⑹88)。 根據第17圖，若第四具體實施例之電容器Q"、Qd其中鉑 界面層21插置於下電極3以之1^(^層^與^…層2〇間）與下 電極不含翻界面層之參考電容器Q〇比較，則奶層26之層 品質改良，如此保留特性提高約2微庫倫/平方厘米。 如前述，第四具體實施例之電容器Qn、Qi2之電氣特 性數值滿意地等於平面型電容器，平面型電容器係採用下 鈦層/上鉑層（Pt/Ti)結構作為下電極。特別第四具體實施例 之電谷态Q"、Qi2可克服下一代FeRAM發展上不可或缺的 重大課題，例如提升於低電壓之切換電荷量等。 S執行根據第四具體實施例之電容器Q "、q丨2下電極 30&之黏著試驗時，於？1：(^層22與1]：〇\層2〇間之界面出現剝 34 訂 本紙張尺度適用中國國家標準（CNs) A4規格（210X297公釐·） 541691 A7 B7 五、發明説明（33) 首先至獲得第19A圖所示剖面結構所需步驟解說如 後。 如第19A圖所示，元件隔離溝渠係藉微影術方法環繞 η-型或p-型矽（半導體）基板40之電晶體形成區形成。然後元 件隔離層42係藉填補氧化矽（Si〇2)於元件隔離溝渠形成。 具有此種構造之元件隔離層42稱作STI(淺溝渠隔離）。此處 可使用藉LOCOS(矽局部氧化法）形成之隔離層作為元件隔 離層。 然後P井44係經由將p型雜質引進矽基板40之電晶體 形成區形成。然後作為閘極絕緣層46之氧化矽層係藉加熱 氧化矽基板40之電晶體形成區表面形成。 然後非晶石夕層或多晶石夕層及氮化石夕層循序形成於石夕基 板40之全體上表面上。然後其上堆疊氮化矽基板5〇之閘極 48a、48b係藉微影術方法圖樣化矽層及氮化矽層形成。 此處二閘極48a、48b係並聯形成於一 p井44上。此等閘 極48a、48b組成字線之一部分。 然後作為源/汲之第一至第三η型雜質擴散區5以至56c 係藉離子植入將n型雜質植入閘極48&、兩邊之p井44形 成。 然後絕緣層例如氧化矽層係藉CVD方法形成於矽基 板40全體表面上。接著絕緣層被反向蝕刻，留在閘極48&、 48b兩側上作為絕緣侧壁間隔件54。 然後使用閘極48a、48b以及側壁間隔件54作為光罩， 藉離子植入η型雜質至第一至第三n型雜質擴散區56a至56c 本紙張尺度適财闘家鮮（cns) Α4規格（2Κ)χ297公楚) 36 (請先閲讀背面之注意事項再填寫本頁) 、一^τ— 541691 A7 --------Ξ______ 五、發明説明（34) 而形成高濃度雜質區52a至52c。如此形成第一至第三^型雜 質擴散區56a至56c作為LDD結構。 形成於電晶體形成區之二閘極48a、48b間之第一 n型雜 質擴散區56a電連接至位元線；而形成於電晶體形成區兩側 之第二及第三n型雜質擴散區56b、56c係電連接至電容器下 電極，容後詳述。 根據鈾述步驟，具有閘極48a、48b及η型雜質擴散區56a 至56c之兩個MOS電晶體乃、T2形成於p井44。 然後厚約200奈米之矽氧化物氮化物（Si〇N)層（作為覆 蓋MOS電晶體乃、丁2之覆蓋絕緣層58)係藉電漿CVD方法形 成於矽基板40全表面上。然後厚約1〇微米之氧化矽層3〇 係使用TEOS氣體藉電漿CVD方法形成於覆蓋絕緣層58上。 接著氧化矽層60係於700。(：溫度於常壓氮氣氣氛下加 熱處理30分鐘作為氧化矽層6〇之密化過程。隨後氧化矽層 60上表面藉化學機械磨光（CMP)方法平面化。 此種情況下，氧化矽層60及覆蓋絕緣層58組成第一層 間絕緣層62。 其次，至獲得第19B圖所示狀態之各步驟解說如後。 百先，深度達到第一雜質擴散區56a之第一接觸孔 64a-c係利用微影術方法圖樣化第一層間絕緣層α形成。然 後厚50奈米之氮化鈦（TiN)層係藉濺鍍法形成作為第一層 間絕緣層62上而於第一接觸孔64a内部之膠黏層。此外，經 由利用CVD方法使用冒匕生長鎢（w)層於TiN層上，完美地 肷置第一接觸孔64a。 本紙張尺度適用中國國家標準（CNS) A4規格（210X297公釐） 37 (請先閲讀背面之注意事項再填寫本頁) 、可| 夢- 541691 A7 I五、發明説明 - ^後利用CMP方法藉磨光而由第一層間、絕緣層^上 表面&除鐫層及氮化鈦層。留在第—接觸孔⑷之鎢層及氮 化鈦層用作為第一導電插塞。 ㈣厚⑽奈米之氮化邦UN4)製成之氧化防止絕緣 ^63a以及厚100奈米之氧化矽製成之底絕緣層63b係藉電 t CVD方法循序形成於第_層間絕緣層以及第—導電插 塞66a上。氧化矽層係使用TE〇s藉電漿cvd方法生長。形 成氧化防止絕緣層63a，俾防止第一導電插塞66a因加熱過 程例如後來退火等過程被過度氧化，因而發生電接觸故 障。希望氧化防止絕緣層63a厚度設定為例如7〇奈米或以 其次至獲得第19C圖所示狀態需要之步驟解說如後。 首先，第一及第二接觸孔64b、64c係經由使用光阻圖 樣（圖中未顯示）蝕刻氧化防止絕緣層63a、底絕緣層63b、 及第一層間絕緣層62而形成於第二及第三雜質擴散區 I 56b 、 56c 。 然後厚20奈米之鈦層及厚50奈米之氮化鈦層係藉濺鍍 I 法形成於下方絕緣層63b上方以及第二及第三接觸孔64b、 64c内部作為膠黏層。然後利用cvd方法生長鎢層於氮化鈦 層上而完美嵌置第二及第三接觸孔64b、64c。 又藉CMP方法磨光，由下方絕緣層63b之上表面去除 I 鎢層及氮化鈦層及鈦層。如此留在第二及第三接觸孔64b、 64c之鎢層及氮化鈦層及鈦層分別用作為第二及第三導電 | 插塞66b、66c。 本紙張尺度適用tHS家鮮（CNS) A4規格（21GX297公幻" "~~ '
-訂丨 (請先閲讀背面之注意事項再填寫本頁) 541691 A7 B7 五、發明説明（36 ) 其次，至形成第19D圖所示結構要求之步驟解說如後。 首先如第19D圖所示，銥層18及氧化銥層20形成於第 二及第三導電插塞66b、66c之底絕緣層63b上。 厚200奈米之銥層1 8係藉濺鍍法於下述條件下製成，濺 鍍條件例如基板溫度設定為400°C，功率設定為1千瓦，氬 氣係以100 seem流速引進生長氣氛，生長時間設定為144 秒。 厚28奈米之氧化銥層20係藉濺鍍法形成，濺鍍條件例 如為基板溫度設定為400°C，功率設定為1千瓦，氬氣係以 60 seem流速引進生長氣氛，氧氣係以20 seem流速導入生 長氣氛，生長時間設定為10秒。根據此等條件，氧化銥層 20之氧組成比X為x=l至1.2俾獲得金屬結構。 然後如第19E圖所示，第一鉑（Pt)層21、氧化鉑（PtOx) 層22及第二鉑層24循序形成於氧化銥層20上。 第一鉑層21為控制氧化鉑層22晶體方向性之鉑界面 層。例如厚5奈米之第一鉑層21係於下述條件藉濺鍍法形 成，濺鍍條件為例如基板溫度設定於350°C，功率設定為1 千瓦，氬氣係以100 seem流速引進生長氣氛，生長時間設 定為4秒。 厚30奈米之氧化鉑層22係藉濺鍍法於下述條件形成， 例如基板溫度設定於350°C，功率設定為1千瓦，氬氣係以 36 seem流速引進生長氣氛，氧氣係以144 seem流速引進生 長氣氛，生長時間設定為27秒。 厚50奈米之第二鉑層24係於下述條件藉濺鍍法形成， 39 (請先閲讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS) A4規格（210X297公釐） 541691 A7 B7 五、發明説明（37 ) 濺鍍條件為例如基板溫度設定於100°C，功率設定為1千 瓦，氬氣係以100 seem流速引進生長氣氛，生長時間設定 為34秒。 如此較好第一鉑層21、氧化鉑層22及第二鉑層24係藉 相同濺鍍設備循序形成。 然後第二鉑層24係經由於750°C於導入氬氣氣氛下進 行快速熱退火處理60秒結晶化。 如前述由銥層1 8、氧化銥層20、第一鉑層21、氧化鉑 層22及第二鉑層24組成之Pt/PtOx/IrOx/Ir結構用作為下電 極導電層17。 然後如第19F圖所示，例如厚100奈米之PZT層藉濺鍍 法形成於下電極導電層17上作為鐵電層26。除了 PZT外， 作為鐵電材料層26之材料，可採用其它以PZT為主的材料 如PLCSZT、PLZT等、鉍層結構化合物材料如 SBT(SrBi2Ta209)、SrBi2(Ta，Nb)209等、及其它金屬氧化物 鐵電物質。又，若欲形成高電介質電容器，則可形成高電 介質層如BaxSrbxTiO^SrTiO^PLZT等層替代鐵電材料層。 然後鐵電材料層26經由於氧氣氣氛下退火結晶。用於 退火，例如採用二步驟式快速熱退火（RTA)處理，包含於 600°C基板溫度於氬氣及氧氣之混合氣氛執行退火處理經 歷90秒時間作為第一步驟；以及於基板溫度750°C於氧氣氣 氛執行退火處理經歷60秒時間作為第二步驟。 又，例如厚2 0 0奈米之氧化銥藉濺鍍法形成於鐵電材料 層26上作為上電極導電層27。此時，可形成鉑層作為上電 40 (請先閲讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS) A4規格（210X297公釐） 541691 A7 、發明説明（3~ '~' — 極導電層27來替代氧化銥層。 返後於作為金屬光罩（圖中未顯示）之上電極導電層27 序形成氧化鈦層及氧切層。此金屬光罩係藉微影術 #法圖樣化而於第二及第三導電插塞66b、66e上方形成平 坦型電容器。 —接著如第19G圖所示，位於未以金屬光罩（圖中未顯示） 遮盍區之上電極導電層27、鐵電材料層加及下電極導電層 17循序钱刻。 結果，下電極導電層17製成之下電極3〇a、鐵電材料層 26衣成之電介質層32a、及上電極導電層27製成之上電極 34a形成於下方絕緣層63b上。如此電容器q係經由上電極 34a、鐵電材料層26及下電極3如製成。 然後於電晶體形成區，下電極3〇a透過第二導電插塞 66b電連接至第二雜質擴散區5的<，另一下電極3以透過第 二‘電插塞66c電連接至第三雜質擴散區56c：。 隨後移開金屬光罩（圖中未顯示）。 然後為了復原蝕刻對鐵電材料層26造成的損傷，進行 復原退火。本例中，復原退火例如係於氧氣氣氛於基板溫 度650°C進行60分鐘。 然後如第19H圖所示，厚50奈米之氧化鋁藉濺鍍形成 於基板上作為覆蓋電容器q之保護層86。電容器卩於65〇。〇 於氧氣氣氛退火60分鐘。保護層86保護電容器Q不受處理 損傷，保護層86可由PZT製成。 然後厚約1_0微米之氧化矽係使用TEOS氣體藉電漿 本紙張尺度適用中關家標準（⑽職格⑵QX297公董） :41 --
---- * 鲁 (請先閲讀背面之注意事項再填寫本頁) 訂— 541691 A7 B7 五、發明説明（39 CVD方法形成於保護層86上作為第二層間絕緣層88。此 外，第二層間絕緣層88上表面藉cMp方法平面化。 (請先閲讀背面之注意事項再填寫本頁) 其次至形成第191圖所示結構所需各步驟說明如後。 首先，經由使用抗蝕劑光罩（圖中未顯示），選擇性蝕 刻第一層間絕緣層88、保護層86、氧化防止絕緣層及下 方絶緣層63b而形成孔90於第一導電插塞66a上。此蝕刻 後，為了由損傷中復原組成電容器Q電介質層32a之鐵電材 料層26，例如於氧氣氣氛下於基板溫度55〇它應用退火6〇 分鐘。 —然後，藉濺鍍法形成厚50奈米之氮化鈦層於孔9〇内及 第二層間絕緣層88上作為膠黏層。接著鎢層藉CVD方法生 .、?τ— 長於膠黏層上，且完美填補孔9〇。 然後藉CMP法磨光而由第二層間絕緣層”上表面去 除鑄層及氮化鈦層。接著鐫層及留在孔9()之膠黏層用作為 第四導電插塞92。第四導電插塞92透過第_導電插塞編 電連接至第一雜質擴散區56a。 八人況明直至形成第19 J圖所示結構所需各步驟。
Si〇N層藉CVD方法形成於第四導電插塞”及第二層 間絕緣層88上作為第二氧化防止層89。然後經由微影财 法，圖樣化第二氧化防止層89及第二層間絕緣層Μ，形成 接觸孔94於電容器q上電極34a上。 因形成接觸孔94而受損之電容器q藉退火復原。此種 退火係於例如基板溫度5贼、氧氣氣氛下進⑽分鐘時 間。 本紙張尺度適用中國國象標準（CNS) A4規格（210X297公爱） 541691 A7 B7 五、發明説明（4〇 然後形成於第二層間絕緣層88上之第二氧化防止層89 係藉反向蝕刻去除，暴露出第四導電插塞92上表面。 ——----------蒙：： . Φ (請先閱讀背面之注意事項再填窝本頁) /、人次明直至獍得第丨9K圖所示剖面結構所需各步驟 如後。多層金屬層形成於電容器Q上電極34a及第二層間絕 緣層88上的接觸孔94。然後多層金屬層製成之佈線層叫透 過接觸孔94連接至上電極34a)、及多層金屬層製成之導電 襯墊99(連接至第四導電插塞92)係經由圖樣化多層金屬層 製成。作為多層金屬層，例如循序形成厚6〇奈米鈦、厚％ 奈米氮化鈦、厚彻奈米銘·銅、厚5奈米鈦、及厚7()奈米氮 化鈦。 、訂丨 然後至於圖樣化多層金屬層之方法，採用下述方法： 形成反射防止層於多層金屬層上，然後塗覆抗㈣於反射 防止層上，然後曝光/顯影抗蝕劑而形成佈線形狀之抗蝕劑 圖樣等，然後使用抗蝕劑圖樣進行蝕刻。 此外，第二層間絕緣層97形成於第二層間絕緣層88、 佈線層98及|電襯墊99上。然後孔97a藉圖樣化第三層間絕 緣層97而形成於導電襯墊99上。然後由底至頂循序由鈦層 及鎢層組成之導電插塞95形成於孔97α。 雖然未特別顯示，含位元線之第二佈線形成於第三層 間絕緣層97。位元線係經由第五導電插塞％、導電襯墊99、 第四導電插塞92及第一導電插塞66a電連接至第一雜 散區56a。隨後形成覆蓋第二佈線層等用之絕緣層，但刪除 其細節。 前述步驟為形成FeRAM記憶格區之步驟。 本紙張尺度適用中國國家標準（娜）A4規格（21〇><297公釐） 541691
發明説明 藉月〕述V驟形成之電容器Q具有p州队仏結構之 下電極30a。如此類似第四具體實施例，下電極術之最上 翻層24之〇11)方向性提升，如此形成於其上之PZT層26、 或其它氧化物電介質層容易於⑴”方向定向，故可改善層 品質。 口此颂似第一具體實施例，可達成減少電容器q之漏 電流以及防止恰於電容器Q下方之導電插塞66b、66c氧化 的效果此外，電谷裔Q之偏振飽和電壓於第一具體實施 例之電容器減低，電容器Q之切換電荷量以第-具體實施 例之電容器增加，電容ggQ之疲勞耗損比第—具體實施例 之電容器減少，保留特性比第一具體實施例之電容器增高。 士此可採用第18圖所示結構作為組成記憶格之電容器 Q。 容後詳述，根據本發明之電容器特色及電容器及半導 體元件之製造方法摘述如後。 如前述，根據本發明，電容器係由下列組件組成：具有 第一導電層其中含銥之下電極，形成於第一導電層上且由 銥以外之鉑族金屬氧化物製成之第二導電層，以及形成於 第二導電層上且由銥以外之鉑族金屬製成之第三導電層， 其中該電容器電介質層係形成於下電極上，以及該上電極 係形成於電容恭電介質層上。因此於電容器電介質層之層 形成過程，氧氣擴散入下方插塞可藉第一導電層防止；银 由第一導電層擴散至電容器電介質層也可藉第二導電層防 止0 本紙張尺度適用中國國家標準（CNS) A4規格（210X297公釐） (請先閲讀背面之注意事項再填寫本頁)
、可I 夢_ 44 541691 A7 B7 五、發明説明（42 ) 因此，即使電容器電介質層係藉濺鍍形成，仍可達成 電容器電介質層之充分結晶化，同時防止銥的擴散。結果 可製造具有所需電器特性之高效能電容器。 此外根據本發明，銥以外之鉑族金屬如鉑製成之界面 導電層係形成於第一導電層與第二導電層間。因此可增進 第三導電層及上方鐵電材料層之（111)積分強度，如此可改 善鐵電電容器之電氣特性。 45 (請先閲讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS) A4規格（210X297公釐） 541691 A7 B7 五、發明説明（43 ) 元件標號對照 10...矽基板 10a…雜質擴散區 12...層間絕緣層 14...接觸孔 16...導電插塞 17...下電極導電層 18...銥層 20...氧化銥層 21…翻界面層 22...氧化舶層 2 3...鈾層 24...始層 26...PZT 層 27...上電極導電層 2 8...顧層 30，30a...下電極 32，32a...電容器電介質層 34，34a…上電極 4 0...碎基板 42...元件隔離層 44…P井 46...閘極絕緣層 48，48a-b…閘極 50...氮化矽層 52，52a，b...雜質擴散區 54...侧壁絕緣區 5 6...源/没擴散層 56a-c...n型雜質擴散區 58...氮化矽層 60…氧化矽層 62...層間絕緣層 63a-b...絕緣層 64 ， 64a-c..角蜀孑L 66...插塞 6 6 a - c.…導電才番;^ 6 8...錶層 70...氧化銥層 72...氧化鉑層 7 4...銘層 76...PZT 層 78...氧化銥層 80...下電極 82...電容器電介質層 8 4...上電極 (請先閲讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS) A4規格（210X297公釐） 46 541691 A7 B7 五、發明説明（44 ) 86·..鐵電電容器保護層 88…層間絕緣層 89·..氧化防止層 90...接觸孔 92.. .插塞 94...接觸孔 95…導電插塞 96-98...佈線層 97…層間絕緣層 97a...孔 99.. .導電襯墊 47 (請先閲讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS) A4規格（210X297公釐）

Claims (1)

  1. ；] A8 B8 C8 D8 申請專利範圍 第91106534號專利申請案申請專利範圍修正本92年3月12曰 1· 一種電容器，包含： 一下電極，其具有一種構造其中一第一導電層含有 第一金屬，一第二導電層係形成於第一導電層上、且由 與第一金屬不同的第二金屬之金屬氧化物製成，以及一 第二導電層其係形成於第二導電層上、且係由與第一金 屬不同的第二金屬製成循序形成於絕緣層上； 一電介質層，其係形成於下電極；以及 一上電極，其係形成於電容器電介質層上。 2. 如申請專利範圍第丨項之電容器，其中該第一金屬為 銥，第二金屬之金屬氧化物為銥以外之鉑族金屬之金屬 氧化物，以及第三金屬為銥以外之鉑族金屬。 3. 如申請專利範圍第！項之電容器，其中該第二金屬為第 三金屬之相同元素，以及一第二金屬製成之界面導電層 進步形成於第一導電層與第二導電層間。 4·如申請專利範圍第3項之電容器，其中該第二金屬為 翻。 5. 如申請專利範圍第i項之電容器，其中該第一導電層含 有銥或釕，其功能係為了防止氧的擴散，以及 該第二導電層具有防止銥或釕擴散功能。 6. 如申請專利範圍第丨項之電容器，其中該第二金屬為 鉑，以及a亥第二導電層為氧化鉑層。 7. 如申请專利範圍第丨項之電容器，其中該第三金屬為 鉑，以及該第三導電層為鉑層。 本紙張尺細 (請先閱讀背面之注意事項再填寫本頁) -裝丨 、ν-ρ 48 541691 申晴專利範圍 8. 如申請專利範圍第1項之電容器，其中該第一導電層為 堆疊層，其中循序形成於第一金屬層及一第一金屬氧化 物層 9. 如申請專利範圍第8項之電容器，其中該第一金屬層為 銥層及第一金屬氧化物層為氧化銥層。 10·如申請專利範圍第9項之電容器，其中該銥氧化物係以 ΙιΌχ(0<χ<1·2)表示。 11. 如申請專利範圍第i項之電容器，其中該電介質層為鐵 電材料層及高介電常數層中之任一者。 12. 如申請專利範圍第i項之電容器，進一步包含一基板、 一形成於基板上方之絕緣層、以及一嵌置於絕緣層之電 極插塞，以及 其中該下電極係形成於電極插塞上。 13· —種製造電容器之方法，包含下列步驟： 製成一含第一金屬之第一導電層於絕緣層上； 製成一第二金屬之金屬氧化物製成之第二導電層 於第一導電層上，該第二金屬係與第一金屬相異；曰 形成一由第三金屬製成之第三導電層於第二導電 層上，該第三金屬係與第一金屬相異； 形成一電介質層於第三導電層上； 形成一第四導電層於電介質層上； 圖樣化第四導電層而形成電容器上電極； 圖樣電介質層而形成-電容器電介質層；以及 圖樣第一導電層、第二導電；乃笼一 守电層及弟二導電層俾形 本紙張尺度適用中國國家標準（CNS) A4規格（210X297公嫠） 丨-裝----- (請先閱讀背面之注意事項再填寫本頁) •訂— —IV 線----* 49 . _ 、申請專利範圍 成電容器下電極。 14·如申請專利範圍第13項之製造電容器之方法，其中第一 金屬元素為銥，第二金屬之金屬氧化物為鉑族金屬氧化 物，該鉑族金屬係與銥相異，以及該第三金屬為與銥相 異之始族金屬。 15.如申請專利範圍第13項之製造電容器之方法，其中該第 二金屬為與第三金屬相同之元素，以及 進一步包含形成第二金屬製成之界面導電層於第 一導電層與第二導電層間之步驟。 Μ.如申請專利範圍第13項之製造電容器之方法，其中該形 成第一導電層含有循序形成第一金屬層及第一金屬氧 化物層之步驟。 Ο.如申請專利範圍第16項之製造電容器之方法，其中該第 一金屬層為銥層，以及該第一金屬氧化物層為氧化銥， 以及 氧化銀係經由調整生長氣氛之氧氣及惰性氣體達 到 IrOx(〇<x<i.2)達成。 18. 如申請專利範圍第13項之製造電容器之方法，其中於形 成第二導電層之步驟，氧化鉑製成之第二導電層係於高 於200。(：而低於400T：溫度製成。 19. 如申請專利範圍第13項之製造電容器之方法，其中於形 成第三導電層之步驟’鉑製成之第三導電層係於低於 400 C之溫度製成。 20· —種半導體元件，包含： 本紙張尺度適用中國國家標準（CNS) A4規格（210X297公釐） (請先閲讀背面之注意事項再填寫本頁) .、ΤΓ— ••線— 50 541691 A8 B8 C8 D8 申請專利範圍 一電晶體，其係形成於半導體基板上，具有一閘極 及一源/汲擴散層形成於閘極兩側之半導體基板； 一絕緣層，其係用以覆蓋電晶體； 一電極插塞’其係嵌置於絕緣層且電連接至源/汲 擴散層；以及 一電容器，其係形成於電極插塞上，該電容器具有 一下電極其具有一含銥之第一導電層、形成於第一導電 層上且由銥以外之鉑族金屬之金屬氧化物製成之第二 導電層以及一形成於第二導電層上且由錶以外之翻族 金屬製成之第三導電層，電容器電介質層係藉濺鍍而形 成於下電極上，以及一上電極其係形成於電容器電介質 層上’以及下電極係連接至電極插塞。 21. 如申請專利範圍第2〇項之半導體元件，其中該第二導電 層為氧化鉑層。 22. 如申請專利範圍第20項之半導體元件，其中該第三導電 層為翻層。 23. 如申請專利範圍第20項之半導體元件，其中該第一導電 層為由銀層及形成於銀層上之氧化銥層組成之堆疊層。 24·如申請專利範圍第20項之半導體元件，其中與銥相異之 鉑族金屬t成之界面導電層係形成於第一導電層與第 二導電層間。 25.如申請專利範圍第24項之半導體元件，其中該界面導電 層為舶。 26· 一種半導體元件，包含： (CNS) Α4規格（210 X 297公爱） (請先閲讀背面之注意事項再填寫本頁) 裝丨 •、rr_ ▼—. 線丨 51 一電晶體，其係形成於半導體基板上，具有一閘極 及一源/汲擴散層形成於閘極兩侧之半導體基板； 一絕緣層，其係用以覆蓋電晶體； 電極插塞，其係嵌置於絕緣層且電連接至源/汲 擴散層；以及 電谷器，其係形成於電極插塞上，該電容器具有 下電極其具有一含銥且用以防止氧擴散之第一導電 層’於形成於第一導電層上之第二導電層，該第二導電 層係用以防止來自第—導電層之銥擴散，以及—形成於 第二導電層上且由銥以外之鉑族金屬製成之第三導電 曰電谷器電介質層係藉濺鑛而形成於下電極上，以及 上電極其係形成於電容器電介質層上，以及下電極係 連接至電極插塞。 27. 如申請專利範圍第26項之半導體元件，其中該第二導電 層為氧化紐層。 28. 如申請專利範圍第26項之半導體元件，其中該第三導電 層為鉑層。 29. 如申請專利範圍第26項之半導體元件，其中該第一導電 層為由銀層及形成㈣層上之氧域層組成之堆疊層。 讥如申請專利範圍第26項之半導體元件，其中與銥相異之 鉑族金屬製成之界面導電層係形成於第一導電層與第 二導電層間。 31·如申請專利範圍第30項之半導體元件，其中該界面導電 層為鈾。
TW091106534A 2001-07-13 2002-04-01 Capacitor and method of manufacturing the same TW541691B (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2001213547 2001-07-13
JP2002016083A JP4428500B2 (ja) 2001-07-13 2002-01-24 容量素子及びその製造方法

Publications (1)

Publication Number Publication Date
TW541691B true TW541691B (en) 2003-07-11

Family

ID=26618688

Family Applications (1)

Application Number Title Priority Date Filing Date
TW091106534A TW541691B (en) 2001-07-13 2002-04-01 Capacitor and method of manufacturing the same

Country Status (6)

Country Link
US (2) US6713808B2 (zh)
EP (2) EP1852893B1 (zh)
JP (1) JP4428500B2 (zh)
KR (1) KR100775721B1 (zh)
DE (1) DE60235142D1 (zh)
TW (1) TW541691B (zh)

Families Citing this family (50)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004039699A (ja) * 2002-06-28 2004-02-05 Fujitsu Ltd 半導体装置及びその製造方法
JP3791614B2 (ja) * 2002-10-24 2006-06-28 セイコーエプソン株式会社 強誘電体膜、強誘電体メモリ装置、圧電素子、半導体素子、圧電アクチュエータ、液体噴射ヘッド及びプリンタ
CN100369255C (zh) * 2002-12-10 2008-02-13 富士通株式会社 铁电体电容器及其制造方法
US7473949B2 (en) 2002-12-10 2009-01-06 Fujitsu Limited Ferroelectric capacitor and method of manufacturing the same
JPWO2004066388A1 (ja) * 2003-01-17 2006-05-18 富士通株式会社 強誘電体キャパシタおよびその製造方法
KR100562499B1 (ko) * 2003-02-21 2006-03-21 삼성전자주식회사 강유전체 기억 소자 및 그 제조 방법
US20040163233A1 (en) * 2003-02-26 2004-08-26 Stefan Gernhardt Methods of forming electrical connections within ferroelectric devices
JP2004303993A (ja) * 2003-03-31 2004-10-28 Seiko Epson Corp 半導体装置の製造方法及び半導体装置
CN100559592C (zh) * 2003-04-15 2009-11-11 富士通微电子株式会社 半导体器件的制造方法
JP2004349474A (ja) * 2003-05-22 2004-12-09 Toshiba Corp 半導体装置とその製造方法
CN100420024C (zh) * 2003-06-06 2008-09-17 富士通株式会社 半导体器件的制造方法
KR100531462B1 (ko) * 2003-06-30 2005-11-28 주식회사 하이닉스반도체 엠티피 구조의 캐패시터를 구비하는 강유전체 메모리소자의 제조 방법
JP4567314B2 (ja) 2003-10-24 2010-10-20 富士通セミコンダクター株式会社 半導体装置及びその製造方法
KR101015142B1 (ko) * 2003-12-29 2011-02-16 주식회사 하이닉스반도체 반도체 메모리 소자의 캐패시터 및 그 제조 방법
US7892406B2 (en) * 2005-03-28 2011-02-22 Tokyo Electron Limited Ionized physical vapor deposition (iPVD) process
US20090321247A1 (en) * 2004-03-05 2009-12-31 Tokyo Electron Limited IONIZED PHYSICAL VAPOR DEPOSITION (iPVD) PROCESS
JP2006005234A (ja) * 2004-06-18 2006-01-05 Seiko Epson Corp 半導体装置の製造方法及び半導体装置
US7160788B2 (en) * 2004-08-23 2007-01-09 Micron Technology, Inc. Methods of forming integrated circuits
KR100909029B1 (ko) 2005-03-30 2009-07-22 후지쯔 마이크로일렉트로닉스 가부시키가이샤 반도체 장치 및 그 제조 방법
KR100732026B1 (ko) 2005-04-08 2007-06-27 후지쯔 가부시끼가이샤 반도체 장치의 제조 방법
KR100725081B1 (ko) * 2005-06-14 2007-06-08 후지쯔 가부시끼가이샤 반도체 장치의 제조 방법
JP4930371B2 (ja) * 2005-06-17 2012-05-16 富士通セミコンダクター株式会社 半導体装置及びその製造方法
KR100657966B1 (ko) * 2005-08-11 2006-12-14 삼성전자주식회사 리셋 전류 안정화를 위한 메모리 소자의 제조 방법
KR101025189B1 (ko) * 2006-03-30 2011-03-31 후지쯔 세미컨덕터 가부시키가이샤 반도체 장치 및 그 제조 방법
US7588667B2 (en) * 2006-04-07 2009-09-15 Tokyo Electron Limited Depositing rhuthenium films using ionized physical vapor deposition (IPVD)
JP4946287B2 (ja) 2006-09-11 2012-06-06 富士通セミコンダクター株式会社 半導体装置及びその製造方法
JP4690985B2 (ja) * 2006-09-25 2011-06-01 株式会社東芝 不揮発性記憶装置およびその製造方法
JP5205741B2 (ja) 2006-11-14 2013-06-05 富士通セミコンダクター株式会社 半導体装置の製造方法
KR100859263B1 (ko) * 2007-02-22 2008-09-18 주식회사 하이닉스반도체 반도체 소자의 캐패시터 및 그 제조 방법
WO2008105100A1 (ja) * 2007-02-28 2008-09-04 Fujitsu Limited 半導体装置及びその製造方法
JP5092461B2 (ja) * 2007-03-09 2012-12-05 富士通セミコンダクター株式会社 半導体装置及びその製造方法
JP2008294228A (ja) * 2007-05-24 2008-12-04 Oki Electric Ind Co Ltd 半導体メモリ素子及びその製造方法
US7905013B2 (en) * 2007-06-04 2011-03-15 Sharp Laboratories Of America, Inc. Method for forming an iridium oxide (IrOx) nanowire neural sensor array
JP5277657B2 (ja) * 2008-02-18 2013-08-28 富士通セミコンダクター株式会社 半導体装置及びその製造方法
KR101490429B1 (ko) * 2008-03-11 2015-02-11 삼성전자주식회사 저항 메모리 소자 및 그 형성 방법
US7955926B2 (en) * 2008-03-26 2011-06-07 International Business Machines Corporation Structure and method to control oxidation in high-k gate structures
JP5347381B2 (ja) 2008-08-28 2013-11-20 富士通セミコンダクター株式会社 半導体装置の製造方法
JP4894843B2 (ja) * 2008-10-23 2012-03-14 セイコーエプソン株式会社 半導体装置及びその製造方法
JP5879695B2 (ja) * 2011-02-24 2016-03-08 セイコーエプソン株式会社 焦電型検出器、焦電型検出装置及び電子機器
CN102637660A (zh) * 2012-04-24 2012-08-15 上海宏力半导体制造有限公司 集成无源器件、mim电容、极板及极板的形成方法
JP6015159B2 (ja) 2012-06-22 2016-10-26 Tdk株式会社 薄膜コンデンサ
KR102371350B1 (ko) * 2015-06-02 2022-03-08 삼성전자주식회사 커패시터를 포함하는 반도체 소자
CN110760802B (zh) * 2018-07-27 2023-04-11 浙江清华柔性电子技术研究院 储能陶瓷薄膜
DE102020114527B4 (de) * 2020-05-29 2023-11-30 Infineon Technologies Ag Chipgehäuse und verfahren zum bilden eines chipgehäuses
US11832451B1 (en) 2021-08-06 2023-11-28 Kepler Computing Inc. High density ferroelectric random access memory (FeRAM) devices and methods of fabrication
US20230067612A1 (en) 2021-09-02 2023-03-02 Kepler Computing, Inc. Pocket integration process for embedded memory
US11942133B2 (en) 2021-09-02 2024-03-26 Kepler Computing Inc. Pedestal-based pocket integration process for embedded memory
US11961877B1 (en) 2021-12-14 2024-04-16 Kepler Computing Inc. Dual hydrogen barrier layer for trench capacitors integrated with low density film for logic structures
US11869928B2 (en) 2021-12-14 2024-01-09 Kepler Computing Inc. Dual hydrogen barrier layer for memory devices
KR20240035239A (ko) * 2022-09-08 2024-03-15 삼성전자주식회사 집적회로 소자

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5191510A (en) * 1992-04-29 1993-03-02 Ramtron International Corporation Use of palladium as an adhesion layer and as an electrode in ferroelectric memory devices
JP3197782B2 (ja) * 1994-04-29 2001-08-13 インターナショナル・ビジネス・マシーンズ・コーポレ−ション 半導体集積回路コンデンサおよびその電極構造
US5566045A (en) * 1994-08-01 1996-10-15 Texas Instruments, Inc. High-dielectric-constant material electrodes comprising thin platinum layers
JP3929513B2 (ja) 1995-07-07 2007-06-13 ローム株式会社 誘電体キャパシタおよびその製造方法
KR100215791B1 (ko) * 1996-01-26 1999-08-16 구자홍 커패시터 구조
KR100234361B1 (ko) * 1996-06-17 1999-12-15 윤종용 강유전체 캐패시터를 구비하는 반도체 메모리장치 및그제조방법
US5719417A (en) * 1996-11-27 1998-02-17 Advanced Technology Materials, Inc. Ferroelectric integrated circuit structure
KR100239417B1 (ko) * 1996-12-03 2000-01-15 김영환 반도체 소자의 커패시터 및 그의 제조방법
US6350643B1 (en) * 1997-12-18 2002-02-26 Advanced Technology Materials, Inc. Reduced degradation of metal oxide ceramic due to diffusion of a mobile specie therefrom
US6313539B1 (en) * 1997-12-24 2001-11-06 Sharp Kabushiki Kaisha Semiconductor memory device and production method of the same
JP2000091539A (ja) * 1998-07-16 2000-03-31 Fujitsu Ltd 半導体装置及びその製造方法
JP3159255B2 (ja) * 1998-09-16 2001-04-23 日本電気株式会社 強誘電体容量で用いる電極のスパッタ成長方法
JP3517876B2 (ja) * 1998-10-14 2004-04-12 セイコーエプソン株式会社 強誘電体薄膜素子の製造方法、インクジェット式記録ヘッド及びインクジェットプリンタ
US6388285B1 (en) * 1999-06-04 2002-05-14 International Business Machines Corporation Feram cell with internal oxygen source and method of oxygen release
KR100343287B1 (ko) * 1999-09-21 2002-07-15 윤종용 고집적 강유전체 메모리 소자의 형성 방법

Also Published As

Publication number Publication date
EP1852893B1 (en) 2017-05-24
KR100775721B1 (ko) 2007-11-09
EP1276139A3 (en) 2006-06-07
EP1852893A2 (en) 2007-11-07
EP1852893A3 (en) 2014-09-10
US20030022454A1 (en) 2003-01-30
US6713808B2 (en) 2004-03-30
JP4428500B2 (ja) 2010-03-10
US6933156B2 (en) 2005-08-23
EP1276139B1 (en) 2010-01-20
DE60235142D1 (de) 2010-03-11
JP2003092391A (ja) 2003-03-28
KR20030006947A (ko) 2003-01-23
US20040184218A1 (en) 2004-09-23
EP1276139A2 (en) 2003-01-15

Similar Documents

Publication Publication Date Title
TW541691B (en) Capacitor and method of manufacturing the same
TW413807B (en) Semiconductor memory device with less characteristic deterioration of dielectric thin film
TW529165B (en) Semiconductor memory device and method for manufacturing the same
US6613586B2 (en) Hydrogen barrier encapsulation techniques for the control of hydrogen induced degradation of ferroelectric capacitors in conjunction with multilevel metal processing for non-volatile integrated circuit memory devices
TW472384B (en) Semiconductor device and method of manufacturing the same
JP2009117768A (ja) 半導体記憶装置およびその製造方法
JP2008066644A (ja) 半導体装置及びその製造方法
JP2002151657A (ja) 誘電体素子およびその製造方法
TWI222138B (en) Semiconductor device and method of manufacturing the same
TW312832B (en) Semiconductor memory device and manufacturing method thereof
TW306037B (zh)
TW517384B (en) Semiconductor apparatus and its manufacturing method
JP2012151292A (ja) 半導体装置及びその製造方法
US6987308B2 (en) Ferroelectric capacitors with metal oxide for inhibiting fatigue
US20020061604A1 (en) Method for fabricating a ferroelectric or paraelectric metal oxide-containing layer and a memory component therefrom
KR20040023227A (ko) 강유전체 커패시터 및 그 제조 방법
TW442806B (en) Capacitor and its manufacturing process
JP2004288696A (ja) 半導体装置の製造方法
JPH11204754A (ja) 半導体装置
CN100369255C (zh) 铁电体电容器及其制造方法
JPH0982915A (ja) 半導体装置の製造方法
JP2004023086A (ja) 半導体装置の製造方法
US20020109231A1 (en) Composite structure of storage node and method of fabrication thereof
KR100607163B1 (ko) 강유전체 메모리 소자 및 그 제조방법
TWI233160B (en) Semiconductor device manufacturing method

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent