TW541636B - Apparatus and method for analyzing capacitance of insulator - Google Patents

Description

541636 A7 B7 五、發明説明（1 ) 發明背景 1. 發明之範圍： 本發明關於分析MIS(金屬/絕緣膜/半導體）結構之C-V (電容-電壓）特性之裝置及方法，特別關於能分析MIS結構 之C-V特性，其含一厚度小於3 nm之薄碎氧化物薄膜。 2. 相關技藝之說明： 實際上生產一供分析電晶體之閘絕緣膜為目的之電晶 體，係一種耗時及麻煩之舉。準此，如電晶體之特性，如 驅動電流值可以假定，而無需生產一電晶體而決定此等特 性，則甚為有利。一種以假定電晶體特性，而無需生產一 電晶體之一已知方法為，生產一 MIS(金屬/絕緣膜/半導體 )結構，及以直接測量MIS結構之電容，以分析其C-V特 性 (電容-電壓）。 最近數年，雙閘（P+閘及N+閘）結構已被用為電晶體閘。 在一具有雙閘結構之電晶體中，一注入硼離子之P+閘電 極以回熱處理，被擴散在一隧道部份，俾電晶體之閾值電 壓得以改變。 圖6為一曲線說明在MIS結構形成後，由熱處理造成之 硼離子電極在P+閘之穿孔。圖6所示之例中，形成一 P 型結構MIS，其尺寸為9x10·4 cm2，其C-V特性在不同熱 處理溫度下加以分析。自圖6，應瞭萆，在溫度1010°C及1020 °C之下，各C-V曲線彼此重合，硼離子穿孔不會發生，故 溫度1010°C及1020°c為較佳。尚應瞭解，溫度1050°c之 -4- 本紙張尺度適用中國國家標準(CNS) A4規格(210X 297公釐) 541636 A7 B7 五、發明説明（2 ) 下，C-V曲線移位至正電位侧，表示硼離子擴散至基體， 因此，溫度1050°c下之熱處理不宜採取。如圖6所示資料 在電晶體生產前獲得’電晶體生產應設計在熱處理溫度1 〇 2 0 °C下或更低實施。C-V特性之測量，在分析硼離子穿孔是 否在P+閘電極發生上，非常重要。 一絕緣膜之已知特性分析方法，為實驗構成一 MIS於矽 基體（晶圓或晶片）上，作為一測試組（TEG)，及利用一測 量裝置（LCR尺）分析MIS結構之C-V特性。 當一 LSI電路已高度統合後，以裝置加速需求，如電晶 體裝置之尺寸變為甚小，其厚度亦小。特別是，一閘矽氧 化物薄膜必須為3 nm或更小之厚度。此一極薄絕緣膜之 C-V特性無仿利用傳統測量裝置，加以準確分析，因其中 之未知電容係直接測量。 圖7為一曲線，說明N-MOS(金/氧/半導體）結構之I-V 特性，其包括一碎氧化物薄膜，厚度為約1.5 nm及約3.2 nm 。自圖7可知，利用此一石夕氧化物薄膜時，如3 nm或更 大，F-N隧道漏電流極為優勢，漏電電流亦小，如厚度小於 3 uni ’直接随道漏電電流極大’漏電電流亦極大。 圖8為一曲線，說明利用傳統C-V測量裝置分析之N-型MOS結構之C-V特性。自圖8可知，當絕緣膜之厚度 約為3.2 nm時，測量之C-V曲線7 1表示正常特性，但絕 緣膜厚度為2 nm時，測量之C-_V ®線73自理想曲線72在 -1.5 V或較低時移位。 在一含極薄之絕緣膜之裝置中，裝置之加速可以達成。 -5- 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐) 541636 A7 B7 五、發明説明（3 ) 但漏電造成問題。因此，依裝置之目的選擇絕緣膜之厚度 。換言之，當降低漏電流以降低電流消耗為理想時，具有 極薄之絕緣膜裝置不予使用。當加速裝置需求大於功率消 耗（電流）之降低時，則利用具有3 nm以上之絕緣膜之裝置。 分析絕緣膜之電容之另一方法為，利用揭示於日本特許 公開專利號碼6-1 12289之非接觸式C-V測量裝置。 圖9為一等值電路用以圖解說明，利用揭示於日本公開 專利號碼6-1 12289之非接觸型C-V測量裝置測量之絕原 體電容。圖9中，（Dms為測量裝置電極之功函數；Cair為 空間 (空隙）電容；CQX為絕緣膜電容；及Cd為耗盡層電容。Cair 為測量裝置與絕緣膜上之電極間之空間中電容。在測量裝 置中提供電極，及電極及絕緣膜間提供空隙，可在MIS結 構形成後，立即可測量絕緣膜之電容。此外，提供矽晶圓 及電極彼此不接觸，矽晶圓不受金屬電極之污染。因此， 隨後之步騾可在電容測量之後，不中斷的實施於矽晶圓上。 利用傳統測量裝置，如圖9所示測量絕緣膜之電容後， 當絕緣膜有3 nm之厚度時，為準確計算電極與絕緣膜間 之電容，必須準確控制電極與絕緣膜間之距離在0.0 1 nm 。但目前事實上不可能控制在此一位準上。電極與絕緣膜 間之電容可引起誤差。此一差異阻止了絕緣膜電容之準確 認知。此外，傳統技術中，電極-與絕緣膜間之距離為存在 於測量方法中之塵所限制。此係因為，當灰塵造成電極與 絕緣膜間之短路時，測量裝置損壞之故。將電極與絕緣膜 -6- 本紙張尺度適用中國國家標準(CNS) A4規格(210X297公釐) 541636 A7 B7 五、發明説明（4 ) 置於彼此甚近，如1〇〇 nm或更小之處甚為不易。此外， 傳統技術中，電容測量僅能在絕緣膜形成後實施，及不能 在絕緣膜形成後實施電容測量。準此，可自P+閘極穿孔 分析测離子穿孔，如圖6所示。 本發明概述 根據本發明之一特性，備有一絕緣膜電容分析器，用以 分析有未知電容之第一 MIS結構之C-V特性，其包括.·有 未知電容之電容結構，其構型可與第一 MIS結構串聯；及 一測量部份以測量串聯之第一 MIS結構及電容結構之综 合電容。 本發明之一實施例中，電容結構可包含至少一第二MIS 結構，一介電質，及一電容器。 在本發明另一實施例中，電容結構之構型可自絕緣膜電 容分析器移除。 在本發明之另一實施例中，絕緣膜電容分析器尚包括： 複數個電容結構，每一具有未知電容，及其構型可與第一 MOS結構串聯；及一開關用以選擇一複數個電容結構為電 容結構。 在本發明之又一實施例中，電容結構電容之等值矽氧化 物厚度為3 nm或更厚。 在本發明之又一實施例中，電容結構係被配置以防止直 接隧道漏電電流流經電容結構；。一 在本發明另一實施例中，備有一分析絕緣膜電容之方法 ，以分析有未知電容之第一 MIS結構之C-V特性，其包 本紙張尺度適用中國國家標準(CNS) A4規格(210X 297公釐）

裝 訂

541636 A7 B7 五、發明説明（5 ) 括以下步騾：串聯第一 MIS結構至具又未知電容之電容結 構；測量事聯之MIS結構與電容結構之縱合電容；及依據 综合電容計算第一 MIS結構之電容。 此後，說明本發明之功能。 根據本發明，在待測量之具有未知電容（C2)之MIS結構 中，其與一已知電容（C0之電容結構串聯，未知電容C2 與已知電容Ci之综合電容（C)加以測量。當MIS結構之絕 緣膜甚薄時，直接隧道漏電電流，通過MIS結構，過度漏 電電流可被防止流過絕緣膜分析器，只要電容結構之結構 能使直接隨道漏電電流，不能通過即可（即電容結構由一 F-N隧道漏電電流所支配）。因此，综合電容（C)可準確測 量 ° 未知電容（C2)可由以下之式（1)加以計算。 l/Ol/Ci + l/C^ .....(1) 加至串聯MIS結構與電容結構之電壓值為改變的，以便 在每一電壓值時，計算電容C2，因此，MIS結構中之絕緣 膜之C-V個性可準確測量。 在電極在絕緣膜上形成後，MIS結構連接至電容結構， 因此，可分析具有極薄絕緣膜之MIS結構中，由硼離子穿 過P +電極在電容上造成之效應。 因此，本發明之可實現一優點，即提供一裝置及方法， 用以分析絕緣膜電容，其可準確預Γ量極薄絕緣膜之c-ν特 性，不致受直接隧道之漏電電流影響，及可分析具有極薄 薄膜之MIS結構中棚離子穿過一 P +電極。 -8- 本紙張尺度適用中國國家標準(CNS) A4規格(210X 297公釐） 541636 A7

本發明之此等優點將可由精於此技藝人士瞭解以下詳 細說明’及配合伴隨圖式後更為明顯。 圖視簡略說明 圖1說明本發明之例i之絕緣膜分析器1〇之簡略結構； 圖2說明一等值電路，包括一電容構1及一 MOS結構2 ，彼此串聯連接。 圖3說明利用本發明之例丨之絕緣膜電容分析器ι〇分 析之C-V特性。 ° 刀 圖4為一方法之流程圖，利用絕緣膜分析器ι〇分析 結構2之C - V特性。 圖5說明使用於本發明例2之絕緣膜分析器，含於一電 容結構單元101之等值電路。 圖6為一曲線，說明在一 MIS結構形成後，熱處理造成 之P+電極中硼離子之穿通。 圖7為一曲線，說明一 N-型MOS結構之；[-ν特性，該 結構含一矽氧化物薄膜，其厚度為約丨5nm及約3 2nm。 圖8為一曲線，顯示N•型M〇s結構之c_v特性，其係 利用傳統C-V測量裝置所測量。 圖9為一等值電路略圖，說明利用日本專利特許公開號 碼6-1 12289,所揭示之非接觸型c-v測量裝置測量之絕緣 膜電容。 較佳實施例之明 此後，本發明之舉例將參考伴隨圖式予以說明。 (例1 ) -9-

541636 A7 B7 五、發明説明（7 ) 圖1說明本發明例1之絕緣膜電容分析器10概略結構 。此絕緣膜電容分析器10包括一具有已知電容Ci及測量 部份之電容結構3。絕緣膜電容分析器10分西具有一未知 電容C2之MOS(金屬/氧化物/半導體/)結構2之C-V特性 。MOS結構2包括一具有厚度小於3 nm，即2 nm之碎氧 化物薄膜絕緣膜，直接隧道漏電流流過其中。電容結構1 為一 MOS括一具有3 nm或更厚，即3.2 nm之石夕氧化物薄 膜之絕緣膜，直接隧道漏電流過其中。電容結構1與MOS 結構2串聯連接。測量部份3為一具有未說明結構之LCR 尺。 圖1中，每一 cDmsl及(Dms2為電容結構1 (即-1.0 V於包 括一 n+聚石夕電極及一 P陈（1E15 atm之結構））；Ci為麥氧 化物薄膜之電容Cw及電容結構1之矽半導體之電容Cw 之综合電容；C2為矽氧化物薄膜之電容Cn，及具有未知 電容之MOS結構2矽半導體之電容C2-2之综合電容。 圖2說明串聯電容結構1及MOS結構2之等值電路。 圖3說明利用本發明例1之絕緣膜電容分析器1 0分析 之C-V特性。圖3中，參考號碼33為電容結構1及MOS 結構2之综合電容C，其係由絕緣膜電容分析器10所測 量。综合電容C由圖1之電容（^及（：2，及上述之式（1) 代表，為方便計，該式可成下式。 1/C=1/C! + 1/C2 .....⑴—一 在式（1)中，電容CK包括具有厚度3.2 nm之矽氧化物薄 膜之電容結構1之電容）在各電壓位準之各值為已知，該 -10- 本紙張尺度適用中國國家標準(CNS) A4規格(210X 297公釐) 541636 五、發明説明（8 等= =3.2nm測量之C-V曲線)，如圖”斤示。 、、巴緣膜電容分析器10在電壓v 量综合電容C之各別值。综人不问％壓位準下，測 之曲線33。電容c2係自综量值緣如圖3 曲線31)及式子⑴所計算 ^ 33)，電客C1( 34,如圖3所示。此2nmC-V;:2:广C-V轉換曲線 想曲線32極相似。 轉換曲.、泉34與2nmC-V理 份Γ中函產數生差ΛΦΓ Γ使用說明如下。當在L C R尺3 (測量部 d ΓΓΓ時，—電壓％加至咖結構J 〜c :S1代表。具有未知電容之M〇S結構2之综合 私谷C2，自V時獲得之综合電容c 匕與％相對緣出，俾產生準確之c_v曲線件‘合電容 並功心Φ月《例1中’ ％谷結構1包括- p+/p阱結構， LCR尺Y二至it未知電容之_結構2。因此，當 為2 V，电谷c2加以計算，計I > 、 C-V特性曲線中緣成，俾具有未知電容之M〇s:::v: 特性曲線可以獲得。 c'v 應瞭解，由圖3之2nmC_V理想曲線32代表 ^根據絕緣膜之實際厚度而計算，此特性與根據本發明之 C-V轉換曲線34間，有—微小差異。其理 ' MOS結構2電極中(多矽)之不鈍濃度，造 損。當分析各特性時，如例1之實際測量所得之電 ，較根據實際厚度計算所得之電容資料為重要。’、 11 541636 A7 B7 五、發明説明（9 ) 如圖8以上之說明，在傳統C-V特性分析中，具有已知 電容之電容結構1並未提供，故在累加侧之C-V特性（對 應C-V特性曲線之負侧，即-1 V至-1.5 V，或更低），由於 直接隧道漏電流，而無法準確分析。 如上所述，本發明例1之絕緣膜電容分析器1 0，可精確 測試極薄之絕緣膜之C-V特性。雖然無法利用傳統非接觸 型C-V測量裝置（即特許公開專利碼6-1 12289所述之裝置 )，分析是否有硼離子穿通P+閘電極，但可能以測量P-型 MOS結構之C-V特性，來分析是否有硼離子穿通P+閘電極 〇 圖4為一流程圖，說明利用絕緣膜電容分析器10分析 MOS結構2之C-V特性之方法。 步騾S401:待測量之MOS結構2串聯連接具有已知電容 之電容結構1。 步騾S402:串聯連接之MOS結構2與電容結構1之综合 電容C，加以測量。 步騾S403:MOS結構2之電容C2，根據測量之综合電容 C予以計算。 在加在MOS結構2電壓之各位準，重複步驟S401至 S403，在理想電壓範圍之MOS結構2之C-V特性可予分 析。 電容結構1並不限於具有矽-氧化物薄膜之MOS結構作 為絕緣膜。電容結構1可為任何包括MOS結構，一介電 質或已知電容之電容器之MIS(金屬/絕緣膜/半導體）結構 -12- 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐） 541636 A7 B7 五、發明説明（1〇 ) 。或者，電容結構1可為任何MIS結構，介電質及電容器 之任何組合。 作為介電質，一絕緣膜如矽氧化物薄膜，矽氮化物或鋁 氧化物均可使用。當介電質作為絕緣膜時，介電質較佳為 有' 電容為結構。 在電容結構1為具有矽氧化物薄膜為絕緣膜時之MOS 結構時，較佳為，矽氧化物薄膜之厚度為3 nm或更厚。 因為，直接隧道漏電流可被防止流過電容結構1。此外， 當電容結構1並非具有矽氧化物薄膜為絕緣膜之MOS結 構時，較佳為，電容結構1之等值之秒氧化物厚度為3 nm 或更多。此可防止自直接隧道電流引起之過電流流過測量 單元3，俾準確之電量可以達成。 (例2) 圖5說明使用於本發明2中一絕緣膜電容分析器中之電 容結構單元101之等值電路。電容結構單元101係代替本 發明之絕緣膜電容分析器10(圖1)之電容結構1。除此之 外，根據例2之絕緣膜分析器之結構與例1之絕緣膜電容 分析器10相似。 電容結構單元101包括系統2-1，系統2-2，系統2-3及 一開關102。系統2-1為一電容器，其包括具有厚度3 nm 或更厚（即3 nm)之矽氧化物薄膜絕緣膜，其中無直接隧道 漏電流流過。系統2-2為一電容器'，包括具有3 nm厚度 或更厚（即5 nm)之矽氧化物薄膜絕緣膜，其中無直接隧道 漏電流流過。系統2 - 3不包括電客器。 -13- 本纸張尺度適用中國國家標準(CNS) A4規格(210X 297公釐）

裝 訂

541636 A7 B7 五、發明説明（11 ) 圖5中，每一（I>msal&cl)msa2為系統2-1之電容器之功函 數差異’每一 Omsbl及Omsb〗為系統2-2之電客器之功函數差 異。 C a及C b分別為系統2 -1電客斋之電客’及系統2 - 2電 容器之電容，每一電容有一已知值。此處，功函數差異與 將電容器之絕緣膜，自上至下夾在電極間之金屬材料有關 。在電極之上下之金屬材料為相同時，功函數差異可以忽 略。例2之電容器，與例1之電容結構1之MOS結構不 同，因為耗盡層之電容（圖2之Cb2)無需考慮。 開關102系統2-1,2-2，及2-3之一。當開關102選擇系 統2-3時，如傳統情形，絕緣膜電容可以測量而不需連接 一電容器至待測之M0S結構。當選擇系統2-1或系統2-2 時，一具有已知電容之電容器與具有未知電容之M0S結 構串聯。此方式中，具有理想電容之電容器可連接至待測 之M0S結構。 系統2-1及系統2-2可有一等值電容。 為改進測量準確度，較佳為，用作每一系統2-1及2-2 之電容器之絕緣膜（即矽氧化物薄膜），越薄越佳。但為不 使直接隧道漏電流過每一系統2- 1及2-2之電容器，絕緣 膜之厚度佳為3 nm或更厚。在考慮測量準確度與漏電流 間之折衷，用作每一系統2-1及2-2電容器之絕緣膜之厚 度較佳為約3 nm。但此種薄矽氧物薄膜由於應力而容易 變壞。例如，當一包括3 nm厚之絕緣膜用作具有已知電 容之電容器時，電應力累積於絕緣膜内，故絕緣膜之崩潰 -14- 本纸張尺度適用中國國家標準(CNS) A4規格(210X 297公釐）

裝 訂

541636 A7 B7 五、發明説明（12 ) 在電容測量約1000次時發生。準此，當系統2-1及2-2 有等值電容，其一可用為備用電容器。當利用預選之電容 器之測量，實施過預定次數甚多時，可選擇預備電容器實 施。 在例1之電容結構1情形之下，每一系統2-1及2-2可 為任何電容結構，只要其電容已知即可。例如，一或二系 統2-1及2-2可為MOS結構。包括於電容結構單元之電容 結構之數目，可由開關102選擇，並不限於2。此外，電 容結構單元101並非必須包括系2-3，其中並未提共電容 器。 本發明之例2中，雖然電容器（電容結構）可由開關選擇 ，電容器可自絕緣膜電容分析器本體移除。 在例1及例2中，已說明利用絕緣膜分析器1 0分析MOS 結構2之電容。但，絕緣膜電容分析器10可分析任何型 式之MIS結構包括MOS結構。 本發明使測量具有未知電容（C2)之MIS結構之综合電容 C，變為可能，一已知電容（CQ之電容結夠與其串聯。準 此，未知電容（C2)可自综合電容C計算出。因此本發明能 分析MIS結構之C-V特性，此一分析不能用傳統之直接 測量未知電容（c2)方式分析。 特別是，即使當待測之MIS結構有一薄絕緣膜，俾直接 隧道漏電流流過大測量之MIS ^結構，只要電容結構之構型 ，可防止直接隧道漏電流流過電容結構（只要電容結構由 F-N隧道漏電電流支配），過度之漏電電流可被防止流過絕 -15- 本纸張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐） 541636 A7 B7 五、發明説明（13 ) 緣膜電容分析器，因此，综合電容C可被準確測量。 對精於此技藝人士而言，不同修改當屬可行，而不致有 悖本發明之精神與範圍。準此，列於申請專利範圍之範疇 不擬受到說明之限制，俾申請專利範圍可予廣泛解釋。 -16- 本紙張尺度適用中國國家標準(CNS) A4規格(210X 297公釐)

Claims (1)

1. A B c D 541636 々、申請專利範圍 1. 一種絕緣膜電容分析器，用以分析具有未知電容之第一 MIS結構之C-V特性，含： 一具有已知電容之電容結構，及構型為與第一 MIS 結構串聯連接；及 一測量部份用以測量串聯之第一 MIS結構與電容結 構之综合電容。 2. 如申請專利範圍第1項之絕緣膜電容分析器，其中之電 容結構包括至少一第二MIS結構，一介電質及一電容器 〇 3 .如申請專利範圍第1項之絕緣膜電容分析器，其中之電 容結構之構型為，可使自絕緣膜電容分析器移除。 4. 如申請專利範圍第1項之絕緣膜電容分析器，尚包含： 複數個電容結構，每一具有已知電容，及其構型可與 第一 M〇S結構串聯；及 一開關用以選擇一複數個電容結構作為電容結構。 5. 如申請專利範圍第1項之絕緣膜電容分析器，其中之電 容結構之電容之等值矽氧化物厚度為3 nm或更厚。 6. 如申請專利範圍第1項之絕緣膜電容分析器，其中之電 容結構之構型為可防止直接隧道漏電電流流過電容結 構。 7. —種絕緣膜電容分析方法，用以使用申請專利範圍第1 項之絕緣膜電容分析器予以夯1斤具有未知電容之第一 MIS結構之C-V特性，含以下步騾： 將第一 MIS結構串聯連接至一具有已知電容之電容 -17- 本紙張尺度適用中國國家標準(CNS) A4規格(210X297公釐） 541636 8 8 8 8 A B c D 六、申請專利範圍 結構； 測量串聯連接之第一 MIS結構與電容結構之综合電 容；及 根據综合電容計算第一 MIS結構之電容。 -18- 本紙張尺度適用中國國家標準(CNS) A4規格(210X 297公釐)