CN101427378B - 用于测量场效应晶体管的栅极隧穿泄漏参数的方法和结构 - Google Patents
用于测量场效应晶体管的栅极隧穿泄漏参数的方法和结构 Download PDFInfo
- Publication number
- CN101427378B CN101427378B CN2006800157181A CN200680015718A CN101427378B CN 101427378 B CN101427378 B CN 101427378B CN 2006800157181 A CN2006800157181 A CN 2006800157181A CN 200680015718 A CN200680015718 A CN 200680015718A CN 101427378 B CN101427378 B CN 101427378B
- Authority
- CN
- China
- Prior art keywords
- area
- dielectric layer
- conductive layer
- zone
- silicon body
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000005641 tunneling Effects 0.000 title claims abstract description 39
- 238000000034 method Methods 0.000 title claims abstract description 27
- 230000005669 field effect Effects 0.000 title description 9
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 51
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 51
- 239000010703 silicon Substances 0.000 claims abstract description 51
- 238000005259 measurement Methods 0.000 claims abstract description 28
- 239000000758 substrate Substances 0.000 claims abstract description 20
- 239000004065 semiconductor Substances 0.000 claims abstract description 19
- 238000002955 isolation Methods 0.000 claims description 8
- 239000012212 insulator Substances 0.000 claims description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 6
- 239000003989 dielectric material Substances 0.000 claims description 4
- 239000000463 material Substances 0.000 claims description 4
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 3
- 230000005611 electricity Effects 0.000 claims description 3
- 229910044991 metal oxide Inorganic materials 0.000 claims description 3
- 150000004706 metal oxides Chemical class 0.000 claims description 3
- 229910052914 metal silicate Inorganic materials 0.000 claims description 3
- 235000012239 silicon dioxide Nutrition 0.000 claims description 3
- 239000000377 silicon dioxide Substances 0.000 claims description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 3
- 239000010410 layer Substances 0.000 description 87
- 229910021332 silicide Inorganic materials 0.000 description 5
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 5
- 238000013461 design Methods 0.000 description 4
- 230000003071 parasitic effect Effects 0.000 description 4
- 238000012360 testing method Methods 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- 229910052735 hafnium Inorganic materials 0.000 description 2
- VBJZVLUMGGDVMO-UHFFFAOYSA-N hafnium atom Chemical compound [Hf] VBJZVLUMGGDVMO-UHFFFAOYSA-N 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- ZXEYZECDXFPJRJ-UHFFFAOYSA-N $l^{3}-silane;platinum Chemical compound [SiH3].[Pt] ZXEYZECDXFPJRJ-UHFFFAOYSA-N 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 229910017052 cobalt Inorganic materials 0.000 description 1
- 239000010941 cobalt Substances 0.000 description 1
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 229910021339 platinum silicide Inorganic materials 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
- 229910021341 titanium silicide Inorganic materials 0.000 description 1
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 description 1
- 229910021342 tungsten silicide Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
- H01L22/34—Circuits for electrically characterising or monitoring manufacturing processes, e. g. whole test die, wafers filled with test structures, on-board-devices incorporated on each die, process control monitors or pad structures thereof, devices in scribe line
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
- H01L29/78609—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device for preventing leakage current
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
- H01L29/78612—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device for preventing the kink- or the snapback effect, e.g. discharging the minority carriers of the channel region for preventing bipolar effect
- H01L29/78615—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device for preventing the kink- or the snapback effect, e.g. discharging the minority carriers of the channel region for preventing bipolar effect with a body contact
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Automation & Control Theory (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Thin Film Transistor (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
一种用于测量泄漏电流的结构(100)和方法。所述结构包括：在半导体衬底(175)中形成的体(105)；在所述硅体(105)的顶表面上的介质层(125/130)；以及在所述介质层(125/130)的顶表面上的导电层(110)，所述介质层(125/130)的第一区域具有第一厚度(T1)以及在所述导电层(110)与所述体(105)的所述顶表面之间的所述介质层(125/130)的第二区域具有第二厚度(T2)，所述第二厚度(T2)与所述第一厚度(T1)不同，其中所述硅体与所述导电层电隔离。所述方法包括，提供具有不同的第一介质区域(125/130)的面积和相同的第二介质区域(125/130)的面积或具有相同的第一介质区域(125/130)的面积和不同的第二介质区域(125/130)的面积的两个上述结构(100)，对于每一个结构(100)测量在所述导电层(110)与所述体(105)之间的电流并基于所述两个器件的所述电流测量和介质层(125/130)面积计算栅极隧穿泄漏电流。
Description
技术领域
本发明涉及半导体晶体管领域；更具体而言，其涉及一种绝缘体上硅场效应晶体管以及一种用于测量场效应晶体管的栅极隧道泄漏参数的方法和结构。
背景技术
绝缘体上硅(SOI)技术采用覆盖支撑硅体晶片上的绝缘层的单晶硅层。在硅层中制造场效应晶体管(FET)。SOI技术使某些性能优点例如寄生结电容的减小成为可能，其在半导体工业中是有用的。
为精确建模SOI FET的行为，必须精确确定在沟道区域中从FET的栅极到体的隧穿电流。因为体接触的SOI FET的结构利用了相对大的面积的非沟道区域介质，其增加了从FET的栅极到非沟道区域的寄生泄漏电流，所以该电流难以测量。寄生泄漏电流可超过沟道区域泄漏电流，使得不可能精确建模。
因此，需要具有减小的非沟道栅极到体的泄漏的绝缘体上硅场效应晶体管和用于测量绝缘体上硅场效应晶体管的隧道泄漏电流的结构和方法。
发明内容
本发明利用了在同一个栅极电极之下具有薄和厚的介质区域的SOIFET作为隧穿泄漏电流测量器件，其中在所述栅极电极之下设置所述厚介质层邻近所述SOI FET体接触的上方。所述厚介质层最小化了寄生隧穿泄漏电流，否则所述隧穿泄漏电流将干扰从所述栅极电极在所述SOI FET的所述沟道区域中的薄介质隧穿泄漏电流的测量。
本发明的第一方面是一种测量泄漏电流的结构，包括：在半导体衬底中形成的硅体；在所述硅体的顶表面上的介质层；以及在所述介质层的顶表面上的导电层，在所述导电层与所述硅体的所述顶表面之间的所述介质层的第一区域具有第一厚度，以及在所述导电层与所述硅体的所述顶表面之间的所述介质层的第二区域具有第二厚度，所述第二厚度与所述第一厚度不同，其中所述硅体与所述导电层电隔离。
本发明的第二方面是一种测量泄漏电流的方法，包括：提供第一和第二器件，其中每一个器件包括：在半导体衬底中形成的硅体；在所述硅体的顶表面上的介质层，所述介质层的第一区域具有第一厚度和所述介质层的第二区域具有第二厚度，所述第一厚度小于所述第二厚度；在所述介质层的顶表面上的导电层；从所述半导体衬底的顶表面在所述硅体的所有侧面上延伸到所述半导体衬底中的介质隔离；在所述半导体衬底中在所述硅体之下的掩埋介质层，所述介质隔离接触所述掩埋介质层；所述导电层的第一区域沿第一方向延伸以及所述导电层的第二区域沿第二方向延伸，所述第二方向与所述第一方向垂直；以及所述导电层的所述第一区域被设置在所述介质层的所述第一区域和所述介质层的所述第二区域的邻近的第一部分之上，所述导电层的所述第二区域被设置在所述介质层的所述第二区域的第二部分之上，所述介质层的所述第二区域的所述第二部分邻近所述介质层的所述第二区域的所述第一部分；以及对于所述第一和第二器件中的每一个进行在所述导电层与所述硅体之间的电流流动的测量。
附图说明
在附加的权利要求中阐明了本发明的特性。然而，通过参考示例的实施例的以下详细的说明并结合附图阅读时，将最好地理解本发明本身，其中：
图1A是根据本发明的第一和第二实施例的SOI FET的顶视图；
图1B是通过图1A的线1B-1B的截面图；
图1C是通过图1A的线1C-1C的截面图；
图1D是通过图1A的线1D-1D的截面图；
图2是根据本发明的第一实施例的示例性隧穿栅极电流测量结构的顶视图；
图3是根据本发明的第二实施例的示例性隧穿栅极电流测量结构的顶视图；
图4A是根据本发明的第三和第四实施例的SOI FET的顶视图；
图4B是通过图4A的线4B-4B的截面图；
图5是根据本发明的第三实施例的示例性隧穿栅极电流测量结构的顶视图；以及
图6是根据本发明的第四实施例的示例性隧穿栅极电流测量结构的顶视图。
具体实施方式
图1A是根据本发明的第一和第二实施例的SOI FET的顶视图。在图1A中，FET100包括硅体105、具有第一区域115和垂直于第一区域115的一体的第二区域120的“T”形导电层110、以及介质层(例如栅极介质层)、薄介质区域125(例如薄栅介质区域)和厚介质区域130(例如厚栅极介质区域)。通过短划线示出了厚介质区域130。薄和厚介质区域125和130可以由单个一体的介质层形成、由两个分离但邻接的介质层形成或者厚区域130包括在下伏的第一介质层之上的第二介质层而薄区域125仅仅包括第二介质层。在导电层110的第一区域115的相对的各侧上在体105中形成第一和第二源极/漏极135和140。在体105中离开栅极110的第一区域115邻近栅极110的第二区域120的侧面150形成体接触区域145。沟槽隔离(TI)155围绕体105。第一柱接触160接触栅极110并且第二柱接触165接触体105的体接触区域145。
对于N沟道FET(NFET)器件，P-掺杂体105除了N+掺杂的第一和第二源极/漏极区域135和140以及P+掺杂的体接触区域145之外。对于P沟道FET(PFET)器件，N-掺杂体105除了P+掺杂的第一和第二源极/漏极区域135和140以及N+掺杂的体接触区域145之外。
导电层110的第一区域115具有宽度W和长度L。厚介质区域130在导电层110的第一区域115之下从导电层110的第二区域120延伸了距离D(例如具有宽度D)。
图1B是通过图1A的线1B-1B的截面图。在图1B中，沟槽隔离155物理接触掩埋氧化物层(BOX)170。BOX170依次物理接触硅衬底175。因而体105与硅衬底175或任何邻近的器件电隔离。在图1B中，在导电层110之上形成层间(interlevel)介质层180以及柱第一和第二接触160和165延伸通过层间介质层180。在第一柱接触160与导电层110之间形成可选的金属硅化物接触185同时在第二柱接触165与体接触区域145之间形成可选的金属硅化物接触190。金属硅化物的实例包括硅化钛、硅化钽、硅化钨、硅化铂以及硅化钴。
薄介质区域125具有厚度T1并且厚介质区域130具有厚度T2。在一个实例中，T1是在约0.8nm与约1.5nm之间。在一个实例中T2是在约2nm与约3nm之间。薄介质区域125包括二氧化硅、氮化硅、高K材料、金属氧化物、Ta2O5、BaTiO3、HfO2、ZrO2、Al2O3、金属硅酸盐、HfSixOy、HfSixOyNz及其组合。厚介质材料130也可包括二氧化硅、氮化硅、高K材料、金属氧化物、Ta2O5、BaTiO3、HfO2、ZrO2、Al2O3、金属硅酸盐、HfSixOy、HfSixOyNz及其组合。薄和厚介质材料125和130包括相同或不同的材料。高K介质材料具有大于10的相对介电常数。
从导电层110到体105中存在三条隧穿电流泄漏路径。第一泄漏路径(对应隧穿泄漏电流I1)从导电层110的第一区域115通过薄介质区域125到体105。第二泄漏路径(对应隧穿泄漏电流I2)从导电层110的第一区域115通过厚介质区域130到体105。第三泄漏路径(对应隧穿泄漏电流I3)从导电层110的第二区域120通过厚介质区域130到体105和体接触区域145。
图1C是通过图1A的线1C-1C的截面图。在图1C中，将第一和第二源极/漏极135和140分别对准到导电层110的第一区域115的相对的侧壁195和200。清楚起见，图1C(或图1A、1B或1D)中未例出间隔物，然 而，本发明可应用于被制造为具有间隔物的器件。如本领域所公知，间隔物是在栅极电极的侧壁上形成的薄层并且将源极/漏极对准到间隔物的暴露的侧壁而不是栅极电极的侧壁。
图1D是通过图1A的线1D-1D的截面图。在图1D中，应该注意的是厚介质区域130没有在导电层110的全部的第二区域120之下延伸。
回到图1A和1B，栅极隧穿泄漏电流密度J是介质层材料、介质层材料和跨过介质层的电压(对于FET为VT)的函数。在下列讨论中参考图1A和1B将是有益的。如图1B所示，FET100的总的栅极到体的隧穿泄漏电流IGB(此后的栅极隧穿泄漏)等于I1+I2+I3。薄介质区域125的隧穿泄漏电流密度为J1并且厚介质区域130的隧穿泄漏电流密度为J2。通常，栅极隧穿泄漏电流I等于J乘以特定区域的介质的面积。因此，栅极隧穿泄漏电流I1等于J1·L(W-D)。栅极隧穿泄漏电流I2等于J2·L·D。栅极隧穿泄漏电流I3等于J2·A·B(在图1A中示出了A)。SOI FET100的总的栅极隧穿泄漏由下式给出：
IGB＝J1·L(W-D)+J2·L·D+J2·A·B (1)
当用作测量结构时，设计SOI FET 100以便I3保持恒定，同时选择关系L·(W-D)＞L·D和T2＞T1以便I1＞I2。
图2是根据本发明的第一实施例的示例性隧穿栅极电流测量结构的顶视图。在图2中，测试结构210包括第一SOI FET215和第二SOI FET220。第一SOI FET215与图1A中的SOI FET100相似，除了导电层110的第一区域115具有对应图1A中的宽度W的宽度WA以外。第二SOI FET220与第一SOI FET215相似，除了导电层110的第一区域115具有对应宽度WA的宽度WB以外。在本发明的第一实施例中WA不可以等于WB，目的是形成具有不同的薄介质面积而其它相同的两个SOI FET。
SOI FET215的总的栅极隧穿泄漏电流(参考图1A和1B如前面所讨论的，假定通过导电层110的第二区域120的电流是可忽略的)可表示为IGBA＝I1A+I2A+I3A，其中I1A＝J1·L(WA-D)，I2A＝J2·L·D以及I3A＝J2·A·B以给出：
IGBA＝J1·L(WA-D)+J2·L·D+J2·A·B (2)
以及SOI FET220的总的栅极隧穿泄漏电流可表示为IGBB＝I1B+I2B+I3B，其中I1B＝J1·L(WB-D)，I2A＝J2·L·D以及I3A＝J2·A·B以给出：
IGBB＝J1·L(WB-D)+J2·L·D+J2·A·B (3)
以及从IGBB中减去IGBA，重新排列得到：
IGBA-IGBB＝J1·L(WA-WB) (4)
由于可以通过施加跨过柱接触160和165的电压然后测量流动通过柱接触160和165的电流来测量IGBA和IGBB，并使用WA、WB、A、B作为已知值(设计值加制造偏差)，可以求解J1。已知J1，可计算得到具有与薄介质区域125相同的薄介质层的任何SOI FET的I1。然后同样可以计算J2和I2。在相同电压下测量IGBA和IGBB。在一个实例中，在常规(单厚度栅极介质)SOI FET的阈值电压(VT)下测量IGBA和IGBB。
图3是根据本发明的第二实施例的示例性隧穿栅极电流测量结构的顶视图。在图3中，测试结构225包括第一SOI FET230和第二SOI FET235。第一SOI FET230与图1A中的SOI FET100相似，除了厚介质区域130在导电层110的第一区域115之下从导电层110的第二区域120延伸了对应图1A中的距离D的距离DA(例如在导电层110的第二区域120之下的厚介质区域130的区域具有宽度DA)。第二SOI FET235与第一SOIFET230相似，除了厚介质区域130从导电层110的第二区域120在导电层110的第一区域115之下延伸了对应距离DA的距离DB(例如在导电层110的第二区域120之下的厚介质区域130的区域具有宽度DA)之外。在本发明的第二实施例中DA不可以等于DB，目的是形成具有不同的薄介质面积而其它相同的两个SOI FET。
SOI FET230的总的栅极隧穿泄漏电流可表示为IGBA＝I1A+I2A+I3A，I1A＝J1·L(W-DA)，I2A＝J2·L·DA以及I3A＝J2·A·B以给出：
IGBA＝J1·L(W-DA)+J2·L·DA+J2·A·B (5)
以及SOI FET235的总的栅极隧穿泄漏电流可表示为IGBB＝I1B+I2B，其 中I1B＝J1·L(W-DB)，I2B＝J2·L·DB以及I3A＝J2·A·B以给出：
IGBB＝J1·L(W-DB)+J2·L·DB+J2·A·B (6)
由于可以通过施加跨过柱接触160和165的电压测量然后测量流动通过柱接触160和165的电流来测量IGBA和IGBB，并且使用L、W、DA和DB、A、B为已知值(设计值加制造偏差)，并且公式(5)和(6)提供了具有两个未知数的两个等式，可求解J1和J2。已知J1和J2，可计算得到具有与薄介质区域125相同的薄介质层的任何SOI FET的I1和I2。
图4A根据本发明的第三和第四实施例的SOI FET的顶视图。在图4A中，SOI FET240与图1A中的SOI FET相似，有以下例外：
SOI FET240基本上关于通过并垂直于体105的中心轴245对称以及导电层110A是“H”形的。导电层110A的第一区域115位于垂直于第一区域115的一体的第二和第三区域120之间。薄介质区域125位于(短划线限定的)第一与第二厚介质层130之间。在体105中邻近栅极110A的第一和第二区域120的侧面150形成第一和第二体接触区域145。第一柱接触160接触栅极110并且第一和第二柱接触165接触体接触区域145。导电层110A的第一区域115具有宽度W以及长度L。厚介质区域130从导电层110A的第一和第二区域120在导电层110A的第一区域115下延伸了距离D。
当用作测量结构时，设计SOI FET240使I3保持恒定，同时L·(W-D)＞L·D和T2＞T1以使I1＞I2。
图4B是通过图4A的线4B-4B的截面图。在图4B中，从导电层110A到体105中存在五条隧穿电流泄漏路径。第一泄露路径(对应隧穿泄漏电流I1)从导电层110的第一区域115通过薄介质区域125到体105。第二和第三泄漏路径(对应隧穿泄漏电流I2)从导电层110的第一区域115通过第一和第二厚介质层130到体105。第四和第五泄漏路径(对应隧穿泄漏电流I3)从导电层110的第二和第三区域120通过分别的第一和第二厚介质层130到分别的体105和体接触区域145。
图5是根据本发明的第三实施例的实例性隧穿栅极电流测量结构的顶 视图。在图5中，测试结构250包括第一SOI FET 255和第二SOI FET260。第一SOI FET255与图4A的SOI FET240相似，除了导电层110的第一区域115具有对应图4A中的宽度W的宽度WA之外。第二SOI FET260与第一SOI FET255相似，除了导电层110A的第一区域115具有对应宽度WA的宽度WB之外。在本发明的第三实施例中WA不可以等于WB，目的是形成具有不同的薄介质面积而其它相同的两个SOI FET。
源自本发明的第一实施例的公式(1)IGBA-IGBB＝J1·L(WA-WB)可应用于本发明的第三实施例。在本发明的第三实施例中通过消除边缘消除了图2中栅极110之下的体105的边缘处引入的栅极隧穿泄漏电流的误差。
再一次，通过施加跨过柱接触160和165的电压然后测量流动通过柱接触160和165的电流来测量IGBA和IGBB，并且在一个实例中，在常规(单厚度栅极介质)SOI FET的阈值电压(VT)下测量IGBA和IGBB。
图6是根据本发明的第四实施例的示例性隧穿栅极电流测量结构的顶视图。在图6中，测试结构265包括第一SOI FET270和第二SOI FET275。第一SOI FET270与图4A中的SOI FET240相似，除了厚介质层130从导电层110A的第二和第三区域120在导电层110A的第一区域115的每一侧之下延伸了对应图4A中的距离D的距离DA之外。第二SOI FET275与第一SOI FET270相似，除了厚介质区域130从导电层110A的第二和第三区域120在导电层110A的第一区域115的每一侧之下延伸了对应距离DA的距离DB。在本发明的第四实施例中DA不可以等于DB，目的是形成具有不同的薄介质面积的而其它相同的两个SOI FET。
下列两个公式中的两个未知数J1和J2可以以相似于前述公式(5)和(6)的方式得到：
IGBA＝J1·L(W-DA)+2·J2·L·DA+2·J2·A·B (7)
IGBB＝J1·L(W-DB)+2·J2·L·DB+2·J2·A·B (8)
再一次，通过施加跨过柱接触160和165的电压然后测量流动通过柱接触160和165的电流来测量IGBA和IGBB，并且在一个实例中，在常规(单厚度栅极介质)SOI FET的阈值电压(VT)下测量IGBA和IGBB。
本发明的第四实施例通过消除边缘消除了图3的栅极110之下的体105的边缘处引入的栅极隧穿泄漏电流的误差。
因此，本发明提供了一种具有减小的非沟道栅极到体泄漏的绝缘体上硅场效应晶体管和一种用于测量绝缘体上硅场效应晶体管的隧道泄漏电流的结构和方法。
为了理解本发明，以上给出的本发明的实施例的说明。应该理解本发明不局限于在其中说明的具体实施例，而是能使各种修改，重新组合和替换对于本领域的技术人员变得显而易见而不背离本发明的范围。因此，旨在下列权利要求覆盖落入本发明真正精神和范围内的所有这样的修改和改变。
Claims (33)
1.一种测量泄漏电流的结构，包括：
硅体，形成在半导体衬底中；
介质层，在所述硅体的顶表面上；以及
导电层，在所述介质层的顶表面上，在所述导电层与所述硅体的所述顶表面之间的所述介质层的第一区域具有第一厚度以及在所述导电层与所述硅体的所述顶表面之间的所述介质层的第二区域具有第二厚度，所述第一厚度与所述第二厚度不同，
其中所述硅体与所述导电层电隔离。
2.根据权利要求1的结构，还包括在所述硅体的所有侧面上从所述半导体衬底的顶表面延伸到所述半导体衬底中的介质隔离。
3.根据权利要求2的结构，还包括在所述半导体衬底中在所述硅体之下的掩埋介质层，所述介质隔离接触所述掩埋介质层。
4.根据权利要求1的结构，其中：
所述导电层的第一区域沿第一方向延伸并且所述导电层的第二区域沿第二方向延伸，所述第二方向垂直于所述第一方向；以及
所述导电层的所述第一区域被设置在所述介质层的所述第一区域和所述介质层的所述第二区域的邻近的第一部分之上，所述导电层的所述第二区域被设置在所述介质层的所述第二区域的第二部分之上，所述介质层的所述第二区域的所述第二部分邻近所述介质层的所述第二区域的所述第一部分。
5.根据权利要求4的结构，其中：
所述第一厚度小于所述第二厚度；
所述介质层的所述第二区域的所述第一部分的面积大于所述介质层的所述第二区域的所述第二部分的面积；以及所述介质层的所述第一区域的面积大于所述介质层的所述第二区域的所述第二部分的面积。
6.根据权利要求4的结构，还包括：
体接触区域，在邻近所述导电层的所述第二区域的所述硅体的端中。
7.根据权利要求4的结构，还包括在所述硅体中并沿所述第一方向在所述导电层的所述第一区域的相对的侧上延伸的源极/漏极区域。
8.根据权利要求4的结构，其中：
所述介质层包括具有所述第二厚度的第三区域，所述介质层的所述第一区域被设置在所述介质层的所述第二与第三区域之间；
所述导电层包括第三区域，所述第三区域沿所述第二方向延伸，所述介质层的所述第二区域被设置在所述导电层的所述第一与第三区域之间；以及
所述导电层的所述第一区域还被设置在所述介质层的所述第三区域的第一部分之上，所述介质层的所述第三区域的所述第一部分邻近所述介质层的所述第一区域，所述导电层的所述第三区域被设置在所述介质层的所述第三区域的第二部分之上，所述介质层的所述第三区域的所述第二部分邻近所述介质层的所述第三区域的所述第一部分。
9.根据权利要求8的结构，还包括：
第一体接触区域，在所述硅体的第一端中邻近所述导电层的所述第二区域；以及
第二体接触区域，在所述硅体的第二端中邻近所述导电层的所述第三区域。
10.根据权利要求8的结构，其中：
所述第一厚度小于所述第二厚度；
所述介质层的所述第二区域的所述第一部分的面积大于所述介质层的所述第二区域的所述第二部分的面积；所述介质层的所述第一区域的面积大于所述介质层的所述第二区域的所述第二部分的面积；
所述介质层的所述第三区域的所述第一部分的面积大于所述介质层的所述第三区域的所述第二部分的面积；以及所述介质层的所述第一区域的面积大于所述介质层的所述第三区域的所述第二部分的面积。
11.根据权利要求8的结构，还包括在所述硅体中并沿所述第一方向在所述导电层的所述第一区域的相对的侧上延伸的源极/漏极区域。
12.根据权利要求1的结构，其中所述介质层的所述第一区域和所述第二区域包括选自二氧化硅、氮化硅、金属氧化物、Ta2O5、BaTiO3、HfO2、ZrO2、Al2O3、金属硅酸盐、HfSixOy、HfSixOyNz、具有大于10的相对介电常数的高K介质材料以及其组合的材料。
13.根据权利要求1的结构，其中所述第一厚度在0.8nm与1.5nm之间以及所述第二厚度在2nm与3nm之间。
14.根据权利要求1的结构，其中所述半导体衬底包括绝缘体上硅衬底。
15.一种测量泄漏电流的方法，包括以下步骤：
提供第一和第二器件，每个器件包括：
硅体，形成在半导体衬底中；
介质层，在所述硅体的顶表面上，所述介质层的第一区域具有第一厚度和所述介质层的第二区域具有第二厚度，所述第一厚度小于所述第二厚度；
导电层，在所述介质层的顶表面上；
介质隔离，在所述硅体的所有侧面上从所述半导体衬底的顶表面延伸到所述半导体衬底中；
掩埋介质层，在所述半导体衬底中在所述硅体之下，所述介质隔离接触所述掩埋介质层；
所述导电层的第一区域沿第一方向延伸以及所述导电层的第二区域沿第二方向延伸，所述第二方向垂直于所述第一方向；以及
所述导电层的所述第一区域被设置在所述介质层的所述第一区域和所述介质层的所述第二区域的邻近的第一部分之上，所述导电层的所述第二区域被设置在所述介质层的所述第二区域的第二部分之上，所述介质层的所述第二区域的所述第二部分邻近所述介质层的所述第二区域的所述第一部分；以及
对于所述第一和第二器件中的每一个进行在所述导电层与所述硅体之间的电流流动的测量。
16.根据权利要求15的方法，其中对于所述第一和所述第二器件：
所述介质层的所述第二区域的所述第一部分的面积大于所述介质层的所述第二区域的所述第二部分的面积；以及所述介质层的所述第一区域的面积大于所述介质层的所述第二区域的所述第二部分的面积。
17.根据权利要求15的方法，其中：
所述第一器件的所述介质层的所述第二区域的所述第一部分的面积与所述第二器件的所述介质层的所述第二区域的所述第一部分的面积不同；以及
所述第一器件的所述导电层的所述第一区域的面积等于所述第二器件的所述导电层的所述第一区域的面积。
18.根据权利要求17的方法，还包括：
由所述电流流动测量并使用公式：
J1＝(IGBA-IGBB)/L(WA-WB)
确定所述第一和第二器件中的每一个的所述介质层的所述第一区域的隧穿泄漏电流密度J1，
其中IGBA是在所述第一器件的所述导电层与所述硅体之间测量的电流的量，IGBB是在所述第二器件的所述导电层与所述硅体之间测量的电流的量，L是所述第一或所述第二器件的所述导电层的所述第一区域的长度，WA是所述第一器件的所述导电层的所述第一区域的宽度，WB是所述第二器件的所述导电层的所述第一区域的宽度。
19.根据权利要求18的方法，还包括：
由所述电流流动测量使用公式：
I1A＝J1·L(WA-D)
确定所述第一器件的所述介质层的所述第一区域的隧穿泄漏电流I1A，其中D为所述第一器件的所述介质层的所述第二区域的所述第一部分的宽度。
20.根据权利要求15的方法，其中：
所述第一器件的所述介质层的所述第二区域的所述第一部分的面积等于所述第二器件的所述介质层的所述第二区域的所述第一部分的面积；以及
所述第一器件的所述导电层的所述第一区域的面积与所述第二器件的所述导电层的所述第一区域的面积不同。
21.根据权利要求20的方法，还包括：
由所述电流流动测量使用公式：
IGBA＝J1·L(W-DA)+J2·L·DA+J2·A·B以及
IGBB＝J1·L(W-DB)+J2·L·DB+J2·A·B
确定所述第一和第二器件中的每一个的所述介质层的所述第一区域的隧穿泄漏电流密度J1，
其中IGBA是在所述第一器件的所述导电层与所述硅体之间测量的电流的量，IGBB是在所述第二器件的所述导电层与所述硅体之间测量的电流的量，L是所述第一和所述第二器件中的每一个的所述导电层的所述第一区域的长度，W是所述第一和第二器件的所述导电层的所述第一区域中的每一个的宽度，DA是所述第一器件的所述介质层的所述第二区域的所述第一部分的宽度，DB是所述第二器件的所述介质层的所述第二区域的所述第一部分的宽度，以及J2是所述第一和所述第二器件的所述介质层的所述第二区域中的每一个的隧穿泄漏电流密度。
22.根据权利要求21的方法，还包括：
从所述电流流动测量使用公式：
I1A＝J1·L(W-DA)
确定所述第一器件的所述介质层的所述第一区域的隧穿泄漏电流I1A。
23.根据权利要求15的方法，其中对于所述第一和所述第二器件：
所述介质层包括具有所述第二厚度的第三区域，所述介质层的所述第一区域被设置在所述介质层的所述第二与第三区域之间；
所述导电层包括第三区域，所述第三区域沿所述第二方向延伸，所述 介质的所述第一区域被设置在所述导电层的所述第一与第三区域之间；以及
所述导电层的所述第一区域还被设置在所述介质层的所述第三区域的第一部分之上，所述介质层的所述第三区域的所述第一部分邻近所述介质层的所述第一区域，所述导电层的所述第三区域被设置在所述介质层的所述第三区域的第二部分之上，所述介质层的所述第三区域的所述第二部分邻近所述介质层的所述第三区域的所述第一部分。
24.根据权利要求23的方法，其中对于所述第一和所述第二器件：
所述介质层的所述第二区域的所述第一部分的面积大于所述介质层的所述第二区域的所述第二部分的面积；所述介质层的所述第一区域的面积大于所述介质层的所述第二区域的所述第二部分的面积；
所述介质层的所述第三区域的所述第一部分的面积大于所述介质层的所述第三区域的所述第二部分的面积；以及
所述介质层的所述第一区域的面积大于所述介质层的所述第三区域的所述第二部分的面积。
25.根据权利要求23的方法，其中：
所述第一器件的所述介质层的所述第二和第三区域的所述第一部分的面积等于所述第二器件的所述介质层的所述第二和第三区域的所述第一部分的面积；以及
所述第一器件的所述导电层的所述第一区域的面积等于所述第二器件的所述导电层的所述第一区域的面积。
26.根据权利要求25的方法，还包括：
从所述电流流动测量使用公式：
J1＝(IGBA-IGBB)/L(WA-WB)
确定所述第一和第二器件中的每一个所述介质层的所述第一区域的隧穿泄漏电流密度J1，
其中IGBA是在所述第一器件的所述导电层与所述硅体之间测量的电流的量，IGBB是在所述第二器件的所述导电层和所述硅体之间测量的电流的量， L是所述第一和所述第二器件中的每一个的所述导电层的所述第一区域的长度，WA是所述第一器件的所述导电层的所述第一区域的宽度，WB是所述第二器件的所述导电层的所述第一区域的宽度。
27.根据权利要求26的方法，还包括：
从所述电流流动测量使用公式：
I1A＝J1·L(WA-D)
确定所述第一器件的所述介质层的所述第一区域的隧穿泄漏电流I1A，其中D为所述第一器件的所述介质层的所述第二和第三区域的所述第一部分的宽度。
28.根据权利要求18的方法，其中：
所述介质层的所述第二和第三区域的所述第一部分的面积在所述两个或多个器件中的任何一个之中是相等的但在所述两个或多个器件中的每一个器件中是不同的；以及
所述导电层的所述第一区域的面积是不同的。
29.根据权利要求28的方法，还包括：
从所述电流流动测量使用公式：
IGBA＝J1·L(W-DA)+J2·L·DA+J2·A·B以及
IGBB＝J1·L(W-DB)+J2·L·DB+J2·A·B
确定所述第一和第二器件中的每一个的所述介质层的所述第一区域的隧穿泄漏电流密度J1，
其中IGBA是在所述第一器件的所述导电层与所述硅体之间测量的电流的量，IGBB是在所述第二器件的所述导电层与所述硅体之间测量的电流的量，L是所述第一和所述第二器件中的每一个的所述导电层的所述第一区域的长度，W是所述第一和第二器件的所述导电层的所述第一区域中的每一个的宽度，DA是所述第一器件的所述介质层的所述第二区域的所述第一部分的宽度，DB是所述第二器件的所述介质层的所述第二区域的所述第一部分的宽度，以及J2是所述第一和所述第二器件的所述介质层的所述第二区域中的每一个的隧穿泄漏电流密度。
30.根据权利要求29的方法，还包括：
由所述电流流动测量使用公式：
I1A＝J1·L(W-DA)
确定所述第一器件的所述介质层的所述第一区域的隧穿泄漏电流I1A。
31.一种测量泄漏电流的方法，包括以下步骤：
提供第一器件包括：
第一硅体，形成在半导体衬底中；
第一介质层，在所述第一硅体的顶表面上；以及
第一导电层，在所述第一介质层的顶表面上，在所述第一导电层与所述第一硅体的所述顶表面之间的所述第一介质层的第一区域具有第一厚度和第一面积以及在所述第一导电层与所述第一硅体的所述顶表面之间的所述第一介质层的第二区域具有第二厚度和第二面积，所述第一厚度与所述第二厚度不同。
提供第二器件包括：
第二硅体，形成在半导体衬底中；
第二介质层，在所述第二硅体的顶表面上；以及
第二导电层，在所述第二介质层的顶表面上，在所述第二导电层与所述第二硅体的所述顶表面之间的所述第二介质层的第二区域具有第一厚度和第三面积以及在所述第二导电层与所述第二硅体的所述顶表面之间的所述介质层的第二区域具有第二厚度和第四面积，所述第二厚度大于所述第一厚度；
在所述第一导电层和所述第一硅体之间施加电压并测量其间的第一电流流动；
在所述第二导电层和所述第二硅体之间施加电压并测量其间的第二电流流动；
基于所述第一和第二电流测量和所述第一、第二、第三以及第四面积，确定第一介质层的所述第一区域、第一介质层的所述第二区域、第一介质层的所述第二区域、第二介质层的所述第二区域及其组合的泄漏电流密 度。
32.根据权利要求31的方法，其中所述第一面积等于所述第三面积以及所述第二面积与所述第四面积是不同的。
33.根据权利要求31的方法，其中所述第一面积与所述第三面积是不同的以及所述第二面积等于所述第四面积。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US10/908,351 US7011980B1 (en) | 2005-05-09 | 2005-05-09 | Method and structures for measuring gate tunneling leakage parameters of field effect transistors |
| US10/908,351 | 2005-05-09 | ||
| PCT/US2006/017863 WO2006122096A2 (en) | 2005-05-09 | 2006-05-09 | Method and structures for measuring gate tunneling leakage parameters of field effect transistors |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101427378A CN101427378A (zh) | 2009-05-06 |
| CN101427378B true CN101427378B (zh) | 2011-03-23 |
Family
ID=35998739
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2006800157181A Active CN101427378B (zh) | 2005-05-09 | 2006-05-09 | 用于测量场效应晶体管的栅极隧穿泄漏参数的方法和结构 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US7011980B1 (zh) |
| EP (1) | EP1886156A4 (zh) |
| JP (1) | JP4653217B2 (zh) |
| CN (1) | CN101427378B (zh) |
| TW (1) | TW200710409A (zh) |
| WO (1) | WO2006122096A2 (zh) |
Families Citing this family (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7462497B2 (en) * | 2005-09-14 | 2008-12-09 | Semiconductor Manufacturing International (Shanghai) Corporation | Method and system for derivation of breakdown voltage for MOS integrated circuit devices |
| US7979975B2 (en) * | 2007-04-10 | 2011-07-19 | Feinics Amatech Teavanta | Methods of connecting an antenna to a transponder chip |
| US8322624B2 (en) * | 2007-04-10 | 2012-12-04 | Feinics Amatech Teoranta | Smart card with switchable matching antenna |
| US7546671B2 (en) * | 2006-09-26 | 2009-06-16 | Micromechanic And Automation Technology Ltd. | Method of forming an inlay substrate having an antenna wire |
| US7581308B2 (en) | 2007-01-01 | 2009-09-01 | Advanced Microelectronic And Automation Technology Ltd. | Methods of connecting an antenna to a transponder chip |
| US8240022B2 (en) * | 2006-09-26 | 2012-08-14 | Feinics Amatech Teorowita | Methods of connecting an antenna to a transponder chip |
| US8608080B2 (en) * | 2006-09-26 | 2013-12-17 | Feinics Amatech Teoranta | Inlays for security documents |
| US20080179404A1 (en) * | 2006-09-26 | 2008-07-31 | Advanced Microelectronic And Automation Technology Ltd. | Methods and apparatuses to produce inlays with transponders |
| US7980477B2 (en) * | 2007-05-17 | 2011-07-19 | Féinics Amatech Teoranta | Dual interface inlays |
| US8064832B2 (en) * | 2007-07-18 | 2011-11-22 | Advanced Micro Devices, Inc. | Method and test system for determining gate-to-body current in a floating body FET |
| US7893494B2 (en) * | 2008-06-18 | 2011-02-22 | International Business Machines Corporation | Method and structure for SOI body contact FET with reduced parasitic capacitance |
| CN101447514B (zh) * | 2008-12-30 | 2012-06-20 | 上海宏力半导体制造有限公司 | 金属氧化物半导体场效应晶体管 |
| WO2012054642A1 (en) * | 2010-10-20 | 2012-04-26 | Peregrine Semiconductor Corporation | Method and apparatus for use in improving linearity of mosfets using an accumulated charge sink - harmonic wrinkle reduction |
| JP5521993B2 (ja) * | 2010-11-17 | 2014-06-18 | 富士通セミコンダクター株式会社 | 半導体装置の製造方法及び半導体装置 |
| US8698245B2 (en) | 2010-12-14 | 2014-04-15 | International Business Machines Corporation | Partially depleted (PD) semiconductor-on-insulator (SOI) field effect transistor (FET) structure with a gate-to-body tunnel current region for threshold voltage (VT) lowering and method of forming the structure |
| CN102332394A (zh) * | 2011-07-28 | 2012-01-25 | 上海宏力半导体制造有限公司 | 半导体器件、mos晶体管及其形成方法 |
| CN102306644B (zh) * | 2011-08-29 | 2016-02-03 | 上海华虹宏力半导体制造有限公司 | Soi型mos晶体管的测试结构及其的形成方法 |
| CN102683416B (zh) * | 2012-05-17 | 2014-12-17 | 中国科学院微电子研究所 | Soi mos晶体管 |
| DE102016109137B3 (de) * | 2016-05-18 | 2017-06-08 | Lisa Dräxlmaier GmbH | Überwachungsvorrichtung und Überwachungsverfahren |
| CN108231899B (zh) * | 2017-12-26 | 2021-07-20 | 上海集成电路研发中心有限公司 | 一种soi体接触器件及其制作方法 |
| FR3076398B1 (fr) * | 2017-12-29 | 2019-12-27 | X-Fab France | Transistor et son procede de fabrication |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1251944A (zh) * | 1998-10-20 | 2000-05-03 | 国际商业机器公司 | Soi的可操作浮栅接触 |
| CN1519906A (zh) * | 1998-09-09 | 2004-08-11 | ������������ʽ���� | 半导体集成电路装置及其检查方法和制造方法 |
Family Cites Families (22)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5324982A (en) * | 1985-09-25 | 1994-06-28 | Hitachi, Ltd. | Semiconductor memory device having bipolar transistor and structure to avoid soft error |
| US4786611A (en) * | 1987-10-19 | 1988-11-22 | Motorola, Inc. | Adjusting threshold voltages by diffusion through refractory metal silicides |
| JPH0621369A (ja) | 1992-06-30 | 1994-01-28 | Nec Corp | Ｍｏｓ集積回路の製造方法 |
| TW382164B (en) | 1996-04-08 | 2000-02-11 | Hitachi Ltd | Semiconductor IC device with tunnel current free MOS transistors for power supply intercept of main logic |
| US5918125A (en) | 1996-09-19 | 1999-06-29 | Macronix International Co., Ltd. | Process for manufacturing a dual floating gate oxide flash memory cell |
| WO1998058408A1 (fr) * | 1997-06-19 | 1998-12-23 | Asahi Kasei Kogyo Kabushiki Kaisha | Substrat silicium sur isolant (soi) et procede d'elaboration, dispositif a semi-conducteurs et procede de fabrication |
| US6121666A (en) * | 1997-06-27 | 2000-09-19 | Sun Microsystems, Inc. | Split gate oxide asymmetric MOS devices |
| JPH11126815A (ja) * | 1997-08-21 | 1999-05-11 | Sharp Corp | 不揮発性メモリ、該メモリをテストする方法及び記録媒体 |
| US5930620A (en) | 1997-09-12 | 1999-07-27 | Advanced Micro Devices | Resistance to gate dielectric breakdown at the edges of shallow trench isolation structures |
| KR100568077B1 (ko) * | 1997-09-19 | 2006-04-05 | 가부시키가이샤 히타치세이사쿠쇼 | 반도체장치의 제조방법 |
| FR2769753B1 (fr) * | 1997-10-09 | 1999-12-03 | Commissariat Energie Atomique | Caracterisation electrique d'une couche isolante recouvrant un substrat conducteur ou semiconducteur |
| US6358819B1 (en) | 1998-12-15 | 2002-03-19 | Lsi Logic Corporation | Dual gate oxide process for deep submicron ICS |
| JP4149095B2 (ja) | 1999-04-26 | 2008-09-10 | 株式会社ルネサステクノロジ | 半導体集積回路装置の製造方法 |
| US6281593B1 (en) | 1999-12-06 | 2001-08-28 | International Business Machines Corporation | SOI MOSFET body contact and method of fabrication |
| AU781789B2 (en) * | 1999-12-21 | 2005-06-16 | Flexenable Limited | Solution processing |
| JP4809545B2 (ja) * | 2001-05-31 | 2011-11-09 | 株式会社半導体エネルギー研究所 | 半導体不揮発性メモリ及び電子機器 |
| JP2002368122A (ja) | 2001-06-12 | 2002-12-20 | Nec Corp | 半導体装置及びその製造方法 |
| US6664589B2 (en) | 2001-08-30 | 2003-12-16 | Micron Technology, Inc. | Technique to control tunneling currents in DRAM capacitors, cells, and devices |
| US6620656B2 (en) * | 2001-12-19 | 2003-09-16 | Motorola, Inc. | Method of forming body-tied silicon on insulator semiconductor device |
| US6677645B2 (en) | 2002-01-31 | 2004-01-13 | International Business Machines Corporation | Body contact MOSFET |
| JP2004247504A (ja) * | 2003-02-13 | 2004-09-02 | Toshiba Corp | 半導体装置およびその製造方法 |
| JP2004259847A (ja) * | 2003-02-25 | 2004-09-16 | Citizen Watch Co Ltd | 半導体装置およびその製造方法 |
-
2005
- 2005-05-09 US US10/908,351 patent/US7011980B1/en active Active
-
2006
- 2006-05-05 TW TW095116020A patent/TW200710409A/zh unknown
- 2006-05-09 CN CN2006800157181A patent/CN101427378B/zh active Active
- 2006-05-09 JP JP2008511261A patent/JP4653217B2/ja not_active Expired - Fee Related
- 2006-05-09 WO PCT/US2006/017863 patent/WO2006122096A2/en active Application Filing
- 2006-05-09 EP EP06759378A patent/EP1886156A4/en not_active Withdrawn
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1519906A (zh) * | 1998-09-09 | 2004-08-11 | ������������ʽ���� | 半导体集成电路装置及其检查方法和制造方法 |
| CN1251944A (zh) * | 1998-10-20 | 2000-05-03 | 国际商业机器公司 | Soi的可操作浮栅接触 |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2006122096A2 (en) | 2006-11-16 |
| CN101427378A (zh) | 2009-05-06 |
| US7011980B1 (en) | 2006-03-14 |
| WO2006122096A3 (en) | 2008-11-20 |
| TW200710409A (en) | 2007-03-16 |
| JP2008544482A (ja) | 2008-12-04 |
| EP1886156A2 (en) | 2008-02-13 |
| EP1886156A4 (en) | 2010-12-29 |
| JP4653217B2 (ja) | 2011-03-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101427378B (zh) | 用于测量场效应晶体管的栅极隧穿泄漏参数的方法和结构 | |
| US7939882B2 (en) | Integration of sense FET into discrete power MOSFET | |
| US7656183B2 (en) | Method to extract gate to source/drain and overlap capacitances and test key structure therefor | |
| JP3997089B2 (ja) | 半導体装置 | |
| US7807997B2 (en) | Test element group (TEG) system for measurement of SOI-MOSFET without a body contact comprising first and second TEGs of unequal gate electrode areas | |
| JPS6050065B2 (ja) | メモリセル | |
| US8293606B2 (en) | Body tie test structure for accurate body effect measurement | |
| JP3931153B2 (ja) | 半導体装置 | |
| US20110013668A1 (en) | Semiconductor circuit arrangement and associated method for temperature detection | |
| US10048311B2 (en) | Detection of gate-to-source/drain shorts | |
| TW564512B (en) | Test key of detecting whether the overlay of gate structure and deep trench capacitor of DRAM with vertical transistors is normal and test method of the same | |
| US10852337B2 (en) | Test structures for measuring silicon thickness in fully depleted silicon-on-insulator technologies | |
| US8586981B2 (en) | Silicon-on-insulator (“SOI”) transistor test structure for measuring body-effect | |
| US6150669A (en) | Combination test structures for in-situ measurements during fabrication of semiconductor devices | |
| US8729668B2 (en) | Adjustable resistor | |
| CN101022105B (zh) | 半导体器件的测试装置和用于制造测试装置的基版 | |
| US6841832B1 (en) | Array of gate dielectric structures to measure gate dielectric thickness and parasitic capacitance | |
| JP4361292B2 (ja) | 半導体装置の評価用ｔｅｇ | |
| JP3736740B2 (ja) | 絶縁膜容量評価装置および絶縁膜容量評価方法 | |
| US9911665B2 (en) | Integrated circuits, methods of forming the same, and methods of determining gate dielectric layer electrical thickness in integrated circuits | |
| JP2000133800A (ja) | 半導体装置の評価方法及び半導体装置の製造方法 | |
| Navarro et al. | CMOS V T characterization by capacitance measurements in FDSOI PIN gated diodes | |
| JP3134855B2 (ja) | トンネル絶縁膜評価用の半導体装置及び評価方法 | |
| Zaborowski et al. | Fabrication and characterization of junctionless MOSFETs for sensor applications | |
| US6759295B1 (en) | Method of determining the active region width between shallow trench isolation structures using a gate current measurement technique for fabricating a flash memory semiconductor device and device thereby formed |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |