JPH11126815A - 不揮発性メモリ、該メモリをテストする方法及び記録媒体 - Google Patents

Abstract

(57)【要約】 【課題】 ＥＥＰＲＯＭ等の不揮発性メモリに使われる
トンネル酸化膜をチップ単位で精度良く検査できるよう
にする。 【解決手段】 それぞれのチップ内に、実使用のメモリ
セルと同等のトンネル酸化膜の評価用パターン５を入
れ、その評価用パターンにトンネル酸化膜の状態をモニ
タできるようにゲート及び拡散層にパッド３，４を付け
る。これにより評価用パターンに定電流を流し、発生す
る電圧、及び破壊までの時間を見てトンネル酸化膜の膜
厚推測、膜質確認を行うことが可能となる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、トンネル酸化膜を
有するＥＥＰＲＯＭ等の不揮発性メモリ、特に、そのト
ンネル酸化膜の特性を正確にテストすることができるも
の、方法及び記録媒体に関する。

【０００２】

【従来の技術】不揮発性メモリは電気的にデータの書換
ができて、電源を切ってもデータを保持できるという特
徴を持っており、一般的にＥＥＰＲＯＭと呼ばれ、マイ
クロコンピュータのプログラム記憶用として、マイクロ
コンピュータに内蔵したり、単体でプログラム記憶以外
にもデータのバックアップ用としてゲーム機に使用され
たり、テレビの選局データ記憶や、機器のパラメータ記
憶用に使用されている。

【０００３】また、カードに半導体を内蔵したＩＣカー
ド或いはスマートカードにはセキュリティのための暗号
コードや個人情報の記憶用としてこの不揮発性メモリが
使用されている。このように、不揮発性メモリは今では
色々な分野、用途に利用されており、今後はさらに大容
量化、高機能化、高速化が進み利用範囲は拡大していく
ものと考えられている。ＥＥＰＲＯＭのメモリセルは電
気的書き込み、消去ができること、及び書き込まれたデ
ータが不揮発性であることを実現するためトンネル現象
を利用している。

【０００４】不揮発性メモリの信頼性として、データの
書換回数とデータの保持時間があり、いずれもトンネル
酸化膜に大きく依存する。具体的にはトンネル酸化膜の
膜厚と膜質である。図１２に一般的なＥＥＰＲＯＭのメ
モリ構造を示す。これは、フローティングゲート型と呼
ばれているメモリセルの場合であるが、データの記憶は
このフローティングゲート（ＦＧ）に電荷を蓄積、或い
は、消失させメモリトランジスタ（ＭＴＲ）のしきい値
（ＶＴＨＭ）の変化を利用している。ＦＧへの電荷移動
は、コントロールゲート（ＣＧ）とドレイン（Ｄ）の間
に高電圧（トランジスタ、メモリ構造、生産プロセス条
件等で違うが一般的には約１３Ｖ〜１５Ｖ）をかけて行
う。ＣＧ−Ｄ間の電圧をＶＰＰとすると、ＦＧ−Ｄ間の
電圧ＶＦＧはＦＧ−ＣＧ間の容量Ｃ１とＦＧ−Ｄ間の容
量Ｃ２で決まる容量比（一般にカップリングレシオと呼
ばれている）で下記式で計算できる。 ＶＦＧ＝ＶＰＰ×（Ｃ１／（Ｃ１＋Ｃ２）） このＶＦＧがトンネル酸化膜にかかり、この電荷がこの
薄いトンネル酸化膜をトンネリングすることによってＦ
Ｇへの電荷移動が起こる。

【０００５】このように電荷移動は薄い酸化膜（約８０
Å）を通って移動する。このため、データの書換で必
ず、トンネル酸化膜にダメージを与えることになり、酸
化膜の劣化や酸化膜破壊が起こる。酸化膜の劣化とは具
体的には、書換によって酸化膜中のトラップされる正電
荷が増え、この正電荷によってＦＧに移動する電荷に影
響を与え、メモリセルのＶＴＨＭが書き込み（電荷蓄積
状態）、消去（電荷消失状態）で差がなくなってくる現
象である。この現象は一般に正電荷（ホール）のデトラ
ップとよばれている。

【０００６】その結果、データの区別ができなくなる。
一般に、このＶＴＨＭの差をＶＴＨＭのウインドウ幅と
呼んでいる。酸化膜の破壊とは、具体的には酸化膜に長
時間電圧のかかるストレスで真性絶縁膜破壊にいたるこ
とである。また、トンネル酸化膜にピンホールや欠陥が
あるとＦＧに蓄積された電荷が流失し、記憶素子として
の機能を果たさなくなる。

【０００７】

【発明が解決しようとする課題】以上のように不揮発性
メモリの信頼性は酸化膜の膜厚、膜質の特性によって決
まる。膜厚について製造工程でいかに均一な膜厚制御が
できるかがポイントであるが、８０ű４Å以下のばら
つきに抑える必要があり、分子レベルでの制御性が要求
される。次に膜質についてはいかに真性破壊に強い耐久
性のある酸化膜にできるかが重要であり材料と製造条件
（熱処理条件等）によって決まる。従来のトンネル酸化
膜の製造工程と検査方法を図１３に示す。まず、トンネ
ル酸化膜工程では一括処理ロットの端にトンネル酸化膜
評価用としてベア状態のウエハを入れ膜厚をモニターし
膜厚の制御をし、最終のウエハ出来上がり段階でロット
内から何枚かを抜き取り、ウエハ中に設けたテスト用チ
ップの中のトンネル酸化膜評価用パターンでトンネル酸
化膜の厚さと、寿命をマニュアルで測定し、ロットの判
定を行っていた。

【０００８】このように、生産でのトンネル酸化膜製造
工程ではスループットを上げるためにウエハをロット単
位（或いは、数ロット単位）でバッチ処理をするため
に、常に良質な無欠陥のトンネル酸化膜をつくることは
きわめて困難であり、トンネル酸化膜の定格条件からは
ずれたもの或いは、欠陥があるものがでてくる。以上の
ように、生産では定格からはずれたもの、或いは欠陥が
あるものが必ず存在する。従来の方法は、バッチ単位の
ロットからサンプルウエハを抜き取って、トンネル酸化
膜の厚さと寿命をマニュアルで測定し条件からはずれて
いた場合、不良ロットとみなし全数不良としていた。こ
のような判定、テスト方法では以下の問題点がある。

【０００９】(1).ある抜き取りサンプルでロット判定す
るために、不合格ロットと判定されても良品が混在して
いる場合がある。 (2).ある抜き取りサンプルでロット判定するために、合
格ロットと判定されても不良品が混在している可能性が
高い。 (3).バッチ処理ロット単位で判定するために、生産数
量、納期の管理が困難になる。

【００１０】このように、良品をも不良品にしてしまう
ことで、生産性を落としたり、良品でも不揮発性メモリ
の信頼性であるデータ書換回数、データ保持時間を満た
さないものが生産され信頼性を落とす結果となる。この
問題点を解決する手段として、従来から特開昭６２−２
７６８７９号公報に示されるように、トンネル酸化膜、
及びフローティングゲートを有するメモリセルをもつ半
導体チップにおいて、周辺に配列された配線用パッドと
前記トンネル酸化膜と同時に形成された酸化膜を有する
ＭＩＳ（メタル−トンネル酸化膜−拡散）キャパシタを
備えていることを特徴とした半導体集積回路が出願され
ている。しかし、このＭＩＳキャパシタ構造の場合は以
下のように、正確なトンネル酸化膜特性が得られず、ま
た、実用性に問題がある。

【００１１】１つ目は、トンネル酸化膜を直接メタルで
接触させている構造をとっているが実際のメモリではト
ンネル酸化膜の上にはフローティングゲートと呼ばれる
ポリシリコンがくる。このため、物性の違いによる接触
面でのエネルギーバンドギャップに違いででてくる。２
つ目は、このＭＩＳ構造を作ることは、本来のメモリ工
程の中ではきわめて困難である。なぜなら、このＭＩＳ
構造を作るためにはトンネル酸化膜工程の次にすぐメタ
ル工程が必要である。しかし、実際のメモリ製造工程で
は、トンネル酸化膜工程からメタル工程までにフローテ
ィングゲートポリシリコン工程や、２層ポリシリコン工
程、拡散注入工程などの複数の工程がはいるためであ
る。

【００１２】本発明では、正確なトンネル酸化膜の特性
が得られるよう、図２に示すように実際のメモリに近い
構造にし、実際のメモリ製造工程の中でそのまま造れる
構造にしている。また、不揮発性メモリのデータ書換に
対するメモリ信頼性は、トンネル酸化膜特性だけではな
く、書換電圧ＶＰＰにも大きく依存する。特に図１４に
示すように、電源電圧ＶＤＤを昇圧クロックφによって
昇圧することによって書換電圧ＶＰＰをチップ内部で発
生させる場合、昇圧のレベルが各トランジスタの耐圧、
接合耐圧等で決まり、このばらつきは大きく、製造工程
で小さな範囲内に押さえることは極めて困難である。

【００１３】書換電圧ＶＰＰが高いと、データ書換時に
トンネル酸化膜に過剰な電圧ストレスがかかり、トンネ
ル酸化膜の永久破壊が起こる。書換電圧ＶＰＰが低い
と、データ書換に必要な高電圧が不足し、書換ができな
くなる。特に、書換回数が増えると、トンネル酸化膜が
劣化し、書換回数が少ない時に比べ、より高い電圧を必
要とする。このため、デバイスの初期での書換テストで
はパスするが、市場に出てデータが書換るに従って書換
が不能になる場合が出てくる。

【００１４】

【課題を解決するための手段】本発明の不揮発性メモリ
は、トンネル酸化膜を有する不揮発性メモリであって、
該メモリのチップ内にあってフローティングゲートと同
じ材質の領域と拡散領域との間にトンネル酸化膜が形成
されたトンネル酸化膜の評価用パターンと、その評価用
パターンの上記両領域のそれぞれに接続されたパッド
と、を有するものである。

【００１５】また、前記評価用パターンのトンネル酸化
膜面積をメモリセルのトンネル酸化膜面積より大きくす
ると、テストのために評価用パターンに流す電流を実用
的な値にすることができて好ましい。さらに、本発明の
不揮発性メモリをテストする方法は、上記不揮発性メモ
リの評価用パターンに所定電流を流したときに発生する
電圧Ｖintと、該メモリの書換電圧ＶＰＰとに関する関
数ｆ(ＶＰＰ,Ｖint)を求める手順を備える方法である。

【００１６】また、前記関数が、ｆ(ＶＰＰ,Ｖint)＝Ｖ
ＰＰ−Ｖint、又は、ｆ(ＶＰＰ,Ｖint)＝ＶＰＰ／Ｖint
であると、トンネル酸化膜にかかるストレス電圧を直接
的に表すことができて好ましい。また、前記関数ｆ(Ｖ
ＰＰ,Ｖint)に対応する電圧で、上記不揮発性メモリの
評価用パターンの書換テストをすることで、多数回書換
による最低書換電圧のシフトを見込んでテストすること
ができて好ましい。

【００１７】また、前記関数が、 ｆ(ＶＰＰ,Ｖint)＝ＶＰＰ−ａ×(ＶＰＰ−Ｖint)−
ｂ、又は、ｆ(ＶＰＰ,Ｖint)＝ＶＰＰ−ａ×(ＶＰＰ／
Ｖint)−ｂ ａ,ｂは定数であることで、最低書換電圧のシフトを正
確に見込んでテストすることができて好ましい。

【００１８】また、上記関数 ｆ(ＶＰＰ,Ｖint)＝ＶＰＰ−Ｖint、又は、ｆ(ＶＰＰ,
Ｖint)＝ＶＰＰ／Ｖint に対応する電圧について、書換に伴うトンネル酸化膜破
壊を引き起こす限界ストレス電圧を予め求める手順と、
現実の上記関数ｆ(ＶＰＰ,Ｖint)に対応する電圧が上記
限界ストレス電圧以上であるか否かをテストする手順と
を備えることで、トンネル酸化膜にかかるストレス電圧
によってテストすることができて好ましい。

【００１９】また、本発明は上記不揮発性メモリをテス
トする方法をコンピュータに実行させるためのプログラ
ムを記録したコンピュータ読み取り可能な記録媒体であ
る。本発明では、評価用パターンに定電流を流し、発生
する電圧、及び破壊までの時間を見てトンネル酸化膜の
膜厚推測、膜質確認を行うことができる。また、前記手
段をとることにより、実際のメモリ製造工程中で、その
まま造れるメモリセル評価用パターンを作成でき、不揮
発性メモリの信頼性が良好であるか否かを判定する上で
重要な要素になるトンネル酸化膜特性をウエハ段階で、
チップ単位に容易、かつ、正確に測定できるものであ
る。

【００２０】

【発明の実施の形態】図１は本発明における評価用パタ
ーンの配置例である。１は内部ＥＥＰＲＯＭメモリブロ
ック、２はワイヤボンディング用パッド、３，４はゲー
ト、ドレイン電圧印加用パッド、５はトンネル酸化膜評
価用パターンである。図２は図１に見られる評価用パタ
ーンを破線Ａ−Ａ’で切断した場合のメモリ構造断面図
である。６．Ｐ型シリコン基板、７．保護膜、８．ゲー
ト電圧印加用パッドメタル、９．ドレイン電圧印加用パ
ッドメタル、１０．トンネル酸化膜、１１．ゲートポリ
シリコン、１２．Ｎ＋拡散領域、１３．ロコス酸化領
域、である。

【００２１】本発明のメモリをテストする実際の回路
例、及びトンネル酸化膜の特性試験方法について述べ
る。トンネル酸化膜の特性測定項目は、 （１）トンネル酸化膜の膜厚 （２）トンネル酸化膜の膜質 の２項目である。

【００２２】（１）最初にトンネル酸化膜の膜厚の測定
について述べる。測定回路を図３に示す。ここで、３．
４．は各々、ゲート電圧、ドレイン電圧印加用パッドメ
タルである。図３に示すように、３．４．間に定電流源
を接続し、ある一定の定電流Ｉa を供給する。このと
き、パッド３．４．の間にはトンネル酸化膜の厚さＴＤ
に応じた電圧が発生する。トンネル酸化膜に流す定電流
Ｉaに対する電圧Ｖとトンネル酸化膜厚ＴＤの関係を図
４に示す。この図は定電流Ｉa を流した場合、トンネル
酸化膜厚ＴＤが決まれば、ある一定のトンネル酸化膜間
電圧Ｖが発生することを示す。

【００２３】このトンネル酸化膜間電圧Ｖをトンネル酸
化膜初期電圧Ｖintと呼び、上記の測定をトンネル酸化
膜初期電圧テストと呼んでいる。このトンネル酸化膜初
期電圧テストから、トンネル酸化膜厚ＴＤと初期電圧Ｖ
intの相関関係が得られる。図５にトンネル酸化膜に流
す定電流Ｉa におけるトンネル酸化膜厚ＴＤと初期電圧
Ｖintの関係を示す。１４．は製造におけるトンネル酸
化膜厚ＴＤの許容ばらつきである。図５に示されたよう
に、トンネル酸化膜初期電圧Ｖintを測定すれば、トン
ネル酸化膜厚ＴＤを知ることができる。

【００２４】具体的な数値で示すと以下のようになる。
評価用パターンにおけるトンネル酸化膜の面積は、メモ
リセルのトンネル酸化膜面積よりも大きな面積にしてお
く。理由はメモリセルのトンネル酸化膜面積はプロセス
ルールの最小加工サイズで実現したとした場合、１μｍ
プロセスルールでは１μｍ×１μｍ以下となる。この面
積では流せる電流は数ｐＡであり、テストでは困難であ
る。また発生電圧の精度が悪くなる。また、下記（２）
の膜質テストにおいても大きい面積の方が欠陥が見つけ
られやすい。

【００２５】以上よりチップサイズに影響がない程度の
評価用のトンネル酸化膜の面積として５０μｍ×５０μ
ｍを考える。トンネル酸化膜の電流密度を０．０２Ａ／
cm²とすると、５０μｍ×５０μｍの面積に流れる電流
は電流密度×面積＝０．５μＡとなり定電流としては
０．５μＡ程度が妥当と考える。デバイス評価段階で、
トンネル酸化膜厚ＴＤをばらつかせた試作品で、０．５
μＡを評価用パターンに流して各膜厚ＴＤに対して図５
のような相関特性を求めておく。最終的に得られた相関
特性を基準に、許容膜厚ＴＤに対する初期電圧テストを
行う。

【００２６】（２）次にトンネル酸化膜の膜質のテスト
について述べる。図６にストレス定電流Ｉb を流した時
の、定電流印加時間と初期電圧値、不良膜厚品の破壊状
態を示す。ここでストレス定電流（Ｉb ）とは、膜質テ
ストのために引き上げられた加速定電流のことを指す。
パッド３．４．間に供給している定電流Ｉa をＩb に引
き上げ、ある一定時間（ｔa ）電流を供給する。トンネ
ル酸化膜の膜質不良であればｔa 時間内にトンネル酸化
膜破壊が起こる。ｔa を適当なテストスペック値に設定
することにより、トンネル膜質の不良をリジェクトする
ことができる。

【００２７】１０万回書換保証を考えた場合、１回の書
換時間を１ｍｓとすると、Ｉa を加速しない０．５μＡ
の定電流では１０００００回×１ｍｓ＝１００秒とな
る。仮に１０倍の５μＡに引き上げて定電流を流したと
すると１／１０の１０秒ですむ。つぎに、トンネル酸化
膜のテストだけではなく、書換電圧ＶＰＰとトンネル酸
化膜の両方の関係を見てテストする方法について説明す
る。この評価用パタ─ンにトンネル電流である直流の定
電流を流した時に発生する電圧Ｖintは、前述のように
トンネル酸化膜厚ＴＤが厚い場合は高く、薄い場合は低
くなる。

【００２８】トンネル酸化膜の破壊及び特性劣化に対す
る書換電圧ＶＰＰとトンネル酸化膜厚ＴＤの相関関係は
以下のような傾向がある。書換電圧ＶＰＰが高く、ＴＤ
が薄い場合（すなわちＶintが低い場合）はトンネル酸
化膜破壊が起こりやすく、トンネル酸化膜特性も劣化が
大きい。逆に、書換電圧ＶＰＰが低く、ＴＤが厚い場合
（すなわちＶintが高い場合）はトンネル酸化膜破壊は
起こりにくく、トンネル酸化膜特性も劣化は小さい。

【００２９】今回の評価パターンで、トンネル酸化膜厚
ＴＤは電圧（Ｖint）に換算することができ、この評価
用パターンに定電流を流し発生した電圧Ｖintと、書換
電圧ＶＰＰとの差をトンネル酸化膜にかかるストレスと
して定量的に求めることができ、この差を基準にトンネ
ル酸化膜破壊あるいはトンネル酸化膜劣化特性を推測す
ることができる。

【００３０】図７に内部で書換電圧ＶＰＰを発生するた
めの昇圧回路を内蔵し、評価パターンを入れたチップの
構造図を示す。該チップでは本発明の評価用パターンが
ゲート電圧印加用パッドＶＧとドレイン電圧印加用パッ
ドＶＤとに接続されている。ライトイネーブル信号WREN
によって昇圧回路を起動し、電源電圧ＶＤＤから書換用
高電圧ＶＰＰを発生させる。ここでＶＰＰはパッドに出
力し、ウエハ状態でモニターできるようにしておく。こ
れによって、書換電圧ＶＰＰとトンネル酸化膜厚ＴＤと
を推測し、以下で説明するＶＰＰとＴＤの条件で決まる
データ書換特性を予測し、ウエハテストで良否判定をす
ることで一層正確で精度の高いメモリ信頼性試験をする
ことが可能になる。

【００３１】図８に各トンネル酸化膜厚ＴＤでの書換回
数に対する最低書換電圧ＶＰＰminの変化を示す。ここ
では書換電圧ＶＰＰは一定とする。一般にＴＤが厚くな
ればＶＰＰminは高いが、書換に伴うトンネル酸化膜劣
化によるＶＰＰminのシフト量（線の傾き）は小さい。
又、ＴＤが薄いと破壊する可能性が高くなる。図９に各
書換電圧ＶＰＰでの、書換回数に対する最低書換電圧Ｖ
ＰＰminの変化を示す。ここではＴＤは一定とする。

【００３２】一般にＶＰＰが高いと書換に伴うトンネル
酸化膜劣化によるＶＰＰminのシフト量は大きく、破壊
する可能性が高くなる。以上の傾向は、トンネル酸化膜
にかかるストレス電圧が違ってくるためである。すなわ
ち、ＶＰＰが高いと図１２のトンネル酸化膜にかかる電
圧ＶＦＧが高くなり、またＴＤが薄いとＶＰＰは一定で
もＣ１とＣ２のカップリングレシオ比が高く、ＶＦＧが
高くなる。ＶＦＧが高いとトンネル酸化膜へのダメージ
が大きく、トンネル酸化膜の特性劣化や永久破壊が起こ
る。トンネル酸化膜へのストレス電圧はトンネル酸化膜
厚ＴＤと書換電圧ＶＰＰの条件で決まることが分かる。

【００３３】書換電圧はＶＰＰ電圧をモニターすること
で知ることが可能であり、ＴＤは前述のように評価パタ
ーンによるトンネル酸化膜初期電圧Ｖintをモニターす
ることで知ることが可能である。そして、ＶＰＰ−Ｖin
tによってトンネル酸化膜へのストレス電圧を正確に測
定できる。図８、図９の結果を基に、トンネル酸化膜に
かかるストレス電圧に相当するＶＰＰ−Ｖintとトンネ
ル酸化膜の劣化によるＶＰＰminのシフト量（ΔＶＰＰm
in）の関係をプロットした場合を図１０に示す。ここで
は、書換回数がｍ回、ｎ回（ｍ＞ｎ）の場合で示してい
る。所定のストレス電圧（＊ｍＶ又は＊ｎＶ）がかかる
と、対応する書換回数（ｍ回又はｎ回）で酸化膜が破壊
する。ストレス電圧が＊ｎＶと大きいと、書換可能回数
はｎ回と少なくなる。

【００３４】まず、書換によるメモリ特性劣化について
のテスト条件について考える。書換回数が増えるとトン
ネル酸化膜劣化は大きくなりΔＶＰＰminは大きくな
る。書換をｎ回実施した後のΔＶＰＰminについて、評
価段階で実際のデバイスで測定し、プロット結果を以下
の計算式で近似する。

【００３５】 ΔＶＰＰmin[ｎ回書換後]＝ａ×(ＶＰＰ−Ｖint)＋ｂ … （１） ａ,ｂはプロット線より求められる係数 この近似式を使用することで、トンネル酸化膜劣化によ
るＶＰＰminシフトを推測する。テストはＶＰＰから式
１のΔＶＰＰmin[ｎ回書換後]を引いた下記の式２に示
す電圧ＶＰＰmin(int)で書換テストをすることで実際に
数十万回の書換試験をしなくてもテストが可能になる。

【００３６】 ＶＰＰmin(int)＝ＶＰＰ−ΔＶＰＰmin[ｎ回書換後] ＝ＶＰＰ−ａ×(ＶＰＰ−Ｖint)−ｂ … （２） すなわち、書換をｎ回実施した後の最低書換電圧ＶＰＰ
minがΔＶＰＰmin[ｎ回書換後]だけ上昇することを前提
に、ＶＰＰを低くして書換テストをするのである。

【００３７】つぎに、トンネル酸化膜の永久破壊につい
てのテスト条件を考える。ｎ回の書換を保証する場合、
ｎ回書換した場合の破壊を、評価段階で実際のデバイス
で測定し、限界ストレス電圧（図１０で示すＶＰＰ−Ｖ
int＝＊ｎＶ）を求め、ストレス電圧が＊ｎＶ以上であ
れば不良品として判定するテストを行う。ここで書換保
証回数がｍ回となった場合は、式１の係数ａ,ｂをｍ回
書換実測した結果をもとに計算し、テスト条件を決め
る。又破壊の限界ストレス電圧についても同様にｍ回書
換した場合の破壊を、評価段階で実際のデバイスで測定
し、限界ストレス電圧（図１０で示すＶＰＰ−Ｖint＝
＊ｍＶ）を求め、テスト条件を決める。

【００３８】以上のテスト条件を、ウエハテストに適用
することでメモリ信頼性の向上が図られる。なお、本発
明は上記実施の形態に限定されるものではない。ストレ
ス電圧としてはＶＰＰ−Ｖintのほかに、ＶＰＰ／Ｖint
でもよいし、ＶＰＰが増加すると増加しＶintが増加す
ると減少する等、ＶＰＰとＶintとで増加減少傾向が逆
の関係の関数であればよい。

【００３９】式２についても、 ＶＰＰmin(int)＝ＶＰＰ−ａ×(ＶＰＰ／Ｖint)−ｂ … （３） としてもよいし、基本的には、 ＶＰＰmin(int)＝ＶＰＰ−ΔＶＰＰmin[ｎ回書換後] … （４） であればよい。

【００４０】また、テストはテスターにかければ、ウエ
ハテストにおいて全チップを自動的に高速で判定するこ
とができ、従来の抜き取り評価方式に比べてより正確か
つ高速に良否判定できるので、生産コストの大幅な改善
ができる。さらに、本発明のパターンを使えば、従来で
はアセンブリ後の出荷テストにおいて読み／書きテスト
を数万回行っていたのに対して、これを省略でき、これ
らも併せて生産管理上大変効率的になる。また、本発明
は上記不揮発性メモリをテストする方法をコンピュータ
に実行させるためのプログラムを記録したコンピュータ
読み取り可能な記録媒体であってもよい。

【００４１】

【発明の効果】以上の方法によりトンネル酸化膜厚Ｔ
Ｄ、及び膜質のテストが可能となる。本発明の評価用パ
ターンを使用すれば、トンネル酸化膜については、実際
のメモリパターンと、その両側の拡散領域とフローティ
ングゲート領域も含めて、同等の構造が得られ、なおか
つ、全体としては実際のメモリパターンよりも簡潔な構
造のパターンが得られて、不揮発性メモリの信頼性に決
定的な影響を及ぼすトンネル酸化膜特性のより正確なテ
ストを行うことができる。本評価用パターンは、ウエハ
内の全チップに設けられていることから、チップ判定を
することができ、抜き取りサンプルでロット判定を行う
場合と比較してより高精度なテストを行うことができる
ので、不要に歩留りを落とすことなくかつメモリの信頼
性の向上を図ることができる。

【００４２】また、本評価用パターンでのＴＤを電圧換
算した値と、パッドに出した書換電圧ＶＰＰとの差をモ
ニターすることでトンネル酸化膜へのストレス量を簡単
に求めることが可能となり、このストレス電圧を基準に
書換によるトンネル酸化膜の劣化特性と破壊について前
記の最低書換電圧ＶＰＰminの劣化（シフト幅＝ΔＶＰ
Ｐmin[ｎ回書換後]）を近似式に当てはめ、書換電圧Ｖ
ＰＰからこの劣化幅を差し引いて書換できるかどうかの
テストと、破壊限界ストレス電圧のテストを行うことで
ウエハ状態で正確なメモリ信頼性テストが可能になる。
また、このテスト方法を使用することによって、厳しい
トンネル酸化膜工程製造条件の中で不要に歩留まりを落
とすことなく且つメモリの信頼性の向上を図ることがで
きる。

【００４３】図１１にこのテスト方法による効果を具体
的に説明する。まず、従来はプロセスばらつき等に対す
る許容範囲として縦軸の書換電圧ＶＰＰ(min)〜ＶＰＰ
(max)と横軸のトンネル酸化膜厚ＴＤ(min)〜ＴＤ(max)
が交差する領域（領域Ｂと領域Ｃ）を良品として判定と
していた。ただし、ＴＤは図１３に示すトンネル酸化膜
工程でのベアウエハのＴＤをマニュアルで測定しての判
定であり、又トンネル酸化膜工程以降の熱処理で変わる
ためＴＤ管理としては精度が極めて悪いものであった。
それに加え、領域Ｃは書換による劣化で書換電圧ＶＰＰ
では書換不能となる可能性がある領域でありテストで不
良と判定すべき領域である。また、領域Ａは良品とし十
分問題ない領域であるにもかかわらず不良として判定
し、不要に歩留まりを落とすと共に、ＶＰＰ電圧を決め
るプロセス耐圧に対し生産条件が厳しくならざるを得な
くなっている。

【００４４】しかし、本発明では、書換電圧ＶＰＰ及び
トンネル酸化膜厚ＴＤに対応する電圧Ｖintに関する関
数を求める、すなわち、トンネル酸化膜厚に応じた書換
電圧ＶＰＰをテストしているので、領域Ａは良品とし
て、領域Ｃは不良品として判定するため、極めて正確な
メモリ信頼性のテストを行い、かつ不要に歩留まりを落
とすことなくしかも耐圧に関する生産条件も緩和できる
という大きな利点が得られる。また、マニュアル測定で
のロット判定に要する時間の削減と歩留り向上でコスト
ダウンを図ることができる。

【図面の簡単な説明】

【図１】本発明における評価用パターンの配置例を示す
図。

【図２】本発明における評価用パターンのメモリ断面構
造図。

【図３】トンネル酸化膜測定回路例を示す図。

【図４】トンネル酸化膜に流す定電流Ｉに対する電圧Ｖ
とトンネル酸化膜厚ＴＤの関係を示す図。

【図５】トンネル酸化膜に流す定電流Ｉa におけるトン
ネル酸化膜厚ＴＤと初期電圧Ｖintの関係を示す図。

【図６】トンネル酸化膜に流すストレス定電流Ｉb にお
ける定電流印加時間ｔa と電圧Ｖintの関係及び、膜質
不良品の破壊モードを示す図。

【図７】本発明を使用するチップの構造図。

【図８】書換回数と最低書換電圧ＶＰＰminとの関係を
示す図（その１）。

【図９】書換回数と最低書換電圧ＶＰＰminとの関係を
示す図（その２）。

【図１０】ストレス電圧ＶＰＰ−Ｖintと最低書換電圧
のシフト量ΔＶＰＰminとの関係を示す図。

【図１１】トンネル酸化膜厚ＴＤ×書換電圧ＶＰＰ軸上
における良否分布を示す図。

【図１２】一般的なＥＥＰＲＯＭのメモリ断面構造図。

【図１３】従来のトンネル酸化膜の製造工程と検査方法
を示す図。

【図１４】昇圧回路及びトランジスタ構造を示す図。

【符号の説明】

１ 内部ＥＥＰＲＯＭメモリブロック ２ ワイヤボンディング用パッド ３ ゲート電圧印加用パッド ４ ドレイン電圧印加用パッド ５ トンネル酸化膜評価用パターン ６ Ｐ型シリコン基板 ７ 保護膜 ８ ゲート電圧印加用パッドメタル ９ ドレイン電圧印加用パッドメタル １０ トンネル酸化膜 １１ ゲートポリシリコン １２ Ｎ＋拡散領域 １３ ロコス酸化 １４ トンネル酸化膜厚ＴＤの許容ばらつき

フロントページの続き (51)Int.Cl.⁶ 識別記号 ＦＩ Ｈ０１Ｌ 21/8247 Ｈ０１Ｌ 29/78 ３７１ 29/788 29/792

Claims (8)

【特許請求の範囲】
1. 【請求項１】 トンネル酸化膜を有する不揮発性メモリ
   において、該メモリのチップ内にあってフローティング
   ゲートと同じ材質の領域と拡散領域との間にトンネル酸
   化膜が形成されたトンネル酸化膜の評価用パターンと、
   その評価用パターンの上記両領域にそれぞれ接続された
   パッドと、を有することを特徴とする不揮発性メモリ。
2. 【請求項２】 前記評価用パターンのトンネル酸化膜面
   積がメモリセルのトンネル酸化膜面積より大きいことを
   特徴とする請求項１記載の不揮発性メモリ。
3. 【請求項３】 請求項１記載の不揮発性メモリの評価用
   パターンに所定電流を流したときに発生する電圧Ｖint
   と、該メモリの書換電圧ＶＰＰとに関する関数ｆ(ＶＰ
   Ｐ,Ｖint)を求める手順を備えることを特徴とする不揮
   発性メモリをテストする方法。
4. 【請求項４】 前記関数が、 ｆ(ＶＰＰ,Ｖint)＝ＶＰＰ−Ｖint、又は、 ｆ(ＶＰＰ,Ｖint)＝ＶＰＰ／Ｖint であることを特徴とする請求項３記載の不揮発性メモリ
   をテストする方法。
5. 【請求項５】 前記関数ｆ(ＶＰＰ,Ｖint)に対応する電
   圧で、請求項１記載の不揮発性メモリの評価用パターン
   の書換テストをすることを特徴とする請求項３記載の不
   揮発性メモリをテストする方法。
6. 【請求項６】 前記関数が、 ｆ(ＶＰＰ,Ｖint)＝ＶＰＰ−ａ×(ＶＰＰ−Ｖint)−
   ｂ、又は、 ｆ(ＶＰＰ,Ｖint)＝ＶＰＰ−ａ×(ＶＰＰ／Ｖint)−ｂ ａ,ｂは定数であることを特徴とする請求項５記載の不
   揮発性メモリをテストする方法。
7. 【請求項７】 請求項４記載の関数ｆ(ＶＰＰ,Ｖint)に
   対応する電圧について、書換に伴うトンネル酸化膜破壊
   を引き起こす限界ストレス電圧を予め求める手順と、現
   実の上記関数ｆ(ＶＰＰ,Ｖint)に対応する電圧が上記限
   界ストレス電圧以上であるか否かをテストする手順とを
   備えることを特徴とする請求項４記載の不揮発性メモリ
   をテストする方法。
8. 【請求項８】 請求項３乃至７いずれかに記載の不揮発
   性メモリをテストする方法をコンピュータに実行させる
   ためのプログラムを記録したことを特徴とするコンピュ
   ータ読み取り可能な記録媒体。