JPH076599A - 不揮発性メモリアレイのセルの誘電体層評価方法および不揮発性メモリの試験装置 - Google Patents

不揮発性メモリアレイのセルの誘電体層評価方法および不揮発性メモリの試験装置

Info

Publication number
JPH076599A
JPH076599A JP5272485A JP27248593A JPH076599A JP H076599 A JPH076599 A JP H076599A JP 5272485 A JP5272485 A JP 5272485A JP 27248593 A JP27248593 A JP 27248593A JP H076599 A JPH076599 A JP H076599A
Authority
JP
Japan
Prior art keywords
cell
dielectric layer
memory array
voltage
applying
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP5272485A
Other languages
English (en)
Inventor
Giuseppe Cappelletti Paolo
パオロ・ジュゼッペ・カペレッティ
Leonardo Ravazzi
レオナルド・ラヴァツィ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics SRL
Original Assignee
STMicroelectronics SRL
SGS Thomson Microelectronics SRL
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from EP92830589A external-priority patent/EP0594920B1/en
Application filed by STMicroelectronics SRL, SGS Thomson Microelectronics SRL filed Critical STMicroelectronics SRL
Publication of JPH076599A publication Critical patent/JPH076599A/ja
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G11C29/50004—Marginal testing, e.g. race, voltage or current testing of threshold voltage
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2201/00—Indexing scheme relating to error detection, to error correction, and to monitoring
    • G06F2201/81—Threshold
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G11C2029/5004—Voltage
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G11C2029/5006—Current

Landscapes

  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Semiconductor Memories (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Non-Volatile Memory (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

(57)【要約】 【目的】 各セルが相互に並列接続される以外はゲート
酸化物または誘電体層の品質が決定されるメモリアレイ
と同一の試験装置を用いる方法を得る。 【構成】 試験装置（１０）は欠陥のあるゲート酸化物
セルまたは欠陥のあるインタポリ誘電体セルのフローテ
ィングゲートから電子を抽出するような値と極性の電気
的ストレスを受け、そのため、帯電されていない欠陥の
ないセルの電荷が残っている間セルの特性を変更する。
この方法では、欠陥のあるセルのスレッショルドのみが
変更される。次いで、試験装置にスレッショルドより低
い電圧が印加れ、セルを通る装置内の少なくとも１つの
欠陥のあるセルの存在に関連するドレイン電流が測定さ
れる。欠陥のあるセルの数を決定するために電流−電圧
特性の測定，分析を行う。この方法はＥＰＲＯＭ、ＥＥ
ＰＲＯＭ、フラッシュＥＥＰＲＯＭメモリのゲート酸化
物またはインタポリ誘電体の並列品質制御に適当であ
る。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】この発明は、不揮発性メモリアレ
イのセルの誘電体層評価方法および不揮発性メモリの試
験装置に関し、特に例えば不揮発性ＥＰＲＯＭ、ＥＥＯ
ＲＯＭおよびフラッシュＥＥＯＲＯＭメモリアレイのセ
ルの誘電体層評価方法および不揮発性の試験装置に関す
るものである。
【０００２】
【従来の技術】上述した型の不揮発性メモリの信頼性
は、誘電体層の品質に依存することが知られており、こ
の誘電体層の用語は、ここでは制御ゲート領域およびフ
ローティングゲート領域を規定し、一般に“インタポリ
（interpoly）誘電体”と称される２つの多結晶シリコ
ン層間に挿入されたゲート酸化物層および誘電体層の両
方を意味するものである。
【０００３】ゲート酸化物層の評価はとりわけそのセル
として図１６に示すような断面のフラッシュＥＥＰＲＯ
Ｍ１００がＥＰＲＯＭメモリのものより薄いゲート酸化
物層を有するフラッシュＥＥＰＲＯＭメモリの場合には
重要である。特に、図１６はＰ型基板１、Ｎ型ドレイン
領域２、Ｎ型ソース領域３、ゲート酸化物層４、フロー
ティングゲート領域５、誘電体インタポリ層６、制御ゲ
ート領域７および保護酸化物層８を示す。
【０００４】セル自身損傷を受けないようにさせる電圧
でファウラ−ノルドハイムトンネル電流によりフラッシ
ュセルを消去させるために、フラッシュＥＥＰＲＯＭメ
モリのゲート酸化物層は（ＥＰＲＯＭセルに対するほぼ
２００Åと比較して）ほぼ１１０Åの厚さを有する。従
って、ＥＥＰＲＯＭセルのトンネル酸化物と同じ機能を
行うことによってトンネル酸化物として規定され得るゲ
ート酸化物層を通るトンネル電流の通過はフローティン
グゲート領域から電子を除去させる。
【０００５】それ故、その機能に鑑みて、フラッシュセ
ルのトンネル酸化物層はＥＰＲＯＭメモリの代表的な電
気的ストレスに対する耐性および消去特性の両方の点で
信頼性が保証されなければならない。故に、トンネル酸
化物層の品質の評価の有効で信頼できる方法が重要であ
る。
【０００６】目下、これは特にそのために作られたトン
ネル酸化物層ＭＯＳコンデンサを使用して行われ、（考
慮されるセルの側に依存する）そのコンデンサの面積即
ち周辺の長さはアレイのものと等価であり、試験方法自
身はコンデンサに電圧または電流ストレスを与え、コン
デンサの破壊の際の電界または全電荷を評価することか
らなる。時々ストレスの下に得られる全電流／電圧特性
が評価される。
【０００７】
【発明が解決しようとする課題】しかしながら、上記分
析および評価方法はその精度に影響を及ぼす幾つかの欠
点を提起する。まず第１に、破壊電荷または電界と同じ
工程で作られた欠陥のあるセルアレイの存在との間にあ
る相互関係があるかどうかはまだ確立されていないこと
は疑いのないところである。
【０００８】その上、上記周知の方法で得られた電流／
電圧特性を持つ場合でさえ、酸化物の不足の度合いが全
アレイ内のセルの幾つかだけに影響を及ぼすときの酸化
物の欠陥を検出することは不可能である。実際、欠陥の
あるゲート酸化物層のセルのスレッショルドの変動に対
して応答できる電流、特に平方センチメートル当たり数
個の欠陥の欠陥レベルにおける電流は、測定装置のノイ
ズレベルで提起される制限およびコンデンサの全領域の
ゲート電流の同じ時間での存在のためにめったに測定で
きない。この後者の要因は検出するための欠陥レベルが
低くなると益々もっと厳しくなり、従って、益々広い面
積のコンデンサの測定が必要になり、そのためその方法
の測定感度を損なうことになる。
【０００９】周知の冗長方法を使用した場合でさえ、た
とえ少数の欠陥のあるセルの存在はメモリの破損を生じ
る。従って、生産工程の効率およびメモリの信頼性は含
まれる欠陥の度合いに依存するので、非常に低い欠陥レ
ベルさえ検出することができる測定装置を利用できるこ
とは肝要である。
【００１０】新しい発生装置の場合には、インタポリ誘
電体の総領域は増大しがちであり、従って、欠陥の低減
（平方センチメートル当たりの欠陥で表される）の減少
を生じ、またインタポリ誘電体層の品質は次第に重要に
なってくる。
【００１１】インタポリ誘電体層の品質を評価するため
の簡単な試験装置を用いる現在の技術は同様であり、基
本的にゲート酸化物層の技術と同じ限界を呈し、一般に
インタポリ誘電体と同一の誘電体を用いて電流−電圧特
性、および（広い領域または広い周辺長）のコンデンサ
の破壊の際の電界または電荷を測定するものである。こ
のような方法は、単に全体のコンデンサのものと比較し
て主要な電流／電圧特性の欠陥を検出すだけで、不揮発
性メモリセルの帯電状態に影響を及ぼすそれほど明白で
ない欠陥を検出し損なう。
【００１２】装置自体を試験することにより、より正確
な情報を得ることが出来るが、簡単な試験装置と比較し
て製造および試験時間が大きく増大する。
【００１３】この発明の目的は、品質の劣ったゲート酸
化物層またはインタポリ誘電体層のために欠陥のあるセ
ルを検出する方法を提供し、および周知の方法でかつそ
のために現に実施されている装置と比較して改善された
分析性能を提供することである。
【００１４】
【課題を解決するための手段】この発明によれば、請求
項１に記載されているような、例えばＥＰＲＯＭ、ＥＥ
ＰＲＯＭおよびフラッシュＥＥＰＲＯＭ等の不揮発性メ
モリの誘電体層の品質の評価方法が提供される。
【００１５】この発明の一実施例は品質を試験される誘
電体層（トンネル酸化物および／またはインタポリ誘電
体）が有るメモリアレイと同一の試験装置を備え、この
試験装置はその装置内の欠陥のある誘電体層のフローテ
ィングゲート領域から電子を抽出するだけのストレスを
電気的に印加される。特に、トンネル酸化物層の品質を
決定するために、電界が半導体基板から制御ゲート領域
に発生され、一方、インタポリ誘電体の品質を決定する
ために、電界が反対方向に発生される。次いで、試験装
置はスレッショルド電圧より低いようにされ、試験装置
セルを通りかつ欠陥のあるセルの存在に関連する電流が
測定され、欠陥のあるセルの数を決定するために電流−
電圧特性が分析される。この方法では、装置内でそのゲ
ート酸化物層および／またはインタポリ誘電体層が欠陥
のある１個のセルでさえその存在を検出することができ
る。
【００１６】
【実施例】この発明の好適な制限のない実施例を添付図
面を参照して説明する。以下の説明では、フラッシュＥ
ＥＰＲＯＭメモリについてなされるけれども、この発明
はまたＥＰＲＯＭおよびＥＰＲＯＭ型のメモリにも適用
され得る。図１は標準メモリアレイと同一のフラッシュ
ＥＰＲＯＭメモリ試験装置１０の平面図を示し、従っ
て、図１６に示すような多数のフラッシュＥＰＲＯＭメ
モリ１００を有する。しかしながら、標準アレイと同
様、図１に示すように、試験装置１０のセル１００のド
レイン領域は金属線によって相互に接続され、またソー
ス領域および制御ゲートラインが相互に接続される。図
１はフィールド絶縁領域１２、共通部分１４によって単
一パッド１５に接続された金属ドレインライン１３、単
一パッド１８に接続された金属ソースライン１７、共通
部分２０によって単一パッド２１に接続されたポリシリ
コン制御ゲートライン１９、ドレイン接点２３、および
ソース接点２４を収納する半導体材料のウエハ１の部分
を示す。フィールド絶縁領域１２が存在せずかつゲート
ラインで覆われていない領域はソースおよびドレイン領
域を構成する。
【００１７】従って、単一パッド１５、１８および２１
によって外部的にアクセクできる試験装置１０は並列接
続のセル１００の全てに電気的に等価である。試験装置
１０はウエハ自身の内側でかつ動作させる標準メモリア
レイ（その１つを図１に符号２７で示す）の次に形成し
てもよく、この場合、試験装置１０は、同じ特性（特に
ゲート酸化物層およびインタポリ誘電体の品質に関し
て）を呈し、標準メモリアレイ２７の酸化物層の品質の
信頼性のある表示を与えるため、同じ技術を使用しかつ
同時に標準メモリアレイ２７を用いて作られる。
【００１８】また、ゲート酸化物層またはインタポリ誘
電体層の品質を制御するために、試験装置１０は試験ウ
エハで形成してもよく、この場合、製造方法は標準メモ
リアレイに付属した回路を形成するのに必要な工程の幾
つかを省くことにより簡略化される。
【００１９】ゲート酸化物層の品質を評価するために、
試験装置１０をまず紫外線消去してセルのフローティン
グゲートを電気的に中和させ、この場合に、試験装置１
０のドレイン電流は試験装置１０内のセルの数だけ掛算
した各セルの電流に等しい。欠陥のあるゲート酸化物層
セルのフローティングゲートから電子を抽出する（従っ
て、正に帯電されたままである）方法でかつ帯電されて
いないその他のセルの帯電状態をそのままにする方法で
試験装置１０にストレスを与えるとき、欠陥のあるセル
のスレッショルド電圧は下がり、一方、その他の（欠陥
のない）セルのものは帯電されないままである。従っ
て、特に、スレッショルド電圧が十分に下がるならば
（これは通常試験装置１０の複雑さに依存し、かつ１０
０万個のセル構造に対してほぼ１Ｖである）、欠陥のあ
るセルのスレッショルド電圧以下のゲート電圧値に対し
て、欠陥のあるセルのドレイン電流またはソース電流は
その他のセルの全ての総ドレイン電流より大きい。
【００２０】上述のごとく、ストレスの加えられたとき
の試験装置１０の特性の変化を図２に示し、ここで、曲
線３０は暗がりでかつゼロゲート電圧（ＶG＝０）およ
び１ｎＡ以下の電流漏洩で測定された紫外線消去の試験
装置１０のゲート電圧の関数としてのソース電流を示
す。一般に、総合のソース−基板接合の空間電荷領域で
発生された光電流によってのみ決定されるソース漏洩は
光強度に強く依存し、そして、ドレイン領域はまたドレ
イン−基板接合の反転電流によって影響を受け、これは
ドレインに印加される電圧および密接に温度のいずれに
も依存する。
【００２１】制御ゲート領域（図１６の７）へ負の電圧
をまたソース領域（３）に正の電圧を印加した際に、フ
ローティングゲート領域５−基板１重複領域（拡散され
たソース領域３およびドレイン領域２を含む）またはそ
れぞれフローティングゲート領域５−ソース領域３重複
領域内のゲート酸化物層４（即ちトンネル酸化物層）の
電界はフローティングゲート領域５の方へ向けられる。
印加された電圧が欠陥のないセルのゲート酸化物層の電
位障壁を通るファウラ−ノルドハイムトンネルを避ける
ために十分低ければ、試験装置１０に図２の曲線３０で
示す特性を与えるために、低い電界（図９参照）の異常
なゲート電流で欠陥のあるセルのフローティングゲート
領域から失われるだけであり、上記特性は欠陥のあるセ
ルのために“尾”３１ａを呈する。
【００２２】図３は上述した電気的ストレスの１つを与
えた後の試験装置１０のドレイン電流Ｉｄ（対数目盛曲
線３３）および相互コンダクタンスＧ（ｄＩ／ｄＶG−
線形目盛曲線３４）を示す。特に、曲線３３はドレイン
−基板接合の反転電流を示す第１の部分３３ａと、多数
のセルのスレッショルド電圧の変化に基づく変更部分を
示す第２の部分３３ｂと、全アレイの介在による最終部
分３３ｃを呈する。相互コンダクタンス曲線３４は２つ
の“こぶ”３４ａおよび３４ｂを呈し、各々その他の欠
陥のないセルのスレッショルド電圧以下の電圧でターン
オンされるそれぞれの欠陥のあるセルで生じたドレイン
電流による。従って、相互コンダクタンス曲線３４は欠
陥のあるセルの数を決定し、特に１つだけでも欠陥のあ
るセルの存在を示すことを備えている。
【００２３】しかしながら、測定に基づく自動的工業目
盛ルーチンおよび相互コンダクタンス曲線の評価を案出
することが不可能なために、全アレイを評価するための
２つの代案が案出されている。
【００２４】第１の解決法によれば、試験装置は固定さ
れた期間の間所定のソース電圧またはゲート電圧によっ
てストレスを受けるようになされており、所定のソース
電流（例えば３００ｎＡ）におけるゲート電圧はストレ
スの前後で測定される。そのように測定された電圧の差
が所定の値を越えるならば、試験装置は欠陥があるもの
と考えられる。
【００２５】しかしながら、上記解決法はストレス時間
を最小にすることに関して問題を提起し、そのため、欠
陥のあるセルの低い電界での異常なゲート電流により広
く変化するストレス時間によって許容できる自動的時間
枠内で欠陥のあるアレイの検出を可能にする。
【００２６】上記問題を克服するのを提供する第２の好
適解決法は、勾配したストレスルーチンからなり、それ
によってストレス電圧は複数のステップで印加され、各
ストレス電圧印加ステップ後にアレイ特性が測定され
る。電圧勾配は特に指数関数的ゲート電流勾配に等価で
あり、そのため、欠陥のあるセルのソース電流は前の一
定ストレス解決法と比較してより迅速に検出される。
【００２７】以下に図４〜図７を参照して第２の解決法
を説明する。図に示す例では、ドレイン−基板接点漏洩
のドレイン電流とさらに光強度により生じたドレイン電
流のために、その特性はソース電流を使用して測定され
る。
【００２８】まず、第１に、試験装置１０の紫外線消去
後、試験装置の電流漏洩はＶｄ＝0.05Ｖ、Ｖｇ＝Ｖｓ＝
Ｖｂ＝０Ｖ（図１６）で測定され、ソース漏洩が所定の
スレッショルド（例えば１００ｎＡ）を越えると、試験
装置はさらに測定されない。また、同じくドレイン漏洩
に適用する。
【００２９】それから、試験装置の特性（“１次”特
性）は図４に示すように測定される。特に、この段階は
２つの所定のソース電流値Ｉ1およびＩ2（例えば、２０
０ｎＡおよび1.5ｍＡ）でファウラ−ノルドハイム効果
のために特性の偏位を示すのに第１に欠陥“尾”に影響
され、第２に試験装置の固有の性質を表すゲート電圧の
ＶＴＬおよびＶＴＨ値を測定することになる。
【００３０】次に、試験装置は例えばゲートについての
第１の勾配したストレス段階を受け、ここでは負のゲー
ト電圧（図７のＶG）は例えば−４Ｖからかつ例えば−
0.25の固定した増分で次第に増大し、各ストレス電圧は
例えば0.1秒の所定の時間の間維持される。ストレス電
圧ＶGの各印加後ソース電流値Ｉ1（図４）に対応するゲ
ート電圧Ｖｇの値Ｖ1が測定され、そして初期値ＶＴＬ
と比較される。その差（ＶＴＬ−Ｖ1）が所定のＤＶ値
例えば１００ｍＶ（通常、試験装置の精度に依存する）
以下であれば、上述のごとく増大したより高いストレス
電圧が印加され、そして、ストレスおよび測定が反復さ
れる。逆に、ＶＴＬ−Ｖ1≧ＤＶならば、印加されたス
トレスに関するＶG値がＶＲＬとして測定され、そし
て、第２の勾配したストレス段階が実行される。
【００３１】図５に示すように、ＶＲＬ（（ｉ＋１）番
目のストレス電圧周期に関連する）は特性（“尾”）の
0.1Ｖのシフト、次いで１以上の欠陥のあるセルのスレ
ッショルドのシフトのために応答できるストレスを表
す。
【００３２】第１のストレス段階でおけるように、第２
のストレス段階は再び直線的に増大する電圧レベルを印
加しかつ各印加後の特性を測定することからなる。特
に、第２のストレス段階では、ソース電流値Ｉ2に相当
する電圧Ｖｇが測定され、その結果得られたゲート電圧
Ｖｇの値Ｖ2を初期値ＶＴＨと比較される。ＶＴＨ−Ｖ2
＜ＤＶならば、より高いストレス電圧が印加される。逆
に、印加されたストレスに関連する値がＶＲＨとして記
憶される。
【００３３】図６に示すように、ＶＲＨは総アレイのス
レッショルド電圧の変動のための特性のシフトに対して
応答できるストレスを表し、セルのゲート酸化物層の固
有の品質に関連し、かつ製造工程パラメータおよび技術
に依存する。
【００３４】この点で、結果として得られたＶＲＬ値お
よびＶＲＨ値の差が計算され、この差が所定のスレッシ
ョルド（例えば、1.5Ｖ）を越えるならば、試験装置は
欠陥があると考えられる。また、本方法は電気的パラメ
ータおよび特定の特性値を比較し、その結果に従って類
別する付加的段階を含む。
【００３５】全体の試験順序は室温で非常に短時間、代
表的には約１５秒で行われ、任意の場合には数分以内で
行われる。インタポリ誘電体層の品質を決定するため
に、本方法は、図９〜図１２を参照して以下に詳述する
ようにゲート酸化物層を評価するのに用いられたものと
反対極性のストレス電圧を印加する。
【００３６】図９および図１０は、ソース領域に正の電
圧を印加し、または制御ゲート領域に（基板に対して）
負の電圧を印加することにより生じるストレスの場合の
電界の方向を示す。この場合、既に示したように、電界
Ｅはフローティングゲート領域の方向に向けられる。
（図９で矢印４０で示される）ゲート酸化物層４の欠陥
の場合には、図９に示したように、電子ｅはフローティ
ングゲート領域から基板またはソース領域の方へ抽出さ
れ、かくして既に述べたように伝達特性に変化が生じ
る。しかしながら、（図１０で矢印４１で示される）イ
ンタポリ誘電体層６の欠陥の場合には、図１０に示した
ように、電子ｅは制御ゲート領域７からフローティング
ゲート領域５へ注入されるが、伝達特性（図４の曲線）
には変化はない。これは、欠陥のあるセルの電流が測定
できるアレイの線形領域（図４の曲線の頂部の水平部分
Ａ）の外部直列抵抗ＲSによって影響される電流制限の
ためである。しかしながら、外部直列抵抗ＲSがゼロの
場合でさえ、欠陥のあるセルの電流は全アレイの電流だ
け越える（この場合、セルはプログラムされ、アレイ内
のその他のセルがターンオンした後だけターンオンされ
る）。従って、上記ストレスでは、欠陥のあるゲート酸
化物層セルの存在を検出することができるだけである。
【００３７】これに対し、制御ゲート領域７に正の電圧
をまた基板１に負の電圧を印加すると、電界は制御ゲー
ト領域７から基板１の方へ向けられ（図１１および図１
２）、その結果、ゲート酸化物層４内の矢印４０で示す
欠陥の場合には、電子ｅは図１１に示すように基板１か
らフローティングゲート領域５へ注入される。上述した
ように、フローティングゲート領域５への電子注入はア
レイの特性に変化を生じないが、一方、インタポリ誘電
体層６に矢印４１で示す欠陥が存在する場合には、フロ
ーティングゲート領域５から抽出された電子ｅを生じ、
従って、アレイの特性に変化を生じる。それ故、この種
の試験は、単に欠陥のあるインタポリ誘電体層６を持つ
セルの存在を検出することができるだけである。
【００３８】かくして、インタポリ誘電体層６の品質
は、ゲート酸化物層４と関連して上述した同じルーチン
を使用するが、印加したストレス電圧の極性を単に変え
ることによって分析され得る。
【００３９】特に、試験装置１０の紫外線消去および出
来れば電流漏洩の測定後、初期特性（図１４の破線１
５）が測定され、そして、制御ゲート端子に増大する正
のランプ電圧（図１３の電圧ＶG）を印加することによ
り、試験装置１０の特性が所定量だけ変化するＶＳＬ値
が決定される。（欠陥のあるインタポリ誘電体層６を有
し、従って、より低いゲート電圧Ｖｇの値でターンオン
されるセルのフローティングゲートからの電子抽出によ
る）特性の変化を図１４に示す。ここで、曲線４６は移
されて“尾”４７を提起する。ゲート酸化物層の試験に
関しては、この場合もまた、初期特性と比較して１００
ｍＶのシフトが所定のドレイン電流Ｉｄ（例えば２００
ｎＡ）が起きるＶＳＬ値を記憶してもよい。
【００４０】続いて、ランプ電圧が増加すると、チャネ
ル領域からフローティングゲート領域へのファウラーノ
ルドハイム電子注入の結果として印加される電界によっ
てプログラムされるアレイ内の全てのセルの結果として
伝達曲線の本質的な部分がシフトされるＶＳＨ値が決定
される。この場合に、曲線４８の部分４９および初期曲
線４５を表す破線で図１５に示すように、特性の頂部部
分は高い電圧値の方へ右方向にシフトする。この場合も
また、初期特性と比較して１００ｍＶのシフトが所定の
別なドレイン電流Ｉｄ（例えば1.5ｍＡ）が起きるＶＳ
Ｈ値を記憶してもよい。
【００４１】ゲート酸化物層の試験に関しては、差ＤＶ
Ｓ＝ＶＳＨ−ＶＳＬを試験装置１０の品質パラメータと
して使用してもよい。例えば、計算したＤＶＳ値との比
較に対して基準値ＤＶＳrefを確立することによって、
試験の結果を計算し、総領域の基づいて当該誘電体層の
欠陥（平方センチメートル当たりの欠陥）を決定するこ
とが可能である。
【００４２】インタポリ誘電体層の試験はゲート酸化物
層試験の前後に同じものまたはゲート酸化物層試験のも
のと同一の分離した試験装置を使用して行ってもよい。
【００４３】
【発明の効果】この発明による方法および装置の利点
は、次の説明から明らかになる。まず、たとえストレス
下のゲート酸化物層または誘電体層を通る電流が測定装
置のノイズレベル以下で、それ故直接的に測定できなく
とも、この発明による方法および装置はセルのドレイン
およびソース電流の測定を通してゲート酸化物層または
インタポリ誘電体層を通る電流を間接的に測定でき、従
ってたった１つの欠陥のあるセルの検出が可能になる。
従って、これはコンデンサの試験と比較して分解能を強
化する。装置自体の試験と比較して、この発明による方
法は、コンデンサと同じ試験レベルで欠陥のあるゲート
酸化物層またはインタポリ誘電体層を持つロット（即
ち、すぐ次の製造のロット）の選択を可能にすることに
より前の段階での試験を提供する。
【００４４】さらに、メモリアレイのものと大きく異な
る構造特性の以前に使用されたコンデンサと異なって、
この発明による試験装置は、同時に形成されかつ同じ技
術を使用しているため、メモリアレイと物理的に等価で
あり、従って、試験装置の結果に基づいてアレイの品質
の直接的評価が可能である。
【００４５】さらにその上、上述した方法は実行するの
に簡単で容易であり、試験装置は特別な技術を要するこ
となく、また現存の製造工程に対する変更をすることな
く、容易に製造できる。
【００４６】また、工学研究目的に対して、メモリアレ
イと同じ物理的および構造的特性を持つ試験装置をより
短い製造工程を使用して製造してもよく、かくして製造
工程の規格に対してなされる任意の訂正の迅速で有効な
評価が可能になる。
【００４７】しかしながら、当業者には、この発明の要
旨を逸脱することなくここで説明しかつ例示した方法お
よび装置に対する変更をなし得ることが明らかであろ
う。特に、ゲート酸化物層を評価するため、（図８でお
けるように）基板に対して、およびドレイン領域に対し
て正の電圧で、（上述した実施例におけるように）試験
装置セルのゲート領域またはソース領域に対して公平に
ストレスを印加してもよい。一方、インタポリ誘電体層
を評価するため、試験装置のゲート領域は基板に関連し
て単に正にバイアスされる必要があり、その結果、電界
の方向は図１１および図１２に示すようになる。スレッ
ショルド電圧に達しない電流の測定はドレインまたはソ
ース電流を含んでもよく、一方、特性の測定はドレイン
またはソース電流に対立するものとして相互コンダクタ
ンスさえも含んでもよい。
【００４８】上述した説明はフラッシュＥＥＰＲＯＭメ
モリに関するものであったけれども、説明した方法およ
び装置はＥＰＲＯＭおよびＥＥＰＲＯＭメモリの評価に
もまた用いてもよく、この場合、試験装置は、制御ゲー
トライン、ソースラインおよびドレインラインを電気的
に接続することにより、該ＥＰＲＯＭまたはＥＥＰＲＯ
Ｍの型に物理的に等価である。最後に、印加されるスト
レスの型は必ずしも電気的でなくてもよく、たとえば、
欠陥のあるセルのフローティングゲート領域から電子の
除去を生じるならば、放射線でもよい。
【図面の簡単な説明】
【図１】この発明により用いられる試験装置の平面図で
ある。
【図２】図１の試験装置の電気的特性を示す図である。
【図３】図１の試験装置の電気的特性を示す図である。
【図４】図１の試験装置の電気的特性を示す図である。
【図５】図１の試験装置の電気的特性を示す図である。
【図６】図１の試験装置の電気的特性を示す図である。
【図７】トンネル酸化物層の品質を決定するために、こ
の発明の方法の一実施例による図１の試験装置に印加さ
れるストレス電圧を示す図である。
【図８】トンネル酸化物層の品質を決定するために、こ
の発明の方法の他の実施例による図１の試験装置に印加
されるストレス電圧を示す図である。
【図９】異なる欠陥およびバイアス条件下の電気的スト
レス量を例示する図１６と同じ断面図である。
【図１０】異なる欠陥およびバイアス条件下の電気的ス
トレス量を例示する図１６と同じ断面図である。
【図１１】異なる欠陥およびバイアス条件下の電気的ス
トレス量を例示する図１６と同じ断面図である。
【図１２】異なる欠陥およびバイアス条件下の電気的ス
トレス量を例示する図１６と同じ断面図である。
【図１３】インタポリ誘電体層の品質を決定するための
図１の試験装置のストレス電圧および特性を示す図であ
る。
【図１４】インタポリ誘電体層の品質を決定するための
図１の試験装置のストレス電圧および特性を示す図であ
る。
【図１５】インタポリ誘電体層の品質を決定するための
図１の試験装置のストレス電圧および特性を示す図であ
る。
【図１６】周知のフラッシュＥＥＰＲＯＭメモリセルの
断面図である。
【符号の説明】
１ Ｐ型基板 ２ Ｎ型ドレイン領域 ３ Ｎ型ソース領域 ４ ゲート酸化物層層 ５ フローティングゲート領域 ６ インタポリ誘電体層 ７ 制御ゲート領域 １０ フラッシュＥＥＰＲＯＭメモリ試験装置 １３ 金属ドレインライン １４、２０ 共通部分 １５、１８、２１ 単一パッド １７ 金属ソースライン １９ ポリシリコン制御ゲートライン ２７ 標準メモリアレイ １００ フラッシュＥＥＰＲＯＭセル
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 21/8247 29/788 29/792 (72)発明者 レオナルド・ラヴァツィ イタリア国、24044 ダルミネ、ヴィア・ コンテ・ラッティ ３

Claims (20)

    【特許請求の範囲】
  1. 【請求項１】 不揮発性メモリアレイのセル（１００）
    の誘電体層を評価する方法であって、上記メモリアレイ
    のセル（１００）を並列に接続するステップと、上記メ
    モリアレイの欠陥のあるセルのフローティングゲート領
    域から電子を抽出するようなストレスを上記並列接続の
    セルに印加するステップと、続いて上記並列接続のセル
    の特性を測定するステップとを含むことを特徴とする不
    揮発性メモリアレイのセルの誘電体層評価方法。
  2. 【請求項２】 ストレスを印加するステップは電気的ス
    トレスを印加するステップを含むことを特徴とする請求
    項１記載の不揮発性メモリアレイのセルの誘電体層評価
    方法。
  3. 【請求項３】 特性を測定するステップは並列接続のセ
    ル（１００）に欠陥のないメモリセルの標準スレッショ
    ルド電圧より低い電圧を印加するステップを含むことを
    特徴とする請求項１または２記載の不揮発性メモリアレ
    イのセルの誘電体層評価方法。
  4. 【請求項４】 電圧がゲート電圧であることを特徴とす
    る請求項３記載の不揮発性メモリアレイのセルの誘電体
    層評価方法。
  5. 【請求項５】 特性を測定するステップは並列接続のセ
    ル（１００）のドレイン電流を測定するステップを含む
    ことを特徴とする請求項１〜４のいずれかに記載の不揮
    発性メモリアレイのセルの誘電体層評価方法。
  6. 【請求項６】 特性を測定すステップは並列接続のセル
    （１００）のソース電流を測定するステップを含むこと
    を特徴とする請求項１〜４のいずれかに記載の不揮発性
    メモリアレイのセルの誘電体層評価方法。
  7. 【請求項７】 特性を測定するステップは並列接続のセ
    ル（１００）の相互コンダクタンスを測定するステップ
    を含むことを特徴とする請求項１〜４のいずれかに記載
    の不揮発性メモリアレイのセルの誘電体層評価方法。
  8. 【請求項８】 ストレスを印加するステップは並列接続
    のセル（１００）にストレス電圧を短時間印加するステ
    ップを含むことを特徴とする請求項１〜７のいずれかに
    記載の不揮発性メモリアレイのセルの誘電体層評価方
    法。
  9. 【請求項９】 試験セル（１００）のゲート酸化物層
    （４）を評価するための請求項８記載の不揮発性メモリ
    アレイのセルの誘電体層評価方法において、ストレス電
    圧を印加するステップは標準の欠陥のないメモリセルの
    トンネル電圧より低くかつ欠陥のあるメモリセルのトン
    ネル電圧より高いストレス電圧を印加するステップを含
    むことを特徴とする不揮発性メモリアレイのセルの誘電
    体層評価方法。
  10. 【請求項１０】 ストレス電圧を印加するステップは上
    記セルのドレインおよびソース領域に対してゲート領域
    に負の電圧を印加するステップを含むことを特徴とする
    請求項９記載の不揮発性メモリアレイのセルの誘電体層
    評価方法。
  11. 【請求項１１】 ストレス電圧を印加するステップは上
    記セルの基板およびゲート領域に対してソース領域に正
    の電圧を印加するステップを含むことを特徴とする請求
    項９記載の不揮発性メモリアレイのセルの誘電体層評価
    方法。
  12. 【請求項１２】 上記セル（１００）の制御ゲート領域
    およびフローティングゲート領域間に挿入されたインタ
    ポリ誘電体層（６）を評価するための請求項８記載の不
    揮発性メモリアレイのセルの誘電体層評価方法におい
    て、ストレス電圧を印加するステップは上記セルの基板
    領域に対して上記制御ゲート領域に正の電圧を印加する
    ステップを含む不揮発性メモリアレイのセルの誘電体層
    評価方法。
  13. 【請求項１３】 ストレス電圧を印加するステップは所
    定の期間中定電圧を印加するステップを含むことを特徴
    とする請求項８〜１２のいずれかに記載の不揮発性メモ
    リアレイのセルの誘電体層評価方法。
  14. 【請求項１４】 ストレス電圧を印加するステップは最
    小値から最大値へ増大する電圧を印加するステップを含
    むことを特徴とする請求項８記載の不揮発性メモリアレ
    イのセルの誘電体層評価方法。
  15. 【請求項１５】 増大する電圧は各ステップで増大する
    ことを特徴とする請求項１４記載の不揮発性メモリアレ
    イのセルの誘電体層評価方法。
  16. 【請求項１６】 多数のストレスおよび測定サイクルを
    含み、各サイクルはストレス電圧を印加し、上記セルの
    特性を測定することを含み、各サイクルにおけるストレ
    ス電圧は前のサイクルのものに比較して所定量だけ増大
    されることを特徴とする請求項１５記載の不揮発性メモ
    リアレイのセルの誘電体層評価方法。
  17. 【請求項１７】 ストレスを印加する前に上記セルの特
    性を測定し、そして上記ストレスの印加前後に測定され
    た特性を比較する初期ステップを含むことを特徴とする
    請求項１〜１６のいずれかに記載の不揮発性メモリアレ
    イのセルの誘電体層評価方法。
  18. 【請求項１８】 上記セルの特性を測定する初期ステッ
    プの前に上記試験セルを紫外線消去するステップを含む
    ことを特徴とする請求項１〜１７のいずれかに記載の不
    揮発性メモリアレイのセルの誘電体層評価方法。
  19. 【請求項１９】 メモリアレイは相互に電気的に接続さ
    れかつ単一ドレインパッド（１５）に電気的に接続され
    たドレイン領域（２）、相互に電気的に接続されかつ単
    一ソースパッド（１８）に電気的に接続されたソース領
    域（３）、および相互に電気的に接続されかつ単一ゲー
    トパッド（２１）に電気的に接続された制御ゲート領域
    （７，１９）を有する試験セルのアレイからなる試験装
    置を備えたことを特徴とする請求項１〜１８のいずれか
    に記載の不揮発性メモリアレイのセルの誘電体層評価方
    法。
  20. 【請求項２０】 標準メモリセル（１００）のアレイを
    備え、上記メモリセルが相互に電気的に接続されかつ単
    一ドレインパッド（１５）に電気的に接続されたドレイ
    ン領域（２）、相互に電気的に接続されかつ単一ソース
    パッド（１８）に電気的に接続されたソース領域
    （３）、および相互に電気的に接続されかつ単一ゲート
    パッド（２１）に電気的に接続された制御ゲート領域
    （７，１９）を有することを特徴とする不揮発性メモリ
    の試験装置。
JP5272485A 1992-10-29 1993-10-29 不揮発性メモリアレイのセルの誘電体層評価方法および不揮発性メモリの試験装置 Pending JPH076599A (ja)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
EP92830589A EP0594920B1 (en) 1992-10-29 1992-10-29 Method of evaluating the gate oxide of non-volatile EPROM, EEPROM and flash-EEPROM memories
IT92830589.5 1992-10-29
IT93830134.8 1993-04-01
EP93830134A EP0595775B1 (en) 1992-10-29 1993-04-01 Method of evaluating the dielectric layer of nonvolatile EPROM, EEPROM and flash-EEPROM memories

Publications (1)

Publication Number Publication Date
JPH076599A true JPH076599A (ja) 1995-01-10

Family

ID=26132582

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5272485A Pending JPH076599A (ja) 1992-10-29 1993-10-29 不揮発性メモリアレイのセルの誘電体層評価方法および不揮発性メモリの試験装置

Country Status (3)

Country Link
US (2) US5604699A (ja)
EP (1) EP0595775B1 (ja)
JP (1) JPH076599A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004059333A1 (ja) * 2002-12-25 2004-07-15 Nec Corporation 評価装置及びそれに用いる回路設計方法
JP2005285289A (ja) * 2004-03-31 2005-10-13 Nec Electronics Corp 半導体装置のテスト方法及びテスト装置
JP2016023964A (ja) * 2014-07-17 2016-02-08 富士電機株式会社 半導体装置の検査方法

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0594920B1 (en) * 1992-10-29 1999-07-28 STMicroelectronics S.r.l. Method of evaluating the gate oxide of non-volatile EPROM, EEPROM and flash-EEPROM memories
JPH09260613A (ja) * 1996-03-19 1997-10-03 Oki Electric Ind Co Ltd トンネル絶縁膜の膜質評価方法
US6087208A (en) * 1998-03-31 2000-07-11 Advanced Micro Devices, Inc. Method for increasing gate capacitance by using both high and low dielectric gate material
FR2786569B1 (fr) * 1998-11-27 2001-02-09 St Microelectronics Sa Circuit de test de cellules eeprom
US6091652A (en) * 1998-12-11 2000-07-18 Lsi Logic Corporation Testing semiconductor devices for data retention
US6128219A (en) * 1999-10-27 2000-10-03 Stmicroelectronics, S.R.L. Nonvolatile memory test structure and nonvolatile memory reliability test method
US6222211B1 (en) * 1999-11-19 2001-04-24 Han-Ping Chen Memory package method and apparatus
DE10103060B4 (de) 2000-01-26 2006-06-08 Infineon Technologies Ag Verfahren zum Testen einer ein Floating-Gate aufweisenden Speicherzelle und Anordnung zur Durchführung dieses Verfahrens
JP3848064B2 (ja) * 2000-08-07 2006-11-22 シャープ株式会社 半導体不揮発性メモリの試験方法
US6684173B2 (en) 2001-10-09 2004-01-27 Micron Technology, Inc. System and method of testing non-volatile memory cells
EP1367597B1 (en) * 2002-05-31 2005-08-03 STMicroelectronics S.r.l. Test structure for the measurement of contact to gate distance in non-volatile memory devices and corresponding test method
US7038469B2 (en) * 2003-10-29 2006-05-02 International Business Machines Corporation Method of determining localized electron tunneling in a capacitive structure
US7782668B2 (en) * 2007-11-01 2010-08-24 Jonker Llc Integrated circuit embedded with non-volatile one-time-programmable and multiple-time programmable memory
US7787295B2 (en) * 2007-11-14 2010-08-31 Jonker Llc Integrated circuit embedded with non-volatile multiple-time programmable memory having variable coupling
US8580622B2 (en) 2007-11-14 2013-11-12 Invensas Corporation Method of making integrated circuit embedded with non-volatile programmable memory having variable coupling
US7852672B2 (en) * 2007-11-14 2010-12-14 Jonker Llc Integrated circuit embedded with non-volatile programmable memory having variable coupling
US7876615B2 (en) * 2007-11-14 2011-01-25 Jonker Llc Method of operating integrated circuit embedded with non-volatile programmable memory having variable coupling related application data
US8305805B2 (en) * 2008-11-03 2012-11-06 Invensas Corporation Common drain non-volatile multiple-time programmable memory
US8203861B2 (en) 2008-12-30 2012-06-19 Invensas Corporation Non-volatile one-time—programmable and multiple-time programmable memory configuration circuit
US8140763B2 (en) 2009-07-16 2012-03-20 International Business Machines Corporation Techniques for managing data in a write cache of a storage controller
CN102054858B (zh) * 2009-11-06 2012-07-18 北京有色金属研究总院 一种非晶三元高k栅介质材料及其制备方法
US8988103B2 (en) 2010-09-15 2015-03-24 David K. Y. Liu Capacitively coupled logic gate
US9305931B2 (en) 2011-05-10 2016-04-05 Jonker, Llc Zero cost NVM cell using high voltage devices in analog process
US9852801B1 (en) * 2016-12-01 2017-12-26 Commissariat A L'energie Atomique Et Aux Energies Alternatives Method for determining a leakage current through an inter-gate dielectric structure of a flash memory cell

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4243937A (en) * 1979-04-06 1981-01-06 General Instrument Corporation Microelectronic device and method for testing same
US4545112A (en) * 1983-08-15 1985-10-08 Alphasil Incorporated Method of manufacturing thin film transistors and transistors made thereby
US5155701A (en) * 1985-02-08 1992-10-13 Hitachi, Ltd. Semiconductor integrated circuit device and method of testing the same
JPS62114200A (ja) * 1985-11-13 1987-05-25 Mitsubishi Electric Corp 半導体メモリ装置
US4967394A (en) * 1987-09-09 1990-10-30 Kabushiki Kaisha Toshiba Semiconductor memory device having a test cell array
US5247346A (en) * 1988-02-05 1993-09-21 Emanuel Hazani E2 PROM cell array including single charge emitting means per row
US4841482A (en) * 1988-02-17 1989-06-20 Intel Corporation Leakage verification for flash EPROM
US4829014A (en) * 1988-05-02 1989-05-09 General Electric Company Screenable power chip mosaics, a method for fabricating large power semiconductor chips
US4963825A (en) * 1989-12-21 1990-10-16 Intel Corporation Method of screening EPROM-related devices for endurance failure
JPH03283200A (ja) * 1990-03-30 1991-12-13 Toshiba Corp 不揮発性半導体記憶装置及びこれに用いられるメモリセルトランジスタのしきい値電圧の測定方法
JP2530243B2 (ja) * 1990-05-24 1996-09-04 株式会社シンク・ラボラトリー ユニット移動式現像方法及びユニット移動式現像装置
JP2635810B2 (ja) * 1990-09-28 1997-07-30 株式会社東芝 半導体記憶装置
US5243554A (en) * 1991-05-09 1993-09-07 Synaptics, Incorporated Writable analog reference voltage storage device
US5283454A (en) * 1992-09-11 1994-02-01 Motorola, Inc. Semiconductor device including very low sheet resistivity buried layer
EP0594920B1 (en) * 1992-10-29 1999-07-28 STMicroelectronics S.r.l. Method of evaluating the gate oxide of non-volatile EPROM, EEPROM and flash-EEPROM memories

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004059333A1 (ja) * 2002-12-25 2004-07-15 Nec Corporation 評価装置及びそれに用いる回路設計方法
US7404157B2 (en) 2002-12-25 2008-07-22 Nec Corporation Evaluation device and circuit design method used for the same
JP2005285289A (ja) * 2004-03-31 2005-10-13 Nec Electronics Corp 半導体装置のテスト方法及びテスト装置
JP2016023964A (ja) * 2014-07-17 2016-02-08 富士電機株式会社 半導体装置の検査方法

Also Published As

Publication number Publication date
US5712816A (en) 1998-01-27
EP0595775A1 (en) 1994-05-04
EP0595775B1 (en) 1999-07-28
US5604699A (en) 1997-02-18

Similar Documents

Publication Publication Date Title
JPH076599A (ja) 不揮発性メモリアレイのセルの誘電体層評価方法および不揮発性メモリの試験装置
US5515318A (en) Method of evaluating the gate oxide of non-volatile EPROM, EEPROM and flash-EEPROM memories
US6684173B2 (en) System and method of testing non-volatile memory cells
JP3921248B2 (ja) トレンチトランジスタの試験方法
US6091652A (en) Testing semiconductor devices for data retention
US6047243A (en) Method for quantifying ultra-thin dielectric reliability: time dependent dielectric wear-out
KR101458350B1 (ko) 플로팅 게이트를 구비하는 비-휘발성 메모리 셀의 데이터 유지를 테스트하는 방법
US6606273B1 (en) Methods and systems for flash memory tunnel oxide reliability testing
US4963825A (en) Method of screening EPROM-related devices for endurance failure
US5394101A (en) Method for detecting mobile ions in a semiconductor device
KR19990062520A (ko) 불휘발성 메모리 어레이의 챠지 이득과 챠지 손실 특성 검출 회로
Cappelletti et al. CAST: An electrical stress test to monitor single bit failures in Flash-EEPROM structures
JP2005518630A (ja) 不揮発性メモリテスト構造および方法
US20020187602A1 (en) Method of manufacturing semiconductor device
KR100861647B1 (ko) 낸드 플래시 메모리 소자의 채널 부스팅 전압 측정 방법
JP2000349174A (ja) 不揮発性半導体メモリの電荷保持寿命評価方法
FR2786569A1 (fr) Circuit de test de cellules eeprom
JP3984109B2 (ja) 半導体装置の製造方法
US7826287B2 (en) Testing non-volatile memory devices for charge leakage
JPH1084025A (ja) トンネル絶縁膜の膜質評価方法および半導体装置のスクリーニング方法
Sikora et al. Technologies and reliability of modern embedded flash cells
JP2006127582A (ja) 半導体装置の製造方法
US6808945B1 (en) Method and system for testing tunnel oxide on a memory-related structure
JPS59227095A (ja) 半導体記憶素子のスクリ−ニング方法
KR970010628B1 (ko) 반도체 이피롬 소자의 검사방법

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20031224

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20040324

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20040329

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20040824