JP2709351B2 - 非接触c−v測定装置におけるc−v特性変換方法 - Google Patents
非接触c−v測定装置におけるc−v特性変換方法Info
- Publication number
- JP2709351B2 JP2709351B2 JP28083192A JP28083192A JP2709351B2 JP 2709351 B2 JP2709351 B2 JP 2709351B2 JP 28083192 A JP28083192 A JP 28083192A JP 28083192 A JP28083192 A JP 28083192A JP 2709351 B2 JP2709351 B2 JP 2709351B2
- Authority
- JP
- Japan
- Prior art keywords
- contact
- characteristic
- semiconductor wafer
- mais
- gap
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Description
【0001】
【産業上の利用分野】この発明は、非接触C−V測定装
置で得られたC−V特性を変換する方法に関し、特に、
接触型C−V測定装置で得られるC−V特性と同等な特
性を求める方法に関する。
置で得られたC−V特性を変換する方法に関し、特に、
接触型C−V測定装置で得られるC−V特性と同等な特
性を求める方法に関する。
【0002】
【従来の技術】半導体ウエハの表面状態を評価する方法
の1つとして、C−V測定が用いられている。従来のC
−V測定では、半導体ウエハの表面上に測定用の電極を
形成していたが、その電極を形成するプロセスにおい
て、半導体ウエハの絶縁膜中に可動イオンが混入してし
まう可能性があった。従って、C−V測定の結果、絶縁
膜中の可動イオン量が多いと評価された場合に、従来の
方法では、絶縁膜形成のプロセスに原因があるのか、電
極形成のプロセスに原因があるのかを区別できなかっ
た。
の1つとして、C−V測定が用いられている。従来のC
−V測定では、半導体ウエハの表面上に測定用の電極を
形成していたが、その電極を形成するプロセスにおい
て、半導体ウエハの絶縁膜中に可動イオンが混入してし
まう可能性があった。従って、C−V測定の結果、絶縁
膜中の可動イオン量が多いと評価された場合に、従来の
方法では、絶縁膜形成のプロセスに原因があるのか、電
極形成のプロセスに原因があるのかを区別できなかっ
た。
【0003】そこで、本出願人らは、絶縁膜上に電極を
形成せずに非接触でC−V測定を行なう装置を開発し、
特開平4−132236号公報にその装置を開示してい
る。図5は、この非接触C−V測定装置の概念図であ
る。この装置では、測定用電極201が半導体ウエハ1
00の表面から約1μm以下のギャップ△Gを介して保
持されており、この測定用電極201と半導体ウエハ1
00との間に交流電圧を印加することによってC−V特
性を測定する。なお、上記のような電極/空気層/絶縁
膜/半導体基板の構造を以下ではMAIS(Metal/Air/
Insulator/Semiconductor )構造と呼ぶ。これは、空気
層(ギャップ)の無い構造をMIS構造(Metal/Insula
tor/Semiconductor )と呼ぶのと同様である。
形成せずに非接触でC−V測定を行なう装置を開発し、
特開平4−132236号公報にその装置を開示してい
る。図5は、この非接触C−V測定装置の概念図であ
る。この装置では、測定用電極201が半導体ウエハ1
00の表面から約1μm以下のギャップ△Gを介して保
持されており、この測定用電極201と半導体ウエハ1
00との間に交流電圧を印加することによってC−V特
性を測定する。なお、上記のような電極/空気層/絶縁
膜/半導体基板の構造を以下ではMAIS(Metal/Air/
Insulator/Semiconductor )構造と呼ぶ。これは、空気
層(ギャップ)の無い構造をMIS構造(Metal/Insula
tor/Semiconductor )と呼ぶのと同様である。
【0004】
【発明が解決しようとする課題】図6(A)は非接触C
−V測定装置で得られるMAIS構造のC−V特性の一
例を示すグラフであり、図6(B)は接触型C−V測定
装置で得られるMIS構造のC−V特性の一例を示すグ
ラフである。これらのグラフから解るように、MAIS
構造のC−V特性とMIS構造のC−V特性とはそのC
−V曲線の形状がかなり異なる。また、C−V曲線から
得られるフラットバンド電圧Vfbの値もかなりの差があ
る。
−V測定装置で得られるMAIS構造のC−V特性の一
例を示すグラフであり、図6(B)は接触型C−V測定
装置で得られるMIS構造のC−V特性の一例を示すグ
ラフである。これらのグラフから解るように、MAIS
構造のC−V特性とMIS構造のC−V特性とはそのC
−V曲線の形状がかなり異なる。また、C−V曲線から
得られるフラットバンド電圧Vfbの値もかなりの差があ
る。
【0005】半導体ウエハのプロセスは、従来からMI
S構造のC−V特性に基づいて行なわれていたので、非
接触C−V測定装置を用いた場合にもMIS構造のC−
V特性と同等の特性が得られることが好ましい。
S構造のC−V特性に基づいて行なわれていたので、非
接触C−V測定装置を用いた場合にもMIS構造のC−
V特性と同等の特性が得られることが好ましい。
【0006】この発明は、従来技術における上述の課題
を解決するためになされたものであり、非接触C−V測
定装置で得られたMAIS構造のC−V特性を変換する
ことによって、MIS構造のC−V特性と同等な特性を
得ることを目的とする。
を解決するためになされたものであり、非接触C−V測
定装置で得られたMAIS構造のC−V特性を変換する
ことによって、MIS構造のC−V特性と同等な特性を
得ることを目的とする。
【0007】
【課題を解決するための手段】上述の課題を解決するた
め、この発明による方法は、絶縁膜を有する半導体ウエ
ハに対してギャップを隔てて保持される測定用電極を備
えた非接触C−V測定装置を用い、前記半導体ウエハに
ついて得られたC−V特性を変換する方法であって、前
記非接触C−V測定装置によって第1のC−V特性を得
る工程と、前記半導体ウエハの絶縁膜内電荷に起因する
電圧と、前記半導体ウエハの基板物質と前記測定用電極
の物質との間の仕事関数の差と、前記ギャップの容量
と、前記絶縁膜の容量と、前記半導体ウエハの空乏層の
容量とを含む等価回路を想定し、該等価回路に従って前
記第1のC−V特性を変換することにより、前記ギャッ
プが無く前記測定用電極が前記半導体ウエハに接した仮
想的な状態における第2のC−V特性を求める工程と、
を備える。なお、この発明における「C−V特性」は、
C−V曲線そのものを指すのみでなく、フラットバンド
電圧などのようにC−V曲線から得られる特性値として
も解釈し得る用語である。
め、この発明による方法は、絶縁膜を有する半導体ウエ
ハに対してギャップを隔てて保持される測定用電極を備
えた非接触C−V測定装置を用い、前記半導体ウエハに
ついて得られたC−V特性を変換する方法であって、前
記非接触C−V測定装置によって第1のC−V特性を得
る工程と、前記半導体ウエハの絶縁膜内電荷に起因する
電圧と、前記半導体ウエハの基板物質と前記測定用電極
の物質との間の仕事関数の差と、前記ギャップの容量
と、前記絶縁膜の容量と、前記半導体ウエハの空乏層の
容量とを含む等価回路を想定し、該等価回路に従って前
記第1のC−V特性を変換することにより、前記ギャッ
プが無く前記測定用電極が前記半導体ウエハに接した仮
想的な状態における第2のC−V特性を求める工程と、
を備える。なお、この発明における「C−V特性」は、
C−V曲線そのものを指すのみでなく、フラットバンド
電圧などのようにC−V曲線から得られる特性値として
も解釈し得る用語である。
【0008】
【作用】絶縁膜内電荷に起因する電圧と、電極と半導体
基板の仕事関数差とを含む等価回路を想定するので、M
IS構造のC−V特性と同等な第2のC−V特性を求め
ることができる。
基板の仕事関数差とを含む等価回路を想定するので、M
IS構造のC−V特性と同等な第2のC−V特性を求め
ることができる。
【0009】
【実施例】A.C−V特性の変換の考え方 図1は、MAIS構造の容量に関する等価回路を示す説
明図である。半導体基板の空乏層および酸化膜にかかる
バイアス電圧VMIS と、MAIS構造全体にかかるバイ
アス電圧VMAISとの関係は、電圧分配の法則に従って次
のように表わされる。 VMIS =VMAIS×CMAIS/CMIS …(1) ここで、CMAISはMAIS構造の合成容量、CMISはM
IS構造の合成容量であり、それぞれ次式で表わされ
る。 1/CMIS =1/Cd +1/Cox …(2) 1/CMAIS=1/CMIS +1/Cair …(3) Cd は半導体基板100に形成される空乏層の容量、C
oxは酸化膜102の容量、Cair はギャップの容量であ
る。
明図である。半導体基板の空乏層および酸化膜にかかる
バイアス電圧VMIS と、MAIS構造全体にかかるバイ
アス電圧VMAISとの関係は、電圧分配の法則に従って次
のように表わされる。 VMIS =VMAIS×CMAIS/CMIS …(1) ここで、CMAISはMAIS構造の合成容量、CMISはM
IS構造の合成容量であり、それぞれ次式で表わされ
る。 1/CMIS =1/Cd +1/Cox …(2) 1/CMAIS=1/CMIS +1/Cair …(3) Cd は半導体基板100に形成される空乏層の容量、C
oxは酸化膜102の容量、Cair はギャップの容量であ
る。
【0010】非接触C−V測定装置で得られるC−V曲
線は、MAIS構造のバイアス電圧VMAISと合成容量C
MAISとの関係を示す曲線である。ところで、上記(1)
式の右辺の合成容量CMIS は(3)式を用いて求められ
る。すなわち、ギャップの容量Cair はギャップ△Gの
大きさを非接触C−V測定装置で測定することによって
算出でき、このギャップの容量Cair とMAIS構造の
合成容量CMAISから、(3)式に従ってMIS構造の合
成容量CMIS が算出できる。
線は、MAIS構造のバイアス電圧VMAISと合成容量C
MAISとの関係を示す曲線である。ところで、上記(1)
式の右辺の合成容量CMIS は(3)式を用いて求められ
る。すなわち、ギャップの容量Cair はギャップ△Gの
大きさを非接触C−V測定装置で測定することによって
算出でき、このギャップの容量Cair とMAIS構造の
合成容量CMAISから、(3)式に従ってMIS構造の合
成容量CMIS が算出できる。
【0011】このようにして得られたMIS構造の合成
容量CMIS を用いると、(1)式に従って、MAIS構
造のバイアス電圧VMAISをMIS構造のバイアス電圧V
MISに変換することができる。このバイアス電圧VMIS
と合成容量CMIS との関係は、MIS構造のC−V曲線
である。
容量CMIS を用いると、(1)式に従って、MAIS構
造のバイアス電圧VMAISをMIS構造のバイアス電圧V
MISに変換することができる。このバイアス電圧VMIS
と合成容量CMIS との関係は、MIS構造のC−V曲線
である。
【0012】ところが、(1)式に従ってMIS構造の
C−V特性を求めた場合には、次のような問題が発生す
ることが判明した。すなわち、実際にMAIS構造やM
IS構造に印加される電圧には、酸化膜内の電荷に起因
する電圧VQ や、電極物質と半導体基板物質との間の仕
事関数の差φmsが含まれている。しかし、図1の等価回
路ではこれらの電圧寄与分VQ ,φmsを無視しているの
で、(1)式によって変換して得られるC−V特性は、
これらの電圧寄与分VQ ,φmsが共に0の時にのみ正し
い結果を与えるのである。
C−V特性を求めた場合には、次のような問題が発生す
ることが判明した。すなわち、実際にMAIS構造やM
IS構造に印加される電圧には、酸化膜内の電荷に起因
する電圧VQ や、電極物質と半導体基板物質との間の仕
事関数の差φmsが含まれている。しかし、図1の等価回
路ではこれらの電圧寄与分VQ ,φmsを無視しているの
で、(1)式によって変換して得られるC−V特性は、
これらの電圧寄与分VQ ,φmsが共に0の時にのみ正し
い結果を与えるのである。
【0013】酸化膜内電荷による電圧VQ と、仕事関数
の差φmsとを考慮すると、MAIS構造の等価回路は図
2に示すものになる。図2の等価回路では、(1)式の
代わりに次式が成立する。 VMIS =(VMAIS−VfbMAIS)×CMAIS/CMIS …(4) VfbMAIS=φms−Qfb/CO =φms+VQ …(5) 1/CO =1/Cair +1/Cox …(6) ここで、VfbMAISはMAIS構造のC−V曲線から得ら
れるフラットバンド電圧、Qfbは酸化膜内電荷量、CO
は酸化膜とギャップの合成容量である。
の差φmsとを考慮すると、MAIS構造の等価回路は図
2に示すものになる。図2の等価回路では、(1)式の
代わりに次式が成立する。 VMIS =(VMAIS−VfbMAIS)×CMAIS/CMIS …(4) VfbMAIS=φms−Qfb/CO =φms+VQ …(5) 1/CO =1/Cair +1/Cox …(6) ここで、VfbMAISはMAIS構造のC−V曲線から得ら
れるフラットバンド電圧、Qfbは酸化膜内電荷量、CO
は酸化膜とギャップの合成容量である。
【0014】ただし、(4)式で与えられるバイアス電
圧VMIS はフラットバンド電圧がゼロ(すなわち、φms
=0,Qfb=0)の理想状態のものである。MIS構造
のバイアス電圧VMIS*は、(4)式の右辺にMIS構造
のフラットバンド電圧VfbMIS を加えた次式によって与
えられる。 VMIS*=(VMAIS−VfbMAIS)×CMAIS/CMIS+VfbMIS …(7) ここで、MIS構造のフラットバンド電圧VfbMIS は次
式で示される。 VfbMIS =φms−Qfb/Cox=φms+VQ ×CO /Cox …(8)
圧VMIS はフラットバンド電圧がゼロ(すなわち、φms
=0,Qfb=0)の理想状態のものである。MIS構造
のバイアス電圧VMIS*は、(4)式の右辺にMIS構造
のフラットバンド電圧VfbMIS を加えた次式によって与
えられる。 VMIS*=(VMAIS−VfbMAIS)×CMAIS/CMIS+VfbMIS …(7) ここで、MIS構造のフラットバンド電圧VfbMIS は次
式で示される。 VfbMIS =φms−Qfb/Cox=φms+VQ ×CO /Cox …(8)
【0015】MIS構造のフラットバンド電圧VfbMIS
は、次のような手順で算出される。まず、上記(5)式
と(6)式を変形すると、酸化膜内電荷量Qfbが次式で
与えられる。 Qfb=(φms−VfbMAIS)/(1/Cair +1/Cox) …(9) そして、(9)式で算出された酸化膜内電荷量Qfbを上
記(8)式に代入することにより、MIS構造における
フラットバンド電圧VfbMIS が算出される。なお、この
際、酸化膜102の容量Coxは酸化膜の比誘電率と酸化
膜の厚みとから算出される。
は、次のような手順で算出される。まず、上記(5)式
と(6)式を変形すると、酸化膜内電荷量Qfbが次式で
与えられる。 Qfb=(φms−VfbMAIS)/(1/Cair +1/Cox) …(9) そして、(9)式で算出された酸化膜内電荷量Qfbを上
記(8)式に代入することにより、MIS構造における
フラットバンド電圧VfbMIS が算出される。なお、この
際、酸化膜102の容量Coxは酸化膜の比誘電率と酸化
膜の厚みとから算出される。
【0016】前述したように、非接触C−V測定装置で
得られるC−V曲線は、MAIS構造のバイアス電圧V
MAISとその合成容量CMAISとの関係を示す曲線である。
そこで、MIS構造に換算したバイアス電圧VMIS*を上
記(7)式に従って算出し、その合成容量CMIS を上記
(3)式に従って算出することによってMIS構造にお
けるC−V曲線を得ることができる。また、MIS構造
のフラットバンド電圧VfbMIS は、上記(8)式および
(9)式に従って算出することができる。
得られるC−V曲線は、MAIS構造のバイアス電圧V
MAISとその合成容量CMAISとの関係を示す曲線である。
そこで、MIS構造に換算したバイアス電圧VMIS*を上
記(7)式に従って算出し、その合成容量CMIS を上記
(3)式に従って算出することによってMIS構造にお
けるC−V曲線を得ることができる。また、MIS構造
のフラットバンド電圧VfbMIS は、上記(8)式および
(9)式に従って算出することができる。
【0017】B.装置の構成と測定例 図3は、測定用電極と半導体ウエハの表面との間のギャ
ップを測定しつつ、C−V特性の測定を行なう非接触C
−V測定装置の構成を表わす概念図である。この非接触
C−V測定装置は、固定台1と、固定台1の下部に設置
された圧電アクチュエータ2と、圧電アクチュエータ2
のさらに下部に設置された架台3とを備えている。架台
3の底面にはプリズム4が設置されている。また、架台
3の一方の斜面にはGaAlAsレーザなどのレーザ発
振器5が固定され、他方の斜面にはフォトダイオードな
どの受光センサ6が固定されている。
ップを測定しつつ、C−V特性の測定を行なう非接触C
−V測定装置の構成を表わす概念図である。この非接触
C−V測定装置は、固定台1と、固定台1の下部に設置
された圧電アクチュエータ2と、圧電アクチュエータ2
のさらに下部に設置された架台3とを備えている。架台
3の底面にはプリズム4が設置されている。また、架台
3の一方の斜面にはGaAlAsレーザなどのレーザ発
振器5が固定され、他方の斜面にはフォトダイオードな
どの受光センサ6が固定されている。
【0018】プリズム4の底面4aは、半導体ウエハ1
00を載置する試料台7の表面(平行なxy平面)と平
行に設置されている。プリズム4の底面4aには、リン
グ状の測定用電極201が形成されている。プリズム4
の下方には、ギャップGを介して半導体ウエハ100が
試料台7上に保持されており、半導体ウエハ100の表
面100aがプリズム4の底面4aとほぼ平行になるよ
うに設定されている。この非接触C−V測定装置では、
特開平4−132236号公報に詳述されているよう
に、プリズム4の底面4aで全反射されるレーザ光のト
ンネル効果を利用することによって、ギャップGおよび
dair の値を測定している。
00を載置する試料台7の表面(平行なxy平面)と平
行に設置されている。プリズム4の底面4aには、リン
グ状の測定用電極201が形成されている。プリズム4
の下方には、ギャップGを介して半導体ウエハ100が
試料台7上に保持されており、半導体ウエハ100の表
面100aがプリズム4の底面4aとほぼ平行になるよ
うに設定されている。この非接触C−V測定装置では、
特開平4−132236号公報に詳述されているよう
に、プリズム4の底面4aで全反射されるレーザ光のト
ンネル効果を利用することによって、ギャップGおよび
dair の値を測定している。
【0019】圧電アクチュエータ2には位置制御装置1
1が接続されており、位置制御装置11から与えられる
電圧に応じて架台3をz方向に移動させる。受光センサ
6には光量測定器12が接続され、測定用電極201と
金属製の試料台7にはインピーダンスメータ13がそれ
ぞれ接続されている。インピーダンスメータ13は、測
定用電極201と試料台7との間の合成容量を測定する
機器である。位置制御装置11と光量測定器12とイン
ピーダンスメータ13は、ホストコントローラ14に接
続されており、このホストコントローラ14によって測
定装置全体の制御や、得られたデータの処理が行なわれ
る。なお、ホストコントローラ14としては、例えばパ
ーソナルコンピュータが用いられる。
1が接続されており、位置制御装置11から与えられる
電圧に応じて架台3をz方向に移動させる。受光センサ
6には光量測定器12が接続され、測定用電極201と
金属製の試料台7にはインピーダンスメータ13がそれ
ぞれ接続されている。インピーダンスメータ13は、測
定用電極201と試料台7との間の合成容量を測定する
機器である。位置制御装置11と光量測定器12とイン
ピーダンスメータ13は、ホストコントローラ14に接
続されており、このホストコントローラ14によって測
定装置全体の制御や、得られたデータの処理が行なわれ
る。なお、ホストコントローラ14としては、例えばパ
ーソナルコンピュータが用いられる。
【0020】図4(A)は非接触C−V測定装置を用い
て測定されたMAIS構造のC−V特性を示すグラフで
ある。また、図4(B)は上述の変換方法に従って図4
(A)のC−V特性を変換することによって得られたM
IS構造のC−V特性を示すグラフである。図4(A)
には、実験条件として、酸化膜の厚みdoxと、ギャップ
dair と、半導体基板(シリコン)のドーパント濃度N
d とが記載されている。
て測定されたMAIS構造のC−V特性を示すグラフで
ある。また、図4(B)は上述の変換方法に従って図4
(A)のC−V特性を変換することによって得られたM
IS構造のC−V特性を示すグラフである。図4(A)
には、実験条件として、酸化膜の厚みdoxと、ギャップ
dair と、半導体基板(シリコン)のドーパント濃度N
d とが記載されている。
【0021】図4(A)のMAIS構造のC−V曲線か
ら得られるフラットバンド電圧VfbMAISは−0.338
ボルトである。一方、図4(B)のC−V曲線から得ら
れるフラットバンド電圧VfbMIS は0.206ボルトで
あり、接触型C−V測定装置と同等の結果が得られてい
る。また、図4(B)のC−V曲線全体についても接触
型C−V測定装置と同等のものが得られている。
ら得られるフラットバンド電圧VfbMAISは−0.338
ボルトである。一方、図4(B)のC−V曲線から得ら
れるフラットバンド電圧VfbMIS は0.206ボルトで
あり、接触型C−V測定装置と同等の結果が得られてい
る。また、図4(B)のC−V曲線全体についても接触
型C−V測定装置と同等のものが得られている。
【0022】なお、この発明は、図3の非接触C−V測
定装置で測定されたC−V特性を変換する場合に限ら
ず、一般に、半導体ウエハに対してギャップを隔てて保
持される測定用電極を備えた非接触C−V測定装置を用
いて得られたC−V特性を変換する場合に適用すること
ができる。また、この発明は上記実施例に限られるもの
ではなく、その要旨を逸脱しない範囲において種々の態
様において実施することが可能である。
定装置で測定されたC−V特性を変換する場合に限ら
ず、一般に、半導体ウエハに対してギャップを隔てて保
持される測定用電極を備えた非接触C−V測定装置を用
いて得られたC−V特性を変換する場合に適用すること
ができる。また、この発明は上記実施例に限られるもの
ではなく、その要旨を逸脱しない範囲において種々の態
様において実施することが可能である。
【0023】
【発明の効果】以上説明したように、本発明のC−V特
性変換方法によれば、絶縁膜内電荷に起因する電圧と、
電極と半導体基板の仕事関数差とを含む等価回路を想定
するので、MAIS構造のC−V特性に基づいてMIS
構造のC−V特性と同等な特性を求めることができると
いう効果がある。
性変換方法によれば、絶縁膜内電荷に起因する電圧と、
電極と半導体基板の仕事関数差とを含む等価回路を想定
するので、MAIS構造のC−V特性に基づいてMIS
構造のC−V特性と同等な特性を求めることができると
いう効果がある。
【図1】MAIS構造の容量に関する等価回路を示す説
明図。
明図。
【図2】C−V特性変換用のMAIS構造の等価回路を
示す説明図。
示す説明図。
【図3】非接触C−V測定装置の構成を表わす概念図。
【図4】MAIS構造のC−V特性の測定結果と、これ
を変換して得られたMIS構造のC−V特性とを示すグ
ラフ。
を変換して得られたMIS構造のC−V特性とを示すグ
ラフ。
【図5】非接触C−V測定装置の概念図。
【図6】MAIS構造とMIS構造のC−V特性を比較
して示すグラフ。
して示すグラフ。
【符号の説明】 1…固定台 2…圧電アクチュエータ 3…架台 4…プリズム 5…レーザ発振器 6…受光センサ 7…試料台 11…位置制御装置 12…光量測定器 13…インピーダンスメータ 14…ホストコントローラ 100…半導体ウエハ 101…基板 102…絶縁膜 201…測定用電極 Cair …ギャップの容量 Cd …半導体ウエハの空乏層の容量 Cox …酸化膜の容量 Co …酸化膜とギャップの合成容量 CMAIS …MAIS構造の容量 CMIS …MIS構造の容量 VfbMAIS…MAIS構造のフラットバンド電圧 VfbMIS …MIS構造のフラットバンド電圧 VMAIS …MAIS構造のバイアス電圧 VMIS* …MIS構造のバイアス電圧
───────────────────────────────────────────────────── フロントページの続き (72)発明者 中谷 郁祥 京都市伏見区羽束師古川町322番地 大 日本スクリーン製造株式会社 洛西工場 内 (56)参考文献 特開 平2−170446(JP,A) 特開 平4−132236(JP,A)
Claims (1)
- 【請求項1】 絶縁膜を有する半導体ウエハに対してギ
ャップを隔てて保持される測定用電極を備えた非接触C
−V測定装置を用い、前記半導体ウエハについて得られ
たC−V特性を変換する方法であって、 前記非接触C−V測定装置によって第1のC−V特性を
得る工程と、 前記半導体ウエハの絶縁膜内電荷に起因する電圧と、前
記半導体ウエハの基板物質と前記測定用電極の物質との
間の仕事関数の差と、前記ギャップの容量と、前記絶縁
膜の容量と、前記半導体ウエハの空乏層の容量とを含む
等価回路を想定し、該等価回路に従って前記第1のC−
V特性を変換することにより、前記ギャップが無く前記
測定用電極が前記半導体ウエハに接した仮想的な状態に
おける第2のC−V特性を求める工程と、 を備えることを特徴とするC−V特性変換方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP28083192A JP2709351B2 (ja) | 1992-09-25 | 1992-09-25 | 非接触c−v測定装置におけるc−v特性変換方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP28083192A JP2709351B2 (ja) | 1992-09-25 | 1992-09-25 | 非接触c−v測定装置におけるc−v特性変換方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH06112289A JPH06112289A (ja) | 1994-04-22 |
JP2709351B2 true JP2709351B2 (ja) | 1998-02-04 |
Family
ID=17630596
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP28083192A Expired - Lifetime JP2709351B2 (ja) | 1992-09-25 | 1992-09-25 | 非接触c−v測定装置におけるc−v特性変換方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2709351B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6975102B2 (en) | 2000-12-12 | 2005-12-13 | Sharp Kabushiki Kaisha | Apparatus and method for analyzing capacitance of insulator |
-
1992
- 1992-09-25 JP JP28083192A patent/JP2709351B2/ja not_active Expired - Lifetime
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6975102B2 (en) | 2000-12-12 | 2005-12-13 | Sharp Kabushiki Kaisha | Apparatus and method for analyzing capacitance of insulator |
Also Published As
Publication number | Publication date |
---|---|
JPH06112289A (ja) | 1994-04-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5773989A (en) | Measurement of the mobile ion concentration in the oxide layer of a semiconductor wafer | |
JP2690908B2 (ja) | 表面計測装置 | |
US6069017A (en) | Method for real-time in-line testing of semiconductor wafers | |
US6191605B1 (en) | Contactless method for measuring total charge of an insulating layer on a substrate using corona charge | |
US3373353A (en) | Electron beam scanning system for quality control of materials | |
US6911350B2 (en) | Real-time in-line testing of semiconductor wafers | |
US5475319A (en) | Method of measuring electric charge of semiconductor wafer | |
JP2004111911A (ja) | 膜厚測定方法、比誘電率測定方法、膜厚測定装置、および比誘電率測定装置 | |
JP2709351B2 (ja) | 非接触c−v測定装置におけるc−v特性変換方法 | |
US5097214A (en) | Method and apparatus for determining the properties of an insulation layer by maintaining an output current ratio generated by directing ions at the insulation layer | |
GB2293689A (en) | Electrostatic chuck | |
JPS6114660B2 (ja) | ||
JPH06112291A (ja) | 半導体の少数キャリアのライフタイム測定方法 | |
JP2904656B2 (ja) | 半導体ウエハの電荷量測定方法 | |
JPH07174800A (ja) | 表面計測装置 | |
JP3666192B2 (ja) | バーンイン試験方法 | |
JPS6046665B2 (ja) | 絶縁物破壊電圧検査法 | |
JP2977172B2 (ja) | 半導体の特性測定方法 | |
JPH11274258A (ja) | 電荷量測定方法およびその装置 | |
JPH07169809A (ja) | 表面計測装置 | |
JPH036661B2 (ja) | ||
JP2682466B2 (ja) | 表面計測方法 | |
JPH0485845A (ja) | 半導体装置の検査方法 | |
JPH04367246A (ja) | 静電吸着装置 | |
JPH10253935A (ja) | 液晶表示装置の製法 |