TW538661B - Method for making a hybrid integated circuit device - Google Patents

Method for making a hybrid integated circuit device Download PDF

Info

Publication number
TW538661B
TW538661B TW91113851A TW91113851A TW538661B TW 538661 B TW538661 B TW 538661B TW 91113851 A TW91113851 A TW 91113851A TW 91113851 A TW91113851 A TW 91113851A TW 538661 B TW538661 B TW 538661B
Authority
TW
Taiwan
Prior art keywords
electric power
integrated circuit
hybrid integrated
substrate
resin
Prior art date
Application number
TW91113851A
Other languages
English (en)
Inventor
Junichi Iimura
Katsumi Okawa
Yasuhiro Koike
Hidefumi Saito
Original Assignee
Sanyo Electric Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co filed Critical Sanyo Electric Co
Application granted granted Critical
Publication of TW538661B publication Critical patent/TW538661B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49531—Additional leads the additional leads being a wiring board
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/284—Applying non-metallic protective coatings for encapsulating mounted components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45015—Cross-sectional shape being circular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Description

538661 五、發明說明（1) [發明所屬技術領域] 本發明係關於混合積體電路裝置之製造方法，係有關 以下注塑形（transfer molding)(依國立編譯館之機械工 程名詞）形成樹脂密封體於混合積體電路基板的混合積體 電路裝置之製造方法者。 [先前之技術] 一般，採用於混合積體電路裝置的密封方法，主要有 2種方法。 第1種方法，係在安裝半導體元件等電路元件的混合 積體電路基板之上面，以猶如將蓋體覆蓋的形狀之方法， 即採用一般乃稱為外殼材料來密封者。此構造，係有中空 構造或另外注入樹脂於該中空中者。 第2種方法，係為以半導體IC之模鑄方法，也就是射 出成形（i n j ec t i on mo 1 d i ng)。例如日本特開平1 1 - 3 3 0 3 1 7 號公報所揭示。此射出成形一般係採用熱可塑性樹脂，例 如加熱至30 0 °C的樹脂以高射出壓力注入，並一次充填樹 脂於金屬模内來密封樹脂者。另外，與下注塑形相比較， 則不需要充填樹脂於金屬模内後之樹脂聚合時間故有能縮 短作業時間的優點。 以下，對於採用射出成形的先前之混合積體電路裝置 及其製造方法，參照第9圖至第1 2圖說明之。 首先如第9圖所示，作為金屬基板在此係採用鋁（以 下，稱A1 )基板1進行說明。 該A1基板1係表面陽極氧化，再於其上面全面形成有
313732.ptd 第6頁 538661
絕緣性優越的樹脂2。但是，不 氧化物。 考慮耐壓時可以省略該 而且樹脂密封體丨〇係依支 所形成。亦即，將載置於支持構件 =可塑性樹脂 用熱可塑性樹脂來被覆。而支持二依射出成形 之頂接部，係以注入的高溫埶 =1〇3及熱可塑性樹脂 ⑽之了頁接部，，以實,見全模缚τ(ί=樹脂 1(^支持構件 辦、^ull-moid)構造。 物所採用之熱可塑性樹脂，係稱為PPS(聚苯硫化 物· Polyphenyl—Sulfide)者。
唯熱可塑性樹脂之注入溫度為約3 〇 〇它而非 於高溫樹脂會熔解焊料12而有產生焊錫不良的問題。因 此杜^預、先《將錫焊之接合部、金屬細線7、主動元件5及被動 兀/以”、、硬化性樹脂（例如，環氧樹脂）注膠叫）， 而形成塗覆層（over coat )9。並以此防止在熱可塑性樹脂 之成形時由於注入樹脂壓力使細線（約3 〇至8 〇 “瓜）崩 或斷線。
樹脂密封體1 0係以2階段形成所形成。其第！階段係設 間隙於基板1背面及金屬模之間，並於其間以高射出壓力 充填樹脂之際考慮為了確保基板1背面之厚度，載置有支 持構件1 Oa在基板1背面。第2階段係將載置於支持構件i 〇a 的基板1以射出成形被覆熱可塑性樹脂。然後，於支持構 件1 〇a及熱可塑性樹脂之頂接部，以注入的高熱之熱可塑 性樹脂熔解支持構件丨〇 a之頂接部，而實現全模鑄構造。 在此’作為支持構件丨0a之熱可塑性樹脂宜使用與基板1之
3l3732.Ptd 第7頁 538661 五、發明說明（3) 熱膨月艮係數相同者為理想。 其次，將使用射出成形的先前之混合積體電路裝置之 製造方法，參照第1 0圖至第1 2圖說明之。 第1 0圖係製程流程圖，由準備金屬基板的製程；絕緣 層形成製程；Cu箔壓接製程；部分電鍍鎳製程；Cu箔蝕刻 製程；晶粒結合製程；線結合製程；注膠製程；引線連接 製程；支持構件安裝製程；射出成形製程；及引線切斷製 程之各製程所構成。 於第11圖及第12圖表示各製程之剖面圖。再且，未圖 示亦能明確了解的製程省略其圖面。 首先，第11圖（A)及（B)係表示準備金屬基板的製程； 絕緣層形成製程；Cu箔壓接製程；部分電鍍N i製程；及Cu 羯#刻製程。 在準備金屬基板的製程，係考慮作為其基板角色之熱 發散性、基板強度性、基板密封性等來作準備。而在本實 施例乃採用熱發散性優越的A 1 (鋁）基板1，例如厚度1. 5mm 程度者。 接著，在鋁基板1上再以絕緣性優越的樹脂2形成於全 面。而於絕緣性樹脂2上壓接構成混合積體電路的Cu導電 箔3。在Cu箔3上，考慮到要將成為取出電極的Cu箔3與主 動元件5電連接的金屬細線7之黏接性，在其全面施予N i電 鑛4 〇 其後，使用習知之網版印刷而形成N i電鍍4a及導電路 3 a 〇
313732.ptd 第8頁 五 發明說明（4) ___ 程 接著於第i ^ '線結合製程:（C)，表示晶粒結合（die bonding)製 在前製程形成 、 電性糊安裝主 的導電路3&上，係藉由焊錫糊12等之導 接著於第12^件5、被動元件6，而實現規定之電路。 程及支持構件妥、（β)，表示注膠製程、引線連接製 ,^ 艾襄製程。 如第12圖（Α_ 製程之前，預不’在注膠製程係於後續的射出成形 之接合部、金屬=熱硬化性樹脂（例如環氧樹脂），將焊锡 形成塗覆層9。、、田線7、主動元件5及被動元件6注膠，而 換著，準備 以輸出及輸入之外=將來自上述的混合積體電路之信號予 於基板1外周部 /引線8。然後，將外部引線8藉由形成 接著如笛ο部連接端子11及焊錫12來連接。 外部引線8等的混2人圖穑(β)所示’載置支持構件W於連接有 持構件Ual ：^積：電路基板1…載置基板1在支 基板i背面之，脂以r〇::r出成形之際，能確保 程。 ）’表不射出成形製程及引線切斷製 如圖所示，以赦 覆層9後以射丨成形而硬，化性樹脂注膠於基板1上，形成塗 件1 0 a 赦叮猢从 形成樹脂岔封體1 0。此時，* 1千i U a及熱可塑性樹 。呀，支持構 可塑性樹脂熔解支持曰了、邛，係以所注入的高溫之熱 之樹脂密封體1〇。、件1〇&之頂接部，成為全模鑄構^
538661 五、發明說明（5) 最後，依使用目的切斷外部引線8，而調整外部引線8 之長度。 依上述的製程，完成第9圖所示的混合積體電路裝 置。 另一方面，半導體晶片一般係以下注塑形法進行封 裝。而依此下注塑形法封裝的混合積體電路裝置，係在例 如由Cu所製成之引線架上固著有半導體元件。而半導體元 件及弓1線乃藉由金（以下稱Au)線以電氣的連接。這是因為 A 1細線較容易折彎而需要採用超音波導致結合時間較長而 不宜使用A1線之緣故。因此，先前並無由一枚之金屬板作 成基板而形成電路於金屬板上，再以A1細線作線結合的金 屬基板予以直接下注塑形的混合積體電路裝置。 [發明欲解決的課題] 在射出成形型之混合積體電路裝置，需要防止由於模 鑄時之注入壓力使金屬細線7彎曲或斷線，也有需要防止 射出成形時之因為高溫導致焊錫1 2流動。因此，於第9圖 所示之先前構造，係採用以注膠方法形成之塗覆層9來應 付上述問題。 可是，因以熱硬化性樹脂（例如環氧（樹脂）注膠形成 塗覆層9後進行射出成形，故有花費熱硬化性樹脂之材料 部分之成本及作業成本增加的問題。 再且，使用先前之引線架之下注塑形的混合積體電路 裝置，係於島（I sland)上固定半導體元件等，故雖然自半 導體元件等所產生的熱會從固定區域發散，但熱發散區域
313731ptd 第10頁 538661 五、發明說明（6) 有限而有熱發散性不良的問題。 再者，如上所述在樹脂密封體之線結合使用對樹脂注 入壓力之耐力強的Au線，採用A 1細線的下注塑形法現在多 不採用。且A 1細線係以超音波進行結合而頸部較胞弱，更 因彈个生率低而不耐樹脂之注入壓力等原因有迅速彎曲的問 再者，以下注塑形法將混合積體電路基板一次全部封 裝時，有需要在金屬模内將混合積體電路基板之水平及厚 度方向的位置固定，惟若將固定銷頂接於混合積體電路基 板之背面來定位時，封裝後有該基板背面露出而招致耐壓 特性 氏落的問題。 在本發明乃提供一種方法，於下注塑形之製程，於金 屬模内固定混合積體電路基板在規定之位置。 [解決課題之手段] 為了解決以上所述的課題，於本發明之半導體積體電 路裝置之製造方法，其特徵為具有：準備至少表面經絕緣 處理的混合積體電路基板的製程；在該基板上形成導電圖 案的製程；於該導電圖案上安裝半導體元件或被動元件的 製程；以電氣的連接引線於該基板的製程；以及至少在該 基板之表面以下注塑形法將熱硬化性樹脂模鑄的製程。 本發明係於模鑄之製程，其特徵為使銲接於混合積體 電路基板引線框架之特定引線的間隔為一定，使與該特定 之引線設於引線終端之連結部連續的部分，頂接於設在金 屬模的導柱。由此進行該引線框架之位置固定，更能進行
313732.ptd 第11頁 538661 五、發明説明（7) 混合積體電路基板之位置固定，故可以解決先前之問題。 再者’由於能進行混合積體電路基板之位置固定，可使用 散熱性良好的樹脂形成一定厚度被覆混合積體電路基板之 背面，而能提高混合積體電路裝置之散熱性。 [發明之實施形態] 以下，參照第1圖及第2圖說明關於本發明第i實施形 態的混*合積體電路裝置。 首先，參照第2圖說明本混合積體電路裝置之構造。 如第2圖（A)所示，混合積體電路基板31係考慮從固定於基 板31上的半導體元件等產生的熱，採用散熱&優越的基 板。在本實施例係對使用銘基板3 1時加以說明。嚴且，於 本實旅例作為基板3 1係使用了鋁（以下稱為a丨），但是不需 要特別地限定。例如基板3 1可採用印刷電路基板、陶瓷基 板、金屬基板等亦可以實現本實施例。而金屬基板亦可以 使用Cu基板、Fe基板、Fe-Ni基板或AIN(氮化鋁）基板等。 A 1基板3 1係表面作陽極氧化處理，再於其上面全面形 成絕緣性優越的絕緣樹脂3 2，例如由環氧樹脂所成者。但 是’不考慮耐壓時則可省略該金屬氧化物亦無問題。 在該樹脂32上，形成以Cu羯33 (參照第5圖）所成的導 電路33a’並為保護導電路”^於“基板31上除了電氣的· 連接處以外以ϊ衣氧樹脂覆蓋而作成塗覆層（〇 v e r c 〇 a t)。 而在導電路33a上藉由焊錫4〇安裝功率電晶體、小信號電 晶體成ic等之主動元件35、晶片電阻、晶片電容器等之被 動元件36’而實現規定之電路。在此一部分不採用焊錫，
538661 五、發明說明（8) 以A g糊等作雷# ^i 贺太& 連接亦可。又，半導體元件等之主動元 屬細線37’於電\上/ 藉由金屬細線37所連接。作為金 50M πι直徑<A1 導體70件時，係採用例如約150至 小信號系之半導、：：：t乃稱此為粗線。又’半電力系或 Ai線。-般稱！ ΐ!時’採用例如約30至8…直徑之 連接用^ He為細線。而於設在A1基板31外周部的外部 Μ ^ ^ ^ μ ，藉由焊錫連接有由Cu或Fe-Ni等之導電性 構件所成的外部引線39。 某纟^ 特徵係直接形成樹脂密封體於混合積體電路 ,上之主動元件3 5、被動元件3 6、A1細線3 7等。 係#έ ^ 於樹脂密封體4 1，用於下注塑形的熱硬化性樹脂 •且硬化溫度低於使用在上述之連接裝置的焊錫 等之融點，亦即低於1831，為特徵。 裝置Ξ :硬tiH所广，：免除於先前之混合積體電路 背^ 樹知（例如環氧樹脂）注膠的塗覆層9。 之I C ^ Ϊ ^如特別是與導電路3 3a電氣的連接小信號系統 40 " ni程度#直徑塑形時之熱硬化性樹脂直接充填於約 彎的情來。特別9金屬線線等亦不會有崩倒、或斷線及折 y 符⑴疋能防止A i細線折彎為其重點。 接著如第2圖r d、 ·、 有外邹引線39，外^示，在樹脂密封體41之外部，引出 老。从 ' 卜°卩引線3 9係依使用目的加以調整异产 有+樹脂密封懲41與引出外部引線39的側邊相對ί ^， 頁Ζ處由壓接銷形士 ^ ^ m 下注塑妒時因壓抵之痕跡造成之孔42。孔42係於上述的 y時 接销47(參照第6圖）固定基板31所產生
313732.ptd 第13頁 538661 、發明覬明⑼ 者，於#山） 、力成樹脂密封體4 1後亦有存在 形成^疋如第1圖（Α)所示，基板31之外周部43，亦即在未 ^美二板31上之電路等部分形成有孔42。因為孔42係形成 濕’2Ϊ31之外周部43 ’且在絕緣樹脂32上，故對品質及耐 ^無問題。在此，外周部43係以各個壓製基板31之 $ ’為了確保與電路區域之距離所設的裕度。 组裝ί Ϊ，如第1圖（Α)、（β)所示，在A1基板31上形成有 電曰導電路33a，其導電路33a上以焊錫4〇等安裝有功率 曰:雷三小信號電晶體或IC等之主動元件35、晶體電阻、 ΞΪΪΐΓ等之被動元件36,又，藉由外部連接用端子38 連接有外部引線3 9而實現規定之電路。 如圖所示，基板31上在小空間形成有複雜的電路。 發明混合積體電路裝置之特徵，係在於^基板31全 絕緣樹脂32後在樹脂32上形成複雜的電路，然後，黏
部引線39於基板31而以下注塑形直接使樹脂密封體二 地形成。 M 以往，以下注塑形來形成混合積體電路裝置時，例如 由Cu所成引線框架係以蝕刻、衝孔或壓製等來加工，而 成配線、焊接點等，故並不能形成如混合積體電路之導‘ 圖型複雜的電路。而且若以下注塑形的引線框架欲形成如 第1圖（A)的配線時，為防止引線之彎曲就在種種的地方带 要懸吊引線固疋。如此在使用一般之引線框架的混合積體 電路，最多不過是僅能安裝數個主動零件而已，欲形成如 第2圖（A)的導電圖案之混合積體電路乃有極限。
538661
亦即’採用本發明之混合積體電路裝置之構造，使具 複雜電路的基板31可依下注塑形來形成。再者，在本發 故、係使用熱傳導率良好之基板作為基板31來下注塑形， 2基板31全體能發散所產生的熱。因此，與經下注塑形 削之引線框架的混合積體電路裝置比較，因直接鑄模金 基板31 ’故該基板即產生大散熱器之功能，散熱性優 越，能改善電路特性。 捿著’參照弟3圖至第8圖說明本發明之混合積體電路 裝置之製造方法。於第4圖至第8圖中，對於未圖示亦顯麸 明確的製程乃省略圖面。 ..... /第3圖係製程流程圖，由準備金屬基板的製程；絕緣 1形成製程；Cu箔壓接製程；部分n i電鍍製程；Cu箔蝕刻 製程’晶粒結合製程；線結合製程；引線連接製程；下注 $形製程；及引線切斷製程之各製程所構成。從該流程就 能明確，先前係以射出成形形成樹脂密封體，但本發明則 以下生塑形實現了形成樹脂密封體的製程。 、 本發明之第1製程係如第4圖（A)所示，進行準備金屬 基板，形成絕緣層，Cu箔壓接，N i電鍍。 而在準備金屬基板的製程，乃考慮到作為基板任務的 熱發散性、基板強度性、基板密封性等來準備。此時，特 別將功率電晶體、大規模LSI、數位信號處理電路等，積、 體於1個小型混合的I c，則熱會集中而熱發散性成為重要
因素。因此，於本實施例係採用熱發散性優越，例如厚度 1 · 5mm程度之A1基板31。而且，在本實施例，基板3丨係採又
313732.ptd
538661 五、發明說明（11) 用印席J電路基板、陶瓷基板、金屬基板等亦能實現本實施 例。而金屬基板，可考量由以基板、Fe_Ni基板或導電性 優越的金屬所成化學物質等。 換著’銘基板31係陽極氧化表面生成氧化物，再於其 上面全面形成絶緣性優越，例如由環氧樹脂所成的樹脂 γ 2。但不考慮耐壓時，則省略該金屬氧化物亦無問題。然 後在絕緣性樹脂32上，壓接構成為混合積體電路的Cu之導 電磘3 3。在Cu _ 33上，例如以電氣的連接成為電極之Cu箔 3 3及主動元件3 5時，考慮與金屬細線3 7之黏接性，全面施 予Ni電鍍34。 形成部 在 的部分 在成為 再次恢 其僅在 依蝕刻 後，在 所成的 覆。 發明第 分Ni電 Ni電鍍 殘存抗 作成電 習知之 需要的 於絕緣 導電圖 樹脂。 2之製程係如第4圖（B )所示 錢、C u洛餘刻。 34上，依習知之網版印刷等在需要N丨電鍍3 蝕層，以形成為選擇光罩。而依蝕刻，例女 極之部位形成Ni電鍍34。然後除去抗餘層， 網點印刷等由Cu箱33作為導電圖案33& 部位殘存抗餘層，以形成為選 J樹脂32上形成Cu荡33之導電圖案33a;、: 當然，在進行電氣的連:刷Λ覆由環氧樹脂 逯接之部位不作樹脂糸 進行依蝕刻的
_ ’在於進行模結 由焊錫糊40等之 合 未發明之第3製程係如第4圖（c)所示 線》結合。 於前製程形成的導電圖型33a上，Μ 稽
538661 五、發明説明（12) 導電性糊女裝功率電晶體、小信號電晶體或丨c等之主動元 件35、晶片電阻、晶片電容器等之被動元件36，而實現規 疋之電路在此一分不採用焊錫，亦可以“糊等電氣的 連接。又，欲安裝功率電晶體、半功率電晶體等之主動元 :4 ί ί凡件35及導電路…之間考慮熱發散性 有時亦有设置散熱座（heat sink)的情形。 t半導體元件等之主動元件35面向上安裝時， 藉由金屬細線37作電氣的連接。而以如上述，以電氣的 戶 導電路…的金屬細線37,乃考慮到與由 C u泊3 3所成導電路3 3 a之獻：& μ ^ , 合。 电将化之黏接性，藉由Ni電鍍343來作線結 一 t 2屬細線37特別使用A1細線37，但A1細線37係在 :轧中難於形成真球狀故採用綴縫結合法（st丨kh bond 1 ng)。但是在綴縫結合法 易破壞，並且，與虹細線比較 因樹脂之應力容 壓力推倒的特徵。於是使用數小而容易被樹脂 封體4 1形成時需要注意點2際，特別在樹脂密 本發明之第4製程如第5β(Α^=後詳述。 接引線。 ）（β )所示，在於進行連 如第5圖（α)所示，準備來 積體電路之信號的外部？丨線39來^f及輸入來自上述混合 輸入端子用而以導電性的C /引線39係作為輸出及 於考慮電流容量等決定外部引等之材質所製成，再 明之實施例，於下一製程 :、之寬或厚度。而於本發 、 、下注塑形製程將有詳細之說
第17頁
五、發明說明（13) 明，γ」巨需要外 0 · 4 至 0·5mm 程 由焊4 0連接 接用子3 8。 用點溶接等亦 I此如第 線39對基板31 基板背面與外 又，用來連接 之融點，係高 樹脂之硬化溫 本發明之 下注塑形。本 塑形總括的覆 欲：以下注 合積體電路基 7 0内固定位置 次來樹脂鑄模 路基板31直接 具有角度。如 體電路基板31 式，銷數目不 具體言之 引線樞架39之 部引線39之強许 _ Ll 度厚之Fe-Ni;fe/^、体性。在此係例如，準備 外引線39。然後，藉 可以連i。妾方法並不需要限定於焊鍚，使 _ J： B )所7F ’本發明之特徵係在於以外部引 =裝面連接為稍微傾斜者。例如於第5圖 ^ ^線39之背面間係以大約1〇度來連接。 於3引線39及外部連接用之電極38的焊錫40 许一製程的下注塑形製程所用之熱硬化性 /51 〇 ^ 5製程係如第6圖及第7圖所示，在於進行 輕乃為本發明之特徵所在之製程，以下注 熱硬化性樹脂4 9於混合積體電路基板3 1。 开〉總括的密封混合積體電路基板3 1，乃混 不如第6圖（B)所示，需要在金屬模之模穴 、胃可。但是於本發明，因係包含背面全部一 ^合積體電路基板3 1，故不能以混合積體電 丁頁接於下金屬模。因此如上述使引線框架3 9 第6圖（B )所示，以壓住銷4 7設空間於混合積 之背面’且成為固定的構造。以同樣的方 @ 亦以採用共同可使用的引線框架。 ’在最初以如第6圖（A)所示，搬運已焊錫的 混合積體電路基板31至金屬模44及45。
538661 五、發明觀明（14) 在導if/照第7圖，由於將引線框架39之特定部分頂接 纸面的1古ΐ行混合積體電路基板31水平方向（在此係對 广面的縱方向及橫方向）之位置固定。再於參照第6圖 21’，由於以壓住銷47來壓接混合積體電路基板31之外周 而固疋混合積體電路基板31厚度方向之位置。 引綠言之，引線框架係如第5圖U)所示，將複數個之 引線39連結在第1連結部394及第2連結部3“之2處，作為 框2所保持者。並且，從混合積體電路基板31導出的引線 之數，係依形成於混合積體電路基板31表面的電氣電路之 規j而變化。但是，為了進行引線框架39水平方向之位置 固定’必須設置頂接導柱46的特定之引線393及39b，其間 隔係依基板尺寸為一定者。因此依形成於基板背面的電氣 電路之規模，在引線之條數變化時，乃增減頂接導柱4 6的 引線以外之引線條數。並由於此引線框架係依形成於基板 表面之電路規模，作成為任意部位之引線成為有缺口的構 造° 再者如第5圖（B)所示，引線框架39係對混合積體電路 基板31並不成為平行，而賦予向上的傾斜而連接者。並依 此狀兄，如後所述，能進行利用引線框架3 9之彈性的混合 積體電路基板31厚度方向之位置固定。 導柱46係如第6圖（A)、（B)及第7圖（A)所示，乃為設 於下金屬模44的突起物。導柱46係參照第7圖（A)，由頂接 特定之引線39a及3 9b與連接第1速結部39d的部分之導柱 46a及4 6b，及從外部頂接於第1連結部的導柱46c及46d形
313732.ptd 第19頁 538661
成。亦即，由於 部分，而固定引 電路基板31亦將 將此等4個導柱頂接在引線框架3 9之特定 線框架39於圖之紙面方向。於是混合積體 其紙面方向之位置固定。 再者’將不同輸出及輸 作下注塑形時，其特定之引 其中之引線係作成具有缺口 柱4 6 〇 入端子數的混合積體電路基板 線39a及39b亦有一定間隔了而 ，故能共同的使用金屬模及導 又，如第6圖（A)、（B)所示，在上金屬模杯設置有壓 住銷4 7，而引線框架39係如上所述對混合積體電路基 賦予向上的傾斜來焊接者。因此如第6圖（“所示，嵌人 金屬模45及下金屬模44時，混合積體電路基板31就以& 銷47推麼於下方向，對下金屬模44之底面成為平行。並^ 於此狀況’在金屬模之模穴7〇内之混合積體電路基板Μ， 係作成厚度方向之位置固定。 接著如第7圖（B)所示，使從洗口（gate)49注入金 模穴70内的熱硬化性樹脂，在最初碰觸於基板31之侧面注 =。而以箭頭49所示注入的熱硬化性樹脂，係依基板以如 則頭49a所示分岐流於基板31之上部方向及下部方向。此
Ϊ成ί ίΓηΙ部Ϊ流入寬56及向基板31下部的流入寬55 形^為大致同等之寬度，故向基板31下部之熱硬化性樹脂 之化人亦可以圓滑地進行。特別是混合積體電路基板Μ 面之樹脂首先填滿，故混合積體電路基板31並不會傾斜於 下方向。再者，熱硬化性樹脂之注入速度及注入壓力亦以 1次碰觸於基板31側面來減低，而能抑止M細線37之折
538661 五、發明說明（16) 彎、斷線等之影響。 由於上述情形，於本製程係在金屬模模穴7 0内進行混 合積體電路基板31之位置固疋後’可以整體作一次下注塑 形，亦無以熱硬化性樹脂4 9之注入壓力的混合積體電路基 板3 1之移動。因而，以良好熱傳導性之熱硬化性樹脂以一 定之厚度能密封混合積體電路基板3 1之背面，故可製造耐 壓性優越，且熱發散性優異的混合積體電路裝置。
再者’功率電晶體、小彳§號電晶體或1C等之有主動元 件3 5、晶片電阻、晶片電容器等之被動元件3 6及連接外部 引線3 9的焊錫4 0之融點，乃高於熱硬化性樹脂之融點，故 無需先前之混合積體電路裝置未以注膠樹脂9 (參照第9圖） 的保護，亦不致於因下注塑形時之熱再熔解而產生固著位 置之偏移。 並且，引線框架之第2連結部39c係於進行下注塑形之 際，具有防止熱硬化性樹脂流出於金屬模外部的功能二 此，於緊接著下注塑形結束後，如第8圖所示密封的樹 係連績到第2連結部3 9 c為止。 曰 本發明之第6製程係如第8圖所示，在於切斷引線。 在前製程的下注塑形製程中從金屬模“、45流出 脂僅為相當於外部引線之厚度的樹脂，而由 的^連結部39c阻止而立即就硬化。^ 出樹脂5 0所充填，但自：；二；f1侧之引線間雖有 線間不會有樹脂流出一線39之第2連結部在前端的弓
538661 五、發明說明（17) 同時與穿通第2連結部3 9 c亦除去流出樹脂5 0，又因應 於使用目的調整外部引線3 9之長度，例如在點線5 1之位置· 加以切斷外部弓丨線3 9，使其獨立於各個之引線，即可能作 為輸入、輸出端子的功能。 依上述的製程，完成第1圖所示的混合積體電路裝 置。
如上所述，本發明混合積體電路裝置之製造方法，其 特徵在於下注塑形製程係由於將特定之引線頂接於設在金 屬模的導柱，進行在混合積體電路裝置之金屬模内的位置 固定。並依此形態，於本發明混合積體電路裝置之製造方 法，可省略於先前之混合積體電路裝置之製造方法中所使 用之載置支持構件，而且能大幅度地提高所完成的混合積 體電珞裝置之熱發散性。 各發明之混合積體電路裴置及其製造方法，係就全模 变之混*合積體電路裝置加以說明，但並不限定於上述之實 施形態。例如，混合積體電路基板之背面為全面露出形態 之混合積體電路裝置亦可以形成。在此狀況，除了上述效 果之夕卜更能獲得熱發散性之效果。
再於本實施例，係對外部引線從基板之1側面導出的 單側引線的狀況加以說明，但並不限定於該構造，於兩側 引線或4方向引線’亦能達成上述效果之外，更可使基板 在穩定狀態下實現下注塑形製程。其他在不逸脫本發明之 宗旨範圍内可以作種種之變更者。 再者，將引線39a不作為電氣信號用之端子使用時，
3i3732.ptd 第22 頁 538661 五、發明說明（18) 亦可以如第7圖C A)所示免除自第2連結部3 9 c向基板3 1側延 伸的弓丨線。 [發明之效果] 如以上的說明依本發明混合積體電路裝置之製造方 法，能發揮以下所示的優越效果。 於鑄模之製程，使特定之引線與連結部所連接的部 分，頂接於設在金屬模的導柱，將連接於引線框架的混合 積體電路基板，在金屬模模穴内作位置固定後以熱硬化性 樹脂全部一次下注塑形。並依此形態，可將混合積體電路 基板之背面以一定厚度之熱傳導性優異的熱硬化性樹脂來 密封，能作成熱發散性優越的混合積體電路裝置。再且， 使頂接導柱的引線維持一定間隔而無關於混合積體電路基 板之端子數，而要以下注塑形法模鑄不同端子數的混合積 體電珞基板時亦能共同的使用同一金屬模。 再且，由於引線框架頂接在上下金屬模的部分設置連 結部，於鑄模之製程可以防止熱硬化性樹脂從引線間之間 隙流出於金屬模之外部。並且，由於使該連結部之長度與 混合積體電路基板之端子數無關地作成為一定，在下注塑 形不同端子數的混合積體電路基板時亦能共同的使用同一 金屬模。
313732.ptd 第23頁 538661 圖式簡單說明 [圖式之簡單說明] 第1圖為說明本發明混合積體電路裝置之（A )平視圖， (B)剖面圖。 第2圖為說明本發明混合積體電路裝置之（A )剖面圖， (B )平視圖。 第3圖為本發明混合積體電路裝置之製造方法流程 圖。 第4圖（A)至（C )為本發明混合積體電路裝置之製造方 法說明圖。 第5圖（A)及（B)為本發明混合積體電路裝置之製造方 法說明圖。 第6圖（A)及（B)為本發明混合積體電路裝置之製造方 法說明圖。 第7圖（A)及（B)為本發明混合積體電路裝置之製造方 法說明圖。 第8圖為本發明混合積體電路裝置之製造方法說明 圖。 第9圖為先前之混合積體電路裝置之剖面圖。 第10圖為先前之混合積體電路裝置之製造方法流程 圖。 第11圖（A)至（C)為先前之混合積體電路裝置之製造方 法說明圖。 第1 2圖（A)至（C)為先前之混合積體電路裝置之製造方 法說明圖。
313732.ptd 第24頁 538661 圖式簡單說明 [元件符號說明] 1 基板 2 樹脂 3 導電箔 4、 34a Ni電鍍層 5 主動元f牛 6 被動元件 7 金屬細 8 外部引線 9 塗覆層 10 樹脂密封體 10a 支持構件 11 外部連接端子 12 銲錫 13 電路基板 31 鋁基板 32 絕緣樹脂 33a 導電路 35 主動元件 36 被動元件 37 A 1細線 38 端子 39 外部引線 3 9a、 3 9 b引線 39c 連結部 40 焊錫 41 樹脂密封體 42 孔 43 外周部 44、45金屬模 46、 46 a 、46b、46c、46d 導柱 47 壓接銷 49 熱硬化性樹脂 50 流出樹脂 55、 ‘56 流入寬度 70 模穴
313732.ptd 第25頁

Claims (1)

  1. 538661 :混 備之 具接 為連 徵的 特氣 其電 ，以 法案 方圖 造電 製導 之由 置件 裝元 路路 電電體有 積具 合備 圍 JII混準 專種 請一 中 Λ 六1 置 裝 ^¾導 的 部外 於 伸 延 子•，端 程出 製輸 的或 板入基輸 路為 電成 體以積 合 固鑄 錫以焊 用 以 用 置 使 以 及體 位以積 定；合 固程混 •，來製該 程置的將 製裝置， 之電位形 型導板塑 圖該基注 電持路下 導夾電的 該模體脂 的屬積樹 望金合性 希下混化 所上該硬於之定熱 定模固用 •· 2 3 程 製 的 模鑄次 一地 致第 一圍 體範 整利 板專 基請 路申 電如 方 造 製 之 置 裝 路 電 體 積 合 混 之 項 方 造 製 之 置 裝 路 體 積 合 混 之 ，項 置Μ 裝第 電圍 導範 該利 中專 其請 ， 中 法如 複 為 係 之 者線 A 少該 至止 線為 引程 該製 之之 個模數鑄 複束 中結 其到 法結 位 部 個 作 係 連框 所線 Ϊ-— it口 弓 結之 連體之：： 者 持保 架 方 造 製之 置 裝 路 rpnr 體 積 合 混 之 項 3 第 圍範 利 專 請 中 如 4 終之 側 部外 線 引 該 在 出 導於 係 架 框 線引 該 中 其 法 的模 屬 金下上於接 頂在 時模鑄 該 ， 部 結 第 有 具 P ή 口端 β, 立口 結 方 造 製之 置 裝 路 電 體 積 合 混 之 項 3 第 皂圍 2il範 第利 有專 具請 分申 部如 5 側來 之用 向 ， 方柱 縱導 架之 線模 引屬 該金 使在 於設 由於 ，接 程頂 製， 模邊 鑄側該之 於向 中方 其橫，及 法邊 方 造 製之 置 裝 路 ϋ ο 置f、 位 d合 之¾ 板 U之 基 項 路Μ 電第 體圍 積範 合利 混專 該請 定申 固如 6 3l3732.ptd 第26頁 538661 六、申請專利範圍 法，其中該第2連結部，係於作該鑄模的製程結束後予 以除去者。 7. 如申請專利範圍第5項之混合積體電路裝置之製造方 法，其中頂接於該導柱的該引線框架之該引線間隔， 係以無關於從該混合積體電路基板所導出的引線數為 一定者。 8. 如申請專利範圍第4項之混合積體電路裝置之製造方 法，其中於該鑄模製程，連續的該第2連結部乃由於頂 接在該上下金屬模，防止了熱硬化性樹脂流出於外 部 。 9. 如申請專利範圍第3項之混合積體電路裝置之製造方 法，其中該引線框架，係從該混合積體電路基板之相 對的2邊導出者。
    313732.ptd 第27頁
TW91113851A 2001-06-28 2002-06-25 Method for making a hybrid integated circuit device TW538661B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001196987A JP4614586B2 (ja) 2001-06-28 2001-06-28 混成集積回路装置の製造方法

Publications (1)

Publication Number Publication Date
TW538661B true TW538661B (en) 2003-06-21

Family

ID=19034691

Family Applications (1)

Application Number Title Priority Date Filing Date
TW91113851A TW538661B (en) 2001-06-28 2002-06-25 Method for making a hybrid integated circuit device

Country Status (4)

Country Link
US (1) US6593169B2 (zh)
JP (1) JP4614586B2 (zh)
CN (1) CN1249798C (zh)
TW (1) TW538661B (zh)

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3896029B2 (ja) 2002-04-24 2007-03-22 三洋電機株式会社 混成集積回路装置の製造方法
JP2004241729A (ja) * 2003-02-07 2004-08-26 Matsushita Electric Ind Co Ltd 発光光源、照明装置、表示装置及び発光光源の製造方法
JP4413054B2 (ja) * 2004-03-29 2010-02-10 三洋電機株式会社 混成集積回路装置の製造方法
JP4969113B2 (ja) 2006-02-22 2012-07-04 オンセミコンダクター・トレーディング・リミテッド 回路装置の製造方法
US7557421B1 (en) * 2006-07-20 2009-07-07 Rf Micro Devices, Inc. Hybrid radio frequency integrated circuit using gallium nitride epitaxy layers grown on a donor substrate
JP2008270455A (ja) * 2007-04-19 2008-11-06 Hitachi Ltd パワー半導体モジュール
JP4356768B2 (ja) * 2007-05-18 2009-11-04 株式会社デンソー 電子装置及びその成形金型
US9093420B2 (en) 2012-04-18 2015-07-28 Rf Micro Devices, Inc. Methods for fabricating high voltage field effect transistor finger terminations
US9124221B2 (en) 2012-07-16 2015-09-01 Rf Micro Devices, Inc. Wide bandwidth radio frequency amplier having dual gate transistors
US9147632B2 (en) 2012-08-24 2015-09-29 Rf Micro Devices, Inc. Semiconductor device having improved heat dissipation
US9917080B2 (en) 2012-08-24 2018-03-13 Qorvo US. Inc. Semiconductor device with electrical overstress (EOS) protection
US8988097B2 (en) 2012-08-24 2015-03-24 Rf Micro Devices, Inc. Method for on-wafer high voltage testing of semiconductor devices
US9142620B2 (en) 2012-08-24 2015-09-22 Rf Micro Devices, Inc. Power device packaging having backmetals couple the plurality of bond pads to the die backside
US9202874B2 (en) 2012-08-24 2015-12-01 Rf Micro Devices, Inc. Gallium nitride (GaN) device with leakage current-based over-voltage protection
WO2014035794A1 (en) 2012-08-27 2014-03-06 Rf Micro Devices, Inc Lateral semiconductor device with vertical breakdown region
US9070761B2 (en) 2012-08-27 2015-06-30 Rf Micro Devices, Inc. Field effect transistor (FET) having fingers with rippled edges
US9325281B2 (en) 2012-10-30 2016-04-26 Rf Micro Devices, Inc. Power amplifier controller
US9980702B2 (en) 2012-12-31 2018-05-29 Volcano Corporation Wirebonding fixture and casting mold
US20140187957A1 (en) 2012-12-31 2014-07-03 Volcano Corporation Ultrasonic Transducer Electrode Assembly
WO2015001648A1 (ja) 2013-07-04 2015-01-08 三菱電機株式会社 半導体装置の製造方法、半導体装置
US9455327B2 (en) 2014-06-06 2016-09-27 Qorvo Us, Inc. Schottky gated transistor with interfacial layer
US9536803B2 (en) 2014-09-05 2017-01-03 Qorvo Us, Inc. Integrated power module with improved isolation and thermal conductivity
US9408301B2 (en) 2014-11-06 2016-08-02 Semiconductor Components Industries, Llc Substrate structures and methods of manufacture
US11437304B2 (en) 2014-11-06 2022-09-06 Semiconductor Components Industries, Llc Substrate structures and methods of manufacture
US9397017B2 (en) 2014-11-06 2016-07-19 Semiconductor Components Industries, Llc Substrate structures and methods of manufacture
US10615158B2 (en) 2015-02-04 2020-04-07 Qorvo Us, Inc. Transition frequency multiplier semiconductor device
US10062684B2 (en) 2015-02-04 2018-08-28 Qorvo Us, Inc. Transition frequency multiplier semiconductor device
CN108321151A (zh) 2018-01-24 2018-07-24 矽力杰半导体技术(杭州)有限公司 芯片封装组件及其制造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5096852A (en) * 1988-06-02 1992-03-17 Burr-Brown Corporation Method of making plastic encapsulated multichip hybrid integrated circuits
JPH06224241A (ja) * 1993-01-25 1994-08-12 Toyota Autom Loom Works Ltd 樹脂封止回路装置の成形方法
EP2287897A3 (en) * 1996-05-27 2011-11-02 Dai Nippon Printing Co., Ltd. Circuit member for semiconductor device, semiconductor device using the same, and process for producing said circuit member and said semiconductor device
CN1122304C (zh) * 1997-02-10 2003-09-24 松下电器产业株式会社 树脂封装型半导体装置的制造方法
US5918112A (en) * 1997-07-24 1999-06-29 Motorola, Inc. Semiconductor component and method of fabrication
US6448665B1 (en) * 1997-10-15 2002-09-10 Kabushiki Kaisha Toshiba Semiconductor package and manufacturing method thereof
JP3097842B2 (ja) * 1997-11-26 2000-10-10 サンケン電気株式会社 樹脂封止型半導体装置用リードフレーム
JP2000294692A (ja) * 1999-04-06 2000-10-20 Hitachi Ltd 樹脂封止型電子装置及びその製造方法並びにそれを使用した内燃機関用点火コイル装置

Also Published As

Publication number Publication date
CN1249798C (zh) 2006-04-05
JP2003017518A (ja) 2003-01-17
JP4614586B2 (ja) 2011-01-19
US20030003630A1 (en) 2003-01-02
US6593169B2 (en) 2003-07-15
CN1395301A (zh) 2003-02-05

Similar Documents

Publication Publication Date Title
TW538661B (en) Method for making a hybrid integated circuit device
CN102308383B (zh) 半导体管芯封装件及其制造方法
CN100409443C (zh) 含侧向电气连接的半导体管芯的半导体管芯封装
TWI364829B (en) Semiconductor package having a bridged plate interconnection
TW466653B (en) Semiconductor device
TW516135B (en) Symmetrical package for semiconductor die
CN101807533B (zh) 半导体管芯封装及其制作方法
US20060033209A1 (en) Hybrid integrated circuit device
CN102217062B (zh) 半导体封装及用于制造半导体封装的方法
CN102456652A (zh) 功率半导体装置
JP2004521493A (ja) 半導体デバイス用非モールドパッケージ
TW200913201A (en) Dual side cooling integrated power device package and module and methods of manufacture
CN101207117A (zh) 系统级封装体及其制造方法
JPS60163447A (ja) 半導体素子
KR20170086828A (ko) 메탈범프를 이용한 클립 본딩 반도체 칩 패키지
JP4967701B2 (ja) 電力半導体装置
KR20130051498A (ko) 반도체 모듈 및 반도체 모듈을 제조하는 방법
JP5233853B2 (ja) 半導体装置
JP2010098036A (ja) 樹脂ケース及び樹脂ケース製造方法
JP4623871B2 (ja) 混成集積回路装置
JP5165302B2 (ja) 半導体装置およびその製造方法
TW201036113A (en) Substrateless chip package and fabricating method
JP3454192B2 (ja) リードフレームとそれを用いた樹脂封止型半導体装置およびその製造方法
JP4614585B2 (ja) 混成集積回路装置の製造方法
JP3425531B2 (ja) 電子回路装置及びその製造方法

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees