TW530380B - Semiconductor device and fabrication method therefor - Google Patents

Semiconductor device and fabrication method therefor Download PDF

Info

Publication number
TW530380B
TW530380B TW090122485A TW90122485A TW530380B TW 530380 B TW530380 B TW 530380B TW 090122485 A TW090122485 A TW 090122485A TW 90122485 A TW90122485 A TW 90122485A TW 530380 B TW530380 B TW 530380B
Authority
TW
Taiwan
Prior art keywords
insulating layer
layer
silicon
hole
carbon
Prior art date
Application number
TW090122485A
Other languages
English (en)
Inventor
Takashi Akahori
Gishi Chung
Gohei Kawamura
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2000274427A external-priority patent/JP2002083870A/ja
Priority claimed from JP2000274426A external-priority patent/JP4484345B2/ja
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Application granted granted Critical
Publication of TW530380B publication Critical patent/TW530380B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H01L23/53295—Stacked insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Description

1 發明説明（ 技術範疇 本發明與一非常可靠的半導體裝置及一半導體裝置的製 造方法有關。 背景技藝 為侍到向效能的大尺度積體電路（LSI)，吾人最近已採用 鋼做為接線材料。因為銅的電阻比鋁低，故可提供一快速 兒路。然而因為銅的擴散率很高，若將銅與半導體直接接 觸’會使半導體的特性劣化。 、由於銅的擴散率很高，故不像鋁接線一般，可使用蝕刻 去形成。因此，吾人使用所謂的雙重金屬鑲嵌法，做為不 用触刻而實現銅多層接線的方法。 以下參照圖13A到14D,描述製造半導體裝置的步驟，此 裝置具有使用雙重金屬鑲嵌法製成的銅多層接線。首先， 吾人在一由氧化矽或類似材料構成的第一絕緣層1〇2上，形 成一由氮化矽或類似材料構成的覆蓋層1〇3，其中有一位於 下方的接線層ιοί埋在該絕緣層内。位於下方的接線層ι〇ι 包含一由銅或類似材料構成的導電層1〇4，以及一由氮化鈕 或類似材料構成，且包圍住導電層1〇4的障礙層1〇5。 其次，吾人在覆蓋層103上形成一由氧化物或類似材料構 成的第二絕緣層106。t蓋層103可防止銅從下方的接線層 101擴散到第二絕緣層106。再者，吾人在第二絕緣層1〇6上 ，形成一由氮化矽或類似材料構成的中止層1〇7，並於令止 層107上沉積一由氧化矽或類似材料構成的 。這提供了圖13A所示的結構。 第三絕緣層108 530380
^後如圖所示，吾人在第三絕緣層1〇8上形成第_ 光阻圖案109 ’並以蝕刻法形成一個以導電層1⑽為其底部 的孔110此蚪，吾人在第二和第三絕緣層106和108、中止 = 107和覆蓋層1()3均被㈣的情況下實施㈣。姓刻後， 口人以灰化去或類似方法除去第一光阻層圖案109。 一接著如圖Uc所示，吾人在第三絕緣層1〇8上形成第二 光阻圖案111 ’並執行選擇性蝕刻。在這裡，吾人是在第三 絕緣層108被飯刻，但中止層1〇7不被姓刻的情況下進行钱 刻。也就是說，中止層1〇7的功用為一蝕刻中止層。 在蝕刻過耘中，吾人在第三絕緣層丨〇8中形成一個與孔 110重疊，且以中止層107為其底部的溝渠孔112。結果，吾 人形成了溝渠孔丨丨2，以及連接溝渠孔丨i 2和在下方之接線 層101的接觸孔113。蝕刻後，吾人以灰化法或類似方法除 去第二光阻層圖案111。 隨後，吾人以CVD或類似方法，在溝渠孔112和接觸孔 113的内壁上形成由氮化鈕或類似材料構成的障礙層114。 再者，吾人以電鍍法掩埋溝渠孔112和接觸孔113後，再以 CMP法除去多餘的金屬層。經由上述步驟，吾人形成一栓 塞層115和一在上方的接線層116，其中該接線層經由栓塞 層115連接到在下方的接線層101，如圖14D所示。重複上述 步驟，可形成具有兩層或兩層以上的多層接線層。 中止層107與覆蓋層1〇3存在於以雙重金屬鑲嵌法形成之 半導體裝置的層間絕緣膜内。通常中止層與覆蓋層 是由相同材料構成的絕緣膜組成的，亦即它們是使用同樣 -5- 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐) " ------
裝 訂 530380 A7 B7 五、發明説明（3 ) 的膜沉積設備形成的。 一般而言，構成覆蓋層103與中止層1〇7的絕緣膜可分類 為基本上由矽（Si)和氮（N)(以下稱為SiCN基薄膜）組成的類型 ，以及基本上由矽（Si)和碳（C)(以下稱為SiC薄膜）組成的類 型。 由於絕緣膜出現於層間絕緣膜中，故它們的介電常數必 須很低。再者，相對於層間絕緣膜而言，絕緣膜的蝕刻選 擇性必須很高，如同一中止層，它也必須具備對接線材料 的高障礙性質（亦即金屬擴散率低），如同一覆蓋層。 / 若絕緣膜是由SiC基薄膜構成，雖然薄膜的介電常數為 ，這個值相當低，並可得到相對於層間絕緣膜而言很高、5 蝕刻選擇性，但其對銅的障礙性質很低。另一方面 P的 緣膜是由SiCN基薄膜構成，雖然其對銅的障礙性質很=、、、巴 但其介電常數大約為7或8，這個值相當高，且蝕刻選： 很低。若使用FSG(氟化矽酸鹽玻璃）做為層間絕緣犋性 SiCN基薄膜可能會被蝕刻時產生的氟原子基破壞。、、，則 從以上所述，顯然構成傳統中止層及/ 緣 高 也 ^ 伐*產* 的结 膜不能完全滿足低介電常數、相對於層間絕緣膜而一、 的蝕刻選擇性，以及對接線材料的障礙 °倀 寻所有性曾 難以提供夠可靠的半導體裝置。 、’ ' 發明揭示 非常可靠的半
因此，本發明的目標之一為提供 置，以及其製造方法。 本發明的另一目標為提供一半導體裝置， -6 - 本紙張尺度適用巾S @家標準(CNS) Μ規格(21GX297公董） 530380 A7
低介電常數'相對於層間絕緣膜而言很高的姓刻選擇性 的製造方法。 '的、錢膜，以及此半導體裝置 為達到這些目標，根據本發明的第—特色，吾 半導體裝置’纟包含-第-絕緣層，該絕緣層的一表面上 :到達$㈣之表面的溝槽或孔；—第二絕緣層’備於 ㈣一絕緣層·L，其具有-與該溝槽或孔重叠的開口且 係由Sl、qN等主要成分組成；以及一導電層，掩埋於該 溝槽或孔及該開口内。 、σ 根據本發明的第：特色，吾人提供—半導體裝置的製造 方法’其包含下列步驟：形成瞒'絕緣層；在該第一絕緣 層上，形成含Si、C和Ν等主要成分的第二絕緣層，選擇性 地姓刻該第二絕緣層’以形成一開口；使用該開口做為光 罩，钱刻該第-絕緣層’而形成一接線溝槽或孔；以及將 一導體層掩埋於該開口或該接線溝槽或孔内。 圖示簡述 圖1顯示根據第一具體實施例之半導體裝置的部分截面 圖； 圖2A到2C顯示圖1所示之半導體裝置的製造步驟； 圖3D到3F顯示圖i所示之半導體裝置的製造步驟； 圖4G和4H顯示圖1所示之半導體裝置的製造步驟； 圖5顯示根據第一具體實施例之以(：>^基薄膜的組成； 圖6顯示圖5所示之SiCN基薄膜的姓刻速率對一 ycN基薄 膜之姓刻速率的比例； -7 - 本纸張尺度適用中國國家標準(CNS) A4規格(210 x 297公釐) ---- 530380
發明説明 圖7顯示使用SIMS研究圖5所示之SiCN基薄膜對銅的障礙 性質所得的結果； 圖8顯示CHn原子團的數目和根據第二具體實施例之Si(：N 基薄膜的介電常數之間的關係； 圖9顯示使用SIMS研究圖8所示之SiCN基薄膜對銅的障礙 性質所得的結果； 圖10舉例說明使用SIMS研究SiCN基薄膜的障礙性質所得 的結果； 圖11A到11C顯示半導體裝置之製造方法的修正； 圖12D顯示半導體裝置之製造方法的修正； 圖13A到13C為解釋雙重金屬鑲嵌法的圖形；以及 圖14D為解釋雙重金屬鑲嵌法的圖形。 執行本發明的最佳模式 (第一具體實施例） = 以下將參照附圖，描述根據本發明之具體實施例的半導 體裝置。 圖1為一部分截面圖，顯示根據具體實施例之半導體裝 置的結構。此半導體裝置具有一在矽基板上形成的元件， 例如記憶體和電晶體，以及一多層接線層，此接線層在一 覆蓋元件的層間絕緣膜上形成。圖丨顯示在半導體裝置表 面附近的兩層接線層。 如圖1所不，一半導體裝置11具有一第一絕緣層12，一第 二絕緣層13，一第三絕緣層14和一鈍化膜丨5。 第一絕緣層12是由氟氧化矽（Si0F)組成的，並形成〇·8微 -8 - ^紙張尺度適用中國國家標準(CNS) Α4規格(210 X 297公釐) ' *------ 530380
米的厚度。第一絕緣層12具有第一溝槽12a。由銅構成的下 方接線層17經由第一障礙膜16掩埋於第溝槽12&内。第一障 礙層16可防止銅擴散到第—溝槽m之外，並可增強第一絕 緣層12與下方接線層17之間的黏著性。第一障礙層16是由 許多層的高熔點金屬（例如鋰/氮化鈕、鎢/氮化鎢或鈦/氮 化鈦或其合金）組成的。 吾人在第一絕緣層12的表面上形成例如5〇奈米厚的第一 覆蓋層18。第一覆蓋層18會防止下方接線層17的銅擴散到 第二絕緣層13。第一覆蓋層18是由一主要含有矽（Si)、碳（c) 和氮（N)的薄膜（以下稱為SiCN基薄膜）組成的。 第覆蓋層18上備有第二絕緣層13。吾人形成例如08微 米厚’且由SiOF構成的第二絕緣層13。 吾人在第二絕緣層13上形成例如50奈米厚的中止層19。 在稍後將討論的半導體裝置11的製程中，中止層19的作用 為一姓刻中止層。中止層19是由大致上與第一覆蓋層18相 同的SiCN基薄膜構成的。 吾人在第二絕緣層13内形成穿透第二絕緣層丨3的接觸孔 13a、第一覆蓋層18和中止層19。接觸孔13a係以與第一溝槽 12a重疊的方式形成。 中止層19上備有第三絕緣層14。吾人形成例如〇·8微米厚 ’且由Si〇F構成的第三絕緣層η。吾人在第三絕緣層14内 形成穿透第三絕緣層丨4 ,並以中止層19為其底部的第二溝 槽14a。第二溝槽係以與接觸孔13a重疊的方式形成。第 一溝槽12a和第二溝槽Ma係由接觸孔13a連接。 -9 - 530380
接線材料一銅一將由一第二障礙膜20掩埋於第二溝槽14a ί接觸孔13a内。第一障礙膜2〇的組成大致上與第一障礙膜 16相同，並可防止銅的擴散。 埋在第二溝槽14a内的銅形成一上方接線層21。埋在接觸 孔13a内的銅形成一栓塞層22，該層將下方接線層17連接到 上方接線層21。 吾人在第二絕緣層13上形成例如5〇奈米厚的第二覆蓋層 3並使其覆蓋上方接線層21的上表面。第二覆蓋層a會 防止銅擴散到上方接線層21的上方。 吾人在第二覆蓋層23上形成例如〇·8微米厚的鈍化膜15。 鈍化膜15是由一氟氧化矽膜構成的。吾人在鈍化膜Μ上形 成例如50奈米厚，且由氧化石夕膜、氮氧化石夕膜或類似材料 構成的保護膜24。 如以上所述，根據第一具體實施例，且構成第一和第二 覆蓋層18和23，以及中止層19的SiCN基薄膜，基本上是由以 、C和N組成的。更特別言之，薄膜内c原子的量與si原子 的量的比例（C/Si)，其範圍為0.2到〇 8，N原子的量與以原子 的量的比例（N/Si)，其範圍為〇15到1〇。 具有上述成分的SiCN基薄膜，其介電常數大約為5到5·5 。這個值比主要由Si*N構成之薄膜（以下稱為SiN基薄膜） 的介電常數（大約為7)低，但它與主要由^和c構成之薄膜 (SiC基薄膜）的介電常數（大約為5)大略相同。 下面將參照附圖，描述具有上述結構之半導體裝置11的 製造方法。在第一具體實施例中，半導體裝置丨丨係使用雙 -10-
530380 A7 B7 __ 五、發明説明（8 ) 重金屬鑲嵌法製造。圖2A到圖4H依序顯示半導體裝置的製 造步驟。 首先，吾人製備一具有第一絕緣層12的半導體基材10’ 其中有一下方接線層17在絕緣層内·形成。然後，吾人在包 含下方接線層Π的第一絕緣層12上形成例如50奈米厚的第 一覆蓋層18。吾人以一使用電子迴旋加速器共振（ECR)電聚 的化學氣相沉積（CVD)法，形成一由SiCN基薄膜構成的第一 覆蓋層18。膜沉積過程中，吾人使用由例如SiHVCzHVNa/Ar 組成的混合氣體（流速（sccm)]0/5/25/100到 10/25/5/100)。 再者，吾人在第一覆蓋層18上形成例如0·8微米厚，由 SiOF構成的第二絕緣層13。吾人使用由SiH4/SiF4/02/Ar(流速 (sccm):50/50/200/100)組成的混合氣體，以ECR電漿CVD法進 行膜沉積。結果會產生圖2A所示的結構。 然後，如圖2B所示，吾人在第二絕緣層13上形成例如5 0 奈米厚，由一 SiCN基薄膜構成的中止層19。吾人使用由 SiH4/C2H4/N2/Ar(流速（seem): 10/5/25/100 到 10/25/5/100)組成的 混合氣體，以ECR電漿CVD法進行膜沉積。 隨後，如圖2C所示，吾人在中止層19上形成例如0.8微米 厚，由SiOF構成的第三絕緣層14。例如，吾人使用由 SiH4/SiF4/〇2/Ar(流速（sccm):50/50/200/100)組成的混合氣體， 以ECR電漿CVD法進行膜沉積。 然後，吾人使用微影技術，在第三絕緣層14上形成第一 光阻圖案30。其次，吾人以第一光阻圖案30為光罩進行蝕 刻。這樣會形成一孔3 1，該孔穿透第二絕緣層13、第三絕 -11 - 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐)
裝 訂
530380 A7 B7
緣層14等等，並以下方接線層17為其底部，如圖3d所示。 吾人使用由例如〇2與CF4組成的混合氣體電漿，以⑺⑽丨…離 子蝕刻（RIE)法進行蝕刻，因此，一以〇1；膜（第二絕緣層㈠與 第三絕緣層14)及一 SiCN基薄膜（第一覆蓋層18和中止層19') 同時會被蝕刻。之後，吾人以灰化法法除去第一光阻圖案 30。 、 隨後，吾人使用微影技術，在第三絕緣層14上形成第二 光阻圖案32。其次，吾人以第二光阻圖案32為光罩進行蝕 刻。吾人在SiOF膜（第三絕緣層14)被蝕刻，但SiCN基薄膜 不被姓刻的狀況下進行姓刻。因此，吾人形成了第二溝样 Ha (其底部為中止層丨9)和接觸孔13a (從第二溝槽延伸到 下方接線層17)，如圖3 E所示。 隨後，如圖3F所示，吾人以濺鍍法或類似方法，在第二 溝槽14a和接觸孔13a的整個内壁上形成第二障礙膜2〇。第 二障礙膜2〇為一氮化鈕和鈕沉積膜（Ta/TaN)。 然後’當吾人以錢鍍法或類似方法，在半導體基材1〇的 整個表面上形成一層銅的種子層之後，即進行鍍銅。結果 ，第二溝槽14a和接觸孔13a的内部即被銅掩埋。然後，吾 人以化學機械研磨（CMP)法除去半導體基材1〇表面上多餘的 金屬層。結果，吾人即形成圖4所示的上方接線層21和栓 塞層22 再者，吾人在第三絕緣層14(包含上方接線層21)上形成 例如50奈米厚，由一 SiCN基薄膜構成的第二覆蓋層23。該 弟一覆盖層係以與第一覆盖層18相同之方式沉殿。 -12 - 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐) --— 530380 A7 B7 五、發明説明（10 再者’吾人以ECR電漿CVD法，在第二覆蓋層23上形成 例如0.8微米厚，由例如Si0F構成的鈍化膜15。 最後’吾人形成50奈米厚，由氧化矽構成的保護膜24。 結果’吾人得到如圖4H所示的半導體裝置11。在這裡，吾 人以同樣的ECR電漿CVD設備沉積第二覆蓋層23、鈍化膜15 和保護膜24。這樣就完成了製造過程。 (範例） 在製造過程的範例中，吾人使用(流速 (Scxm):10/5/25/100 到 10/25/5/100)組成的混合氣體，以 ECR 電 漿CVD法形成SiCN基薄膜。圖5顯示當吾人在「C2H4氣體與 A氣體的混合比改變，SiH4則為固定流速」的情況下進行 沉積時，SiCN基薄膜中碳原子之量與矽原子之量的比例 (C/Si) ’以及氣原子之量與石夕原子之量的比例（N/M)。
SiCN基薄膜中矽、碳、氮原子的量，是用拉塞福反向散 射光譜（RPS)計算出來的。 在圖5中，狀況I和VII分別顯示只使用乂及只使用c2H4之 情況下的結果。狀況π到vi分別顯示在「已知C2Hj〇N2的總 流速為30 sccm時，個別流速分別改變為5，1〇，丨5，⑼和乃 」之情況下的結果。 如圖5中狀況11到1¥的結果，顯然SiCN基薄膜中碳含量與 氮含量的比例，是根據GH4流速與％流速的比例而變化。 也就是說，製程氣體中QH4的量愈大，形成iSiCN基薄膜 中的碳含量就變得愈高（C/Si)。另一方面，化的量愈大，則
SiCN基薄膜中的氮含量變得愈高（N/s〇。當然，在狀況〗和 -13- 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐) 530380 A7 _______B7 五、發明説明（νΓ)~^— VII (只使用C2H4和N2其中之一）的情況下，會分別形成siN 薄膜和SiC薄膜。 吾人瞭解（：出4和N2的流速在5/25到25/5之間變化時，N/Si 會在〇·2 (狀況VI)到〇·9(狀況Π)的範圍内變化，則在 〇·25(狀況II)到〇.8 (狀況VI)的範圍内變化。 圖6顯示具有圖5所示結構的薄膜，其蝕刻速率的研究結 果（狀況I到VII)。圖6顯示SiN薄膜的蝕刻速率設定為丨（狀 况I)時，蝕刻速率的比例。蝕刻時使用〇2/CF4電漿氣體。 由圖6中顯然可見SiC薄膜的蝕刻速率（狀況νπ)等於或大 於SiN薄膜的兩倍。顯然SiCN基薄膜顯現出介於sic薄膜與 SiN薄膜之間的蝕刻速率，而且當薄膜中的銅成分增加時， 會得到較高的餘刻速率。 右使用SiOF薄膜做為層間絕緣膜，且使用SiN薄膜做為蝕 刻中止層（狀況I)，則蝕刻選擇性相當低，且無法得到良好j 的蝕刻形狀。然而，若SiCN基薄膜的C/Si值等於或大於〇 2 或至少0.25或以上（狀況:^到^)，則蝕刻速率很高，並可得 到對SiOF薄膜的高蝕刻選擇性，因此可以得到良好的蝕刻 外形。從圖5中可見當N/Si等於或小於！或至少〇9或以下時 ，會得到高障礙性質。 立吾人研究了以上述方式形成之SiCN基薄膜對接線材料的 尸早祕性質（狀況Η到VI)，特別是對銅的障礙性質。在一 #使 用的接線材料中，銅的擴散率最高。請注意，吾人也對siN -薄膜（狀況I)和Sic薄膜（狀況VII)做了研究。 特別言之，吾人按下列方式研究障礙性質。首先，吾人 -14-
530380
在矽基板上沉積一 SiCN基薄膜，且更進一步形成〇2微米厚 的銅層。然後，吾人將矽基材維持於45〇。c下七小時。將 矽基材進行熱處理之後，吾人研究在矽基材與sicN基薄獏 界面附近之銅的81“8 (二次離子質譜）強度。一般而言，在 上述條件下，若SIMS未偵測到銅擴散到矽基板，則可認為 裝置使用時沒有問題。圖7顯示結果。 從圖7中可見，對SiC薄膜而言（狀況νπ)，吾人在界面附 近偵測到銅，且sic薄膜對銅的障礙性很低。然而，對SiN 薄膜（狀況I)和SiCN基薄膜（狀況π到VI)而言，則未偵測到 銅，並顯出對銅的高障礙性質。這顯示薄膜中的氮含量愈 同（碳含ϊ愈低），障礙性質就愈高。再者，吾人瞭解當薄 膜中氮對矽的比（Ν/5ι)為〇·ΐ5或更高，或至少〇·2或以上時， 會得到高障礙性質，因此可防止接線材料（例如銅）的擴散 。參閱圖5，吾人瞭解當（:/以為化以或更高，或至少〇·8或以 上時，會得到高障礙性質。 從圖6與圖7所不的結果，吾人瞭解：若siCNs薄膜的 C/Si值為0.2或更高，或至少〇25或以上⑺⑶為丨或更低，或 至少0.9或以下），且其N/Si值為〇·ΐ5或更高，或至少0.2或更 南（C/Si為0.85或更南，或至少〇8或以上），則具介電常數很 低，且具有優良的蝕刻選擇性與高障礙性質。因此顯然第 一具體實施例中，具有以下成分：c/s^〇2到〇8，且N/si為 0.15到1.0的SiCN基薄膜，其介電常數很低，蝕刻選擇性優良 、障礙性質咼，且適合做為蝕刻中止層及覆蓋膜。 (第二具體實施例） -15- ^紙張尺度適用中國國家標準(CNS) A4規格(2^7297公董)--------- 530380
發明説明 13 根據本發明第二具體實施例的半導體裝置11，其結構與 圖11所示的第一具體實施例相$，且具有由一 基薄膜 構成的絕緣膜。第二具體實施例中的SiCN基薄膜，每單位 體積含有1021到1〇22個CHn原子團（n為i到3的整數），亦即⑶ 原子團、CH2原子團和ch3原子團。 在第二具體實施例中，吾人使用各種起始材料，包括矽 ’ CHn原子團和氮至少其中之一，做為主要材#，而形成 SiCN基薄膜。例如，單石夕烧（siH4),乙烯（㈣)和氮⑽可使 用為起始材料。再者，含CHn原子團（例如曱基化矽烷）的有 機矽材料、矽氮烷材料和含氮材料（例如Ns、NH3)可使用為 起始材料。此外，吾人也可單獨使用含矽，（：札原子團和 氮的材料（例如曱基化石夕烧）。
SiCN基薄膜形成的方式，係使薄膜中含有預定數目（每 立方公分1021到1〇22個原子團）的CHn原子團。改變起始材料 的混合比例或類似性質，可以調整CHn原子團的量。 圖8顯示由各種起始材料構成的siCN基薄膜中，每單位 體積内CHn原子團的數目（原子團/立方公分）與介電常數的 關係。在圖8中’吾人檢驗了使用下列混合氣體a到ρ而形 成的SiCN基薄膜。這裡，吾人以X _射線光電子光譜（χρ8) ，沿著膜厚的方向測量CHn鍵結的量。 A :矽烷（SiH4)/C2H4/N2/Ar B :三甲基矽烷（SiH(CH3)3)/N2/Ar C :三甲基矽烷/NH3/Ar D :六甲基環三矽氮烷（(Si(CH3)2-ΝΗ)3)/Αι· -16 - 本紙浪尺度適用中國國家標準(CNS) Α4規格(210X297公釐) ' " '' E :六甲基環三石夕氮烧（(Si(CH3)2_NH)3)/N2/Ar F :六甲基環三矽氮烷/NH3/Ar 從圖8中’吾人瞭解在请中的任何一種情況下，增加 叫原子團的f，可得到具有低介電f數的㈣基薄膜。 二如’使用·4、C2iMaN2 (狀況A)時，當待形成之咖基 溥膜中’叫原子團的量從每立方公分1〇2。個原子團增加到 小於每立方公分1〇22個原子團時，薄膜的介電常數會從大 ，.勺6 · 8下降到5。使用六曱基環三石夕氮院和nh〆狀況f )時， 當薄膜中CHn原子團的量從每立方公分1()20個原子團增加到 小於每立方公分1〇n個原子團時，薄獏的介電常數會從大 約6.8降到4.2。 顯然每立方公分含有10n或更多個CHn原子團的sicN基薄 膜’其介電常數為6或更低，更明確言之為55或更低。這 顯示第二具體實施例中的SiCN薄膜，每立方公分含有 到1022個CHn原子團，其介電常數為6或更低。這比n 用為中止膜或類似用途之S i N薄膜的介電常數（7到8 )要低 ’故SiCN基薄膜可適當地使用為—中止膜或類似用途。 吾人瞭解若薄膜中CHn原子團的量相同，但起始材料相 異，則介電常數不同。例如，起始材料的分子大小愈大， 則介電常數變得愈低…尤是說，使用三甲基石夕燒 (SiH(CH3)3)時所得的介電常數’會比使用單我（siH4)時來 得低’使用六曱基環三梦氮院（(Si(CH3)2_NH)3)時所得的介電 常數則低得多。 以下描述SiCN基薄膜對銅的障礙性質。 -17-
圖9顯示SiCN基薄膜中CHn原子團的量與銅的擴散率之間 :關係。銅的擴散是以㈣（二次離子質譜）測量的。在量 ' σ人使用基材，此基材有一 SiCN薄獏（〇.05微米）和 氧切膜⑻微米）依序沉積於銅層上，且在彻。c下將基 材加熱三小時，然後以SIMS進行測量。 根據使用SIMS所得的測量，吾人得到圖1Q所示的結果。
圖1〇顯示在距離表面-預定的深度處，矽、碳和銅的SIMS 強度及個別原子的f。圖9所示銅的擴散範圍指示圖财 銅擴散到SiCN基薄膜㈣擴散範圍（到距離表面❹織米到 0.15微米的深度）。 從圖9中顯然可見，當每單位體積CHn原子團的量為大約 每立方公分，個原子團時，銅幾乎不會擴散。顯然，當 CHn原子團的量為每立方公分大約⑺2!到大約Μ2個原子團 時’在SiCN基薄膜中可見到擴散現象，但氧切薄膜的擴 散則被抑制。這顯示第二具體實施例中，每立方公分含有 10到10個CHn原子團的§iCN基薄膜對銅的障礙性質很好。 本毛明並不限於上述具體實施例，亦可以各種形式修改 與改造。以下描述對具體實施例所做，且適合本發明的修 改。 在各具體實施例中，層間絕緣膜的蝕刻使用了〇2和邙4的 混合氣體，以及和c〇的混合氣體，但它們並不限於此 ’ σ人亦可使用電漿氣體’例如h2、Ar和N2的混合氣體D 再者，就CF4和C4Fs而言，吾人亦可使用其他碳氟化合物材 料（CmFn(m與η為0或以上的整數））。 -18- 530380 A7 一丨丨_丨_丨 ----- —__B7 五、發明 ~~~---一 〃在各具體實施例中，吾人使用ECR電漿CVD設備沉積該 第一覆蓋層23、純化膜15和保護膜24。然而，這些並不限 於此，且這些層與膜中至少其中之一可在另一 CVD設備中 形成，或者它們全部都可以在不同的CVD設備中形成。 在各具體實施例中，吾人以為來源氣體化 合物，形成SiCN基薄膜。如第二具體實施例所示，任何來 源化合物，只要是含Si、c和N的化合物，且31(：1^基薄獏可 由單化合物开^成，或由這些化合物之適當組合的反應形 成’即可使用。 使用分別含有矽、碳和氮的三種來源氣體化合物時，例 如，SiH4可使用為一含矽的材料，c#4，CH4，C2h6，〇此等 等只需適當地組合，即可使用為一含碳的化合物，且， NF3 ’ N2〇 ’ N2〇4 ’ NO和等等只需適當地組合，即可使用 為一含氮的化合物。 沉積薄膜時可以混合兩種氣體，亦即含矽和碳的來源化 合物，以及含氮的來源化合物。在此種情況下，前述化合 物係使用為含氮的化合物，有機矽烷（例如烷基矽烷或烷氧 基矽烧）則使用為含矽和碳的化合物，且必須適當地組合。 至於烷基矽烷，則有甲基化的矽烷，例如甲基矽烷 (SiHKCH3))、二甲基矽烷⑼即⑶3)2)、三甲基矽烷 (SiH(CH3)3)或四甲基石夕烧（Si(CH3)4)。至於烧氧基石夕燒，則 有甲氧基矽烷，例如三甲氧基矽烷（Si(CH3)(OCH3)3)。反之 ，吾人也可將含矽和氮的來源氣體及含.碳的來源氣體混合 。在此種情況下，吾人應從上述化合物中選擇含碳的化合 -19- 本紙張尺度適用中國國家標準(CNS) A4規格(210X297公釐) ------
裝 訂 m 530380 A7 B7 五、 發明説明（17 ) 物，並可使用例如二石夕氮烧（SiH3-NH-SiH3)做為含石夕和氮的 化合物，且應將這些材料適當地組合。 再者，吾人亦可使用矽、碳和氮全部含有的化合物做為 來源氣體。至於此種化合物，可使用具有矽氮烷鍵結（一 S i — N —）的有機矽氮烷化合物。若使用有機矽氮烷化合物 ，則其可能會因為電漿CVD而發生熱聚合作用，且形成薄 膜。可使用的有機矽氮烷化合物為：例如三乙基矽氮烷 (SiEt3NH2)，三丙基矽氮烷（SiPr3NH2)，三苯基矽氮烷 (SiPh3NH2)，四曱基二矽氮烷（SiMe2H-NH-SiMe2H)，六甲基二 矽氮烷（SiMe3-NH-SiMe3)，六乙基二矽氮烷（SiEt3-NH_SiEt3)， 六苯基二矽氮烷（SiPhrNH-SiPh3)，七甲基二矽氮烷（SiMe3-NMe-SiMe3)，二丙基·四甲基二矽氮烷（SiPrMe2-NH-SiPrMe2) ，二-正丁基-四甲基二矽氮烷（SiBuMe2-NH-SiBuMe2)，二-正 辛基-四甲基二矽氮烷（SiOcMe2-NH-Si〇cMe2)，三乙基-三甲 基環三矽氮烷（(SiEtH-NMe)3)，六曱基環三矽氮烷（(SiMe2-NH)3)，六乙基環三矽氮烷（(SiEt2-NH)3)、六苯基環三矽氮烷 ((SiPh2_NH)3)、八甲基環四矽氮烷（（SiMe2_NH)4)、八乙基環 四矽氮烷（（SiEt2-NH)4)、四乙基-四甲基環四矽氮烷（（SiHEt-NMe)4)、氰丙基甲基環矽氮烷（SiMeNC(CH2)3-NH)、四苯基 二曱基二矽氮烷（SiMePh2_NH-SiMePh2)、二苯基-四甲基二矽 氮烷（(SiMe2Ph)2-NH)、三乙烯基-三甲基環三矽氮烷 ((CH2=CH-SiMe-NH)3)、四乙烯基-四甲基環四矽氮烷 (CH2=CH-SiMe-NH)4，以及二乙烯基-四甲基二矽氮烷 (CH2=CH-SiMe2-NH-SiMe2-CH=CH2)。在這些化學式中，Me代 -20- 本紙張尺度適用中國國家標準(CNS) A4規格(210 X 297公釐)
裝 訂 530380 A7 B7 五、發明説明（18 ) 表甲基原子團（CH3)，Et代表乙基原子團（c2h5)，ΡΓ代表丙基 原子團（(：3Η?)，Oc代表正辛基原子團（n-C8Hi7),且ph代表苯 基原子團（C6H5)。 雖然在上述範例中使用的矽、碳和氮各含一種的來源氣 體即已足夠，但這些並不限於此。例如，吾人可以使用有 機矽烷加上N2、C2H2的氣體，或有機矽氮烷加上含有乂的 氣體。 在各具體實施例中，層間絕緣膜内備有中止層19，以形 成第二溝槽14a底部的一部分。但中止層亦可在層間絕緣膜 的上表面上形成。圖11A到圖12D顯示在此種情況下的製造 過程。 在此種情況下，首先，吾人具有一接線層17或類似結構 的層間絕緣膜40上形成一中止層41 (SiCN基薄膜），且被第 覆蓋層18覆蓋。其次，如圖πα所示，吾人使用微影技術 在中止層41内形成第一開口 41a。隨後，吾人以第一開口 41a為光罩，將層間絕緣膜4〇蝕刻，而在層間絕緣膜4〇内形 成一孔40a，如圖11B所示。 /、人 σ人使用為微影技術’在中止層41内形成第二開 口 41b ’如圖11C所示。隨後’吾人以第二開口斗化為光罩， 將層間絕緣膜40蝕刻。此時，蝕刻是在層間絕緣膜4〇尚未 元全蝕刻之前停止。結果，吾人.形成了溝渠孔42和一接觸 孔43如圖12D所示。之後，吾人進行銅掩埋、形成第二覆 蓋層23等等，以提供如各具體實施例中的半導體裝置η。 在各具體實施例中，吾人使用氟氧化矽做為層間絕緣膜 本紙張尺度適用中標準(CNS) Α4規格(2iqx297公爱) -—- 530380 A7 B7 五、 發明説明（19) 。但本發明亦可適當地修改為使用氟化碳膜做為層間絕緣 膜的情況。雖然組成接線的導電層係由銅構成，但它並不 限於銅，吾人亦可使用鋁或其合金或類似材料。 在各具體實施例中，吾人以ECR電漿CVD法沉積SiCN基 薄膜。薄膜沉積方法並不限於此種類型，亦可為電感耦合 電漿（ICP) CVD、螺旋波電漿CVD、平行板電漿CVD或類似 方法。 工業上的可應用性 本發明對製造極為可靠的半導體裝置很有用。 本申請係基於2000年9月11日歸檔的日本專利申請第 H12-274426號，以及在2000年9月11日歸檔的第H12-274427號 ，並包括規格、申請專利範圍、附圖及概述。上述日本專 利的全文，以參照方式併入此處。 -22- 本紙張尺度適用中國國家標準(CNS) A4規格(210X297公釐)

Claims (1)

  1. 53038Q 弟090122485號專利申請案 As 中文申請專利範圍替換本(91 S ----- )八。 申請專利範圍 1_ 一種半導體裝置，其包含： 一第一絕緣層，在並一矣而_ 溝槽或孔；在'、“上有-貫穿到另-表面的 m緣層，備於㈣—絕緣層上，具有—與該溝 槽或孔重疊的開口，且係由 且係由矽、妷和氮等主要成分構 成；以及 一導電層，埋在該溝槽或孔及該開口内。 絕 且 絕 碳 絕 且 2 ·如申請專利範圍第丨項的半導體裝置，其中在該第 緣層中’碳原子的量料原子的量的比例為㈣⑽ 氣原子的量對該石夕原子的量的比例為⑽到… 3.如申請專利範圍第丨項的半導體裝置，尚包含一第 緣層，備於該第二絕緣層及該導電層上，且二由矽 和氮等主要成分構成。 4·如申請專利範圍第3項的半導體裝置，其中在該第 m碳原子的量對㈣子的量的比例為㈣⑽ 氮原子的量對該矽原子的量的比例為〇15到1〇。 5. 如申請專利範圍第丄項的半導體裝置，丨中該第一絕緣 層係由氟氧化矽或氟化碳構成。 6. 如申請專利範圍第的半導體裝置，丨中該導電層係 由銅構成。 9 7· —種半導體裝置，其包含： 一第一絕緣層，具有一穿透孔； -第二絕緣層’備於該第一絕緣層上，具有一盥該、冓 槽或孔重疊的第一開口 ’且係由石夕、碳和氮等主要成分 本紙張尺度適用中a a家標準(CNS) Μ規格(⑽χ 297公董) 530380 A8 B8 C8
    530380 A8 B8 C8 申請專利範圍 溝槽或孔； 一第二絕緣層，備於該第一絕緣層上，具有一與該 溝槽或孔重疊的開口，且係由矽、碳、氮和氫等主要成 分構成；以及 一導電層，埋在該溝槽或孔及該開口内， 該第二絕緣層每單位體積含有1021到1022個CHn原子團 (η為1到3的整數）。 14.如申請專利範圍第13項的半導體裝置，尚包含一第三絕 緣層，備於該第二絕緣層及該該導電層上，且係由矽、 碳、氮和氫等主要成分構成。 15·如申請專利範圍第14項的半導體裝置，其中在該第三絕 緣層中兔原子的量對石夕原子的量的比例為〇 2到0.8， 且氮原子的量對該矽原子的量的比例為〇 15到1〇。 16.如申請專利範圍第13項的半導體裝置，其中該第一絕緣 層係由氟氧化矽或氟化碳構成。 17·如申請專利範圍第13項的半導體裝置，其中該導電層係 由銅構成。 18.如申請專利範圍第13項的半導體裝置，其中該第二絕緣 層的介電常數為6或更低。 19·一種半導體裝置，其包含： 一第一絕緣層，具有一第一穿透孔； 一第二絕緣層，備於該第一絕緣層上，具有一與該 第-穿透孔重疊的第一開口，且係由矽、碳、氮和氫等 主要成分構成； -3-
    該第一開口、該第二 530380 A8 B8 C8
    /不一 ％啄層，備於 ^ 弟一、，、巴緣層上，且具有一 iM 第〆開口重疊，且直捏較一 ” 唆^ 弟開口大的第二穿透孔； /第四絶緣層，備於該第二 珩一、、巴、，象層上，具有一與該j Λ、… 且係由矽、碳和氮等主要編 成，以及 一導電層’埋在該第一穿透孔 穿透孔’以及該第二開口内， 該苐一絕緣層及々玄莖Τ7Χ7 έ力从 a 哀弟四纟巴緣層母單位體積含有1〇2丨到 1〇22個CHn原子團（η為1到3的整數）。 20.如申請專利範圍第19項的半導體裝置，尚包含一第五絕 緣層’備於該第四絕緣層及該導電層上，切、碳和氮 等主要成分構成，且每單位體積含有1〇2!到1〇22個〔札原 子團（η為1到3的整數）。 21·如申請專利範圍第19項的半導體裝置，其中該第一絕緣 層與該第二絕緣層係由氟氧化矽或氟化碳構成。 22.如申請專利範圍第19項的半導體裝置，其中該導電層係 由銅構成。 23·如申請專利範圍第19項的半導體裝置，其中該第二絕緣 層的介電常數為6或更低。 24· —種半導體裝置的製造方法，其包含下列步驟： 形成一第一絕緣層； 在該第一絕緣層上形成一含石夕、竣和氮等主要成分的 第二絕緣層； 選擇性蝕刻該第二絕緣層，以形成/開口； -4 - 本紙張尺度適用中國國家標準(CNS) Α4規格(210 X 297公釐)
    530380
    使用該開口做為光罩，姓刻該第-絕緣層’而形成-接線溝槽或孔；以及 將-導電層埋在該開口或該接線溝槽或孔内。 25·如申請專利範圍第24項的製造方法，其中在該第二絕緣 層中’碳原子的量對石夕原子的量的比例為〇·2到〇 8,且氮 原子的置對该矽原子的量的比例為〇15到1〇。 6·如申凊專利範圍第24項的製造方法，其中在該第二絕緣 層和该導電層上更進一步形成一含矽、碳和氮等主要成 分的第三絕緣層。 27.如申請專利範圍第26項的製造方法，其中在該第三絕緣 層中，碳原子的量對矽原子的量的比例為〇·2到〇·8，且氮 原子的量對該矽原子的量的比例為〇15到1〇。 28·如申請專利範圍第24項的製造方法，其中該第一絕緣層 與該第三絕緣層係由氟氧化矽或氟化碳構成。 29. 如申請專利範圍第24項的製造方法，其中該導電層係由 鋼構成。 30. —種半導體裝置的製造方法，其包含下列步驟： 形成一第一絕緣層； 在該第一絕緣層上形成一含矽、碳和氮等主要成分的 第二絕緣層； 在该第二絕緣層上形成一第三絕緣層； 在彡亥弟二絕緣層上形成一第四絕緣層； 選擇性蝕刻該絕緣層，以形成一第一開口； 使用該第一開口蝕刻，以形成一穿透該第一絕緣層、 -5- 本紙張尺度適用中國國家標準Α4規格(210X 297公釐） 530380
    A BCD 該第二絕緣層、該第三絕緣層及該第四絕緣層的第一孔； 選擇性蝕刻該第四絕緣層，以形成一與該第一孔重 登’且直徑較該第一孔大的第二開口； 使用該第二開口做為光罩，並以該第二絕緣層為一中 止層，蝕刻該第三絕緣層，以形成一第二孔；以及 將一導電層埋在該第一孔及該第二孔内。 31. 如申請專利範圍第3〇項的製造方法，其中在該第二絕緣 層及第四絕緣層中，碳原子的量對矽原子的量的比例為 〇·2到0.8 ’且氮原子的量對該矽原子的量的比例為〇15到 1.0 〇 32. 如申請專利範圍第3〇項的製造方法，其中在該第四絕緣 層和該導電層上更進一步形成一含矽、碳和氮等主要成 分的第五絕緣層。 33. 如申請專利範圍第32項的製造方法，其中在該第五絕緣 層中，碳原子的量對矽原子的量的比例為0.2到0.8，且氮 原子的量對該矽原子的量的比例為0J5到1.0。 34. 如申請專利範圍第3〇項的製造方法，其中該第一絕緣層 與第二絕緣層係由氟氧化矽或氟化碳構成。 35. 如申請專利範圍第3〇項的製造方法，其中該導電層係由 銅構成。 36· —種半導體裝置的製造方法，其包含下列步驟： 形成一第一絕緣層； 在該第一絕緣層上形成一含石夕、碳和氣等主要成分的 第二絕緣層； -6- 本紙張尺度適用中國國豕標準(CNS) A4規格(210X297公爱） 530380 A8 B8
    選擇性蝕刻該第二絕緣層，以形成-開口； 使用4開口做為光罩’钱刻該第一絕緣層，而形成— 接線溝槽或孔；以及 將:導電層埋在該開口或該接線溝槽或孔内， 一，形成該第二絕緣層的該步驟中，胃第二絕緣層係以 母早位體積含有1〇21到1〇22個CHn原子團（n為i到3的整 的方式形成。 J 37. 如申請專利範圍第％項的製造方法，其中在形成第二絕 緣層的該步驟中’該第二絕緣層是以至少一種有機矽： 烧化合物做為起始材料而形成的。 38. 如申請專利範圍第36項的製造方法，尚包含一在該第二 、、’巴緣層和孩‘ g層上形成一第三絕緣層的步驟，該層含 矽、碳、氮和氫等主要成分，且每單位體積含有⑺以到 10個CHn原子團（η為1到3的整數）。 39·如申請專利範圍第36項的製造方法，其中該第—絕緣層 係由氟氧化石夕或氟化碳構成。 40·如申請專利範圍第36項的製造方法，其中該導電層係由 銅構成。 41· 一種半導體裝置的製造方法，其包含下列步驟： 形成一第一絕緣層； 在該第一絕緣層上形成一含矽、碳、氮和氫等主要成 分的第二絕緣層； 在該第二絕緣層上形成一第三絕緣層； 在4弟二纟巴緣層上形成一含石夕、碳、乳和氣等主要成 本紙張尺度適用中國國家標準(CNS) Α4規格(21〇 X 297公釐)
    裴 訂
    530380 A8
    分的第四絕緣層； 選擇性蝕刻該絕緣層，以形成一第一開口； 使用該第開口蝕刻’以形成_穿透該第一絕緣層、 該第二絕緣層、該第二 、 罘一、、，邑緣層及该第四絕緣層的第一孔； 選擇性蝕刻該第四絕緣層，以形成一與該第一孔重 豎，且直徑較該第一孔大的第二開口； 使用該第一開口做為光罩，並以該第二絕緣層為一中 止層’蝕刻該第三絕緣層’以形成-第二孔；以及 將：導電層埋在該第-孔及該第二孔内， /形成該第二絕緣層的該步驟中’該第二絕緣層係以 每單位體積含有哟,u〇22個肌原子團（η為⑻的整數） 的方式形成。 42.如申請專利範圍第41項的製造方法，其中在該第二和該 第:絕緣層的形成步驟中，該第二絕緣層及該第四絕緣 層是以至少一種有機矽氮烷化合物做為起始材料而形 的。 ^队 43·如申請專利範圍第41項的製造方法，其中在該第四絕緣 層和該導電層上進一步形成一含含矽、碳、氮和氫等主 要成分’且每單位體積含有1021到1〇22個CHn原子團…為叉 到3的整數）的第五絕緣層。 … 44·如申請專利範圍第41項的製造方法，其中該第一絕緣層 與第三絕緣層係由氟氧化矽或氟化碳構成。 3 45·如申請專利範圍第41項的製造方法，其中該導電層係由 銅構成。 ’ -8 - 本紙張尺歧财國規格「210T297/；iT
TW090122485A 2000-09-11 2001-09-11 Semiconductor device and fabrication method therefor TW530380B (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2000274427A JP2002083870A (ja) 2000-09-11 2000-09-11 半導体装置及びその製造方法
JP2000274426A JP4484345B2 (ja) 2000-09-11 2000-09-11 半導体装置及びその製造方法

Publications (1)

Publication Number Publication Date
TW530380B true TW530380B (en) 2003-05-01

Family

ID=26599616

Family Applications (1)

Application Number Title Priority Date Filing Date
TW090122485A TW530380B (en) 2000-09-11 2001-09-11 Semiconductor device and fabrication method therefor

Country Status (5)

Country Link
US (1) US6949829B2 (zh)
EP (2) EP1777739A3 (zh)
KR (1) KR100479796B1 (zh)
TW (1) TW530380B (zh)
WO (1) WO2002023625A2 (zh)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI399811B (zh) * 2008-07-24 2013-06-21 Tokyo Electron Ltd 半導體元件及其製造方法
TWI423461B (zh) * 2008-09-18 2014-01-11 Atomic Energy Council 微晶矽薄膜鍍膜之生成方法及其生成裝置
TWI625844B (zh) * 2016-04-19 2018-06-01 美光科技公司 包括包含矽、氮與碳、氧、硼及磷之至少一者之材料之整合結構
US11121144B2 (en) 2019-11-13 2021-09-14 Micron Technology, Inc. Memory arrays and methods used in forming a memory array comprising strings of memory cells
US11177278B2 (en) 2019-11-06 2021-11-16 Micron Technology, Inc. Memory arrays and methods used in forming a memory array comprising strings of memory cells
US11177159B2 (en) 2019-11-13 2021-11-16 Micron Technology, Inc. Memory arrays and methods used in forming a memory array comprising strings of memory cells
US11329062B2 (en) 2018-10-17 2022-05-10 Micron Technology, Inc. Memory arrays and methods used in forming a memory array
US11706918B2 (en) 2020-07-01 2023-07-18 Micron Technology, Inc. Memory arrays comprising strings of memory cells and methods used in forming a memory array comprising strings of memory cells
US11889683B2 (en) 2020-07-01 2024-01-30 Micron Technology, Inc. Memory arrays comprising strings of memory cells and methods used in forming a memory array comprising strings of memory cells

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4257051B2 (ja) * 2001-08-10 2009-04-22 株式会社ルネサステクノロジ 半導体集積回路装置の製造方法
DE10250889B4 (de) * 2002-10-31 2006-12-07 Advanced Micro Devices, Inc., Sunnyvale Verbesserte SiC-Barrierenschicht für eine Kupfermetallisierungsschicht mit einem Dielektrikum mit kleinem ε und Verfahren zur Herstellung derselben
US7449780B2 (en) * 2003-03-31 2008-11-11 Intel Corporation Apparatus to minimize thermal impedance using copper on die backside
US20050006770A1 (en) * 2003-07-08 2005-01-13 Valeriy Sukharev Copper-low-K dual damascene interconnect with improved reliability
JP3841092B2 (ja) 2003-08-26 2006-11-01 住友電気工業株式会社 発光装置
KR100593737B1 (ko) 2004-01-28 2006-06-28 삼성전자주식회사 반도체 소자의 배선 방법 및 배선 구조체
US7915735B2 (en) 2005-08-05 2011-03-29 Micron Technology, Inc. Selective metal deposition over dielectric layers
KR100731085B1 (ko) * 2005-09-28 2007-06-22 동부일렉트로닉스 주식회사 듀얼 다마신 공정을 이용한 구리 배선 형성 방법
WO2007043100A1 (ja) * 2005-09-30 2007-04-19 Spansion Llc 半導体装置およびその製造方法
JP5019741B2 (ja) * 2005-11-30 2012-09-05 東京エレクトロン株式会社 半導体装置の製造方法および基板処理システム
JP5100057B2 (ja) * 2006-08-18 2012-12-19 東京エレクトロン株式会社 半導体装置の製造方法
US8021975B2 (en) * 2007-07-24 2011-09-20 Tokyo Electron Limited Plasma processing method for forming a film and an electronic component manufactured by the method
TWI449802B (zh) * 2012-06-06 2014-08-21 Univ Nat Chiao Tung 掺碳氮化矽薄膜及其製造方法與裝置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10223758A (ja) * 1996-12-06 1998-08-21 Sony Corp 半導体装置
US6291334B1 (en) * 1997-12-19 2001-09-18 Applied Materials, Inc. Etch stop layer for dual damascene process
US6140226A (en) * 1998-01-16 2000-10-31 International Business Machines Corporation Dual damascene processing for semiconductor chip interconnects
US6068884A (en) * 1998-04-28 2000-05-30 Silcon Valley Group Thermal Systems, Llc Method of making low κ dielectric inorganic/organic hybrid films
US6147009A (en) * 1998-06-29 2000-11-14 International Business Machines Corporation Hydrogenated oxidized silicon carbon material
JP4361625B2 (ja) * 1998-10-05 2009-11-11 東京エレクトロン株式会社 半導体装置及びその製造方法
US6312874B1 (en) * 1998-11-06 2001-11-06 Advanced Micro Devices, Inc. Method for forming a dual damascene trench and underlying borderless via in low dielectric constant materials
DE60037395T2 (de) * 1999-03-09 2008-11-27 Tokyo Electron Ltd. Herstellung eines halbleiter-bauelementes
US6054398A (en) * 1999-05-14 2000-04-25 Advanced Micro Devices, Inc. Semiconductor interconnect barrier for fluorinated dielectrics

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI399811B (zh) * 2008-07-24 2013-06-21 Tokyo Electron Ltd 半導體元件及其製造方法
TWI423461B (zh) * 2008-09-18 2014-01-11 Atomic Energy Council 微晶矽薄膜鍍膜之生成方法及其生成裝置
US11239252B2 (en) 2016-04-19 2022-02-01 Micron Technology, Inc. Integrated structures including material containing silicon, nitrogen, and at least one of carbon, oxygen, boron and phosphorus
TWI625844B (zh) * 2016-04-19 2018-06-01 美光科技公司 包括包含矽、氮與碳、氧、硼及磷之至少一者之材料之整合結構
US10157933B2 (en) 2016-04-19 2018-12-18 Micron Technology, Inc. Integrated structures including material containing silicon, nitrogen, and at least one of carbon, oxygen, boron and phosphorus
US10720446B2 (en) 2016-04-19 2020-07-21 Micron Technology, Inc. Integrated structures including material containing silicon, nitrogen, and at least one of carbon, oxygen, boron and phosphorus
US11937429B2 (en) 2016-04-19 2024-03-19 Micron Technology, Inc. Integrated structures including material containing silicon, nitrogen, and at least one of carbon, oxygen, boron and phosphorus
US11329062B2 (en) 2018-10-17 2022-05-10 Micron Technology, Inc. Memory arrays and methods used in forming a memory array
US11177278B2 (en) 2019-11-06 2021-11-16 Micron Technology, Inc. Memory arrays and methods used in forming a memory array comprising strings of memory cells
US11177159B2 (en) 2019-11-13 2021-11-16 Micron Technology, Inc. Memory arrays and methods used in forming a memory array comprising strings of memory cells
US11121144B2 (en) 2019-11-13 2021-09-14 Micron Technology, Inc. Memory arrays and methods used in forming a memory array comprising strings of memory cells
US11706918B2 (en) 2020-07-01 2023-07-18 Micron Technology, Inc. Memory arrays comprising strings of memory cells and methods used in forming a memory array comprising strings of memory cells
US11889683B2 (en) 2020-07-01 2024-01-30 Micron Technology, Inc. Memory arrays comprising strings of memory cells and methods used in forming a memory array comprising strings of memory cells

Also Published As

Publication number Publication date
US6949829B2 (en) 2005-09-27
WO2002023625A8 (en) 2003-05-01
EP1777739A3 (en) 2008-09-17
WO2002023625A3 (en) 2003-03-06
WO2002023625A2 (en) 2002-03-21
EP1320884A2 (en) 2003-06-25
US20040041266A1 (en) 2004-03-04
EP1777739A2 (en) 2007-04-25
KR20030038736A (ko) 2003-05-16
KR100479796B1 (ko) 2005-03-31

Similar Documents

Publication Publication Date Title
TW530380B (en) Semiconductor device and fabrication method therefor
US9035462B2 (en) Airgap-containing interconnect structure with patternable low-k material and method of fabricating
US9484248B2 (en) Patternable dielectric film structure with improved lithography and method of fabricating same
US6383907B1 (en) Process for fabricating a semiconductor device
US8202783B2 (en) Patternable low-k dielectric interconnect structure with a graded cap layer and method of fabrication
US7439174B2 (en) Multilayer hardmask scheme for damage-free dual damascene processing of SiCOH dielectrics
US8659115B2 (en) Airgap-containing interconnect structure with improved patternable low-K material and method of fabricating
US7088003B2 (en) Structures and methods for integration of ultralow-k dielectrics with improved reliability
US8481423B2 (en) Methods to mitigate plasma damage in organosilicate dielectrics
KR100878170B1 (ko) 실리콘카바이드층의 이중 주파수 플라즈마 화학기상증착
KR101144535B1 (ko) 전구체 함유 질소를 사용한 유전 장벽 증착
US20050079701A1 (en) Method for forming damascene structure utilizing planarizing material coupled with compressive diffusion barrier material
US20080009141A1 (en) Methods to form SiCOH or SiCNH dielectrics and structures including the same
US20030089988A1 (en) Semiconductor device and method of manufacturing the same
US20070082477A1 (en) Integrated circuit fabricating techniques employing sacrificial liners
JP2002083869A (ja) 半導体装置及びその製造方法
KR20110094205A (ko) 산소 함유 전구체를 사용한 유전체 장벽 증착
JP2002083870A (ja) 半導体装置及びその製造方法
US6657284B1 (en) Graded dielectric layer and method for fabrication thereof
TW511233B (en) Oxygen-doped silicon carbide etch stop layer

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MM4A Annulment or lapse of patent due to non-payment of fees