TW525051B - A method and apparatus to power up an integrated device from a low power state - Google Patents

A method and apparatus to power up an integrated device from a low power state Download PDF

Info

Publication number
TW525051B
TW525051B TW089107771A TW89107771A TW525051B TW 525051 B TW525051 B TW 525051B TW 089107771 A TW089107771 A TW 089107771A TW 89107771 A TW89107771 A TW 89107771A TW 525051 B TW525051 B TW 525051B
Authority
TW
Taiwan
Prior art keywords
circuit
power
timepiece
power state
integrated circuit
Prior art date
Application number
TW089107771A
Other languages
English (en)
Inventor
Narasimha Nookala
Prahlad Venkatapuram
Original Assignee
Mediaq Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mediaq Inc filed Critical Mediaq Inc
Application granted granted Critical
Publication of TW525051B publication Critical patent/TW525051B/zh

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3237—Power saving characterised by the action undertaken by disabling clock generation or distribution
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/325—Power saving in peripheral device
    • G06F1/3265—Power saving in display device
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3287—Power saving characterised by the action undertaken by switching off individual functional units in the computer system
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/14—Digital output to display device ; Cooperation and interconnection of the display device with other functional units
    • G06F3/1423—Digital output to display device ; Cooperation and interconnection of the display device with other functional units controlling a plurality of local displays, e.g. CRT and flat panel display
    • G06F3/1438—Digital output to display device ; Cooperation and interconnection of the display device with other functional units controlling a plurality of local displays, e.g. CRT and flat panel display using more than one graphics controller
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Computer Graphics (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • Power Sources (AREA)
  • Microcomputers (AREA)
  • Logic Circuits (AREA)
  • Controls And Circuits For Display Device (AREA)

Description

525051 A7 __ B7 五、發明說明（1 ) 發明領域 本發明與電腦系統有關，更明確地說，與處理器匯流 排:介面有關。 發明背景 隨著半導體與電腦科技的進步，電腦系統的速度變得 愈來愈快，同時，體積也變得愈來愈小。桌上型，甚至膝 上型電腦系統現在都已具有需要佔據整個小房間之大型電 腦的處理速度。即使是掌上型電腦系統，如個人記事簿（ P D A )也愈來愈普遍，功能也愈來愈強。當電腦系統愈 變愈小且愈便宜時，對它們的要求也不斷地增加。其中之 一便是速度或性能。 當電腦系統的能力變得更強且更微型化時，節省電力 成爲一項需要克服的困難挑戰。由於它們的體積小，手持 式電腦系統使用電池供電，因此它的操作時間受到電池電 力的限制。由於速度愈快功能愈強的處理器需要愈多電力 ，因此需要節省電力的創新方法，藉以延長電池的操作時 間。 在每一部電腦系統中都有很多積體電路，設計用來執 行不同功能，如記憶體控制器、硬碟控制器、圖形/視頻 控制器、通信控制器及其它的周邊控制器。如吾人所熟知 ，這些積體電路每一個都需要時計信號，以做爲積體電路 同步操作的時序參考。一般來說，積體電路的時計愈快， 所消耗的電力也愈多。 (請先閱讀背面之注意事項再填寫本頁) ▼裝--------訂--------- 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -4- --- 525051 Α7 Β7 五、發明說明（2 ) 只要系統在執行功能，積體電路就會周期性地不被需 要且被閑置。有時，雖然積體電路中有一個子電路（例如 組:合邏輯及資料路徑）在執行資料處理及傳送，但積體電 路中的其它子電路卻仍在閑置狀態。由於這些子電路連續 接收時計信號，即使它們保持在閑置狀態，但它們各自內 部的子電路仍持續地作用並消耗相當大的電力。因此，爲 節省電力，要關閉閑置中之子電路的時計信號。當有需要 時，再起動時計信號送到這些子電路。在積體電路中選擇 對子電路供電（起動）與斷電（關閉）要按所需的順序。 此種供電順序是有必要的，因爲某些子電路要依靠其它的 子電路。例如，在供電給其它子電路前，需要先供電給某 一子電路。當一子電路需要順序的輸入信號開或關時，它 也需要順序供電，例如某些同步的動態隨機存取記憶體（ R A Μ )或液晶顯示器（L C D )的平面監視器。此種供 電順序很重要，因爲如果順序不正確，某些電路區塊就無 法被正確地起動。電力管理單元（PMU s )用來提供與 電力狀態有關之所要的電力順序。 典型上’ P M U支援不同的電力狀態，包括但不限於 正常電力狀態及低電力狀態。在正常電力狀態，積體電路 (例如圖形/顯示控制器）中的所有子電路都被起動。反 之’在低電力狀態時，除了記憶體緩衝器恢復邏輯用以恢 復所儲存的資料外，積體電路中所有的子電路都被關閉。 此種低電力狀態是用來節省電力，電力對膝上型及手持式 電腦系統是嚴重問題。不過，供電給積體電路的挑戰是在 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公爱） (請先閱讀背面之注意事項再填寫本頁) ▼裝--------訂---------· 經濟部智慧財產局員工消費合作社印製 -5- 525051 A7 B7 五、發明說明（3 ) (請先閱讀背面之注意事項再填寫本頁) 從低電力狀態過渡到正常電力狀態之時，因爲，用來產生 供給積體電路之內部時計信號的時計電路被關閉。供電給 時:計電路需要時計信號。不過，在低電力狀態期間，供積 體電路使用的任何內部時計都不適合用於供電給時計電路 。如果積體電路是耦合到同步匯流排，在供電給時計電路 時有來自同步匯流排的外部時計信號可供使用。另一方面 ’如果積體電路是耦合到不同步的匯流排，如果鎖相迴路 (P L L s )被關閉，則在供電給時計電路時就沒有外部 時計信號可供使用。 因此，吾人需要一種當供應時計信號的時計電路被關 閉時，能供電給積體電路使其從低電力狀態過渡出的設備 、系統及方法。 發明槪述 因此，本發明提供一種當供應時計信號的時計電路被 關閉時，能供電給積體電路使其從低電力狀態過渡出的設 備、系統及方法。 經濟部智慧財產局員工消費合作社印製 本發明符合耦合到中央處理器之積體電路的需要。積 體電路包括一處理器介面，一電力管理電路，耦合到處理 器介面電路，以及一時計產生電路，耦合到處理器介面電 路及電力管理電路。 處理器介面電路提供積體電路與中央處理器間的介面 。處理器介面電路包括一組暫存器，用以儲存來自中央處 理器的規劃資訊，其中的規劃資訊包括積體電路所要在之 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -6 - 經濟部智慧財產局員工消費合作社印製 525051 A7 B7 五、發明說明（4 ) 電力狀態的資訊以及起動資料位元。此組暫存器在第一（ 低）電力狀態期間可被存取。電力管理電路反應儲存在這 組:暫存器中的規劃資訊控制積體電路所要的電力狀態。電 力管理電路至少支援第一（低）電力狀態與第二（正常） 電力狀態。電力管理電路執行電力順序以在這兩個電力狀 態間過渡。時計產生電路由電力管理電路控制，且規劃資 訊儲存在一組暫存器中，如此，在第一電力狀態期間，可 實質上關閉時計產生電路以節省電力，在第二電力狀態期 間，時計產生電路被起動以操作積體電路。 在另一實施例中，電力管理電路進一步包括一振盪器 電路，以及耦合到振盪器電路的複數個鎖相迴路（P L L )。振盪器電路產生一參考時計信號。複數個PLL電路 根據參考時計信號產生衍生的時計信號。規劃資訊進一步 包括供P L L電路使用的乘數與除數，以產生衍生的時計 信號。 從以下配合附圖對本發明較佳實施例的描述，將可明 瞭本發明所有的特徵及優點。 圖式簡單說明 圖1說明實施本發明之電腦系統的高階方塊圖。 圖2說明圖1中圖形/顯示控制器1 0 7之詳細細節 的方塊圖。 圖3說明圖2中電力管理單元2 0 5之詳細細節的方 塊圖。 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） (請先閱讀背面之注意事項再填寫本頁) ▼裝--------訂---------· 525051 A7 B7 五、發明說明（5 ) 圖3 A說明圖3之狀態機電路3 0 1之詳細細節的方 塊圖。 '圖4說明圖2中C P U介面單元2 0 1之詳細細節的 方塊圖。 圖5說明在C P U介面單元2 0 1中之組態空間中之 組態暫存器的方塊圖。 圖6是按照本發明當圖形/顯示控制器1 〇 7目前在 低電力狀態D 3時，供電給P L L電路2 0 3及振盪器 經濟部智慧財產局員工消費合作社印製 2 〇 4之步驟的流程圖。 主要元件對照表 1 0 〇 電'腦系統 1 〇 1 積體的處理器電路 1 〇 2 周邊控制器 1 0 3 唯讀記憶體 1 〇 4 隨機存取記憶體 1 〇 5 處理單元 1 〇 6 記憶體介面 1 〇 7 圖形/顯示控制器 1 〇 8 直接記憶體存取控制器 1 0 9 編碼器/解碼器介面 1 1 〇 平行介面 1 1 1 串列介面 1 1 2 輸入裝置介面 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -8 - (請先閱讀背面之注意事項再填寫本頁) _ ----訂-----丨丨· . -Jr— 525051 經濟部智慧財產局員工消費合作社印製 五、發明說明（7 ) 3 5 2 A N D 閘 3 5 3 A N D 閘 3： 5 4 A N D 閘 3 5 5 A N D 閘 356 反相器 4 0 1 組態暫存器 4 0 2 同步邏輯 403 狀態機 404 DMA控制器 發明詳細說明 以下將詳細說明本發 將詳細說明諸多特定細節 應瞭解，沒有這些特定細 方法、程序、組件及電路 細描述。雖然以下對本發 控制器的應用實施例，但 的周邊裝置，如通信等。 按照本發明，在積體 的CPU介面單元（CI 存器，它可被CPU存取 (例如在較佳實施例中由 規劃的暫存器中儲存規劃 (P M U )所要的電力狀 明，爲能對本發明做通盤瞭解， 。不過，熟悉此方面技術之人士 節也能實施本發明。其它熟知的 與本發明的態樣無關，不對其詳 明的詳細描述是描述顯示/圖形 須瞭解，本發明也可應用到其它 裝置（例如顯示/圖形控制器） F )內保留有一小組可規劃的暫 ’甚至是在低電力狀態模式期間 軟體控制的睡眠模式D 3 )。可 位元，它用來指示電力管理單元 態以及時計電路是否要被起動或 (請先閱讀背面之注意事項再填寫本頁) --------訂---------· 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -10 - 525051 A7 ----—___ B7 五、發明說明（8 ) (請先閱讀背面之注意事項再填寫本頁) II閉。可規劃的暫存器也用來儲存乘數與除數，以供時計 電路決定它們的時計率。換言之，可規劃的暫存器用來定 義’容許積體裝置從低電力狀態過渡到正常狀態所需要的資 訊。使用此資訊及一即時的時計信號p M C L K I (具有 較慢的時計率，大約1 6 k H z ) ，P M U經過一既定的 供電順序，從低電力狀態過渡到正常狀態，它包括供電給 時計電路。按此做法，本發明可以在同步處理器匯流排或 不同步處理器匯流排上實施。 現請參閱圖1 ，圖中說明可用來實施本發明之電腦系 統1 0 0的高階圖。更明確地說，電腦系統1 〇 〇可以是 一膝上型或手持式電腦系統。須瞭解，電腦系統1 〇 〇只 是用來說明的例子，本發明可在各種不同的電腦系統中操 作，例如桌上型電腦系統、通用電腦系統、內嵌式電腦系 統及其它種電腦系統。 如圖1所示，電腦系統1 0 0是一高度整合的系統， 它包括整合的處理器電路1 0 1、周邊控制器1 0 2、唯 讀記憶體（R〇Μ ) 1 0 3、以及隨機存取記憶體（ 經濟部智慧財產局員工消費合作社印製 R A Μ ) 1 〇 4。高度整合的架構容許高性能及低耗電。 如果需要與複雜及/或高接腳數的周邊介接，而在整合的 處理器電路1 0 1中沒有提供介面，電腦系統架構1 0 〇 中也可包括此周邊控制器。 周邊控制器1 0 2連接到整合的處理器電路1 0 1的 一端，ROM 103與RAM 104連接到整合的處 理器電路1 0 1的另一端。整合的處理器電路1 〇 1包括 -11 - 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） 525051 經濟部智慧財產局員工消費合作社印製 A7 五、發明說明◦〇 ) 在較佳實施例中，本發明實施圖形/顯示控制器 1 0 7的部分。現請參閱圖2對圖形/顯示控制器1 〇 7 更:詳細的說明。一般來說，圖形/顯示控制器1 〇 7包括 CPU介面單元（CIF) 201、圖框緩衝器202、 鎖相迴路（PLL·)電路203、振盪器204、電力管 理單兀（PMU) 2 0 5、圖形引擎（GE)W/
F I F〇介面206、記憶體介面單元（MIU) 207 、顯不控制器1&2 (DC1&DC2) 208、平面顯 示器介面（FP I ) 209、CRT數位到類比轉換器（ DAC) 210、以及主模式模組211〇CIF 2 0 1提供處理單元1 〇 5與DMA控制器1 〇 8間的介 面。因此，CIF 201安排請求及從處理單元1〇5 接收資料送到所要目的地的路線。特別是，C I F 2〇1將暫存器讀/寫請求及記憶體讀/寫請求從主 C P U處理單元1 0 5及D Μ A控制器1 〇 8傳送給圖形 /顯示控制器1 0 7中適當的模組。例如，記憶體讀/寫 請求傳送給Μ I U 2 0 7，它依次將讀/寫的資料來自 /送到圖框緩衝器2 0 2。C I F 2 0 1也做爲與 D Μ Α控制器1 0 8的聯絡，以從系統記憶體（R Ο Μ 1 0 3及R Α Μ 1 0 4 )擷取資料’並將資料提供給 GE 206 及MIU 207。此外，CIF 2 〇 1 也具有電力模式暫存器PMC S R，它可被處理單元 1 〇 5中的主C P U規劃，以控制圖形/顯示控制器 1〇7的電力狀態。 (請先閱讀背面之注意事項再填寫本頁) | a n I ϋ n n I n 一口、I m i i a m I m I » 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公爱） -13- 525051 A7 五、發明說明（11 ) ®框緩衝器2 0 2用來儲存要在監視器上顯示之影像 的圖素圖，做爲各種用途的臨時緩衝器。振盪器2 〇 4提 供參考時計給P L L電路2 0 3，它依次爲圖形/顯示控 制器1 〇 7中不同的模組產生3個可規劃的鎖相迴路時計 仏號P L L 1、P L L 2、P L L 3。更明確地說，時計 信號PLL1是供GE 206及MIU 207使用， 時計信號P L L 2及P L L 3是供顯示控制器1 & 2 ( D c 1 & DC2)208 使用。PMU 205 監視 C I F 20 1中的PMCSR暫存器，連同外部的信號 p D w N L I決定所要的電力狀態。依次，P M U 2 0 5起動或關閉不同的模組，以及執行不同模組所屬於 之特定供電狀態所需的供電及斷電順序。G Ε 2 0 6處 理圖形影像資料，接著，根據主C P U所發出的命令將資 料儲存到圖框緩衝器2 0 2。熟悉此方面一般技術的人士 應瞭解，某些命令需要來自圖框緩衝器2 0 2以及來自系 統記憶體的資料（例如，執行光域操作R〇Ρ命令）。主 模式模組2 1 1允許G Ε 2 0 6擷取系統記憶體（ ROM 103及RAM 104)中的佇列命令’由主 c P U發出。 Μ I U 2 0 7控制所有與圖框緩衝器2 0 2間讀與 寫的處理。此讀與寫的請求可能來自主C P U，經過 CIF 201、GE 206、顯示控制器 1&2( DC1 & DC2)2〇8、FPI 209等。顯示 控制器2 0 8經由Μ I U 2 0 7從圖框緩衝器2 0 2擷 (請先閱讀背面之注意事項再填寫本頁) _裝--------訂---------· 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -14 - 525051 經濟部智慧財產局員工消費合作社印製 Α7 Β7 五、發明說明（12 ) 取影像資料’在將它們輸出給F P I 2 0 9或C R T DAC 2 10前，先將影像資料串連成圖素。於是， 顯'示控制器1 & 2 2 0 8產生所需的水平及垂直顯示時 序信號。如果顯示裝置是L C D，來自顯示控制器2 0 8 的圖素資料在被送到LCD前先送給FP I 209。在 較佳實施例中，顯示控制器丨& 2 2 0 8包括顯示控制 器1 (DC1)，一般是用於平面器顯示器（FPD)， 以及顯示控制器2 (CD2)，一般是用於CRT。 F P I 2 0 9還加入不同的顏色色度及灰度梯度以做進 一步處理資料以供顯示。此外，視所使用的L C D是薄膜 電晶體（T F T ) L C D ( a. k. a·，主動式矩陣L C D ) 或是超扭曲向列（STN) LCD ( a.k.a·，被動式矩陣 L c D ) ’ F P I 2 0 9將資料格式化成適合顯示的類 型。此外，F P I 2 0 9可將顏色資料轉換成單色資料 ，以供單色L C D使用。反之，如果顯示裝置是陰極射線 管（C R T )，圖素資料在被送到C R 丁前，先提供給 C R T數位到類比轉換器（D A C ) 2 1 0。C R T D A C 2 1 0將來自顯示控制器2 0 8的數位式圖素資 料轉換成類比的紅、綠、藍（R G B )信號，以便在 C R T監視器上顯示。 現請參閱圖3 ，更詳細說明P M U 2 0 5。如圖所 示，P M U 2 0 5包括狀態機電路3 0 1、計數器電路 3〇2、解碼器3 0 3、時計起動電路3 0 4、記憶體起 動電路305、顯示器起動電路306、平面器顯示器起 丨-1—·----；-----裝--------訂--------- (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -15- 525051 A7 B7__ 五、發明說明（13 ) 動電路3 0 7、緩衝器3 0 8 - 3 0 9、以及反相器 3 1 0。晶片重置信號C CRSTL被緩衝器3 0 8緩衝 ，：它輸出的信號P M R S T L用來將狀態機電路3 0 1重 置到原設的電力狀態。提供信號P M R S T L做爲狀態機 電路3 0 1與計數器電路3 0 2的輸入。電力管理時計信 號P M C L Κ I ( a. k. a.即時時計信號R T C L Κ )是低 速率時計，提供給緩衝器3 0 9及反相器3 1 0的輸入， 它們依次分別輸出PMCLK及PMCLKL信號。因此 ，信號PMCLKL是PMCLK I與PMCLK信號的 反相信號。在本實施例中，電力管理時計信號 PMCLKI的速率是16 · 384 kHz。在此時計 速率，電力管理時計信號P M C L Κ I不夠快，且因此不 會從低電力狀態供電給圖形/顯示控制器1 0 7。更正確 地說，電力管理時計信號P M C L Κ I被P M U 205 用來爲供電順序產生所需的時序。 時計信號P M C L K L與P M C L Κ分別提供到狀態 機電路3 0 1及計數器電路3 0 2的輸入。狀態機電路 3 0 1是在時計信號P M C L K L的上升緣被時計，進入 狀態機電路3 0 1的所有信號都在時計信號P M C L Κ的 上升緣產生。信號P M C L Κ的上升緣落後時計信號 P M C L K L的上升緣1 8 .0度。按此，提供狀態機電路 3 0 1足夠的設定及保持時間，以使與時計偏斜相關的問 題最小化，藉以容許它的進入信號所攜帶的有效資訊被鎖 存。此外，狀態機電路3 0 1的輸出信號與解碼器3 0 3 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） :16 - ^ · (請先閱讀背面之注意事項再填寫本頁)
• 0 ϋ ϋ ϋ I— n n ϋ 一tfj n ϋ II ϋ n 1·1 n I 經濟部智慧財產局員工消費合作社印製 525051 Α7 Β7 五、發明說明（14 ) 所產生的解碼輸出信號在時計信號P M C L K的上升緣被 起動電路3 0 4 - 3 0 7鎖存。 (請先閱讀背面之注意事項再填寫本頁) : 計數器電路3 0 2被用來決定兩電路或模組間之關閉 經濟部智慧財產局員工消費合作社印製 或起動在供電順序中的時間間隔。需要此時間間隔是爲確 保電路/模組能被正確地起動或關閉。按照本發明，此時 間間隔是可規劃的。供電順序時間間隔主要有兩種：一般 供電順序間隔（後文中稱爲Τ ^ )以及平面顯示器供電順序 間隔（後文中稱爲Τ ^ )。一般來說，平面顯示器供電順序 間隔需要是一般供電順序的一部分。需要此種平面顯示器 供電順序是因爲平面顯示器（F P D ) —般具有2或3個 電源供應器，它必須按一定的順序起動。例如需要兩個電 源供應器的F P D ’第一個電源供應器必須先被起動’接 著，平面顯示器的控制信號及平面顯示器的資料輸出信號 必須在第二個電源供應器被起動前起動。兩種類型的供電 順序隔離可以使用同一個計數器’因爲它們在不同時間發 生。Ti是由位元PM〇〇R〔19:18〕控制’具有的 持續間爲1 6、3 2、6 4或1 2 8個P M C L K時計周 期。Tj是由位元PM〇〇R〔21 : 20〕控制’具有的 持續間爲512 、1〇24、2048或4 096個 P M C L K時計周期。在較佳實施例中’計數器電路 3 0 2可以進一步用來決定供電順序安定時間’它是供電 /斷電順序結束到次一個供電/斷電順序之間最短的等待 時間。供電安定時間固定在4個p M c L Κ時計周期。 狀態機電路3 0 1產生信號P M C Ε起動或關閉計數 17- 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公爱） 經濟部智慧財產局員工消費合作社印製 525051 A7 ------- B7 五、發明說明（18 ) 而Η形/顯示控制器1 〇 7中其它的電路及模組的起動或 關閉是由ρ Μ 〇 1 R暫存器控制。按照本發明，由於 Ρ Ή 〇 1 R暫存器可由使用者規劃，與此電力狀態有關的 供電順序具有彈性。電力狀態D 2是第二可規劃的節電模 式’其中CIF 201及PMU 205起動，而圖形 /顯示控制器1 〇 7中其它的電路及模組的起動或關閉是 由PM〇 2R暫存器控制。按照本發明，由於PMO 2R 暫存器可由使用者規劃，與此電力狀態有關的供電順序具 有彈性。 電力狀態D 3是軟體控制的睡眠模式，其中節電是目 的。因此，圖形/顯示控制器1 0 7中絕大部分的電路及 模組都被關閉（斷電），包括C I F 2 0 1中大部分的 子電路。在電力狀態D 3期間仍保持起動的電路及模組， 只有C I F 2 0 1中包括P M C S R〔 1 : 〇〕的組態 暫存器，以及P M U 2 0 5。此外，記憶體恢復電路是 Μ I U 2 0 7的一部分，在D 3狀態可以由可規劃的暫 存器位元控制選擇性地起動。當圖形/顯示控制器1 0 7 被重置時，原設狀態以D 3的電力狀態爲爲佳。電力狀態 D 4是硬體控制的睡眠模式，且是電力最低的模式。爲節 省電力，圖形/顯示控制器1 0 7中所有電路及模組幾乎 都被關閉（斷電），包括C I F 2 0 1中所有的子電路 。在D 4的電力狀態期間，唯一被起動的模組是P M U 2 0 5。此外，記憶體恢復電路是Μ I U 2 0 7的一 部分，在D 4狀態期間可以選擇性地起動’由可規劃的暫 i紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐）_ - 丨^—\— ------裝--------訂--------- (請先閱讀背面之注意事項再填寫本頁) 525051 A7B7 五、發明說明（2〇 ) 經濟部智慧財產局員工消費合作社印製 狀態名稱 狀態編碼PMS[5:0] S00 000000 S01 000001 、 S02 000010 S03 000011 S04 000100 S05 000101 S06 000110 S07 000111 S10 001000 S1 1 001001 S12 001010 S13 001011 S14 001100 S15 001101 S16 001110 S17 001111 S20 010000 S21 010001 S22 010010 S23 010011 S24 010100 S25 010101 S26 010110 S27 010111 S30 011000 S31 011001 S32 011010 S33 011011 S34 011100 S35 011101 S36 011110 S37 011111 S40 ΙχχΟΟΟ S41 lxxOOl S42 ΙχχΟΙΟ S43 lxxOl 1 S44 1 xx 1 00 S45 lxxlOl S46 lxxl 10 S47 lxxl 1 1 表2 —----------------訂--------- (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -23- 525051 A7 B7 五、發明說明（21 ) 如表2所示，有5個主要狀態S 〇 0 ( D 〇 )、 s 1 〇 ( D 1 )、S20(D2)、S3〇（D3)、 s 4 〇 ( D 4 )。在較佳實施例中，這5位主要狀態以 p M S位元中的3個最大有效位元（即P M S 〔 5 ·· 3〕 )來表示（編碼）。在目前的實施例中，這些主狀態每一 個都有7個相關的子狀態S X 1 — S X 7，其中X = 〇 — 到- 4。不過，熟悉此方面一般技術的人士應瞭解，還有 其它的子狀態也可與每一個主電力狀態有關。所有的子狀 態S X 1 一 s X 7以P M S位元中的3個最小有效位元（ 即P M S 〔 2 : 0〕）來表示（編碼）。在目前的實施例 中與主及子狀態對應的狀態編碼値，它們由狀態編碼信號 PMS〔5 : 0〕攜帶，也都提供於表2中。 狀態編碼信號P M S〔 5 : 0〕與起動信號P M C Ε 提供解碼器3 0 3的輸入，它解碼這些信號以產生狀態信 號 ΡΜΡ〔7 : 1〕、PMD0X、PMD1X、 P M D 2 X。狀態信號Ρ Μ P〔 7 : 1〕是單時計脈衝信 號，指示對應的子狀態S X 1 — S X 7開始，其中X =〇 一到一 4。當Ρ Μ狀態機3 5 1在狀態S 0〇、S 〇 1 、 302、303、304、305、3〇6及307時， 狀態信號Ρ M D 0 X被宣告。當Ρ Μ狀態機3 5 1在狀態 S1〇、S11、S12、S13、S14、S15、 S 1 6及S 1 7時，狀態信號Ρ M D 1 X被宣告。當Ρ Μ 狀態機 3 5 1 在狀態 S 2 0、S 2 1、S 2 2、S 2 3、 S 2 4、S 2 5、S 2 6及S 2 7時，狀態信號 (請先閱讀背面之注意事項再填寫本頁) | 裝--------訂---------· 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -24 - 經濟部智慧財產局員工消費合作社印製 525051
五、發明說明（26 )
Dc 2 ΕΝΑ的開始，顯示器起動電路3 〇 6決定是否宣 告起動信號PMGEEN、PMDACEN、 PMDC 1 ΕΝ、以及PMDC2EN。此外，顯示器起 動電路3 0 6使用狀態信號p M D 〇 X、P M D 1 X、 PMD2X決定是否宣告起動信號PMDC 1WEN、 PMDC1CEN、P M D C 2 w E N、 P M D C 2 C E N。更明確地說，用於顯示控制器2 〇 8 之顯示控制器1的起動信號包括：PMD C 1 EN、 PMDC 1WEN、以及PMDC 1 CEN。用於顯示控 制器2 0 8之顯示控制器2的起動信號包括： PMDC2EN、PMDC2WEN、以及 PMD C 2 C E N。如果上述的起動信號被宣告或解宣告 ’顯示器起動電路3 0 6決定這些要被宣告之起動信號適 當的順序。當C R T D A C 2 1 0在目前的電力狀態 可被起動時，信號D CDA C ΕΝΑ被用來起動CRT DAC 210。信號 DC1ENA 及 DC2ENA 分 別指不顯不控制器1或顯示控制器2是否要被起動。信號 PMRSTL用來重置顯示器起動電路3 0 6。時計信號 PMC L K被用來同步及鎖存在顯示器起動電路3 〇 6中 傳播的信號。 平面顯示器起動電路307爲FP I 209、平面 顯示供電順序及P W Μ起動產生起動信號。平面顯示器起 動電路3 0 7接收輸入信號？“（：1^1<；、？“113丁1^、 Ρ Μ 0 1 R [ 9 ] 、PM〇2R〔9〕 、FPIENA 及 本紙張尺度適用中國國家標準（CNS)A4規格（210 χ 297公爱） (請先閱讀背面之注意事項再填寫本頁)
525051 A7
五、發明說明（28 ) 經濟部智慧財產局員工消費合作社印製 來同步及鎖存在平面顯示器起動電路3 〇 7中傳播的侣泰 0 '·現請參閱圖4，更詳細說明C I F單元2 0 1 ，其中 實施按照本發明的可規劃暫存器。C I F單元2 〇 1包括 組態暫存器4 0 1、同步邏輯4 0 2、狀態機4 0 3、以 及DMA控制器404。一般來說，C I F單元1接 收C P u經由處理器匯流排所傳來的暫存器的讀/寫請求 及記憶體的讀/寫請求，並執行讀/寫請求。狀態機 4 0 3將暫存器讀/寫請求送到所指定的暫存器或實施所 指定之暫存器的模組。狀態機4 0 3將記憶體讀/寫請求 送到Μ I U 2 0 7，它依次對圖框緩衝器2 0 2讀/寫 資料。D Μ Α控制器4 0 4在狀態機4 0 3的控制下，將 系統記憶體（R〇M/ R A Μ )的資料移入或移出G E 2〇6及“111 2〇7。 圖形/顯示控制器1 0 7中不同的模組，即C I F 201、MIU 207、GE 206、DC 1 & D C 2 208、FPI 209等，在不同的頻率下 操作（且與C P U不同），以適合資料/顯示的要求。如 此，如果C I F 2 0 1與不同步的處理器匯流排介接， 在爲暫存器讀/寫操作產生適當的控制信號給每一個模組 及爲記億體讀/寫操作產生適當的控制信號給Μ I U 2〇7之前，需要先將處理器匯流排的信號與C I F的內 部時計同步。爲能存取各種暫存器或記憶體控制器，典型 上，它們的內部時計要被起動，因而致使耗電量增加，因 I Μ 1----裝--------訂--------- $! (請先間讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -31 - 525051 經濟部智慧財產局員工消費合作社印製 A7 B7 五、發明說明（29 ) 爲’用來產生內部時計的相關振盪器及p L L s要被起動 ，即使當圖形/顯示控制器1 0 7是在低電力狀態。 '在本發明中，同步邏輯402用來介接CPU與圖形 /顯示控制器1 0 7。更明確地說，同步邏輯4 0 2根據 內部時計爲所要的操作產生時序信號，以使操作可在圖形 /顯示控制器1 0 7內部進行。此同步邏輯的操作爲業界 所熟悉，因此，在此不進一步詳細描述。在低電力狀態期 間，如較佳實施例中軟體控制的低電力狀態D 3 (重置後 的原設電力狀態），振盪器2 0 4與P L L電路2 0 3爲 圖形/顯示控制器1 0 7產生關閉的時計信號以節省電力 。如此，爲操作同步邏輯4 0 2所需的內部時計不會出現 0 按照本發明，c I F單元2 0 1實施的組態暫存器 4 0 1是記憶體位址空間的一部分，它仍保持供電’即是 在低電力狀態D 3期間仍可存取。因此，即使是當振盪器 2 0 4及P L L電路2 0 3被關閉以節省電力，C P U仍 可以存取程式組態暫存器4 0 1。在狀態D 3之時’ C P U只能存取組態位址空間。爲能存取其餘的暫存器或 記憶體，圖形/顯示控制器1 0 7須離開D 3狀態’進入 D 0、D 1或D 2狀態。此外，振盪器2 0 4及P L L電 路2 0 3需要被起動以產生所需的內部時計。使用組態暫 存器4 0 1中已規劃的値，振盪器2 0 4及P L L電路 2 0 3已準備好被供電（起動）。此外，使用已規劃的値 ，P M U 2 0 5可以從低電力狀態D 3過渡到正常電力 I ----1----裝--------訂--------- (請先閱讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -32- 經濟部智慧財產局員工消費合作社印製 525051 Α7 _ Β7 五、發明說明（3〇 ) 狀態D 〇，在它們被起動後供電給振盪器2 〇 4及P L L 電路2 0 3。現請參閱圖5 ，說明一些按照本發明之組態 暫:存器4 0 1中最有關的暫存器。裝置組態暫存器〇 〇 ( D C R 〇 〇 )儲存已規劃之乘數與除數的資訊，用來決定 P L L電路2 0 3中與P L L ]_相關的時計率。電力管理 控制/狀態暫存器P M C S R是一個3 -位元的暫存器， 它儲存的規劃値指定圖形/顯示控制器1 〇 7的電力狀態 。P M C S R的二進位値與它們對應的電力狀態已於表i 中討論。電力管理控制存器PMO 1R—PM0 2R儲存 用於起動PLL電路203 (PLL2及PLL3)的規 劃値，以及來自P M U 2 0 5的電力狀態狀態資訊。 現請參閱圖6 ，說明圖形/顯示控制器1 0 7從D 3 狀態過渡到D 〇、D 1或D 2狀態的規劃步驟，以及按照 本發明，當圖形/顯示控制器1 0 7在低電力狀態D 3時 供電給振盪器2 0 4及P L L電路2 0 3的規劃步驟。由 於圖形/顯示控制器1 0 7是在低電力狀態D 3 ，只有組 態位址空間可被C P U存取。在步驟6 0 5 ，裝置組態暫 存器0 0 ( D C R 0 〇 )中的被選擇的位元（它是組態位 址空間的一部分）被規劃以設定P L L 1的參數（例如乘 數與除數），並起動PLL1與振盪器204。電力管理 控制/狀態暫存器P M C S R被從低電力狀態D 3規劃到 正常電力狀態D 0 (步驟6 1 0 )。由於電力管理控制/ 狀態暫存器P M C S R的內容可供P M U 2 0 5使用’ Ρ M U 2 0 5反應電力狀態順序的啓始，從低電力狀態 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公釐） -33- ΙΊ ---------•裝--------訂--------- (請先閱讀背面之注意事項再填寫本頁) 525051 A7 _______ B7 五、發明說明（31 ) D 3過渡到正常電力狀態D 0。供電順序的狀態被傳送到 PMCSR暫存器供CPU使用。CPU藉監視 P M C S R暫存器監視電力狀態順序的狀態（步驟6 1 5 )。如果供電順序完成，指示圖形/顯示控制器1 0 7現 已在正常電力狀態D 〇，C P U現已準備好存取晶片中剩 下來的暫存器空間。否則，c p U繼續監視Ρ Μ 0 0 R暫 存器。 當起動位元與過渡到正常電力狀態D 0期間所產生的 控制信號一起使用，振盪器204及PLL電路203被 供電。P L L電路2 0 3根據振盪器2 0 4所產生的參考 時計信號使用乘數及/或除數導出PLL1、PLL2及 PLL3 (來自PLL電路203)的時計信號。來自 P L L 1的時計信號被用來驅動C I F模組/單元2 0 1 所需的同步時計。在進入正常電力狀態D 0之後，圖形/ 顯示控制器1 0 7中與正常電力狀態D 0有關的各模組（ 例如Μ I U 2 0 7 )都被供電（步驟6 2 0 )。例如’ 在供電時，C I F單元2 0 1的其餘部分，包括同步邏輯 4 0 2、狀態機4 0 3、以及D Μ Α控制器4 0 4都變成 可存取，且可操作以完成不同的工作。按此做法’圖形/ 顯示控制器1 0 7的振盪器2 0 4及P L L電路2 0 3在 低電力狀態時幾乎可以完全斷電’在過渡到正常狀態前’ 可在低電力狀態中被規劃及起動。此使得晶片在進入正常 狀態時可得到時計，藉以容許晶片其餘的暫存器位址空間 及模組在進入正常狀態後可被存取。由於起動P ^ 1及 本紙張尺度適用中國國家標準（CNS)A4規格（210 X 297公爱） -34- (請先閱讀背面之注意事項再填寫本頁) 裳--------訂---------- 經濟部智慧財產局員工消費合作社印製 525051 A7 _______ B7_____ 五、發明說明（32 ) 振盪器2 ◦ 4及從D 3狀態過渡到D 〇狀態時不需要外部 時計信號，因此，本發明可以耦合到處理器同步匯流排或 處'理器不同步匯流排，藉以增設計者的彈性。 本發明的實施例提出一種系統、設備及方法，@ f f 用以當 供應時計信號的時計電路被關閉時，能供電給稽 ㈤蹈電路使 其從低電力狀態過渡出。雖然本發明是以特定的窨π 」貫細例插 述，但不應解釋成本發明受這些實施例限制，而是$ _、 下的申請專利範圍解釋。 ,I ^--- U----Γ----裝--------訂--------- (請先閱讀背面之注意事項再填寫本頁) 張 紙__一本 經濟部智慧財產局員工消費合作社印製

Claims (1)

  1. 525051
    六、申請專利範圍 附件二|第89 10777 1號專利申請案 中文申請專利範圍修正本 民國91年7月29日修正 1 . 一種積體電路，耦合到中央處理器，積體電路包 括： 負噹赛|确示^-年夕 經濟部智慧財產局員工消費合作社印製 變更實賀3|慕予修正。 、 (請先閱讀背面之注意事項再填寫本頁) 處理器介面電路，提供積體電路與中央處理器間的介 面，處理器介面電路包括一組暫存器，用以儲存來自中央 處理器的規劃資訊，規劃資訊包括積體電路所要在的電力 狀態資訊以及起動資料位元，在第一電力狀態期間/該組 暫存器可被存取； 電力管理電路，耦合到處理器介面電路，電力管理電 路反應儲存在該組暫存器中的規劃資訊控制積體電路所要 在的電力狀態，電力管理電路至少支援第一電力狀態及第 二電力狀態，電力管理電路執行供電順序’以在兩電力狀· 態間過渡；以及 時計產生電路，耦合到處理器介面電路及電力管理電 路，時計產生電路受電力管理電路及儲存在該組暫存器中 之規劃資訊的控制，其中，在第一電力狀態期間，時計產 生電路實質被關閉以節省電力，在第二電力狀態期間，時 計產生電路在操作中的積體電路中變成可操作。 2 .如申請專利範圍第1項的積體電路，其中’時計 產生電路在第一電力狀態期間可被起動及被規劃，藉以容 許時計產生電路在第二電力狀態期間之操作中的積體電路 中變成可操作。 本紙張尺度適用中國國家標準（CNS) A4規格（210X297公釐） 經濟部智慧財產局員工消費合作社印製 525051 A8 B8 C8 D8 六、申請專利範圍 〜 3 ·如申請等丨梨^^修歷串的積體電路，其中的時計 產生電路包括： 振盪器電路，用以產生參考時計信號；以及 複數個鎖相迴路（P L L )電路，耦合到振盪器電路 ’複數個P L L電路根據參考時計信號產生衍生的時計信 號。 4 _如申請專利範圍第3項的積體電路，其中可規劃 的資訊進一步包括供P L L電路產生衍生之時計信號的乘 數與除數。 - 5 .如申請專利範圍第4項的積體電路，其中的中央 處理器根據監視的事件按照既定的順序將規劃資訊寫入該 組暫存器中指定的位置。 6 ·如申請專利範圍第5項的積體電路，其中的積體 電路是顯示/圖形控制器。 7 · —種電腦系統，包括： 一中央處理單元（CPU); 系統記憶體耦合到C P U ; 一圖形/顯示控制器耦合到C P U及系統記憶體，圖 形控制器包括： 處理器介面電路，提供圖形/顯示控制器與c P U間 的介面，處理器介面電路包括一組暫存器，用以儲存來自 中央處理器的規劃資訊，規劃資訊包括積體電路所要在的 電力狀態資訊以及起動資料位元，在第一電力狀態期間， 該組暫存器可被存取； 本^氏張尺度適用中國國家標準（CNS) A4規格（210X297公釐） ^ — I;---1-----^------1Τ------0 (請先閱讀背面之注意事項再填寫本頁) 525051 A8 B8 C8 D8 六、申請專利範圍崎,翁 ： I '· ' 電力管理電撒合到·處.g器介面電路，電力管理電 路反應儲存在該組暫存器中的規劃資訊控制積體電路所要 在的電力狀態，電力管理電路至少支援第一電力狀態及第 二電力狀態，電力管理電路執行供電順序，以在兩電力狀 態間過渡；以及 時計產生電路，耦合到處理器介面電路及電力管理電 路，時計產生電路受電力管理電路及儲存在該組暫存器中 之規劃資訊的控制，其中，在第一電力狀態期間，時計產 生電路實質被關閉以節省電力，在第二電力狀態期間，時 計產生電路在操作中的積體電路中變成可操作。 8 ·如申請專利範圍第7項的電腦系統，其中，時計 產生電路在第一電力狀態期間可被起動及被規劃，藉以容 許時計產生電路在操作中的積體電路中變成可操作。 9 ·如申g靑專利範圍第8項的電腦系統，其中的時計· 產生電路包括： 振盪器電路，用以產生參考時計信號；以及 複數個鎖相迴路（P L L )電路，耦合到振盪器電路 ’複數個P L L電路根據參考時計信號產生衍生的時計信 號。 1 0 ·如申請專利範圍第9項的電腦系統，其中可規 劃的資訊進一步包括供P L L電路產生衍生之時計信號的 乘數與除數。 1 1 ·如申請專利範圍第1 〇項的電腦系統，其中的 中央處理器根據監視的事件按照既定的順序將規劃資訊寫 ---^-----券-- (請先閲讀背面之注意事項异填寫本頁) 、言 經濟部智慧財產局員工消費合作社印製 本紙張尺度適用中國國家標準（CNS ) A4規格（2ΐ〇χ297公嫠） -3- 525051 經濟部智慧財產局員工消費合作社印製 Α8 Β8 C8 D8 '厂 六、申請專利範圍 ^ 7 j 入該組暫存器中指定的位置。 1 2 · —種供電給經由處理器介面電路耦合到中央處 理器之積體電路中之模組的方法，其中，當積體電路爲節 省電力而處於第一電力狀態時，時計產生電路產生時計信 號供實質上關閉的積體電路使用，該方法包括： 將規劃資訊寫入一暫存器組，以規劃及起動時計產生 電路； 將指示改變到第二電力狀態的規劃資訊從中央處理器 寫入到處理器介面電路中之一組暫存器中的第一位置，該 組暫存器在第一電力狀態期間可被存取； 反應指示改變到第二電力狀態的規劃資訊執行供電順 序，將第一電力狀態過渡到第二電力狀態，並供電給時計 產生電路； 反應時計產生電路的供電順序及供電，第一內部時計· 被起動，且積體電路內所有模組都可被起動，供電給積體 電路內所選擇與第二電力狀態相關的模組。 1 3 .如申請專利範圍第1 2項的方法，進一步包括 從中央處理器將乘數與除數寫入該組暫存器第三位置的步 驟，根據參考時計信號，時計產生電路使用乘數與除數導 出時計信號。 1 4 ·如申請專利範圍第1 3項的方法，其中’根據 監視之事件，從中央處理器將指示改變到第二電力狀態的 規劃資訊、起動資料位元、以及乘數與除數寫入該組暫存 器中指定位置的步驟是依循一既定的順序。 — 1^----^-----^------η------ά (請先閲讀背面之注意事項再填寫本頁) 本紙張尺度適用中國國家標準（CNS ) Α4規格（210X297公釐） _ 4 _
TW089107771A 1999-04-26 2000-04-25 A method and apparatus to power up an integrated device from a low power state TW525051B (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US09/300,075 US6510525B1 (en) 1999-04-26 1999-04-26 Method and apparatus to power up an integrated device from a low power state

Publications (1)

Publication Number Publication Date
TW525051B true TW525051B (en) 2003-03-21

Family

ID=23157595

Family Applications (1)

Application Number Title Priority Date Filing Date
TW089107771A TW525051B (en) 1999-04-26 2000-04-25 A method and apparatus to power up an integrated device from a low power state

Country Status (4)

Country Link
US (1) US6510525B1 (zh)
JP (1) JP4843144B2 (zh)
TW (1) TW525051B (zh)
WO (1) WO2000065428A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102597908A (zh) * 2009-09-09 2012-07-18 先进微装置公司 禁用装置的方法和装置

Families Citing this family (70)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7100061B2 (en) 2000-01-18 2006-08-29 Transmeta Corporation Adaptive power control
JP2002072990A (ja) * 2000-06-12 2002-03-12 Sharp Corp 画像表示システム及び表示装置
US6968469B1 (en) 2000-06-16 2005-11-22 Transmeta Corporation System and method for preserving internal processor context when the processor is powered down and restoring the internal processor context when processor is restored
JP4383641B2 (ja) * 2000-08-31 2009-12-16 株式会社東芝 表示制御装置およびコンピュータシステム並びにパワーマネージメント方法
US7260731B1 (en) 2000-10-23 2007-08-21 Transmeta Corporation Saving power when in or transitioning to a static mode of a processor
US7112978B1 (en) 2002-04-16 2006-09-26 Transmeta Corporation Frequency specific closed loop feedback control of integrated circuits
US7336090B1 (en) 2002-04-16 2008-02-26 Transmeta Corporation Frequency specific closed loop feedback control of integrated circuits
US7941675B2 (en) * 2002-12-31 2011-05-10 Burr James B Adaptive power control
US7634668B2 (en) * 2002-08-22 2009-12-15 Nvidia Corporation Method and apparatus for adaptive power consumption
US7949864B1 (en) 2002-12-31 2011-05-24 Vjekoslav Svilan Balanced adaptive body bias control
US7786756B1 (en) 2002-12-31 2010-08-31 Vjekoslav Svilan Method and system for latchup suppression
US7228242B2 (en) 2002-12-31 2007-06-05 Transmeta Corporation Adaptive power control based on pre package characterization of integrated circuits
US7642835B1 (en) * 2003-11-12 2010-01-05 Robert Fu System for substrate potential regulation during power-up in integrated circuits
US7953990B2 (en) * 2002-12-31 2011-05-31 Stewart Thomas E Adaptive power control based on post package characterization of integrated circuits
US7205758B1 (en) 2004-02-02 2007-04-17 Transmeta Corporation Systems and methods for adjusting threshold voltage
US7062668B2 (en) * 2003-04-24 2006-06-13 Dell Products L.P. Method and system for information handling system component power management sequencing
EP1519257B1 (de) 2003-09-26 2013-04-24 Siemens Aktiengesellschaft Datenverarbeitungseinheit mit Entkopplungseinheit
US7376852B2 (en) * 2003-11-04 2008-05-20 International Business Machines Corporation Method for controlling power change for a semiconductor module
US7129771B1 (en) 2003-12-23 2006-10-31 Transmeta Corporation Servo loop for well bias voltage source
US7012461B1 (en) 2003-12-23 2006-03-14 Transmeta Corporation Stabilization component for a substrate potential regulation circuit
US7649402B1 (en) 2003-12-23 2010-01-19 Tien-Min Chen Feedback-controlled body-bias voltage source
US7692477B1 (en) 2003-12-23 2010-04-06 Tien-Min Chen Precise control component for a substrate potential regulation circuit
US7859062B1 (en) 2004-02-02 2010-12-28 Koniaris Kleanthes G Systems and methods for integrated circuits comprising multiple body biasing domains
US7816742B1 (en) * 2004-09-30 2010-10-19 Koniaris Kleanthes G Systems and methods for integrated circuits comprising multiple body biasing domains
US7562233B1 (en) 2004-06-22 2009-07-14 Transmeta Corporation Adaptive control of operating and body bias voltages
US7774625B1 (en) 2004-06-22 2010-08-10 Eric Chien-Li Sheng Adaptive voltage control by accessing information stored within and specific to a microprocessor
JP2006107127A (ja) * 2004-10-05 2006-04-20 Nec Electronics Corp 半導体集積回路装置
US7719405B2 (en) * 2004-12-14 2010-05-18 Analog Devices, Inc. Crosspoint switch with low reconfiguration latency
US7337342B1 (en) * 2005-04-28 2008-02-26 Summit Microelectronics, Inc. Power supply sequencing distributed among multiple devices with linked operation
WO2007031937A2 (en) * 2005-09-12 2007-03-22 Nxp B.V. Power management for buses in cmos circuits
JP4621113B2 (ja) * 2005-10-28 2011-01-26 ルネサスエレクトロニクス株式会社 半導体集積回路装置
KR100713278B1 (ko) 2005-11-15 2007-05-04 엘지전자 주식회사 영상표시기기의 전원 제어장치
US20070152993A1 (en) * 2005-12-29 2007-07-05 Intel Corporation Method, display, graphics system and computer system for power efficient displays
JP2009110428A (ja) * 2007-10-31 2009-05-21 Toshiba Corp 情報処理装置および制御方法
US8156362B2 (en) * 2008-03-11 2012-04-10 Globalfoundries Inc. Hardware monitoring and decision making for transitioning in and out of low-power state
US8112648B2 (en) * 2008-03-11 2012-02-07 Globalfoundries Inc. Enhanced control of CPU parking and thread rescheduling for maximizing the benefits of low-power state
US8028185B2 (en) * 2008-03-11 2011-09-27 Globalfoundries Inc. Protocol for transitioning in and out of zero-power state
US8112647B2 (en) * 2008-08-27 2012-02-07 Globalfoundries Inc. Protocol for power state determination and demotion
CN101526845B (zh) * 2009-04-24 2011-02-16 威盛电子股份有限公司 电源管理方法及其相关芯片组
DE102009019891B3 (de) * 2009-05-04 2010-11-25 Texas Instruments Deutschland Gmbh Mikrocontroller- oder Mikroprozessoreinheit und Verfahren zum Betreiben derselben
US8566628B2 (en) * 2009-05-06 2013-10-22 Advanced Micro Devices, Inc. North-bridge to south-bridge protocol for placing processor in low power state
TWI395096B (zh) * 2009-05-12 2013-05-01 Via Tech Inc 電源管理方法及其相關晶片組及電腦系統
US8826048B2 (en) * 2009-09-01 2014-09-02 Nvidia Corporation Regulating power within a shared budget
US8700925B2 (en) * 2009-09-01 2014-04-15 Nvidia Corporation Regulating power using a fuzzy logic control system
US8943347B2 (en) 2009-09-09 2015-01-27 Advanced Micro Devices, Inc. Controlling the power state of an idle processing device
US20110112798A1 (en) * 2009-11-06 2011-05-12 Alexander Branover Controlling performance/power by frequency control of the responding node
US20110131427A1 (en) * 2009-12-02 2011-06-02 Jorgenson Joel A Power management states
US9256265B2 (en) 2009-12-30 2016-02-09 Nvidia Corporation Method and system for artificially and dynamically limiting the framerate of a graphics processing unit
US9830889B2 (en) 2009-12-31 2017-11-28 Nvidia Corporation Methods and system for artifically and dynamically limiting the display resolution of an application
US8271812B2 (en) 2010-04-07 2012-09-18 Apple Inc. Hardware automatic performance state transitions in system on processor sleep and wake events
US8504854B2 (en) 2010-06-21 2013-08-06 Advanced Micro Devices, Inc. Managing multiple operating points for stable virtual frequencies
US8806232B2 (en) 2010-09-30 2014-08-12 Apple Inc. Systems and method for hardware dynamic cache power management via bridge and power manager
US9261949B2 (en) 2010-10-29 2016-02-16 Advanced Micro Devices, Inc. Method for adaptive performance optimization of the soc
US8468373B2 (en) 2011-01-14 2013-06-18 Apple Inc. Modifying performance parameters in multiple circuits according to a performance state table upon receiving a request to change a performance state
US8862906B2 (en) * 2011-04-01 2014-10-14 Intel Corporation Control of platform power consumption using coordination of platform power management and display power management
US8862909B2 (en) 2011-12-02 2014-10-14 Advanced Micro Devices, Inc. System and method for determining a power estimate for an I/O controller based on monitored activity levels and adjusting power limit of processing units by comparing the power estimate with an assigned power limit for the I/O controller
US8924758B2 (en) 2011-12-13 2014-12-30 Advanced Micro Devices, Inc. Method for SOC performance and power optimization
US9395799B2 (en) 2012-08-09 2016-07-19 Nvidia Corporation Power management techniques for USB interfaces
US9760150B2 (en) 2012-11-27 2017-09-12 Nvidia Corporation Low-power states for a computer system with integrated baseband
US9436244B2 (en) * 2013-03-15 2016-09-06 Intel Corporation Adaptive control loop protection for fast and robust recovery from low-power states in high speed serial I/O applications
US9177534B2 (en) 2013-03-15 2015-11-03 Intel Corporation Data transmission for display partial update
KR101531038B1 (ko) * 2013-12-05 2015-06-23 전자부품연구원 Ｓｕｒｆ 하드웨어 장치 및 적분 이미지 메모리 관리 방법
GB2537855B (en) * 2015-04-28 2018-10-24 Advanced Risc Mach Ltd Controlling transitions of devices between normal state and quiescent state
US9892058B2 (en) 2015-12-16 2018-02-13 Advanced Micro Devices, Inc. Centrally managed unified shared virtual address space
JP6702790B2 (ja) * 2016-04-28 2020-06-03 キヤノン株式会社 代理応答機能を有するネットワークインターフェースを備える情報処理装置
US10970118B2 (en) 2017-08-02 2021-04-06 Advanced Micro Devices, Inc. Shareable FPGA compute engine
US10754413B2 (en) * 2017-09-30 2020-08-25 Intel Corporation Mechanism to enter or exit retention level voltage while a system-on-a-chip is in low power mode
TWI697841B (zh) * 2018-12-18 2020-07-01 新唐科技股份有限公司 控制電路及快速設定電源模式的方法
US11422812B2 (en) 2019-06-25 2022-08-23 Advanced Micro Devices, Inc. Method and apparatus for efficient programmable instructions in computer systems
CN110673712B (zh) * 2019-09-24 2021-03-16 上海灵动微电子股份有限公司 一种用于mcu芯片的电源管理电路及方法

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58205226A (ja) * 1982-05-25 1983-11-30 Fujitsu Ltd スタンバイ機能を内蔵したマイクロコンピユ−タ
JPS6267617A (ja) * 1985-09-20 1987-03-27 Hitachi Micro Comput Eng Ltd 半導体集積回路装置
JPH04134509A (ja) * 1990-09-27 1992-05-08 Toshiba Corp パーソナルコンピュータ
GB9108599D0 (en) * 1991-04-22 1991-06-05 Pilkington Micro Electronics Peripheral controller
JPH05100765A (ja) * 1991-10-03 1993-04-23 Toshiba Corp コンピユータシステム
JPH0651727A (ja) * 1992-06-04 1994-02-25 Toshiba Corp 表示制御方法及び表示制御装置
EP0654726B1 (en) * 1993-11-23 1998-12-16 Advanced Micro Devices, Inc. Computer power management systems
US5918061A (en) * 1993-12-29 1999-06-29 Intel Corporation Enhanced power managing unit (PMU) in a multiprocessor chip
US5511203A (en) * 1994-02-02 1996-04-23 Advanced Micro Devices Power management system distinguishing between primary and secondary system activity
US5504910A (en) * 1994-02-02 1996-04-02 Advanced Micro Devices, Inc. Power management unit including software configurable state register and time-out counters for protecting against misbehaved software
US5493684A (en) * 1994-04-06 1996-02-20 Advanced Micro Devices Power management architecture including a power management messaging bus for conveying an encoded activity signal for optimal flexibility
JP3272535B2 (ja) * 1994-04-18 2002-04-08 富士通株式会社 電源供給回路
JPH07295675A (ja) * 1994-04-26 1995-11-10 Fujitsu Ltd Ｃｐｕシステムの省電力化方式
US5596756A (en) * 1994-07-13 1997-01-21 Advanced Micro Devices, Inc. Sub-bus activity detection technique for power management within a computer system
DE69522633T2 (de) * 1994-10-19 2002-07-04 Advanced Micro Devices Inc Integrierte Prozessorsysteme für tragbare Informationsgeräte
US5586308A (en) * 1994-10-19 1996-12-17 Advanced Micro Devices, Inc. Clock control unit responsive to a power management state for clocking multiple clocked circuits connected thereto
US5870621A (en) 1994-12-22 1999-02-09 Texas Instruments Incorporated Quadrilateral multichip computer systems and printed circuit boards therefor
US5754837A (en) * 1994-12-22 1998-05-19 Texas Instruments Incorporated Clock control circuits, systems and methods
US5727221A (en) * 1994-12-22 1998-03-10 Texas Instruments Incorporated Computer system power management interconnection circuitry and systems
DE69606769T2 (de) * 1995-06-07 2000-11-16 Seiko Epson Corp Rechnersystem mit einem videoanzeigesteuergerät mit leistungssparbetriebsarten
US5996083A (en) * 1995-08-11 1999-11-30 Hewlett-Packard Company Microprocessor having software controllable power consumption
US6212645B1 (en) * 1998-10-09 2001-04-03 Mediaq Inc. Programmable and flexible power management unit

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102597908A (zh) * 2009-09-09 2012-07-18 先进微装置公司 禁用装置的方法和装置
CN102597908B (zh) * 2009-09-09 2015-11-25 先进微装置公司 禁用装置的方法和装置

Also Published As

Publication number Publication date
JP4843144B2 (ja) 2011-12-21
JP2002543486A (ja) 2002-12-17
US6510525B1 (en) 2003-01-21
WO2000065428A1 (en) 2000-11-02

Similar Documents

Publication Publication Date Title
TW525051B (en) A method and apparatus to power up an integrated device from a low power state
JP4841036B2 (ja) 電源管理用の回路および方法
TW394871B (en) System, apparatus, and method for managing power in a computer system
US8826047B1 (en) Self governing power management architecture that allows independent management of devices based on clock signals and a plurality of control signals written to control registers
KR101143750B1 (ko) 그래픽 소스들 간에 전환하기 위한 방법 및 장치
TWI463302B (zh) 用於協調效能參數之方法及相關之系統單晶片及邏輯電路
TWI221969B (en) Display apparatus and controlling method thereof
US20070008011A1 (en) Distributed power and clock management in a computerized system
TW200421077A (en) Memory controller considering processor power states
JP2001222346A (ja) コンピュータ、コンピュータシステム、および省電力制御方法
WO2009038902A1 (en) Switching between graphics sources to facilitate power management and/or security
US7277976B2 (en) Multilayer system and clock control method
JP3552213B2 (ja) Ｓｄメモリカードホストコントローラ及びクロック制御方法
US8423802B2 (en) Power scaling module and power scaling unit of an electronic system having a function unit in a standby state which is insensitive to change in frequency or voltage during synchronization
US7330928B2 (en) Semiconductor device and electronic instrument
JP3237926B2 (ja) デジタル電子機器用電力制御装置、該電力制御装置を備えた処理装置、及び該処理装置を備えたデジタル電子機器用電力管理システム
JP2004512614A (ja) オペレーティングシステムサポートのために一定の時間基準を用いるマルチモード電力管理システムのハードウェアアーキテクチャ
JP2003271263A (ja) 情報処理装置、時刻情報制御方法
JP2006259240A (ja) 液晶表示装置、駆動回路、駆動方法および電子機器
US11893925B2 (en) Always-on display signal generator
JP2000347640A (ja) 電子機器、表示システム及び方法
JP3411396B2 (ja) コンピュータシステム
JP4018167B2 (ja) プリンタクロック制御装置
JPH1083157A (ja) 表示駆動装置
JPH06332583A (ja) デジタル電子機器用電力制御装置、該電力制御装置を備えた処理装置、及び該処理装置を備えたデジタル電子機器用電力管理システム

Legal Events

Date Code Title Description
GD4A Issue of patent certificate for granted invention patent
MK4A Expiration of patent term of an invention patent